KR100985860B1 - 발광장치 및 그 제어방법 - Google Patents

발광장치 및 그 제어방법 Download PDF

Info

Publication number
KR100985860B1
KR100985860B1 KR1020050106459A KR20050106459A KR100985860B1 KR 100985860 B1 KR100985860 B1 KR 100985860B1 KR 1020050106459 A KR1020050106459 A KR 1020050106459A KR 20050106459 A KR20050106459 A KR 20050106459A KR 100985860 B1 KR100985860 B1 KR 100985860B1
Authority
KR
South Korea
Prior art keywords
light emitting
switch
current
unit
transistor
Prior art date
Application number
KR1020050106459A
Other languages
English (en)
Other versions
KR20070049364A (ko
Inventor
강정일
이상훈
박영준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050106459A priority Critical patent/KR100985860B1/ko
Priority to US11/589,809 priority patent/US7646154B2/en
Priority to CN200610144486A priority patent/CN100581307C/zh
Publication of KR20070049364A publication Critical patent/KR20070049364A/ko
Application granted granted Critical
Publication of KR100985860B1 publication Critical patent/KR100985860B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 발광장치 및 그 제어방법에 관한 것으로서, 상기 발광장치는, 직렬로 연결된 복수의 제1발광부와; 상기 복수의 제1발광부에 전류를 공급하는 제1전류공급부와; 상기 복수의 제1발광부 각각에 병렬로 연결되어, 상기 제1발광부로 전류를 흐르게 하거나 우회시키는 복수의 제1스위치부와; 상기 복수의 제1발광부 각각에 대응하는 밝기정보를 입력 받아, 소정의 단위 시간 내 상기 제1발광부의 총 발광 시간이 그 밝기정보가 나타내는 밝기에 대응하도록 상기 복수의 제1스위치부를 제어하는 제어부를 포함한다. 이에 의하여, 간이한 회로 구성 및 높은 효율로 복수의 제1발광부를 개별적으로 및 다양한 휘도로 발광하도록 구동할 수 있다.
LED, 발광, 휘도

Description

발광장치 및 그 제어방법{LIGHT EMITTING APPARATUS AND CONTROL METHOD THEREOF}
도 1(a) 및 1(b)는 종래의 발광장치의 예를 도시한 도면이며,
도 2는 본 발명의 일실시예에 의한 발광장치의 구성을 개략적으로 도시한 도면이며,
도 3은 본 발명의 일실시예에 의한 발광장치의 회로 구성을 도시한 회로도이며,
도 4는 본 발명의 일실시예에 의한 제어부의 동작을 나타내는 파형도이며,
도 5는 본 발명의 일실시예에 의한 발광부의 발광시간과 그 밝기의 관계를 나타내는 도면이며,
도 6은 본 실시예에 의한 발광장치(100)의 제어방법을 개략적으로 도시한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 발광장치
110a 내지 110c, 210a 내지 210c, 310a 내지 310c : 발광부
120, 220, 330 : 전류공급부 130, 230, 330 : 스위치부
140 : 제어부
본 발명은 발광장치 및 그 제어방법에 관한 것이다. 더욱 상세하게는, 본 발명은 다수의 LED의 휘도를 다양한 계조로 개별적으로 제어하는 발광장치 및 그 제어방법에 관한 것이다.
발광장치는 매트릭스 형태로 배열된 LED(light emitting diode) 어레이와 같은 복수의 발광부와 LCD(liquid crystal diode) 패널과 같은 디스플레이부를 구비한다. 복수의 발광부는 디스플레이부에 소정의 영상이 표시될 수 있도록 광원의 기능을 한다.
도 1(a) 및 1(b)는 종래의 발광장치의 예를 도시한 도면이다. 먼저 도 1(a)에 도시된 바와 같이, 발광장치(1a)는 3행 3열로 배치된 9개의 LED(10a 내지 10c, 20a 내지 20c 및 30a 내지 30c)와, 9개의 LED(10a 내지 10c, 20a 내지 20c 및 30a 내지 30c)를 각각 제어하는 구동회로(11a 내지 11c, 21a 내지 21c 및 31a 내지 31c)를 구비한다. 발광장치(1a)는 구동회로(11a 내지 11c, 21a 내지 21c 및 31a 내지 31c)를 통하여 9개의 LED(10a 내지 10c, 20a 내지 20c 및 30a 내지 30c)를 순시적으로 그 휘도를 제어할 수 있다. 9개의 LED(10a 내지 10c, 20a 내지 20c 및 30a 내지 30c)는 단색으로 선택될 수도 있고, 몇 개의 색의 LED를 조합하여 다양한 색상을 표현할 수도 있다.
발광장치(1a)는, 9개의 LED(10a 내지 10c, 20a 내지 20c 및 30a 내지 30c) 각각에 할당된 독립적인 구동회로(11a 내지 11c, 21a 내지 21c 및 31a 내지 31c)에 독립된 신호가 주어져, 모든 LED(10a 내지 10c, 20a 내지 20c 및 30a 내지 30c)가 서로 독립적으로 발광하게 되므로, LED(10a 내지 10c, 20a 내지 20c 및 30a 내지 30c) 각각을 임의의 휘도로 발광시키거나 원하는 이미지를 표현할 수 있다.
그러나 이러한 구성에 의하면, LED의 개수가 늘어날수록 구동회로의 수와 구동신호의 수도 증가하게 되어, LED가 동일한 밀도로 배열된 경우, 면적이 증가함에 따라 면적의 제곱에 비례하여 기하급수적으로 구동회로와 구동신호의 수가 늘어나기 때문에, 실용적이지 못하다는 단점이 있다.
다음으로, 도 1(b)에 도시된 발광장치(1b)는 3행 3열로 배치된 9개의 LED(12a 내지 12c, 22a 내지 22c 및 32a 내지 32c)와, 9개의 LED(12a 내지 12c, 22a 내지 22c 및 32a 내지 32c)의 각 열을 제어하는 3개의 구동회로(13a 내지 13c)와, 9개의 LED(12a 내지 12c, 22a 내지 22c 및 32a 내지 32c)의 각 행을 제어하는 3개의 스위치(14, 24 및 34)를 구비한다.
발광장치(1b)는 3개의 스위치(14, 24 및 34)를 순차적으로 소정 시간 씩 턴온시키면서, 턴온된 행에 있는 LED(12a 내지 12c, 22a 내지 22c 또는 32a 내지 32c) 각각에 대응하는 구동전류를 인가하여 발광시킨다. 발광장치(1b)는 마지막 행의 LED(32a 내지 32c)를 발광시킨 후, 다시 맨 처음의 행의 LED(12a 내지 12c)를 발광시킨다. 이 경우, 각 행의 LED를 빠른 속도로 순차적으로 구동하면, 사람의 눈은 빛의 빠른 변화는 인지하지 못하는 반면, 변화하는 빛의 평균 휘도(이하, ＂밝기＂라고도 함)는 인지하는 성질을 가지고 있기 때문에, 마치 각 LED가 서로 다른 휘도로 동시에 구동되는 것처럼 느끼게 된다.
이와 같은 구성에 의하면, 한 행을 구성하는 LED의 개수에 해당하는 구동회로와 구동신호가 필요할 뿐이므로, 회로 구성이 간소화되는 장점이 있다. 그러나 이러한 구성에 의하면, 매 순간 발광되는 LED는 단 한 행 밖에 되지 않기 때문에, LED의 사용 효율이 낮아서, 사람의 눈이 인식하는 전체 LED배열의 최대 휘도는 하나의 LED가 낼 수 있는 최대 휘도를 행의 수로 나눈 것 밖에 되지 않는다. 이러한 단점을 극복하기 위하여 스위치를 둘 혹은 그 이상의 그룹으로 형성하여, 각 그룹에 속하는 행의 LED를 동시에 구동하는 방법이 있을 수 있으나, 이 경우 역시 그룹의 수가 늘어남에 따라 구동회로 및 구동신호의 개수가 늘어난다는 문제가 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 간이한 회로 구성 및 높은 효율로 복수의 발광부를 개별적으로 및 다양한 휘도로 발광하도록 구동할 수 있는 발광장치 및 그 제어방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 발광장치에 있어서, 직렬로 연결된 복수의 제1발광부와; 상기 복수의 제1발광부에 전류를 공급하는 제1전류공급부와; 상기 복수의 제1발광부 각각에 병렬로 연결되어, 상기 제1발광부로 전류를 흐르게 하거나 우회시키는 복수의 제1스위치부와; 상기 복수의 제1발광부 각각에 대응하는 밝기정보를 입력 받아, 소정의 단위 시간 내 상기 제1발광부의 총 발광 시간이 그 밝기정보가 나타내는 밝기에 대응하도록 상기 복수의 제1스위치부를 제어 하는 제어부를 포함하는 것을 특징으로 하는 발광장치를 제공한다.
상기 각 제1스위치부는, 상기 제1발광부에 병렬로 연결되어, 턴온 시 상기 제1발광부에 공급되는 전류를 우회시키는 제1바이패스 트랜지스터를 포함할 수 있다.
상기 발광장치는, 직렬로 연결된 복수의 제2발광부와; 상기 복수의 제2발광부에 전류를 공급하는 제2전류공급부와; 상기 복수의 제2발광부 각각에 병렬로 연결되어, 상기 제2발광부로 전류를 흐르게 하거나 우회시키는 복수의 제2스위치부를 더 포함하고, 상기 제어부는, 상기 복수의 제2발광부 각각에 대응하는 밝기정보를 입력 받아, 상기 단위 시간 내 상기 제2발광부의 총 발광 시간이 그 밝기정보가 나타내는 밝기에 대응하도록 상기 복수의 제2스위치부를 제어할 수 있다.
상기 각 제2스위치부는, 상기 제2발광부에 병렬로 연결되어, 턴온 시 상기 제2발광부에 공급되는 전류를 우회시키는 제2바이패스 트랜지스터를 포함할 수 있다. 상기 각 제1스위치부는, 상기 제1바이패스 트랜지스터에 연결되며 소정 전압이 충전되는 제1메모리 캐패시터를 더 포함하고, 상기 각 제2스위치부는, 상기 제2바이패스 트랜지스터에 연결되며 소정 전압이 충전되는 제2메모리 캐패시터를 더 포함할 수 있다.
상기 발광장치는, 상기 제1바이패스 트랜지스터 및 상기 제2바이패스 트랜지스터의 턴온 전압을 공급하는 제1전압공급부와; 복수의 상기 제1메모리 캐패시터 및 복수의 상기 제2메모리 캐패시터의 일단을 상기 제1전압공급부 또는 접지 중 어느 하나에 연결하는 복수의 열스위치 트랜지스터를 더 포함하며, 상기 제어부는, 상기 복수의 제1발광부 및 상기 복수의 제2발광부 각각의 밝기정보에 기초하여 상기 복수의 열스위치 트랜지스터를 개별적으로 스위칭할 수 있다.
상기 발광장치는, 턴온 시 상기 제1전류공급부 및 상기 제2전류공급부가 전류를 공급하도록 하는 전류스위치 트랜지스터를 더 포함하고, 상기 제어부는, 상기 복수의 제1메모리 캐패시터 및 상기 복수의 제2메모리 캐패시터의 충전이 완료된 후, 상기 전류스위치 트랜지스터를 턴온할 수 있다.
상기 발광장치는, 상기 제1바이패스 트랜지스터 및 상기 제2바이패스 트랜지스터가 턴온되는 전압보다 높은 전압을 공급하는 제2전압공급부와; 상기 복수의 제1메모리 캐패시터의 타단을 상기 제2전압공급부와 접지 중 어느 하나에 연결하는 제1행스위치 트랜지스터와; 상기 복수의 제2메모리 캐패시터의 타단을 상기 제2전압공급부와 접지 중 어느 하나에 연결하는 제2행스위치 트랜지스터를 더 포함하며, 상기 제어부는, 상기 복수의 제1메모리 캐패시터에 전압을 충전하는 경우, 상기 복수의 제1메모리 캐패시터의 타단은 접지시키고, 상기 복수의 제2메모리 캐패시터의 타단은 상기 제2전압공급부에 연결되도록 상기 제2행스위치 트랜지스터를 스위칭할 수 있다.
상기 복수의 제1스위치부 중 적어도 하나는, 턴온 시 상기 제1메모리 캐패시터의 타단과 상기 제1행스위치 트랜지스터를 연결하는 제1풀다운 트랜지스터를 더 포함하고, 상기 복수의 제2스위치부 중 적어도 하나는, 턴온 시 상기 제2메모리 캐패시터의 타단과 상기 제2행스위치 트랜지스터를 연결하는 제2풀다운 트랜지스터를 더 포함하고, 상기 발광장치는, 상기 제1풀다운 트랜지스터 및 상기 제2풀다운 트 랜지스터의 턴온 전압을 공급하는 제3전압공급부와; 턴온 시 상기 제1풀다운 트랜지스터 및 상기 제2풀다운 트랜지스터와 상기 제3전압공급부의 연결하는 풀다운스위치 트랜지스터를 더 포함하며, 상기 제어부는, 상기 복수의 제1메모리 캐패시터 및 상기 복수의 제2메모리 캐패시터에 전압을 충전하는 경우에는, 상기 풀다운스위치 트랜지스터를 턴온하고, 상기 제1전류공급부 및 상기 제2전류공급부로부터 상기 복수의 제1발광부 및 상기 복수의 제2발광부로 전류를 공급하는 경우에는, 상기 풀다운스위치 트랜지스터를 턴오프할 수 있다.
상기 복수의 제1스위치부 각각은, 상기 제1메모리 캐패시터의 일단에 연결되는 애노드와 상기 열스위치 트랜지스터에 연결되는 캐소드를 가지는 제1다이오드와; 상기 제1다이오드에 병렬 연결되어, 턴온 시 상기 제1다이오드의 역방향 전류의 흐름을 우회시키는 제1리셋 트랜지스터를 더 포함하고, 상기 복수의 제2스위치부 각각은, 상기 제2메모리 캐패시터의 일단에 연결되는 애노드와 상기 열스위치 트랜지스터에 연결되는 캐소드를 가지는 제2다이오드와; 상기 제2다이오드에 병렬 연결되어, 턴온 시 상기 제2다이오드의 역방향 전류의 흐름을 우회시키는 제2리셋 트랜지스터를 더 포함하고, 상기 발광장치는, 상기 제1리셋 트랜지스터 및 상기 제2리셋 트랜지스터의 턴온 전압을 공급하는 제4전압공급부와; 턴온 시 복수의 상기 제1리셋 트랜지스터 및 복수의 상기 제2리셋 트랜지스터와 상기 제4전압공급부를 연결하는 리셋스위치 트랜지스터를 더 포함하며, 상기 제어부는, 상기 전류스위치 트랜지스터를 턴오프한 후, 상기 리셋스위치 트랜지스터를 턴온할 수 있다.
상기 복수의 제1발광부 및 상기 복수의 제2발광부 각각은 LED를 포함할 수 있다.
본 발명의 상기 목적은, 복수의 제1발광부를 구비하는 발광장치의 제어방법에 있어서, 직렬로 연결된 상기 복수의 제1발광부 각각에 대응하는 밝기정보를 입력 받는 단계와; 상기 복수의 제1발광부에 전류를 공급하는 단계와; 소정의 단위 시간 내 상기 각 제1발광부의 총 발광 시간이 그 밝기정보가 나타내는 밝기에 대응하도록 상기 각 제1발광부로 전류를 흐르게 하거나 우회시키는 단계를 포함하는 것을 특징으로 하는 발광장치의 제어방법에 의해서도 달성될 있다.
상기 발광장치는, 복수의 제2발광부를 더 포함하며, 상기 제어방법은, 직렬로 연결된 상기 복수의 제2발광부 각각에 대응하는 밝기정보를 입력 받는 단계와; 상기 복수의 제2발광부에 전류를 공급하는 단계와; 상기 단위 시간 내 상기 각 제2발광부의 총 발광 시간이 그 밝기정보가 나타내는 밝기에 대응하도록 상기 각 제2발광부로 전류를 흐르게 하거나 우회시키는 단계를 더 포함할 수 있다.
상기 발광장치의 제어방법은, 상기 복수의 제1발광부 및 상기 복수의 제2발광부에 대하여 그 전류의 흐름에 관한 제어정보를 상기 밝기정보에 기초하여 개별적으로 저장하는 단계를 더 포함할 수 있다. 상기 제어정보를 저장하는 단계에서는, 상기 복수의 제1발광부 및 상기 복수의 제2발광부에 대한 제어정보를 순차적으로 저장할 수 있다.
상기 전류를 공급하는 단계에서는, 상기 복수의 제1발광부 및 상기 복수의 제2발광부에 대한 제어정보의 저장이 완료된 후, 상기 복수의 제1발광부 및 상기 복수의 제2발광부로 전류를 공급할 수 있다. 상기 발광장치의 제어방법은, 상기 복 수의 제1발광부 및 상기 복수의 제2발광부로의 전류 공급을 차단하고, 상기 저장된 상기 복수의 제1발광부 및 상기 복수의 제2발광부에 대한 제어정보를 소거하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 관하여 상세히 설명한다. 도 2는 본 발명의 일실시예에 의한 발광장치(100)의 구성을 개략적으로 도시한 도면이다. 도 2에 도시된 바와 같이, 본 실시예의 발광장치(100)는 3개씩 3행으로 배열된 9개의 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c)와, 9개의 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c)의 각 행에 전류를 공급하는 3개의 전류공급부(120, 220 및 320)와, 9개의 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c) 각각에 병렬로 연결되어 9개의 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c)로 전류를 흐르게 하거나 우회시키는 9개의 스위치부(130a 내지 130c, 230a 내지 230c 및 330a 내지 330c)와, 복수의 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c) 각각에 대응하는 밝기정보를 입력 받아, 소정의 단위 시간 내 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c)의 총 발광 시간이 그 밝기정보가 나타내는 밝기에 대응하도록 스위치부(130a 내지 130c, 230a 내지 230c 및 330a 내지 330c)를 제어하는 제어부(140)를 포함한다.
9개의 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c)에서, 첫째행의 발광부(110a 내지 110c), 둘째행의 발광부(210a 내지 210c) 및 셋째 행의 발광부(310a 내지 310c)를 각각 ＂제1발광부＂, ＂제2발광부＂ 및 ＂제3발광부＂라 고도 한다. 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c) 각각은 LED(light emitting diode)를 포함할 수 있다. 각 행의 발광부(110a 내지 110c, 210a 내지 210c 또는 310a 내지 310c)는 서로 직렬로 연결되어 있다.
9개의 스위치부(130a 내지 130c, 230a 내지 230c 및 330a 내지 330c)에서, 첫째행의 스위치부(130a 내지 130c), 둘째행의 스위치부(230a 내지 230c) 및 셋째 행의 스위치부(330a 내지 330c)를 각각 ＂제1스위치부＂, ＂제2스위치부＂ 및 ＂제3스위치부＂라고도 한다. 3개의 전류공급부(120, 220 및 320)에서, 첫째행의 전류공급부(120), 둘째행의 전류공급부(220) 및 셋째행의 전류공급부(320)를 각각 ＂제1전류공급부＂, ＂제2전류공급부＂ 및 ＂제3전류공급부＂라고도 한다.
제어부(140)는 사람의 눈이 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c) 각각의 밝기를 다르게 인식하는 것을 이용하여, 스위치부(130a 내지 130c, 230a 내지 230c 및 330a 내지 330c) 각각의 온 및 오프의 시간 비율을 제어함으로써, 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c) 각각을 다양한 계조 또는 명암으로 표현할 수 있다. 복수의 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c)는 본 실시예와 같은 매트릭스의 형태뿐만 아니라, 다양한 형태로 배열될 수 있다. 또한, 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c) 각각의 색상도 제한이 없다.
도 3은 본 실시예의 발광장치(100)의 상세한 구성을 도시한 회로도이다. 발광장치(100)의 제1스위치부(130a 내지 130c) 각각은, 제1발광부(110a 내지 110c) 각각에 병렬로 연결되어, 턴온 시 제1발광부(110a 내지 110c)에 공급되는 전류를 우회시키는 제1바이패스 트랜지스터(131a, 131b 또는 131c)를 포함한다. 제1바이패스 트랜지스터(131a 내지 131c) 각각은 FET등으로 구현될 수 있다. 제1바이패스 트랜지스터(131a 내지 131c) 각각의 드레인과 소오스는 대응하는 제1발광부(110a, 110b 또는 110c)의 양단에 연결된다.
마찬가지로, 제2스위치부(230a 내지 230c) 및 제3스위치부(330a 내지 330c)는 각각 제2바이패스 트랜지스터(231a 내지 231c) 및 제3바이패스 트랜지스터(331a 내지 331c)를 포함한다. 이하, 별도의 설명이 있는 경우를 제외하고, 제2스위치부(230a 내지 230c) 및 제3스위치부(330a 내지 330c) 각각은 제1스위치부(130a 내지 130c)와 유사한 구성을 가진다.
제1스위치부(130a 내지 130c) 각각은, 대응하는 제1바이패스 트랜지스터(131a, 131b 또는 131c)에 연결되며 소정 전압이 충전되는 제1메모리 캐패시터(132a, 132b 또는 132c)를 더 포함한다. 제1메모리 캐패시터(132a, 132b 또는 132c)의 일단은, 대응하는 제1바이패스 트랜지스터(131a, 131b 또는 131c)의 게이트에, 그 타단은 대응하는 제1바이패스 트랜지스터(131a, 131b 또는 131c)의 소오스에 각각 연결된다.
마찬가지로, 제2스위치부(230a 내지 230c) 및 제3스위치부(330a 내지 330c)는, 각각 제2메모리 캐패시터(132a 내지 132c) 및 제3메모리 캐패시터(332a 내지 332c)를 포함한다.
발광장치(100)는, 제1바이패스 트랜지스터(131a 내지 131c), 제2바이패스 트랜지스터(231a 내지 231c) 및 제3바이패스 트랜지스터(331a 내지 331c)의 턴온 전 압(Va)을 공급하는 전압공급부(150)와, 제1메모리 캐패시터(132a, 132b 또는 132c), 제2메모리 캐패시터(232a, 232b 또는 232c) 및 제3메모리 캐패시터(332a, 332b 또는 332c)의 일단을 턴온 전압(Va)의 출력단 또는 접지 중 어느 하나에 연결하는 3개의 열스위치 트랜지스터(160a 내지 160c)를 더 포함한다.
제1바이패스 트랜지스터(131a, 131b 또는 131c), 제2바이패스 트랜지스터(231a, 231b 또는 231c) 또는 제3바이패스 트랜지스터(331a, 331b 또는 331c)의 게이트와 소오스에 턴온 전압(Va)이 인가되는 경우, 그 드레인과 소오스 사이에 전류가 흐르게 되며, 대응하는 발광부(110a, 110b, 110c, 210a, 210b, 210c, 310a, 310b 또는 310c)에 공급되는 전류는 제1바이패스 트랜지스터(131a, 131b 또는 131c), 제2바이패스 트랜지스터(231a, 231b 또는 231c) 또는 제3바이패스 트랜지스터(331a, 331b 또는 331c)를 통하여 우회하게 된다. 열스위치 트랜지스터(160a 내지 160c) 각각은 FET 등으로 구현될 수 있다.
전압공급부(150)는 제1바이패스 트랜지스터(131a 내지 131c), 제2바이패스 트랜지스터(231a 내지 231c) 및 제3바이패스 트랜지스터(331a 내지 331c)의 턴온 전압(Va)보다 높은 전압(Vs)을 더 공급한다.
발광장치(100)는, 제1발광부(110a 내지 110c)에 대하여, 제1메모리 캐패시터(132a 내지 132c)의 타단을 전압공급부(150)의 전압(Vs) 출력단과 접지 중 어느 하나에 연결하는 제1행스위치 트랜지스터(160s)를 더 포함한다. 마찬가지로, 발광장치(100)는, 제2발광부(210a 내지 210c) 및 제3발광부(310a 내지 310c)에 대하여, 각각 제2행스위치 트랜지스터(260s) 및 제3행스위치 트랜지스터(360s)를 더 포함한 다.
제1스위치부(130a 및 130b)는, 각각 제1메모리 캐패시터(132a 및 132b)의 타단과 제1행스위치 트랜지스터(160s)의 사이에 개재되어 턴온 시 이들을 연결하는 제1풀다운 트랜지스터(134a 및 134b)를 더 포함한다. 마찬가지로, 제2스위치부(230a 및 230b) 및 제3스위치부(330a 및 330b)는 각각 제2풀다운 트랜지스터(234a 및 234b) 및 제3풀다운 트랜지스터(334a 및 334b)를 더 포함한다. 제1풀다운 트랜지스터(134a 및 134b), 제2풀다운 트랜지스터(234a 및 234b) 및 제3풀다운 트랜지스터(334a 및 334b)는 각각 FET 등으로 구현될 수 있다.
전압공급부(150)는 제1풀다운 트랜지스터(134a 및 134b), 제2풀다운 트랜지스터(234a 및 234b) 및 제3풀다운 트랜지스터(334a 및 334b)의 턴온 전압(Vg)을 더 공급한다. 발광장치(140)는, 제1풀다운 트랜지스터(134a 및 134b), 제2풀다운 트랜지스터(234a 및 234b) 및 제3풀다운 트랜지스터(334a 및 334b)와 전압공급부(150)의 턴온 전압(Vg)의 출력단 사이에 개재되어, 턴온 시 이들을 연결하는 풀다운스위치 트랜지스터(160g)를 더 포함한다.
제1스위치부(130a 내지 130c) 각각은, 제1메모리 캐패시터(132a, 132b 또는 132c)의 일단에 연결되는 애노드와 열스위치 트랜지스터(160a, 160b 또는 160c)에 연결되는 캐소드를 가지는 제1다이오드(133a, 133b 또는 133c)와, 제1다이오드(133a, 133b 또는 133c)에 병렬 연결되어, 턴온 시 제1다이오드(133a, 133b 또는 133c)의 역방향 전류의 흐름을 우회시키는 제1리셋 트랜지스터(135a, 135b 또는 135c)를 더 포함한다. 마찬가지로, 제2스위치부(230a 내지 230c) 및 제3스위치부 (330a 내지 330c)는, 각각 제2리셋 트랜지스터(235a 내지 235c) 및 제3리셋 트랜지스터(335a 내지 335c)를 더 포함한다.
전압공급부(150)는 제1리셋 트랜지스터(135a 내지 135c), 제2리셋 트랜지스터(235a 내지 235c) 및 제3리셋 트랜지스터(335a 내지 335c)의 턴온 전압(Vr)을 더 공급한다. 발광장치(100)는, 제1리셋 트랜지스터(135a 내지 135c), 제2리셋 트랜지스터(235a 내지 235c) 및 제3리셋 트랜지스터(335a 내지 335c)와 전압공급부(150) 사이에 개재되어, 턴온 시 이들을 연결하는 리셋스위치 트랜지스터(160r)를 더 포함한다. 본 실시예의 전압공급부(150)는 본 발명의 제1전압공급부, 제2전압공급부, 제3전압공급부 및 제4전압공급부 각각의 일례이다.
발광장치(100)는, 턴온 시 제1전류공급부(120), 제2전류공급부(220) 및 제3전류공급부(320)가 전류를 공급하게 하고, 턴오프 시 이를 차단하는 전류스위치 트랜지스터(121)를 더 포함한다.
도 4는 본 실시예의 제어부(140)의 동작을 나타내는 파형도이다. 제어부(140)는, 시간 단위인 메인프레임(F) 단위로 동작한다. 본 실시예의 메인프레임(F)은 서로 다른 시간 구간인 4개의 서브프레임(SF1 내지 SF4)을 가진다. 제어부(140)는, 각 서브프레임(SF1, SF2, SF3 또는 SF4) 내에서, 제1메모리 캐패시터(132a 내지 132c), 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)의 충전과, 제1발광부(110a 내지 110c), 제2발광부(210a 내지 210c) 및 제3발광부(310a 내지 310c)의 발광과, 제1메모리 캐패시터(132a 내지 132c), 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)의 방전을 모두 수행한다.
즉, 각 서브프레임(SF1, SF2, SF3 또는 SF4)에는, 제1메모리 캐패시터(132a 내지 132c), 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)의 충전시간(Tc)과, 제1발광부(110a 내지 110c), 제2발광부(210a 내지 210c) 및 제3발광부(310a 내지 310c)의 발광시간(T1, T2, T3 또는 T4)과, 제1메모리 캐패시터(132a 내지 132c), 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)의 방전시간(Tr)이 포함된다.
발광장치(100)의 초기화 상태에서 제어부(140)는, 제1메모리 캐패시터(132a 내지 132c), 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)를 모두 영전압으로 방전시키고, 전류스위치 트랜지스터(121)와 리셋스위치 트랜지스터(160r)를 턴오프한다.
제어부(140)는 제1메모리 캐패시터(132a 내지 132c), 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)에 전압을 충전하는 경우에는, 풀다운스위치 트랜지스터(160g)를 턴온한다. 이로써, 제1풀다운 트랜지스터(134a 및 134b), 제2풀다운 트랜지스터(234a 및 234b) 및 제3풀다운 트랜지스터(334a 및 334b)에 전압공급부(150)의 턴온 전압(Vg)이 공급되어 턴온된다.
제어부(140)는, 제1메모리 캐패시터(132a 내지 132c)에 전압을 충전하는 경우, 제1메모리 캐패시터(132a 내지 132c)의 타단은 접지시키고, 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)의 타단은 전압공급부(150)의 전압(Vs) 출력단에 연결되도록 제1행스위치 트랜지스터(160s), 제2행스위 치 트랜지스터(260s) 및 제3행스위치 트랜지스터(360s)를 스위칭한다. 이 경우, 제1메모리 캐패시터(132a 내지 132c)의 타단은 접지되어 있으므로, 그 일단에 인가되는 전압(Va)으로 충전된다. 반면, 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)의 타단에 인가되는 전압(Vs)은 그 일단에 인가되는 전압(Va)보다 높기 때문에, 충전이 이루어지지 않는다.
제어부(140)는, 제1메모리 캐패시터(132a 내지 132c)의 충전 시, 입력되는 제1발광부(110a 내지 110c) 각각의 밝기정보에 기초하여 열스위치 트랜지스터(160a 내지 160c)를 개별적으로 스위칭한다. 이에 의해, 제1메모리 캐패시터(132a, 132b 또는 132c)의 일단에는 제1다이오드(133a, 133b 또는 133c)를 통하여 전압(Va) 또는 접지 전압이 인가되면서 충전이 이루어진다. 같은 방법으로, 제어부(140)는, 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)에 대한 충전을 순차적으로 수행하도록, 제1행스위치 트랜지스터(160s), 제2행스위치 트랜지스터(260s) 및 제3행스위치 트랜지스터(360s)를 스위칭한다. 이 경우, 충전되는 행을 제외한 행의 제1바이패스 트랜지스터(131a, 131b 또는 131c), 제2바이패스 트랜지스터(231a, 231b 또는 231c) 또는 제3바이패스 트랜지스터(331a, 331b 또는 331c)의 게이트 전압은 항상 전압(Va)보다 같거나 크므로 제1다이오드(133a, 133b 또는 133c), 제2다이오드(233a, 233b 또는 233c) 또는 제3다이오드(333a, 333b 또는 333c)가 역방향 바이어스되어 제1메모리 캐패시터(132a, 132b 또는 132c), 제2메모리 캐패시터(232a, 232b 또는 232c) 및 제3메모리 캐패시터(332a, 332b 또는 332c)의 충전 상태에 변동이 생기지 않는다.
제어부(140)는, 제1메모리 캐패시터(132a 내지 132c), 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)의 충전이 완료되면, 풀다운스위치 트랜지스터(160g)를 턴오프하여, 제1풀다운 트랜지스터(134a 및 134b), 제2풀다운 트랜지스터(234a 및 234b) 및 제3풀다운 트랜지스터(334a 및 334b)를 모두 턴오프함으로써, 제1발광부(110c), 제2발광부(210c) 및 제3발광부(310c)의 전류가 공급되는 반대단과, 제1메모리 캐패시터(132c), 제2메모리 캐패시터(232c) 및 제3메모리 캐패시터(332c)의 타단을 접지시킨다. 다음으로, 제어부(140)는, 전류스위치 트랜지스터(121)를 턴온하여 제1발광부(110a 내지 110c), 제2발광부(210a 내지 210c) 및 제3발광부(310a 내지 310c)에 전류를 동시에 공급한다.
이로써, 전압(Va)이 충전된 제1메모리 캐패시터(132a 내지 132c), 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)는, 대응하는 제1바이패스 트랜지스터(131a 내지 131c), 제2바이패스 트랜지스터(231a 내지 231c) 및 제3바이패스 트랜지스터(331a 내지 331c)를 통하여 공급되는 전류가 우회하여 흐른다. 따라서 제1메모리 캐패시터(132a 내지 132c), 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)의 전압 충전 여부에 따라, 제1발광부(110a 내지 110c), 제2발광부(210a 내지 210c) 및 제3발광부(310a 내지 310c)가 밝기정보에 대응하여 개별적으로 발광한다.
제어부(140)는, 전류스위치 트랜지스터(121)를 턴온한 후 첫 번째 서브프레임(SF1)에 대응하는 발광시간(T1)이 경과한 것으로 판단하면, 전류스위치 트랜지스터(121)를 턴오프시키고, 풀다운스위치 트랜지스터(160g)를 턴온하여, 제1풀다운 트랜지스터(134a 및 134b), 제2풀다운 트랜지스터(234a 및 234b) 및 제3풀다운 트랜지스터(334a 및 334b)를 턴온시킨다. 또한, 제어부(140)는, 리셋스위치 트랜지스터(160r)를 턴온하여, 제1리셋 트랜지스터(135a 내지 135c), 제2리셋 트랜지스터(235a 내지 235c) 및 제3리셋 트랜지스터(335a 내지 335c)를 턴온시키고, 열스위치 트랜지스터(160a 내지 160c)를 접지에 연결시킨다.
이에 의해, 제1메모리 캐패시터(132a 내지 132c), 제2메모리 캐패시터(232a 내지 232c) 및 제3메모리 캐패시터(332a 내지 332c)에 충전된 전압이 대응하는 제1리셋 트랜지스터(135a 내지 135c), 제2리셋 트랜지스터(235a 내지 235c) 및 제3리셋 트랜지스터(335a 내지 335c)를 통하여 우회하여 접지로 방전된다.
제어부(140)는 첫 번째 서브프레임(SF1)에 대한 동작을 완료하면, 나머지 서브프레임(SF2 내지 SF4)에 대한 동작을 마찬가지의 방법으로 순차적으로 수행한다.
도 5는 본 실시예의 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c)의 발광시간과 밝기의 관계를 나타내는 도면이다. 입력되는 밝기정보가 2n개의 레벨을 가지면, 1:2:...:2n의 충전시간의 비를 가지는 n개의 서브프레임으로 다양한 계조의 밝기를 표현할 수 있다. 예컨대, 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c) 각각에 대하여 입력되는 밝기정보가 16(24)개의 레벨을 가지는 경우, 서브프레임(SF1 내지 SF4)의 발광시간(T1 내지 T4)의 비는 1:2:4:8일 수 있다. 도시된 바와 같이, 발광부(110a)가 네 개의 서브프레임(SF1 내지 SF4) 각각에서 모두 발광(ON)의 상태를 가진 경우, 발광부(110a)의 평균 밝기는 15(=1+2+4+8) 의 밝기 레벨에 해당한다. 발광부(110b)가 네 개의 서브프레임(SF1 내지 SF4)에서 순차적으로 발광, 발광 않음(OFF), 발광 및 발광의 상태를 가진 경우, 발광부(110b)의 평균 밝기는 13(=1+0+4+8)의 밝기 레벨에 해당한다. 이처럼 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c)를 서브프레임(SF1 내지 SF4)에서 개별적으로 발광시킴으로써, 입력되는 밝기정보에 대응하여 다양한 밝기를 표현하는 것이 가능하다.
도 6은 본 실시예에 의한 발광장치(100)의 제어방법을 개략적으로 도시한 흐름도이다. 해당 메인프레임에서의 발광부(110a 내지 110c, 210a 내지 210c 또는 310a 내지 310c) 각각에 대응하는 밝기정보를 입력 받는다(S100). 입력 받은 밝기정보에 따라 행 단위로 발광부(110a 내지 110c, 210a 내지 210c 또는 310a 내지 310c) 각각에 대한 제어정보를 저장한다(S101). 여기서의 제어정보는, 해당 서브프레임에서 발광부(110a 내지 110c, 210a 내지 210c 또는 310a 내지 310c) 각각에 전류를 흐르게 할 것인지 아니면 전류를 우회시킬 것인지에 관한 정보이다. 제어정보는 메인프레임동안 발광부(110a 내지 110c, 210a 내지 210c 또는 310a 내지 310c) 각각의 총 발광시간이 그 밝기정보가 나타내는 밝기에 대응하도록 설정된다.
해당 서브프레임에서 모든 행에 대한 제어정보의 저장이 완료되면, 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c)에 전류를 공급하고, 저장된 제어정보에 기초하여 발광부(110a 내지 110c, 210a 내지 210c 또는 310a 내지 310c) 각각에 전류를 흐르게 하거나 전류를 우회시킴으로써 개별적으로 발광하게 한다(S102). 해당 서브프레임에서의 발광시간은, 상기한 바와 같이, 밝기정보가 나 타내는 밝기의 레벨에 대응하도록 설정된다.
해당 서브프레임에서 발광부(110a 내지 110c, 210a 내지 210c 및 310a 내지 310c)의 발광이 완료되면, 저장된 제어정보를 소거한다(S103). 다음으로, 모든 서브프레임에 대한 동작이 완료되었는지 여부를 판단하고(S104), 모든 서브프레임에 대한 동작이 완료되지 않은 것으로 판단하면, 밝기정보에 따라 다음 서브프레임에 대한 제어정보를 저장한다(S101).
모든 서브프레임에 대한 동작이 완료된 것으로 판단하면, 모든 메인프레임에 대한 동작이 완료되었는지 여부를 판단한다(S105). 아직 모든 메인프레임에 대한 동작이 완료되지 않은 것으로 판단하면, 해당 메인프레임에 대한 밝기정보를 입력 받는다(S100). 모든 메인프레임에 대한 동작이 완료된 것으로 판단하면, 동작을 종료한다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.
상기한 바와 같이, 본 발명에 의하면, 간이한 회로 구성 및 높은 효율로 복수의 발광부를 개별적으로 및 다양한 휘도로 발광하도록 구동할 수 있는 발광장치 및 그 제어방법을 제공할 수 있다.

Claims (17)

  1. 발광장치에 있어서,
    LCD 패널의 광원으로서 직렬로 연결된 복수의 제1발광부와;
    상기 복수의 제1발광부에 전류를 공급하는 제1전류공급부와;
    상기 복수의 제1발광부 각각에 병렬로 연결되어, 상기 제1발광부로 전류를 흐르게 하거나 우회시키는 복수의 제1스위치부와;
    상기 복수의 제1발광부 각각에 대응하는 밝기정보를 입력 받아, 소정의 단위 시간 내 상기 제1발광부의 총 발광 시간이 그 밝기정보가 나타내는 밝기에 대응하도록 상기 복수의 제1스위치부를 제어하는 제어부를 포함하고,
    상기 각 제1스위치부는 상기 제1발광부에 병렬로 연결되고 턴온을 위한 제1전압이 공급되어 턴온 되면 상기 제1발광부에 공급되는 전류를 우회시키는 제1바이패스 트랜지스터와, 상기 제1바이패스 트랜지스터에 연결되며 소정 전압이 충전되는 제1메모리 캐패시터를 포함하고,
    상기 제1메모리 캐패시터의 일단에는 상기 제1전압을 공급하는 제1전압공급부 또는 접지와 연결시키는 복수의 열스위치 트랜지스터가 연결되고, 상기 제1메모리 캐패시터의 타단에는 상기 제1바이패스 트랜지스터의 턴온 전압보다 높은 전압을 공급하는 제2전압공급부 또는 접지와 연결시키는 제1행스위치 트랜지스터가 연결되는 것을 특징으로 하는 발광장치.
  2. 삭제
  3. 제1항에 있어서,
    직렬로 연결된 복수의 제2발광부와;
    상기 복수의 제2발광부에 전류를 공급하는 제2전류공급부와;
    상기 복수의 제2발광부 각각에 병렬로 연결되어, 상기 제2발광부로 전류를 흐르게 하거나 우회시키는 복수의 제2스위치부를 더 포함하고,
    상기 제어부는, 상기 복수의 제2발광부 각각에 대응하는 밝기정보를 입력 받아, 상기 단위 시간 내 상기 제2발광부의 총 발광 시간이 그 밝기정보가 나타내는 밝기에 대응하도록 상기 복수의 제2스위치부를 제어하는 것을 특징으로 하는 발광장치.
  4. 제3항에 있어서,
    상기 각 제2스위치부는,
    상기 제2발광부에 병렬로 연결되어, 턴온 시 상기 제2발광부에 공급되는 전류를 우회시키는 제2바이패스 트랜지스터를 포함하는 것을 특징으로 하는 발광장치.
  5. 제4항에 있어서,
    상기 각 제2스위치부는,
    상기 제2바이패스 트랜지스터에 연결되며 소정 전압이 충전되는 제2메모리 캐패시터를 더 포함하는 것을 특징으로 하는 발광장치.
  6. 제5항에 있어서,
    상기 제1전압공급부는 상기 제2바이패스 트랜지스터의 턴온 전압을 공급하고,
    상기 복수의 열스위치 트랜지스터는 복수의 상기 제2메모리 캐패시터의 일단을 상기 제1전압공급부 또는 접지 중 어느 하나에 연결하고,
    상기 제어부는, 상기 복수의 제1발광부 및 상기 복수의 제2발광부 각각의 밝기정보에 기초하여 상기 복수의 열스위치 트랜지스터를 개별적으로 스위칭하는 것을 특징으로 하는 발광장치.
  7. 제6항에 있어서,
    턴온 시 상기 제1전류공급부 및 상기 제2전류공급부가 전류를 공급하도록 하는 전류스위치 트랜지스터를 더 포함하고,
    상기 제어부는, 상기 복수의 제1메모리 캐패시터 및 상기 복수의 제2메모리 캐패시터의 충전이 완료된 후, 상기 전류스위치 트랜지스터를 턴온하는 것을 특징으로 하는 발광장치.
  8. 제7항에 있어서,
    상기 제2전압공급부는 상기 제2바이패스 트랜지스터가 턴온되는 전압보다 높은 전압을 공급하고,
    상기 복수의 제2메모리 캐패시터의 타단을 상기 제2전압공급부와 접지 중 어느 하나에 연결하는 제2행스위치 트랜지스터를 더 포함하며,
    상기 제어부는, 상기 복수의 제1메모리 캐패시터에 전압을 충전하는 경우, 상기 복수의 제1메모리 캐패시터의 타단은 접지시키고, 상기 복수의 제2메모리 캐패시터의 타단은 상기 제2전압공급부에 연결되도록 상기 제2행스위치 트랜지스터를 스위칭하는 것을 특징으로 하는 발광장치.
  9. 제8항에 있어서,
    상기 복수의 제1스위치부 중 적어도 하나는,
    턴온 시 상기 제1메모리 캐패시터의 타단과 상기 제1행스위치 트랜지스터를 연결하는 제1풀다운 트랜지스터를 더 포함하고,
    상기 복수의 제2스위치부 중 적어도 하나는,
    턴온 시 상기 제2메모리 캐패시터의 타단과 상기 제2행스위치 트랜지스터를 연결하는 제2풀다운 트랜지스터를 더 포함하고,
    상기 발광장치는,
    상기 제1풀다운 트랜지스터 및 상기 제2풀다운 트랜지스터의 턴온 전압을 공 급하는 제3전압공급부와;
    턴온 시 상기 제1풀다운 트랜지스터 및 상기 제2풀다운 트랜지스터와 상기 제3전압공급부의 연결하는 풀다운스위치 트랜지스터를 더 포함하며,
    상기 제어부는, 상기 복수의 제1메모리 캐패시터 및 상기 복수의 제2메모리 캐패시터에 전압을 충전하는 경우에는, 상기 풀다운스위치 트랜지스터를 턴온하고, 상기 제1전류공급부 및 상기 제2전류공급부로부터 상기 복수의 제1발광부 및 상기 복수의 제2발광부로 전류를 공급하는 경우에는, 상기 풀다운스위치 트랜지스터를 턴오프하는 것을 특징으로 하는 발광장치.
  10. 제9항에 있어서,
    상기 복수의 제1스위치부 각각은,
    상기 제1메모리 캐패시터의 일단에 연결되는 애노드와 상기 열스위치 트랜지스터에 연결되는 캐소드를 가지는 제1다이오드와;
    상기 제1다이오드에 병렬 연결되어, 턴온 시 상기 제1다이오드의 역방향 전류의 흐름을 우회시키는 제1리셋 트랜지스터를 더 포함하고,
    상기 복수의 제2스위치부 각각은,
    상기 제2메모리 캐패시터의 일단에 연결되는 애노드와 상기 열스위치 트랜지스터에 연결되는 캐소드를 가지는 제2다이오드와;
    상기 제2다이오드에 병렬 연결되어, 턴온 시 상기 제2다이오드의 역방향 전류의 흐름을 우회시키는 제2리셋 트랜지스터를 더 포함하고,
    상기 발광장치는,
    상기 제1리셋 트랜지스터 및 상기 제2리셋 트랜지스터의 턴온 전압을 공급하는 제4전압공급부와;
    턴온 시 복수의 상기 제1리셋 트랜지스터 및 복수의 상기 제2리셋 트랜지스터와 상기 제4전압공급부를 연결하는 리셋스위치 트랜지스터를 더 포함하며,
    상기 제어부는, 상기 전류스위치 트랜지스터를 턴오프한 후, 상기 리셋스위치 트랜지스터를 턴온하는 것을 특징으로 하는 발광장치.
  11. 제3항에 있어서,
    상기 복수의 제1발광부 및 상기 복수의 제2발광부 각각은 LED를 포함하는 것을 특징으로 하는 발광장치.
  12. LCD 패널의 광원으로서 복수의 제1발광부를 구비하는 발광장치의 제어방법에 있어서,
    직렬로 연결된 상기 복수의 제1발광부 각각에 대응하는 밝기정보를 입력 받는 단계와;
    상기 복수의 제1발광부에 전류를 공급하는 단계와;
    소정의 단위 시간 내 상기 각 제1발광부의 총 발광 시간이 그 밝기정보가 나타내는 밝기에 대응하도록, 상기 복수의 제1발광부 각각에 병렬로 연결되어 있는 복수의 제1스위치부를 스위칭하여 상기 각 제1발광부로 전류를 흐르게 하거나 우회시키는 단계를 포함하고,
    상기 각 제1스위치부는 상기 제1발광부에 병렬로 연결되고 턴온을 위한 제1전압이 공급되어 턴온 되면 상기 제1발광부에 공급되는 전류를 우회시키는 제1바이패스 트랜지스터와, 상기 제1바이패스 트랜지스터에 연결되며 소정 전압이 충전되는 제1메모리 캐패시터를 포함하고,
    상기 제1 스위치부 스위칭 단계는,
    상기 밝기정보가 나타내는 밝기에 대응하도록, 상기 제1메모리 캐패시터의 일단에 연결되는 복수의 열스위치 트랜지스터 및 상기 제1메모리 캐패시터의 타단에 연결되는 제1행스위치 트랜지스터를 스위칭하여 상기 제1메모리 캐패시터의 충전 여부에 따라 상기 각 제1발광부로 전류를 흐르게 하거나 우회시키는 단계인 것을 특징으로 하는 발광장치의 제어방법.
  13. 제12항에 있어서,
    상기 발광장치는, 복수의 제2발광부를 더 포함하며,
    직렬로 연결된 상기 복수의 제2발광부 각각에 대응하는 밝기정보를 입력 받는 단계와;
    상기 복수의 제2발광부에 전류를 공급하는 단계와;
    상기 단위 시간 내 상기 각 제2발광부의 총 발광 시간이 그 밝기정보가 나타내는 밝기에 대응하도록, 상기 복수의 제2발광부 각각에 병렬로 연결되어 있는 복수의 제2스위치부를 스위칭하여 상기 각 제2발광부로 전류를 흐르게 하거나 우회시키는 단계를 더 포함하고,
    상기 각 제2스위치부는 상기 제2발광부에 병렬로 연결되어 턴온 시 상기 제2발광부에 공급되는 전류를 우회시키는 제2바이패스 트랜지스터와, 상기 제2바이패스 트랜지스터에 연결되며 소정 전압이 충전되는 제2메모리 캐패시터를 포함하고,
    상기 제2스위치부 스위칭 단계는,
    상기 밝기정보가 나타내는 밝기에 대응하도록, 상기 제2메모리 캐패시터의 일단에 연결되는 복수의 열스위치 트랜지스터 및 상기 제2메모리 캐패시터의 타단에 연결되는 제2행스위치 트랜지스터를 스위칭하여 상기 제2메모리 캐패시터의 충전 여부에 따라 상기 각 제2발광부로 전류를 흐르게 하거나 우회시키는 단계인 것을 특징으로 하는 발광장치의 제어방법.
  14. 제13항에 있어서,
    상기 복수의 제1발광부 및 상기 복수의 제2발광부에 대하여 그 전류의 흐름에 관한 제어정보를 상기 밝기정보에 기초하여 개별적으로 저장하는 단계를 더 포함하는 것을 특징으로 하는 발광장치의 제어방법.
  15. 제14항에 있어서,
    상기 제어정보를 저장하는 단계에서는, 상기 복수의 제1발광부 및 상기 복수의 제2발광부에 대한 제어정보를 순차적으로 저장하는 것을 특징으로 하는 발광장치의 제어방법.
  16. 제15항에 있어서,
    상기 전류를 공급하는 단계에서는, 상기 복수의 제1발광부 및 상기 복수의 제2발광부에 대한 제어정보의 저장이 완료된 후, 상기 복수의 제1발광부 및 상기 복수의 제2발광부로 전류를 공급하는 것을 특징으로 하는 발광장치의 제어방법.
  17. 제16항에 있어서,
    상기 복수의 제1발광부 및 상기 복수의 제2발광부로의 전류 공급을 차단하고, 상기 저장된 상기 복수의 제1발광부 및 상기 복수의 제2발광부에 대한 제어정보를 소거하는 단계를 더 포함하는 것을 특징으로 하는 발광장치의 제어방법.
KR1020050106459A 2005-11-08 2005-11-08 발광장치 및 그 제어방법 KR100985860B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050106459A KR100985860B1 (ko) 2005-11-08 2005-11-08 발광장치 및 그 제어방법
US11/589,809 US7646154B2 (en) 2005-11-08 2006-10-31 Light emitting apparatus and control method thereof
CN200610144486A CN100581307C (zh) 2005-11-08 2006-11-08 发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050106459A KR100985860B1 (ko) 2005-11-08 2005-11-08 발광장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20070049364A KR20070049364A (ko) 2007-05-11
KR100985860B1 true KR100985860B1 (ko) 2010-10-08

Family

ID=38003541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106459A KR100985860B1 (ko) 2005-11-08 2005-11-08 발광장치 및 그 제어방법

Country Status (3)

Country Link
US (1) US7646154B2 (ko)
KR (1) KR100985860B1 (ko)
CN (1) CN100581307C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791645B2 (en) * 2006-02-10 2014-07-29 Honeywell International Inc. Systems and methods for controlling light sources
KR101483662B1 (ko) * 2006-09-20 2015-01-16 코닌클리케 필립스 엔.브이. 발광 소자 제어 시스템 및 이를 포함한 조명 시스템
CN101681599B (zh) * 2007-06-08 2013-01-02 皇家飞利浦电子股份有限公司 用于驱动以串联配置布置的多个光源的驱动电路
EP2177079B1 (en) * 2007-07-23 2011-09-21 Nxp B.V. Self-powered led bypass-switch configuration
US8129669B2 (en) 2008-01-22 2012-03-06 Alcatel Lucent System and method generating multi-color light for image display having a controller for temporally interleaving the first and second time intervals of directed first and second light beams
US8247999B2 (en) * 2008-01-22 2012-08-21 Alcatel Lucent Time division multiplexing a DC-to-DC voltage converter
WO2010055456A1 (en) * 2008-11-13 2010-05-20 Koninklijke Philips Electronics N.V. Lighting system with a plurality of leds
JP2010210973A (ja) * 2009-03-11 2010-09-24 Funai Electric Co Ltd 液晶表示装置
TWI404454B (zh) * 2009-10-14 2013-08-01 Analog Integrations Corp 具大操作電壓範圍之發光二極體驅動電路
KR101689819B1 (ko) * 2010-11-01 2016-12-26 삼성전자주식회사 디스플레이 장치 및 그 화질 개선 방법
WO2012059838A1 (en) * 2010-11-02 2012-05-10 Koninklijke Philips Electronics N.V. Method and device for driving an led string
US9144121B2 (en) 2011-11-20 2015-09-22 Jacobo Frias, SR. Reconfigurable LED arrays and lighting fixtures
JP5999959B2 (ja) * 2012-04-05 2016-09-28 三菱電機株式会社 投射型プロジェクタ
JP5984482B2 (ja) * 2012-04-26 2016-09-06 三菱電機株式会社 投射型プロジェクタ
DE102014213853A1 (de) * 2014-07-16 2016-01-21 BSH Hausgeräte GmbH Schaltungsanordnung und Verfahren zur Ansteuerung von LEDs in Matrix-Konfiguration
CN106332406B (zh) * 2015-07-10 2020-04-10 桂林电子科技大学 一种多路独立控制的led驱动电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020097487A (ko) * 2001-03-21 2002-12-31 캐논 가부시끼가이샤 액티브 매트릭스형 발광소자의 구동회로
KR20030001530A (ko) * 2001-03-21 2003-01-06 미쓰비시덴키 가부시키가이샤 자발광형 표시 장치
JP2005234487A (ja) * 2004-02-23 2005-09-02 Tohoku Pioneer Corp 発光表示装置およびこれを搭載した電子機器
KR100653062B1 (ko) 2005-07-01 2006-12-01 삼성전자주식회사 디스플레이장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796951A (en) * 1971-06-28 1974-03-12 Fmc Corp Solid state electronic gauge
GB1477318A (en) * 1974-01-29 1977-06-22 Tobias M Electrical circuit means for use in analogue display and/ or control systems
US4198629A (en) * 1977-06-06 1980-04-15 General Electric Company Numerical display using plural light sources and having a reduced and substantially constant current requirement
JP2689916B2 (ja) 1994-08-09 1997-12-10 日本電気株式会社 アクティブマトリクス型電流制御型発光素子の駆動回路
US5933130A (en) * 1996-07-26 1999-08-03 Wagner; Roger Anti-eye strain apparatus and method
TW535454B (en) 1999-10-21 2003-06-01 Semiconductor Energy Lab Electro-optical device
JP2003098997A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd 表示装置
JP4241487B2 (ja) 2004-04-20 2009-03-18 ソニー株式会社 Ｌｅｄ駆動装置、バックライト光源装置及びカラー液晶表示装置
US7633463B2 (en) * 2004-04-30 2009-12-15 Analog Devices, Inc. Method and IC driver for series connected R, G, B LEDs
US20060038803A1 (en) * 2004-08-20 2006-02-23 Semiconductor Components Industries, Llc LED control method and structure therefor
US7317403B2 (en) * 2005-08-26 2008-01-08 Philips Lumileds Lighting Company, Llc LED light source for backlighting with integrated electronics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020097487A (ko) * 2001-03-21 2002-12-31 캐논 가부시끼가이샤 액티브 매트릭스형 발광소자의 구동회로
KR20030001530A (ko) * 2001-03-21 2003-01-06 미쓰비시덴키 가부시키가이샤 자발광형 표시 장치
JP2005234487A (ja) * 2004-02-23 2005-09-02 Tohoku Pioneer Corp 発光表示装置およびこれを搭載した電子機器
KR100653062B1 (ko) 2005-07-01 2006-12-01 삼성전자주식회사 디스플레이장치

Also Published As

Publication number Publication date
US20070103905A1 (en) 2007-05-10
CN100581307C (zh) 2010-01-13
US7646154B2 (en) 2010-01-12
KR20070049364A (ko) 2007-05-11
CN1964586A (zh) 2007-05-16

Similar Documents

Publication Publication Date Title
KR100985860B1 (ko) 발광장치 및 그 제어방법
US8284133B2 (en) Light emitting apparatus and control method thereof
KR100795459B1 (ko) 능동 매트릭스 전계 발광 디스플레이 디바이스
US5793163A (en) Driving circuit for light emitting element
US6894436B2 (en) Drive method of light-emitting display panel and organic EL display device
KR101065825B1 (ko) 능동형 매트릭스 디스플레이 판넬을 구동하기 위한 방법과디바이스
US4962374A (en) Thin film el display panel drive circuit
JP2001142413A (ja) アクティブマトリクス型表示装置
JP2003043997A (ja) 電流駆動型のディスプレイの駆動回路並びにその駆動方法
KR20070036066A (ko) 능동 매트릭스 ｌｅｄ 디스플레이에서 노화를 감소시키기위한 구동
US7012587B2 (en) Matrix display device, matrix display driving method, and matrix display driver circuit
KR20060048817A (ko) 패널표시장치의 구동회로 및 패널표시장치의 구동방법
US20080007495A1 (en) Organic light emitting display and driving method thereof
US7812793B2 (en) Active matrix organic electroluminescent display device
EP1290670A1 (en) Active matrix display device
EP1402510A2 (en) Display device
US7075240B2 (en) Control of electroluminescent displays
EP1652167A2 (en) Control of an electroluminescent display matrix
CN115064129A (zh) 一种驱动电路、驱动方法、背光模组及显示装置
US20100194790A1 (en) Set of light emissive diode elements for a backlight device and backlight display
JP2001083932A (ja) Ｅｌ表示装置
JPH11282418A (ja) Ｅｌ表示装置
KR20070039370A (ko) Ｌｅｄ 발광 장치 및 그 방법
JP2007304122A (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 10