KR100985795B1 - Bias circuit for compensating variation of threshold voltage and temperature and supply voltage and amplifier using that - Google Patents

Bias circuit for compensating variation of threshold voltage and temperature and supply voltage and amplifier using that Download PDF

Info

Publication number
KR100985795B1
KR100985795B1 KR1020080084600A KR20080084600A KR100985795B1 KR 100985795 B1 KR100985795 B1 KR 100985795B1 KR 1020080084600 A KR1020080084600 A KR 1020080084600A KR 20080084600 A KR20080084600 A KR 20080084600A KR 100985795 B1 KR100985795 B1 KR 100985795B1
Authority
KR
South Korea
Prior art keywords
transistor
amplifier
temperature
feedback resistor
gate bias
Prior art date
Application number
KR1020080084600A
Other languages
Korean (ko)
Other versions
KR20100025868A (en
Inventor
노윤섭
장동필
염인복
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080084600A priority Critical patent/KR100985795B1/en
Publication of KR20100025868A publication Critical patent/KR20100025868A/en
Application granted granted Critical
Publication of KR100985795B1 publication Critical patent/KR100985795B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로와, 그를 이용한 증폭기에 관한 것으로, 증폭기를 구동하기 위한 능동 바이어스 회로의 소스(Source)단에 피드백 저항이 포함된 트랜지스터를 병렬로 연결하고 그 소스단과 음전원 사이에 피드백 저항이 포함된 트랜지스터를 직렬로 연결함으로써, 임계전압, 온도 및 공급 전원의 변화에 대해서 증폭기의 특성을 정확하게 보상하여 증폭기를 안정하게 동작시킬 수 있는, 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로와, 그를 이용한 증폭기를 제공하고자 한다.The present invention relates to a compensation bias circuit for compensating changes in threshold voltage, temperature, and power supply, and an amplifier using the same, and includes a transistor including a feedback resistor at a source end of an active bias circuit for driving an amplifier. By connecting in parallel a transistor including a feedback resistor between its source terminal and the negative power supply in series, the amplifier can be operated stably by accurately compensating the characteristics of the amplifier against changes in threshold voltage, temperature and supply power. A compensation bias circuit for compensating changes in threshold voltage, temperature, and power supply, and an amplifier using the same are provided.

이를 위하여, 본 발명은 보상 바이어스 회로에 있어서, 증폭기를 구동시키기 위한 능동 게이트 바이어스 수단; 상기 능동 게이트 바이어스 수단의 소스단에 병렬로 연결되고, 제1 피드백 저항이 연결되어 있는 제1 트랜지스터; 및 상기 능동 게이트 바이어스 수단의 소스단과 공급 전원 단자 사이에 직렬로 연결되고, 제2 피드백 저항이 연결되어 있는 제2 트랜지스터를 포함한다.To this end, the present invention provides a compensation bias circuit, comprising: active gate bias means for driving an amplifier; A first transistor connected in parallel to a source terminal of the active gate bias means and having a first feedback resistor connected thereto; And a second transistor connected in series between the source terminal of the active gate bias means and the power supply terminal, and having a second feedback resistor connected thereto.

공급전압, 임계전압, 온도 보상, 바이어스 회로, 능동 바이어스 트랜지스터, 피드백 저항  Supply voltage, threshold voltage, temperature compensation, bias circuit, active bias transistor, feedback resistor

Description

임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로와, 그를 이용한 증폭기{BIAS CIRCUIT FOR COMPENSATING VARIATION OF THRESHOLD VOLTAGE AND TEMPERATURE AND SUPPLY VOLTAGE AND AMPLIFIER USING THAT}Compensation bias circuit for compensating changes in threshold voltage, temperature, and power supply, and an amplifier using the same.

본 발명은 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로와, 그를 이용한 증폭기에 관한 것으로, 더욱 상세하게는 증폭기를 구동하기 위한 능동 바이어스 회로의 소스(Source)단에 피드백 저항이 포함된 트랜지스터를 병렬로 연결하고 그 소스단과 음전원 사이에 피드백 저항이 포함된 트랜지스터를 직렬로 연결함으로써, 임계전압, 온도 및 공급 전원의 변화에 대해서 증폭기의 특성을 정확하게 보상하여 증폭기를 안정하게 동작시킬 수 있는, 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로와, 그를 이용한 증폭기에 관한 것이다.The present invention relates to a compensation bias circuit for compensating changes in threshold voltage, temperature and power supply, and an amplifier using the same. More specifically, a feedback resistor is provided at a source end of an active bias circuit for driving an amplifier. By connecting the included transistors in parallel and connecting the transistors with feedback resistors in series between their source terminals and the negative power supply, the amplifier is operated stably by accurately compensating the characteristics of the amplifier against changes in threshold voltage, temperature and supply power. The present invention relates to a compensation bias circuit for compensating for a change in a threshold voltage and a temperature and a power supply, and an amplifier using the same.

트랜지스터는 온도의 변화에 따라서 그 성능이 변하게 된다. 일반적인 증폭기의 이득은 온도가 증가하면 트랜스컨덕턴스(Gm)가 감소하게 되어 이득이 감소하 는 특성을 보인다. 따라서 온도가 증가함에 따라 트랜지스터의 게이트 전압을 증가시킬 수 있는 바이어스 회로가 필요한 경우가 있다.The transistor's performance changes with temperature. The gain of a typical amplifier decreases as the temperature increases, the transconductance (Gm) decreases. Therefore, there is a need for a bias circuit that can increase the gate voltage of the transistor as the temperature increases.

이와 관련하여, 온도 변화에 대한 종래의 보상 바이어스 회로를 살펴보면, 온도가 증가할 때 다이오드의 임계전압이 감소하는 특성을 이용하여 온도변화를 보상하는 보상 바이어스 회로가 있다. 이러한 보상 바이어스 회로는 갈륨비소(GaAs) 전계효과 트랜지스터(FET: Field Effect Transistor) 증폭기의 동작점을 클래스 A, B로 선택할 때 온도 증가에 따른 이득이 감소하고 게이트 바이어스 전압이 증가할 때 이득이 증가하는 현상을 이용하여, 온도가 증가할 때 게이트 바이어스 전압을 증가시켜 온도에 따른 이득 특성을 보상하게 된다.In this regard, when considering a conventional compensation bias circuit for temperature change, there is a compensation bias circuit that compensates for the temperature change by using the characteristic that the threshold voltage of the diode decreases as the temperature increases. This compensation bias circuit reduces the gain with increasing temperature when the operating point of a gallium arsenide (GaAs) field effect transistor (FET) amplifier is selected as class A or B, and increases with increasing gate bias voltage. By using the phenomena, the gate bias voltage is increased when the temperature is increased to compensate for the gain characteristic according to the temperature.

한편, 임계전압(Vth)은 디플리션(Depletion)-모드 트랜지스터의 경우 음의 값을 갖는다. 임계전압(Vth)이 0V의 방향으로 커지면 트랜지스터의 게이트-소스 바이어스 전압(VGS)이 일정하다고 할 때 동작점 전류가 줄어들게 된다. 그리고 트랜지스터는 온도가 증가하게 되면 트랜스컨덕턴스(Gm)가 작아져 증폭기의 이득이 감소하는 특성이 있다. 또한, 증폭 트랜지스터는 게이트 전압의 변화에 대해서 동작점 전류가 급격하게 변하는 특성을 가지므로 외부 전원의 변화에 대해서 안정된 바이어스 회로가 필요하다.The threshold voltage Vth has a negative value in the case of a depletion-mode transistor. When the threshold voltage Vth is increased in the direction of 0V, the operating point current decreases when the gate-source bias voltage V GS of the transistor is constant. In addition, as the transistor temperature increases, the transconductance (Gm) decreases, thereby reducing the gain of the amplifier. In addition, since the amplifying transistor has a characteristic in which the operating point current rapidly changes with a change in the gate voltage, a bias circuit that is stable against a change in the external power source is required.

일반적으로 FET 계열의 트랜지스터는 제작 과정에서 웨이퍼의 위치에 따라 도핑농도가 균일하지 않아서 임계전압 값이 서로 다른 값을 갖게 된다. 따라서 웨이퍼에서 제작된 모든 트랜지스터를 동일한 조건에서 동작시키기 위해서, 서로 다 른 게이트(Gate) 전압이 트랜지스터에 인가되어야 한다. 이로 인하여 종래에는 MMIC(Monolithic Microwave Integrated Circuit) 회로 내에 트랜지스터의 바이어스 회로를 내장시키지 못하고, 외부에서 여러 소자를 이용하여 트랜지스터마다 원하는 게이트 바이어스 전압을 인가하여 미리 정해진 드레인 전류가 인가되도록 하고 있다. 따라서 종래에는 추가의 공정 및 부품이 필요로 하게 되어 부품 제작 단가를 줄이는데 한계가 있는 실정이다.In general, FET-type transistors have different doping concentrations depending on the position of the wafer in the manufacturing process, and thus have different threshold voltage values. Therefore, in order to operate all transistors fabricated in the wafer under the same conditions, different gate voltages must be applied to the transistors. For this reason, conventionally, a bias circuit of a transistor is not embedded in a MMIC (Monolithic Microwave Integrated Circuit) circuit, and a predetermined drain current is applied by applying a desired gate bias voltage to each transistor using various elements from the outside. Therefore, in the related art, additional processes and parts are required, and thus there is a limit in reducing the manufacturing cost of parts.

온도 변화에 대한 보상 및 부분적인 공정 변화에 대한 보상을 수행하는 종래의 다른 보상 바이어스 회로가 있다. 이러한 종래의 다른 보상 바이어스 회로는 트랜지스터와 다이오드를 이용하여 온도 및 임계전압의 변화를 보상해준다. 즉, 종래의 다른 보상 바이어스 회로는 증폭기의 게이트 바이이스를 위하여 두 개의 쇼트키 다이오드 및 저항으로 구현되어 있다. 이러한 종래의 다른 보상 바이어스 회로는 온도 변화에 대해서 이득 특성을 보상하며, 동시에 부분적으로 임계전압 변화에 대해서 보상이 가능하다.There are other conventional compensation bias circuits that perform compensation for temperature changes and compensation for partial process changes. Another such conventional compensation bias circuit uses transistors and diodes to compensate for changes in temperature and threshold voltage. That is, another conventional compensation bias circuit is implemented with two Schottky diodes and resistors for the gate bias of the amplifier. This conventional other compensation bias circuit compensates for gain characteristics against temperature changes, and at the same time can partially compensate for threshold voltage changes.

한편, 종래의 또 다른 보상 바이어스 회로를 살펴보면, FET 증폭기에 있어서 임계전압 및 온도의 변화에 대한 보상을 제공하는 보상 바이어스 회로가 있다. 이러한 종래의 또 다른 보상 바이어스 회로는 일반적인 피드백 저항이 포함된 능동 바이어스 회로에 비하여 보다 개선된 보상 효과를 가진다. 그리고 이러한 종래의 또 다른 보상 바이어스 회로는 피드백 저항이 포함된 트랜지스터로 이루어져 있으며, 그 트랜지스터의 게이트는 다이오드를 추가하여 바이어싱하고 있다. 또한, 트랜지스터의 드레인단에 양 전압원이 연결되어 보다 개선된 온도 및 임계전압의 변 화에 대한 보상이 가능하다.Meanwhile, referring to another conventional compensation bias circuit, there is a compensation bias circuit that provides compensation for changes in threshold voltage and temperature in a FET amplifier. Another such conventional compensation bias circuit has an improved compensation effect compared to an active bias circuit including a general feedback resistor. Another conventional compensation bias circuit includes a transistor including a feedback resistor, and the gate of the transistor is biased by adding a diode. In addition, since both voltage sources are connected to the drain terminal of the transistor, it is possible to compensate for improved temperature and threshold voltage changes.

하지만, 이러한 종래의 보상 바이어스 회로들은 모두 공급 전원의 변화에 대한 보상 효과를 제공하지 못한다는 문제점이 있다.However, these conventional compensation bias circuits all have a problem in that they do not provide a compensation effect on changes in the power supply.

바람직하게는 실제 RF 시스템에 적용되는 MMIC는 임계전압과 온도 그리고 공급전원의 변화에 대해서 증폭기가 안정적으로 동작할 수 있는 보상 바이어스 회로가 필요하다. 만약, 보상 바이어스 회로가 MMIC에 작은 면적으로 내장될 수 있다면 제작 단가는 그만큼 줄어들게 된다. 따라서 온-칩에 집적가능한 간단한 구조의 임계전압 및 온도 그리고 공급 전원의 변화에 대해서 보상 가능한 보상 바이어스 회로가 필요한 상황이다.Preferably, the MMIC applied to an actual RF system needs a compensation bias circuit capable of operating the amplifier stably with respect to changes in threshold voltage, temperature, and power supply. If the compensation bias circuit can be embedded in the MMIC in a small area, the manufacturing cost is reduced by that much. Therefore, there is a need for a compensating bias circuit capable of compensating for the threshold voltage and temperature of the simple structure that can be integrated on-chip and the change of the power supply.

이하, 도 1을 참조하여 일반적인 FET 계열의 트랜지스터의 보상 바이어스 회로에 대하여 살펴보기로 한다.Hereinafter, a compensation bias circuit of a general FET series transistor will be described with reference to FIG. 1.

도 1 은 일반적인 피드백 저항이 연결된 능동 게이트 바이어스 회로의 일실시예 구조도이다.1 is a structural diagram of an embodiment of an active gate bias circuit connected with a general feedback resistor.

도 1에 도시된 바와 같이, QAMP(110)에 게이트 바이어스(VB)를 공급하기 위한 능동 게이트 바이어스 회로가 나타나 있다. 하지만, 이러한 일반적인 피드백 저항이 연결된 능동 게이트 바이어스 회로는 완벽하게 임계전압의 변화에 대해서 보상해 주지 못하고 있다.As shown in FIG. 1, an active gate bias circuit is shown for supplying a gate bias V B to the Q AMP 110. However, an active gate bias circuit connected with such a general feedback resistor does not completely compensate for the change in the threshold voltage.

증폭기(QAMP)(110)는 저항 RB(101)와 연결되어 있다. 증폭기(QAMP)(110)의 게이트 바이어스(VB)는 저항 RB(101)를 통하여 공급된다. 저항 RB(101)는 증폭 기(QAMP)(110)로 입력되는 RF(Radio Frequency) 신호의 누설을 막기 위하여 이용된다. 일반적으로 저항 RB(101)는 인덕터로 대체되어 이용이 가능하다. 저항 R1 (102)은 바이어스 트랜지스터 Q1(120)의 드레인(Drain)과 접지 사이에 위치하여 게이트 바이어스(VB)의 전위를 결정하는 저항이다. 저항 R1(102), 피드백저항 R2(103) 및 바이어스 트랜지스터 Q1(120)는 음전원(Vs-)이 공급된 조건에서 드레인 전류(ID)가 결정된다. 결정된 드레인 전류(ID)는 저항 R1(102)에서 전압강하를 형성한다. 그리고 이 전압이 증폭기(QAMP)(110)의 게이트 바이어스 전압(VB)을 형성하여 공급하여 주면, 증폭기(QAMP)(110)의 동작점 전류(IQ)가 결정된다.The amplifier Q AMP 110 is connected to the resistor RB 101. The gate bias V B of the amplifier Q AMP 110 is supplied through the resistor RB 101. The resistor RB 101 is used to prevent leakage of a radio frequency (RF) signal input to the amplifier (Q AMP ) 110. In general, the resistor RB 101 can be used by replacing the inductor. The resistor R1 102 is a resistor positioned between the drain of the bias transistor Q1 120 and the ground to determine the potential of the gate bias V B. In the resistor R1 102, the feedback resistor R2 103, and the bias transistor Q1 120, the drain current I D is determined under the condition that the negative power supply Vs− is supplied. The determined drain current I D forms a voltage drop in the resistor R1 102. And the main surface to the voltage is supplied to form a gate bias voltage (V B) of the amplifier (Q AMP) (110), the operating point current (I Q) of the amplifier (Q AMP) (110) is determined.

도 2 는 도 1에서 임계전압 및 온도 변화에 대한 증폭기의 동작점 전류 곡선에 대한 일실시예 도면이다.FIG. 2 is an exemplary diagram of an operating point current curve of an amplifier for threshold voltage and temperature changes in FIG. 1.

도 2에 도시된 바와 같이, 임계전압(Vth)은 ±0.3V 구간에서 변화되며, 온도(Tem.)는 -20℃ 내지 80℃ 구간에서 변화된다. 이러한 임계전압 및 온도 변화에 대한 증폭기(QAMP)(110)의 동작점 전류(IQ) 곡선이 도 2에 나타나 있다.As shown in FIG. 2, the threshold voltage Vth is varied in a range of ± 0.3 V, and the temperature Tem. Is varied in a range of −20 ° C. to 80 ° C. FIG. The operating point current I Q curve of the amplifier Q AMP 110 for this threshold voltage and temperature change is shown in FIG. 2.

일례로, 바이어스 트랜지스터 Q1(120)은 바이어스용 트랜지스터로 면적이 작은 2F75(2-finger, gate width=75mm)가 이용되었으며, 증폭기(QAMP)(110)는 면적이 보다 큰 8F100(8-finger, gate width=100mm)이 이용되었다.For example, the bias transistor Q1 120 is a bias transistor, and a small 2F75 (2-finger, gate width = 75mm) is used, and the amplifier (Q AMP ) 110 has a larger 8F100 (8-finger). , gate width = 100mm) was used.

증폭기(QAMP)(110)의 동작점 전류(IQ)는 임계전압(Vth) 및 온도(Tem.) 변화에 대해서 완벽한 보상을 하지 못하고 있다. 임계전압(Vth)이 큰 방향으로 변하는 경우 즉, 임계전압(Vth)이 -0.3V에서 +0.3V로 변하는 경우에 증폭기(QAMP)(110)의 동작점 전류(IQ)가 작아지는 특성을 보이고 있다. 또한, 온도가 높아지는 경우 즉, 온도가 -20℃에서 +80℃으로 변하는 경우에, 증폭기(QAMP)(110)의 동작점 전류(IQ)가 작아지는 동작 특성을 보이고 있다.The operating point current I Q of the amplifier Q AMP 110 does not completely compensate for the change in the threshold voltage Vth and the temperature Tem. The operating point current I Q of the amplifier Q AMP 110 decreases when the threshold voltage Vth changes in a large direction, that is, when the threshold voltage Vth changes from -0.3V to + 0.3V. Is showing. In addition, when the temperature is increased, that is, when the temperature is changed from -20 ° C to + 80 ° C, the operating point current I Q of the amplifier Q AMP 110 is reduced.

따라서 임계전압과 온도 및 공급 전원의 변화에 대해서 증폭기(QAMP)(110)를 안정하게 동작시킬 수 있는 보상 바이어스 회로가 필요하다. 구체적으로 살펴보면, 원하는 보상 방향인 임계전압(Vth)의 변화에 대해서 증폭기(QAMP)(110)의 동작점 전류(IQ)가 변화하지 않도록 하는 보상 바이어스 회로가 필요하다. 또한, 모든 웨이퍼에서 제작된 증폭기의 특성을 일정하게 유지하고, 온도가 높아지는 경우에 증폭기(QAMP)(110)의 동작점 전류(IQ)를 크게 하여 고온에서 증폭기의 이득 감소 현상을 보상할 수 있는 보상 바이어스 회로가 필요하다. 또한, 음 공급 전원(Vs-)의 변화에 대해서도 증폭기(QAMP)(110)의 동작점 전류(IQ)가 일정하게 유지되어 외부 조건에 영향을 받지 않는 보상 바이어스 회로가 필요하다.Therefore, there is a need for a compensation bias circuit capable of stably operating the amplifier (Q AMP ) 110 against changes in threshold voltage, temperature, and power supply. Specifically, a compensation bias circuit is required so that the operating point current I Q of the amplifier Q AMP 110 does not change with respect to a change in the threshold voltage Vth which is a desired compensation direction. In addition, the characteristics of the amplifiers manufactured on all wafers are kept constant, and when the temperature increases, the operating point current I Q of the amplifier (Q AMP ) 110 is increased to compensate for the gain reduction of the amplifier at a high temperature. What is needed is a compensating bias circuit. In addition, a compensation bias circuit is required in which the operating point current I Q of the amplifier Q AMP 110 is kept constant even with a change in the negative supply voltage Vs−.

따라서 상기와 같은 종래 기술은 임계전압과 온도 및 공급 전원의 변화에 대 해서 증폭기의 특성을 정확하게 보상해주지 못한다는 문제점이 있으며, 이러한 문제점을 해결하고자 하는 것이 본 발명의 과제이다.Therefore, the prior art as described above has a problem that it is not possible to accurately compensate the characteristics of the amplifier against the change in the threshold voltage, temperature and power supply, it is a problem of the present invention to solve this problem.

따라서 본 발명은 증폭기를 구동하기 위한 능동 바이어스 회로의 소스(Source)단에 피드백 저항이 포함된 트랜지스터를 병렬로 연결하고 그 소스단과 음전원 사이에 피드백 저항이 포함된 트랜지스터를 직렬로 연결함으로써, 임계전압, 온도 및 공급 전원의 변화에 대해서 증폭기의 특성을 정확하게 보상하여 증폭기를 안정하게 동작시킬 수 있는, 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 바이어스 회로를 제공하는데 그 목적이 있다.Therefore, in the present invention, by connecting a transistor including a feedback resistor to a source terminal of an active bias circuit for driving an amplifier in parallel and connecting a transistor including a feedback resistor in series between the source terminal and a negative power source, It is an object of the present invention to provide a bias circuit for compensating for a change in a threshold voltage and a temperature and a power supply, which can accurately operate an amplifier by accurately compensating the characteristics of an amplifier against a change in voltage, a temperature, and a power supply.

또한, 본 발명은 상기 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 바이어스 회로를 이용한 증폭기를 제공하는데 다른 목적이 있다.Another object of the present invention is to provide an amplifier using a bias circuit for compensating for the change in the threshold voltage, temperature, and power supply.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention which are not mentioned can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. Also, it will be readily appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

본 발명은 상기 문제점을 해결하기 위하여, 증폭기를 구동하기 위한 능동 바이어스 회로의 소스(Source)단에 피드백 저항이 포함된 트랜지스터를 병렬로 연결하고 그 소스단과 음전원 사이에 피드백 저항이 포함된 트랜지스터를 직렬로 연결 하는 것을 특징으로 한다.In order to solve the above problems, a transistor including a feedback resistor is connected in parallel to a source terminal of an active bias circuit for driving an amplifier and a transistor including a feedback resistor between the source terminal and a negative power source is provided. It is characterized by connecting in series.

더욱 구체적으로, 본 발명은, 보상 바이어스 회로에 있어서, 증폭기를 구동시키기 위한 능동 게이트 바이어스 수단; 상기 능동 게이트 바이어스 수단의 소스단에 병렬로 연결되고, 제1 피드백 저항이 연결되어 있는 제1 트랜지스터; 및 상기 능동 게이트 바이어스 수단의 소스단과 공급 전원 단자 사이에 직렬로 연결되고, 제2 피드백 저항이 연결되어 있는 제2 트랜지스터를 포함한다.More specifically, the present invention provides a compensation bias circuit, comprising: active gate bias means for driving an amplifier; A first transistor connected in parallel to a source terminal of the active gate bias means and having a first feedback resistor connected thereto; And a second transistor connected in series between the source terminal of the active gate bias means and the power supply terminal, and having a second feedback resistor connected thereto.

한편, 본 발명은, 증폭 트랜지스터; 상기 증폭 트랜지스터를 구동시키기 위한 능동 게이트 바이어스 수단; 상기 능동 게이트 바이어스 수단의 소스단에 병렬로 연결되고, 제1 피드백 저항이 연결되어 있는 제1 트랜지스터; 및 상기 능동 게이트 바이어스 수단의 소스단과 공급 전원 단자 사이에 직렬로 연결되고, 제2 피드백 저항이 연결되어 있는 제2 트랜지스터를 포함한다.On the other hand, the present invention, an amplifier transistor; Active gate bias means for driving the amplifying transistor; A first transistor connected in parallel to a source terminal of the active gate bias means and having a first feedback resistor connected thereto; And a second transistor connected in series between the source terminal of the active gate bias means and the power supply terminal, and having a second feedback resistor connected thereto.

또한, 상기 본 발명은, 상기 증폭 트랜지스터로부터 상기 능동 게이트 바이어스 수단으로 무선 주파수 신호가 누설되는 것을 방지하기 위해 상기 증폭 트랜지스터와 상기 능동 게이트 바이어스 수단 사이에 연결된 제3 저항을 더 포함한다.The invention further includes a third resistor coupled between the amplifying transistor and the active gate bias means to prevent leakage of radio frequency signals from the amplifying transistor to the active gate bias means.

또한, 상기 본 발명은, 상기 증폭 트랜지스터로부터 상기 능동 게이트 바이어스 수단으로 무선 주파수 신호가 누설되는 것을 방지하기 위해 상기 증폭 트랜지스터와 상기 능동 게이트 바이어스 수단 사이에 연결된 인덕터를 더 포함한다.The present invention further includes an inductor connected between the amplifying transistor and the active gate bias means to prevent leakage of a radio frequency signal from the amplifying transistor to the active gate bias means.

상기와 같은 본 발명은, 증폭기를 구동하기 위한 능동 바이어스 트랜지스터 의 소스(Source)단에 피드백 저항이 포함된 트랜지스터를 병렬로 연결하고 음전원 단과의 사이에 피드백 저항이 포함된 트랜지스터를 직렬로 연결함으로써, 임계전압, 온도 및 공급 전원의 변화에 대해서 증폭기의 특성을 정확하게 보상하여 증폭기를 안정하게 동작시킬 수 있는 효과가 있다.The present invention as described above, by connecting a transistor including a feedback resistor to the source terminal of the active bias transistor for driving the amplifier in parallel and a transistor including the feedback resistor in series between the negative power supply terminal in series In addition, the amplifier can be stably operated by accurately compensating the characteristics of the amplifier against changes in the threshold voltage, temperature, and power supply.

즉, 본 발명은, 피드백 저항이 포함된 능동 바이어스 트랜지스터의 소스단에 피드백이 포함된 트랜지스터를 병렬 형태로 추가하여 보상된 바이어스를 제공함으로써, 반도체 웨이퍼 제작 시에 발생하는 트렌지스터의 임계전압의 변화에 대해서 일정한 바이어스를 공급할 수 있는 효과가 있다.That is, the present invention provides a compensated bias by adding a transistor including feedback in parallel to a source terminal of an active bias transistor including a feedback resistor, thereby providing a bias compensated for variation in the threshold voltage of a transistor generated during semiconductor wafer fabrication. There is an effect that can supply a constant bias for the.

또한, 본 발명은, 온도 변화의 조건에서 증폭 트랜지스터의 게이트 바이어스 전압을 어느 곳에 선택하더라도 보상된 게이트 바이어스를 제공할 수 있는 효과가 있다.Further, the present invention has the effect of providing a compensated gate bias wherever the gate bias voltage of the amplifying transistor is selected under conditions of temperature change.

또한, 본 발명은, 음 전원의 변화된 공급에도 게이트 전압이 거의 변동되지 않는 안정된 전압을 자동으로 공급해 줄 수 있는 효과가 있다.In addition, the present invention has the effect of automatically supplying a stable voltage in which the gate voltage hardly changes even when the negative power supply is changed.

상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, It can be easily carried out. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3 은 본 발명에 따른 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 바이어스 회로의 일실시예 구조도이다.3 is a structural diagram of an embodiment of a bias circuit for compensating for a change in a threshold voltage, a temperature, and a power supply according to the present invention.

증폭기(QAMP)(110)의 게이트 바이어스(VB)는 저항 RB(101)를 통하여 공급된다. 저항 RB(101)는 증폭기(QAMP)(110)로 입력되는 무선 주파수(RF: Radio Frequency) 신호가 누설되는 것을 방지하기 위하여 이용된다. 일반적으로 저항 RB(101)는 인덕터로 대체되어 이용이 가능하다. 저항 R1(102)은 바이어스 트랜지스터 Q1(120)의 드레인(Drain)과 접지 사이에 위치하여 게이트 바이어스(VB)의 전위를 결정하는 저항이다. 여기서, 바이어스 트랜지스터 Q1(120)은 증폭기(QAMP)(110)의 게이트단에 연결되어 능동 게이트 바이어스 기능을 제공한다.The gate bias V B of the amplifier Q AMP 110 is supplied through the resistor RB 101. The resistor RB 101 is used to prevent leakage of a radio frequency (RF) signal input to the amplifier (Q AMP ) 110. In general, the resistor RB 101 can be used by replacing the inductor. Resistor R1 102 is a resistor that is positioned between the drain and ground of bias transistor Q1 120 to determine the potential of gate bias V B. Here, the bias transistor Q1 120 is connected to the gate terminal of the amplifier (Q AMP ) 110 to provide an active gate bias function.

도 3에 도시된 바와 같이, 보상 바이어스 회로에서 바이어스 트랜지스터 Q1(120)의 게이트(G)단은 음 공급 전원(Vs-)과 연결되어 있다. 그리고 바이어스 트랜지스터 Q1(120)의 소스(S)단은 제1 피드백저항 R2(311)가 연결된 제1 트랜지스터 Q2(310)의 게이트(G)단과 병렬로 연결되어 있다. 또한, 바이어스 트랜지스터 Q1(120)의 소스(S)단은 제2 트랜지스터 Q3(320)의 드레인(D)단과 직렬로 연결되어 있다. 제2 피드백저항 R3(321)가 포함된 제2 트랜지스터 Q3(320)의 게이트(G)단은 음 공급 전원(Vs-)과 연결되어 있다. 이 보상 바이어스 회로의 전류식은 하기의 [수학식 1]과 같이 나타난다.As shown in FIG. 3, the gate G terminal of the bias transistor Q1 120 is connected to the negative supply power supply Vs− in the compensation bias circuit. The source S terminal of the bias transistor Q1 120 is connected in parallel with the gate G terminal of the first transistor Q2 310 to which the first feedback resistor R2 311 is connected. In addition, the source S terminal of the bias transistor Q1 120 is connected in series with the drain D terminal of the second transistor Q3 320. A gate G terminal of the second transistor Q3 320 including the second feedback resistor R3 321 is connected to the negative supply power supply Vs-. The current equation of this compensation bias circuit is expressed by Equation 1 below.

ID3 = ID1 + ID2 I D3 = I D1 + I D2

제2 트랜지스터 Q3(320)의 드레인 전류(ID3)는 바이어스 트랜지스터 Q1(120)의 드레인 전류(ID1)와 제1 트랜지스터 Q2(310)의 드레인 전류(ID2)의 합으로 결정된다. 따라서 제2 트랜지스터 Q3(320)의 드레인 전류가 가장 크게 결정된다.The drain current (I D3) of the second transistor Q3 (320) is determined by the sum of the drain current (I D1) and the drain current (I D2) of the first transistor Q2 (310) of the bias transistor Q1 (120). Therefore, the drain current of the second transistor Q3 320 is determined to be the largest.

상기의 도 1의 회로에서 피드백 저항이 연결된 능동 게이트 바이어스 회로의 경우, 임계전압(Vth)이 증가하는 경우 증폭기(QAMP)(110)의 동작점 전류(IQ)가 감소하는 현상을 보이는 문제점이 있다.In the active gate bias circuit in which the feedback resistor is connected in the circuit of FIG. 1, when the threshold voltage Vth increases, the operating point current I Q of the amplifier Q AMP 110 decreases. There is this.

따라서 본 발명에 따른 보상 바이어스 회로는 임계전압(Vth)이 증가하는 경우 증폭기(QAMP)(110)의 동작점 전류(IQ)가 감소하는 현상을 보상하기 위해서, 증폭기(QAMP)(110)의 게이트 바이어스(VB)를 보다 높여야 한다.Therefore, the compensation bias circuit according to the present invention, in order to compensate for the phenomenon that the operating point current I Q of the amplifier Q AMP 110 decreases when the threshold voltage Vth increases, the amplifier Q AMP 110. ) is the more increase the gate bias voltage (V B).

이를 위해서, 임계전압(Vth)이 증가하는 경우 바이어스 트랜지스터 Q1(120)의 드레인 전류(ID1)를 더욱 작게 하여 저항 R1(102)에서의 전압강하 양을 줄여야 한다. 임계전압(Vth)이 증가하는 경우 바이어스 트랜지스터 Q1(120)의 드레인 전류(ID1)는 감소하게 된다. 그리고 그 감소량은 하기의 [수학식 2]와 같이 나타난다.To this end, when the threshold voltage Vth increases, the drain current I D1 of the bias transistor Q1 120 must be made smaller to reduce the amount of voltage drop in the resistor R1 102. When the threshold voltage Vth increases, the drain current I D1 of the bias transistor Q1 120 decreases. And the amount of reduction is expressed as shown in Equation 2 below.

ΔID1(Vth) = ΔID3(Vth) - ΔID2(Vth)ΔI D1 (Vth) = ΔI D3 (Vth)-ΔI D2 (Vth)

즉, 바이어스 트랜지스터 Q1(120)의 드레인 전류 감소량(ΔID1(Vth))은 제2 피드백저항 R3(321)가 연결된 제2 트랜지스터 Q3(320)의 드레인 전류(ID3)의 변화량(ΔID3(Vth))과, 제1 피드백저항 R2(311)가 연결된 제1 트랜지스터 Q2(310)의 드레인 전류(ID2)의 변화량(ΔID2(Vth))의 차로 결정된다. 즉, 제1 트랜지스터 Q2(310)와 제2 트랜지스터 Q3(320)는 제1 피드백저항 R2(311)의 저항값과 제2 피드백저항 R3(321)의 저항값에 따라 각각 서로 다른 동작점을 가진다.That is, the drain current decrease amount ΔI D1 (Vth) of the bias transistor Q1 120 is the change amount ΔI D3 (of the drain current I D3 of the second transistor Q3 320 to which the second feedback resistor R3 321 is connected. Vth)) and the change amount ΔI D2 (Vth) of the drain current I D2 of the first transistor Q2 310 to which the first feedback resistor R2 311 is connected. That is, the first transistor Q2 310 and the second transistor Q3 320 have different operating points depending on the resistance value of the first feedback resistor R2 311 and the resistance value of the second feedback resistor R3 321. .

따라서 제1 피드백저항 R2(311)와 제2 피드백저항 R3(321)의 최적 저항값 선택으로 바이어스 트랜지스터 Q1(120)의 드레인 전류의 변화량(ΔID1(Vth))을 제어하는 것이 가능하게 된다. 임계전압(Vth)의 변화에 대해서 증폭기(QAMP)(110)의 동작점 전류(IQ)를 일정하게 유지하는 것이 가능하게 된다.Therefore, it is possible to control the amount of change ΔI D1 (Vth) of the drain current of the bias transistor Q1 120 by selecting the optimum resistance value of the first feedback resistor R2 311 and the second feedback resistor R3 321. The operating point current I Q of the amplifier Q AMP 110 can be kept constant with respect to the change in the threshold voltage Vth.

한편, 본 발명에 따른 보상 바이어스 회로의 온도 변화에 대한 동작은 다음과 같다.On the other hand, the operation of the temperature change of the compensation bias circuit according to the present invention is as follows.

제1 피드백저항 R2(311)가 연결된 제1 트랜지스터 Q2(310)의 드레인 전류(ID2)와, 제2 피드백저항 R3(321)가 연결된 제2 트랜지스터 Q3(320)의 드레인 전류(ID3)는, 온도가 감소하는 경우 그 전류량이 증가하게 된다. 온도(Tem.)가 감소하는 경우, 바이어스 트랜지스터 Q1(120)의 드레인 전류(ID1)는 감소하게 된다. 그리 고 그 감소량은 하기의 [수학식 3]과 같이 나타난다.Drain current I D2 of the first transistor Q2 310 to which the first feedback resistor R2 311 is connected, and drain current I D3 of the second transistor Q3 320 to which the second feedback resistor R3 321 is connected. When the temperature decreases, the amount of current increases. When the temperature Tem. Decreases, the drain current I D1 of the bias transistor Q1 120 decreases. And the amount of decrease is shown in Equation 3 below.

ΔID1(Tem.) = ΔID3(Tem.) - ΔID2(Tem.)ΔI D1 (Tem.) = ΔI D3 (Tem.)-ΔI D2 (Tem.)

제2 트랜지스터 Q3(320)의 드레인 전류(ID3)의 온도에 대한 변화량(ΔID3(Tem.))이 더욱 크므로, 온도가 감소하는 경우 바이어스 트랜지스터 Q1(120)의 드레인 전류(ID1)는 증가하게 된다. 증가된 전류는 저항 R1(102)에서의 전압강하를 크게 하여 증폭기(QAMP)(110)의 동작점 전류(IQ)를 감소시키게 된다.Since the change amount ΔI D3 (Tem.) With respect to the temperature of the drain current I D3 of the second transistor Q3 320 is greater, the drain current I D1 of the bias transistor Q1 120 when the temperature decreases. Will increase. The increased current increases the voltage drop in the resistor R1 102 to reduce the operating point current I Q of the amplifier Q AMP 110.

즉, 증폭기(QAMP)(110)의 드레인 전류(ID1) 감소량(ΔID1(Tem.))은 제2 피드백저항 R3(321)가 연결된 제2 트랜지스터 Q3(320)의 드레인 전류의 변화량ΔID3(Tem.)과, 제1 피드백저항 R2(311)가 연결된 제1 트랜지스터 Q2(310)의 드레인 전류의 변화량ΔID2(Tem.)의 차로 결정된다. 따라서 제1 피드백저항 R2(311)와 제2 피드백저항 R3(321)의 최적 저항값 선택으로 온도 변화에 대한 바이어스 트랜지스터 Q1(120)의 드레인 전류의 변화량(ΔID1(Tem.))을 제어하는 것이 가능하다. 이와 같이, 임계전압(Vth)의 변화에 대해서 증폭기(QAMP)(110)의 동작점 전류(IQ)를 일정하게 유지하면서, 온도(Tem.) 변화에 대해서 증폭기(QAMP)(110)의 동작점 전류(IQ)를 증가하게 할 수 있다.That is, the decrease amount ΔI D1 (Tem.) Of the drain current I D1 of the amplifier Q AMP 110 is the change amount ΔI of the drain current of the second transistor Q3 320 to which the second feedback resistor R3 321 is connected. It is determined by the difference between D3 (Tem.) And the change amount ΔI D2 (Tem.) Of the drain current of the first transistor Q2 310 to which the first feedback resistor R2 311 is connected. Therefore, by controlling the optimum resistance value of the first feedback resistor R2 311 and the second feedback resistor R3 321, the amount of change in the drain current of the bias transistor Q1 120 (ΔI D1 (Tem.)) Is controlled. It is possible. Thus, the changes of threshold voltage (Vth) amplifier (Q AMP) while keeping the operating point current (I Q) of 110, with respect to temperature (Tem.) Variation amplifier (Q AMP) 110 It is possible to increase the operating point current I Q of .

도 4 는 본 발명에 따른 도 3에서 임계전압 및 온도 변화에 대한 증폭기의 동작점 전류 곡선에 대한 일실시예 도면이다.FIG. 4 is an exemplary diagram of an operating point current curve of an amplifier with respect to threshold voltage and temperature change in FIG. 3 according to the present invention.

도 4에 도시된 바와 같이, 임계전압(Vth)은 ±0.3V 구간에서 변화되며, 온도(Tem.)는 -20℃ 내지 80℃ 구간에서 변화된다. 이러한 임계전압 및 온도 변화에 대한 증폭기(QAMP)(110)의 동작점 전류(IQ) 곡선이 도 4에 나타나 있다.As shown in FIG. 4, the threshold voltage Vth is varied in a range of ± 0.3 V, and the temperature Tem. Is varied in a range of −20 ° C. to 80 ° C. FIG. The operating point current I Q curve of the amplifier Q AMP 110 for this threshold voltage and temperature change is shown in FIG. 4.

일례로, 바이어스 트랜지스터와 제1 및 제2 트랜지스터(Q1 내지 Q3)(120, 310, 320)는 바이어스용 트랜지스터로 면적이 작은 2F75(2-finger, gate width=75mm)가 이용되었다. 또한, 증폭기(QAMP)(110)는 면적이 보다 큰 8F100(8-finger, gate width=100mm)이 이용되었다.For example, the bias transistor and the first and second transistors Q1 to Q3 (120, 310, and 320) have a small area of 2F75 (2-finger, gate width = 75mm) as a bias transistor. In addition, an amplifier (Q AMP ) 110 has a larger area of 8F100 (8-finger, gate width = 100mm) was used.

도 4의 결과를 살펴보면, 증폭기(QAMP)(110)의 동작점 전류(IQ)는 온도(Tem.)가 80℃에서 임계전압(Vth)이 ±0.3V 변화에 대하여 최대 3mA의 변화량이 있다. 그리고 온도(Tem.)가 -20℃에 비하여 +80℃에서, 동작점 전류(IQ)는 1.1mA(Vth=+0.3V 조건)에서 4.5mA(Vth=-0.3V 조건)까지 증가한 결과를 보인다. 이는 도 1의 바이어스 회로의 온도가 증가할 때, 증폭기(QAMP)(110)의 동작점 전류(IQ)가 감소하는 현상과 반대의 동작을 보인다. 따라서 온도가 증가하는 경우, 본 발명은 트랜스컨덕턴스의 감소로 인하여 증폭기(QAMP)(110)의 이득이 감소하는 현상을 보상할 수 있는 회로이다.Referring to the results of FIG. 4, the operating point current I Q of the amplifier Q AMP 110 has a maximum change amount of 3 mA with respect to a change in the threshold voltage Vth of ± 0.3 V at a temperature of 80 ° C. have. And when the temperature (Tem.) Is + 80 ℃ compared to -20 ℃, the operating point current (I Q ) increases from 1.1mA (Vth = + 0.3V condition) to 4.5mA (Vth = -0.3V condition). see. This is in contrast to the phenomenon in which the operating point current I Q of the amplifier Q AMP 110 decreases when the temperature of the bias circuit of FIG. 1 increases. Therefore, when the temperature increases, the present invention is a circuit that can compensate for the phenomenon that the gain of the amplifier (Q AMP ) 110 decreases due to the decrease in the transconductance.

도 5 는 본 발명에 따른 도 3의 공급 전원의 변화에 대한 증폭기의 동작점 전류와 바이어스 트랜지스터의 소소단의 전압(VT) 곡선에 대한 일실시예 도면이다.FIG. 5 is a diagram illustrating an embodiment of an operating point current of an amplifier and a voltage (V T ) curve of a small end of a bias transistor according to a change in the power supply of FIG. 3 according to the present invention.

도 3의 공급 전원(Vs-)은 음전압을 갖는다. 이 외부의 공급 전원(Vs-)은 실제 일정한 전압값으로 계속 공급되지 못할 수 있다. 따라서 변동된 값으로 공급되어도, 바이어스 회로는 안정된 동작을 수행하여야 한다.The supply power supply Vs- in FIG. 3 has a negative voltage. This external supply power supply (Vs-) may not be continuously supplied at a constant voltage value. Therefore, even when supplied at a varied value, the bias circuit must perform stable operation.

일례로, 도 3의 보상 바이어스 회로에서 공급 전원(Vs-)이 -7V 내지 -3V의 값 즉, -5V에서 ±40%의 변동이 있을 때, 증폭기(QAMP)(110)의 동작점 전류(IQ) 곡선(501)과 바이어스 트랜지스터 Q1(120)의 소스단 전압(VT) 곡선(502)이 도 5에 나타나 있다.For example, in the compensation bias circuit of FIG. 3, the operating point current of the amplifier Q AMP 110 when the supply power supply Vs- varies from -7V to -3V, that is, ± 40% at -5V. The (I Q ) curve 501 and the source terminal voltage V T curve 502 of the bias transistor Q1 120 are shown in FIG. 5.

도 5에 도시된 바와 같이, ±40%의 음 공급 전원의 변화에 대해서, 증폭기(QAMP)(110)의 동작점 전류(IQ)는 ±0.95mA 미만의 변화만을 보이는 안정된 동작을 보인다. 바이어스 트랜지스터 Q1(120)의 소스(S)단 전압(VT)은 음 공급 전원(Vs-)에 비례하여 변동하게 된다. 그리고 음 공급 전원(Vs-)이 -7V일 때, 바이어스 트랜지스터 Q1(120)의 소스단 전압(VT)은 약 -6V이다. 또한, 음 공급 전원(Vs-)이 -3V일 때, 바이어스 트랜지스터 Q1(120)의 소스단 전압(VT)은 약 -2V로 선형적으로 변하게 된다. 따라서 바이어스 트랜지스터 Q1(120)의 소스단 전압(VT)이 바이어스 트랜지스터 Q1(120)의 선형영역에서 동작할 수 있는 약 1.8V의 값을 유지할 수 있는 전압이면, 본 발명에 따른 바이어스 보상 회로는 음 공급 전원(Vs-)의 변화에 대해서 안정된 동작을 수행할 수 있다. 여기서, 선형영역에서 동작할 수 있는 약 -1.8V의 값 은 피드백저항 R1에 걸리는 전압값(0.8V)과 바이어스 트랜지스터 Q2의 드레인-소스 전압값(1V)을 더한 값이다.As shown in FIG. 5, for a change in the negative supply power of ± 40%, the operating point current I Q of the amplifier Q AMP 110 exhibits a stable operation showing only a change of less than ± 0.95 mA. The source S terminal voltage V T of the bias transistor Q1 120 is changed in proportion to the negative power supply Vs−. When the negative supply voltage Vs− is −7V, the source terminal voltage V T of the bias transistor Q1 120 is about −6V. In addition, the negative supply voltage (Vs-) source terminal voltage (V T) of the bias transistor Q1 (120) when the -3V is changed linearly to approximately -2V. Therefore, if the source terminal voltage V T of the bias transistor Q1 120 is a voltage capable of maintaining a value of about 1.8 V that can operate in the linear region of the bias transistor Q1 120, the bias compensation circuit according to the present invention is The stable operation can be performed with respect to the change of the negative power supply Vs-. Here, the value of about -1.8V that can operate in the linear region is the sum of the voltage value (0.8V) applied to the feedback resistor R1 and the drain-source voltage value (1V) of the bias transistor Q2.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited by the drawings.

도 1 은 일반적인 피드백 저항이 연결된 능동 게이트 바이어스 회로의 일실시예 구조도,1 is a structural diagram of an embodiment of an active gate bias circuit connected with a general feedback resistor;

도 2 는 도 1에서 임계전압 및 온도 변화에 대한 증폭기의 동작점 전류 곡선에 대한 일실시예 도면,FIG. 2 is an embodiment diagram of an operating point current curve of an amplifier for a threshold voltage and temperature change in FIG. 1;

도 3 은 본 발명에 따른 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 바이어스 회로의 일실시예 구조도,3 is a structural diagram of an embodiment of a bias circuit for compensating for a change in a threshold voltage, a temperature, and a power supply according to the present invention;

도 4 는 본 발명에 따른 도 3에서 임계전압 및 온도 변화에 대한 증폭기의 동작점 전류 곡선에 대한 일실시예 도면,Figure 4 is an embodiment diagram for the operating point current curve of the amplifier for the threshold voltage and temperature change in Figure 3 according to the present invention,

도 5 는 본 발명에 따른 도 3의 공급 전원의 변화에 대한 증폭기의 동작점 전류 곡선과 바이어스 트랜지스터의 소소단의 전압(VT) 곡선에 대한 일실시예 도면이다.FIG. 5 is an exemplary diagram of an operating point current curve of an amplifier for a change in the power supply of FIG. 3 according to the present invention and a voltage (V T ) curve of a small end of a bias transistor.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

110: 증폭기 101: 저항 RB110: amplifier 101: resistance RB

102: 저항 R1 120: 바이어스 트랜지스터 Q1102: resistor R1 120: bias transistor Q1

310: 제1 트랜지스터 Q2 311: 제1 피드백저항310: first transistor Q2 311: first feedback resistor

320: 제2 트랜지스터 Q3 321: 제2 피드백저항320: second transistor Q3 321: second feedback resistor

Claims (10)

삭제delete 보상 바이어스 회로에 있어서,In the compensation bias circuit, 증폭기를 구동시키기 위한 능동 게이트 바이어스 수단;Active gate bias means for driving an amplifier; 상기 능동 게이트 바이어스 수단의 소스단에 병렬로 연결되고, 제1 피드백 저항이 연결되어 있는 제1 트랜지스터; 및A first transistor connected in parallel to a source terminal of the active gate bias means and having a first feedback resistor connected thereto; And 상기 능동 게이트 바이어스 수단의 소스단과 공급 전원 단자 사이에 직렬로 연결되고, 제2 피드백 저항이 연결되어 있는 제2 트랜지스터를 포함하되,A second transistor connected in series between a source terminal of the active gate bias means and a power supply terminal, and having a second feedback resistor connected thereto; 상기 제2 트랜지스터의 게이트단과 상기 능동 게이트 바이어스 수단의 게이트가 서로 직접 연결되는 것을 특징으로 하는 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로.And a gate of the second transistor and a gate of the active gate bias means are directly connected to each other. 제 2 항에 있어서,The method of claim 2, 상기 제1 및 제2 트랜지스터는,The first and second transistors, 상기 제1 트랜지스터의 제1 피드백 저항값과 상기 제2 트랜지스터의 제2 피드백 저항의 저항값에 따라 서로 다른 동작점을 각각 가지는 것을 특징으로 하는 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로.Compensation for compensating for changes in threshold voltage, temperature, and power supply, each having different operating points according to the first feedback resistance value of the first transistor and the resistance value of the second feedback resistance of the second transistor. Bias circuit. 제 3 항에 있어서,The method of claim 3, wherein 상기 능동 게이트 바이어스 수단은,The active gate bias means, 소스단 전압이 공급 전원의 변화에 비례하여 변동되는 것을 특징으로 하는 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로.A compensation bias circuit for compensating for a change in a threshold voltage, a temperature, and a power supply, wherein the source terminal voltage is changed in proportion to the power supply. 삭제delete 증폭 트랜지스터;Amplifying transistors; 상기 증폭 트랜지스터를 구동시키기 위한 능동 게이트 바이어스 수단;Active gate bias means for driving the amplifying transistor; 상기 능동 게이트 바이어스 수단의 소스단에 병렬로 연결되고, 제1 피드백 저항이 연결되어 있는 제1 트랜지스터; 및A first transistor connected in parallel to a source terminal of the active gate bias means and having a first feedback resistor connected thereto; And 상기 능동 게이트 바이어스 수단의 소스단과 공급 전원 단자 사이에 직렬로 연결되고, 제2 피드백 저항이 연결되어 있는 제2 트랜지스터를 포함하되,A second transistor connected in series between a source terminal of the active gate bias means and a power supply terminal, and having a second feedback resistor connected thereto; 상기 증폭 트랜지스터로부터 상기 능동 게이트 바이어스 수단으로 무선 주파수 신호가 누설되는 것을 방지하기 위해 상기 증폭 트랜지스터와 상기 능동 게이트 바이어스 수단 사이에 연결된 제3 저항A third resistor connected between the amplifying transistor and the active gate bias means to prevent leakage of a radio frequency signal from the amplifying transistor to the active gate bias means 을 포함하는 증폭기.Amplifier comprising a. 제 6 항에 있어서,The method of claim 6, 상기 증폭 트랜지스터로부터 상기 능동 게이트 바이어스 수단으로 무선 주파수 신호가 누설되는 것을 방지하기 위해 상기 증폭 트랜지스터와 상기 능동 게이트 바이어스 수단 사이에 연결된 인덕터An inductor connected between the amplifying transistor and the active gate bias means to prevent leakage of a radio frequency signal from the amplifying transistor to the active gate bias means 를 더 포함하는 증폭기.An amplifier further comprising. 제 6 항 또는 제 7 항에 있어서,8. The method according to claim 6 or 7, 상기 제2 트랜지스터와 상기 능동 게이트 바이어스 수단은,The second transistor and the active gate bias means, 각 게이트단이 서로 직접 연결되어 있는 것을 특징으로 하는 증폭기.An amplifier, characterized in that each gate terminal is directly connected to each other. 제 8 항에 있어서,The method of claim 8, 상기 제1 및 제2 트랜지스터는,The first and second transistors, 상기 제1 트랜지스터의 제1 피드백 저항값과 상기 제2 트랜지스터의 제2 피드백 저항의 저항값에 따라 서로 다른 동작점을 각각 가지는 것을 특징으로 하는 증폭기.And an operating point different from each other according to a resistance value of the first feedback resistor of the first transistor and the resistance of the second feedback resistor of the second transistor. 제 8 항에 있어서,The method of claim 8, 상기 능동 게이트 바이어스 수단은,The active gate bias means, 소스단 전압이 공급 전원의 변화에 비례하여 변동되는 것을 특징으로 하는 증폭기.An amplifier, characterized in that the source voltage is changed in proportion to the change in the power supply.
KR1020080084600A 2008-08-28 2008-08-28 Bias circuit for compensating variation of threshold voltage and temperature and supply voltage and amplifier using that KR100985795B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080084600A KR100985795B1 (en) 2008-08-28 2008-08-28 Bias circuit for compensating variation of threshold voltage and temperature and supply voltage and amplifier using that

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080084600A KR100985795B1 (en) 2008-08-28 2008-08-28 Bias circuit for compensating variation of threshold voltage and temperature and supply voltage and amplifier using that

Publications (2)

Publication Number Publication Date
KR20100025868A KR20100025868A (en) 2010-03-10
KR100985795B1 true KR100985795B1 (en) 2010-10-06

Family

ID=42177280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080084600A KR100985795B1 (en) 2008-08-28 2008-08-28 Bias circuit for compensating variation of threshold voltage and temperature and supply voltage and amplifier using that

Country Status (1)

Country Link
KR (1) KR100985795B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022168214A1 (en) * 2021-02-04 2022-08-11 三菱電機株式会社 Temperature compensation circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020083193A (en) * 2001-04-26 2002-11-02 엘지이노텍 주식회사 A Power Amplifier for Wireless Terminal
KR100400983B1 (en) 2001-04-20 2003-10-10 김세열 Monolithic Microwave Integrated Circuit having a Bias Compensation Circuit
KR20070009928A (en) * 2005-07-16 2007-01-19 엘지이노텍 주식회사 Bias circuit for power amplifier
JP2008109621A (en) 2006-09-29 2008-05-08 Sharp Corp Bias circuit and power amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400983B1 (en) 2001-04-20 2003-10-10 김세열 Monolithic Microwave Integrated Circuit having a Bias Compensation Circuit
KR20020083193A (en) * 2001-04-26 2002-11-02 엘지이노텍 주식회사 A Power Amplifier for Wireless Terminal
KR20070009928A (en) * 2005-07-16 2007-01-19 엘지이노텍 주식회사 Bias circuit for power amplifier
JP2008109621A (en) 2006-09-29 2008-05-08 Sharp Corp Bias circuit and power amplifier

Also Published As

Publication number Publication date
KR20100025868A (en) 2010-03-10

Similar Documents

Publication Publication Date Title
KR100830361B1 (en) Active bias circuit
US5506544A (en) Bias circuit for depletion mode field effect transistors
US8138836B2 (en) Emitter-follower type bias circuit
TWI514107B (en) Current mirror with saturated semiconductor resistor and amplifier circuit thereof
US6114901A (en) Bias stabilization circuit
US10353421B2 (en) Current mirror device and related amplifier circuit
US6288613B1 (en) Bias circuits for depletion mode field effect transistors
US8183914B2 (en) Constant Gm circuit and methods
US7623839B2 (en) Semiconductor integrated circuit
JP2006260193A (en) Voltage regulator circuit
EP0948762B1 (en) Voltage regulator circuits and semiconductor circuit devices
US8933683B2 (en) Band gap reference circuit
US6486724B2 (en) FET bias circuit
KR100985795B1 (en) Bias circuit for compensating variation of threshold voltage and temperature and supply voltage and amplifier using that
KR20100059732A (en) Device for providing substantially constant current in response to varying voltage
US5949277A (en) Nominal temperature and process compensating bias circuit
KR20010108087A (en) Gate biasing arrangement
KR100937039B1 (en) A Bias Circuit having Compensation Capability for Threshold Voltage and Temperature Variations and Amplifier using the same
US10862435B2 (en) Impedance circuit and bias circuit
KR200211739Y1 (en) Gate bias circuit in field effect transistor of power amplification type
WO2014080668A1 (en) High frequency amplifier circuit
US20190158038A1 (en) Current source circuit and amplifier device
US6842066B2 (en) Bias circuit and semiconductor device
US7362166B2 (en) Apparatus for polarity-inversion-protected supplying of an electronic component with an intermediate voltage from a supply voltage
US7420420B2 (en) FET bias circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140827

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160826

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 10