KR100983578B1 - Liquid crystal display device of in-plane switching and method for fabricating the same - Google Patents

Liquid crystal display device of in-plane switching and method for fabricating the same Download PDF

Info

Publication number
KR100983578B1
KR100983578B1 KR1020030042961A KR20030042961A KR100983578B1 KR 100983578 B1 KR100983578 B1 KR 100983578B1 KR 1020030042961 A KR1020030042961 A KR 1020030042961A KR 20030042961 A KR20030042961 A KR 20030042961A KR 100983578 B1 KR100983578 B1 KR 100983578B1
Authority
KR
South Korea
Prior art keywords
electrode
common
pixel
liquid crystal
data line
Prior art date
Application number
KR1020030042961A
Other languages
Korean (ko)
Other versions
KR20050001951A (en
Inventor
김우현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030042961A priority Critical patent/KR100983578B1/en
Publication of KR20050001951A publication Critical patent/KR20050001951A/en
Application granted granted Critical
Publication of KR100983578B1 publication Critical patent/KR100983578B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)

Abstract

상/하부기판 합착시 미스 얼라인에 따른 개구율 감소 문제를 해결하고, 공통배선을 게이트라인 상부에 배치시키므로써 개구율을 향상시키기에 알맞은 횡전계 방식의 액정표시장치 및 그의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 횡전계 방식의 액정표시장치는, 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; 상기 제 1 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트라인 및 데이터라인과; 상기 게이트라인 및 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인전극에서 연장되어, 전단의 게이트라인 상부와 중첩되도록 형성된 스토리지 전극과; 상기 드레인전극에서 상기 화소영역으로 연장되어 상기 게이트라인에 평행하게 형성된 차광전극과; 상기 데이터라인, 상기 박막 트랜지스터, 상기 스토리지 전극 및 상기 차광전극을 포함한 상기 제 1 기판의 전면에 형성된 평탄화막과; 상기 평탄화막 상에, 상기 차광전극의 일영역과 대응되어 형성된 콘택홀과; 상기 평탄화막 상에, 상기 게이트라인과 중첩되도록 형성된 공통배선과; 상기 평탄화막 상에, 상기 데이터라인과 동일한 방향으로 형성되고, 상기 데이터라인과 중첩되는 일부와 상기 화소영역 내에 배치되는 다른 일부를 포함하는 공통전극과; 상기 평탄화막 상에, 상기 공통전극과 동일한 방향으로, 상기 공통전극 사이에 일정간격으로 이격되어 형성되고, 상기 콘택홀을 통해 상기 차광전극의 일영역에 콘택되는 화소전극을 포함하여 구성됨을 특징으로 한다.It is to provide a transverse electric field type liquid crystal display device and a method of manufacturing the same that are suitable for improving the aperture ratio by solving the problem of reduction of the aperture ratio due to misalignment when the upper and lower substrates are bonded, and by arranging the common wiring above the gate line. In order to achieve the above object, a transverse electric field type liquid crystal display device includes: a first substrate and a second substrate facing each other at a predetermined interval; Gate lines and data lines formed vertically and horizontally on the first substrate to define pixel regions; A thin film transistor formed at an intersection of the gate line and the data line; A storage electrode extending from the drain electrode of the thin film transistor and overlapping the upper gate line; A light blocking electrode extending from the drain electrode to the pixel region so as to be parallel to the gate line; A planarization layer formed on an entire surface of the first substrate including the data line, the thin film transistor, the storage electrode, and the light blocking electrode; A contact hole formed on the planarization layer to correspond to a region of the light blocking electrode; A common wiring formed on the planarization layer to overlap the gate line; A common electrode formed on the planarization layer in the same direction as the data line and including a portion overlapping the data line and another portion disposed in the pixel area; And a pixel electrode formed on the planarization layer in the same direction as the common electrode, spaced apart from the common electrode at a predetermined interval, and contacting one region of the light blocking electrode through the contact hole. do.

공통배선, 스토리지전극, 칼라필터층, 수지막, 차광막 Common wiring, storage electrode, color filter layer, resin film, light shielding film

Description

횡전계 방식의 액정표시장치 및 그의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING AND METHOD FOR FABRICATING THE SAME}Transverse electric field type liquid crystal display device and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING AND METHOD FOR FABRICATING THE SAME}

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도1 is an exploded perspective view showing a part of a typical TN liquid crystal display device

도 2는 일반적인 횡전계 방식(IPS)의 액정표시장치를 나타낸 개략적인 단면도 Figure 2 is a schematic cross-sectional view showing a liquid crystal display device of a typical transverse electric field (IPS)

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면 3A to 3B are diagrams illustrating phase transitions of liquid crystals when voltage on / off is performed in IPS mode.

도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS 모드 액정표시장치의 동작을 나타낸 사시도 4A and 4B are perspective views showing the operation of the IPS mode LCD in the off and on states, respectively.

도 5는 종래 기술에 따른 횡전계 방식의 액정표시장치의 평면도 5 is a plan view of a transverse electric field type liquid crystal display device according to the prior art;

도 6은 도 5의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ' 선상을 자른 구조 단면도 FIG. 6 is a cross-sectional view taken along line II ′ and II ′ of FIG. 5.

도 7은 종래의 다른 기술에 따른 횡전계 방식의 액정표시장치의 평면도 7 is a plan view of a transverse electric field type liquid crystal display device according to another conventional technology

도 8은 도 6의 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ' 선상을 자른 구조 단면도 8 is a cross-sectional view taken along line III-III ′ and IV-IV ′ of FIG. 6.

도 9는 본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치의 평면도 9 is a plan view of a transverse electric field type liquid crystal display device according to a first exemplary embodiment of the present invention.

도 10은 도 9의 Ⅴ-Ⅴ'와 Ⅵ-Ⅵ' 선상을 자른 구조 단면도 FIG. 10 is a cross-sectional view taken along line V-V ′ and VI-VI ′ of FIG. 9;

도 11a 내지 도 11c는 본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도 11A to 11C are cross-sectional views illustrating a method of manufacturing a transverse electric field type liquid crystal display device according to a first embodiment of the present invention.                 

도 12는 본 발명의 제 1 실시예의 박막트랜지스터 상부에 차광막을 더 추가한 횡전계 방식의 액정표시장치의 평면도 12 is a plan view of a transverse electric field type liquid crystal display device in which a light shielding film is further added on top of a thin film transistor according to a first embodiment of the present invention.

도 13과 도 14는 도 12의 Ⅶ-Ⅶ'와 Ⅷ-Ⅷ' 선상을 자른 구조 단면도 13 and 14 are cross-sectional views taken along line VII 'and' VII 'of FIG. 12.

도 15a 내지 도 15c는 도 13에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도 15A to 15C are cross-sectional views illustrating a method of manufacturing the transverse electric field type liquid crystal display device of FIG. 13.

도 16a 내지 도 16c는 도 14에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도 16A to 16C are cross-sectional views illustrating a method of manufacturing the transverse electric field type liquid crystal display device of FIG. 14.

도 17은 본 발명의 제 1 실시예의 공통배선과 공통전극 및 화소전극을 불투명 금속으로 형성하였을 때의 횡전계 방식의 액정표시장치의 평면도 17 is a plan view of a transverse electric field type liquid crystal display device when the common wiring, the common electrode, and the pixel electrode of the first embodiment of the present invention are formed of an opaque metal.

도 18은 도 17의 Ⅸ-Ⅸ'와 Ⅹ-Ⅹ' 선상을 자른 상/하판 합착 구조도 FIG. 18 is an upper / lower plate bonding structure diagram cut along the lines '-' and '-' of FIG. 17; FIG.

도 19a 내지 도 19c는 도 18에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도 19A through 19C are cross-sectional views illustrating a method of manufacturing a transverse electric field type liquid crystal display device according to FIG. 18.

도 20은 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 평면도 20 is a plan view of a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

도 21은 도 20의 ⅩⅠ-ⅩⅠ'와 ⅩⅡ-ⅩⅡ' 선상을 자른 구조 단면도 FIG. 21 is a cross-sectional view taken along line II-XI 'and XII-XII' of FIG. 20; FIG.

도 22a 내지 도 22c는 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도 22A to 22C are cross-sectional views illustrating a method of manufacturing a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

도 23은 본 발명의 제 2 실시예의 박막트랜지스터 상부에 차광막을 더 추가한 횡전계 방식의 액정표시장치의 평면도 23 is a plan view of a transverse electric field type liquid crystal display device in which a light shielding film is further added on top of a thin film transistor according to a second embodiment of the present invention.

도 24와 도 25는 도 23의 ⅩⅢ-ⅩⅢ'와 ⅩⅣ-ⅩⅣ' 선상을 자른 구조 단면도 24 and 25 are cross-sectional views taken along line XIII-XIII 'and XIV-XIV' of FIG. 23.                 

도 26a 내지 도 26c는 도 24에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도 26A to 26C are cross-sectional views illustrating a method of manufacturing the transverse electric field type liquid crystal display device of FIG. 24.

도 27a 내지 도 27c는 도 25에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도 27A to 27C are cross-sectional views illustrating a method of manufacturing the transverse electric field type liquid crystal display device of FIG. 25.

도 28은 본 발명의 제 2 실시예의 공통배선과 공통전극 및 화소전극을 불투명 금속으로 형성하였을 때의 횡전계 방식의 액정표시장치의 평면도 28 is a plan view of a transverse electric field type liquid crystal display device when the common wiring, the common electrode, and the pixel electrode of the second embodiment of the present invention are formed of an opaque metal.

도 29는 도 28의 ⅩⅤ-ⅩⅤ'와 ⅩⅥ-ⅩⅥ' 선상을 자른 상/하판 합착 구조도 FIG. 29 is a structural diagram of the upper and lower plate joints cut along the VV-VV 'and VVI-VVI lines of FIG.

도 30a 내지 도 30c는 도 29에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도 30A to 30C are cross-sectional views illustrating a method of manufacturing the transverse electric field type liquid crystal display of FIG. 29.

도 31은 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치의 평면도 31 is a plan view of a transverse electric field type liquid crystal display device according to a third exemplary embodiment of the present invention.

도 32는 도 31의 ⅩⅦ-ⅩⅦ'와 ⅩⅧ-ⅩⅧ' 선상을 자른 구조 단면도 32 is a cross-sectional view taken along line VII-VII 'and VIII-VII' of FIG. 31;

도 33a 내지 도 33c는 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도 33A to 33C are cross-sectional views illustrating a method of manufacturing a transverse electric field type liquid crystal display device according to a third exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

90 : 상부기판 100 : 하부기판 90: upper substrate 100: lower substrate

101 : 게이트라인 101a : 게이트전극 101: gate line 101a: gate electrode

102 : 게이트절연막 103 : 액티브층102 gate insulating film 103 active layer

104 : 데이터라인 104a : 소오스전극 104: data line 104a: source electrode

104b : 드레인전극 104c : 차광전극 104b: drain electrode 104c: light blocking electrode                 

104d : 스토리지 전극 105 : 평탄화막 104d: storage electrode 105: planarization film

106 : 콘택홀 107a : 공통배선106: contact hole 107a: common wiring

107b : 공통전극 107c: 화소전극 107b: common electrode 107c: pixel electrode

108 : 차광막 109 : 산화막 108: light shielding film 109: oxide film

110 : B 칼라필터층 111 : 수지막110: B color filter layer 111: resin film

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히 상/하판 합착마진에 의한 개구율 감소를 해결하고, 데이터라인과 게이트라인 상부에서 빛의 반사를 감소시키며, 박막트랜지스터 채널영역으로의 광 입사를 감소시켜서 화질을 향상시키기에 알맞은 횡전계 방식의 액정표시장치 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device, and in particular, solves a reduction in aperture ratio due to a top / bottom bond margin, reduces reflection of light on the data line and the gate line, and moves to a thin film transistor channel region. A transverse electric field type liquid crystal display device suitable for improving image quality by reducing light incidence and a method of manufacturing the same.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms.In recent years, liquid crystal display (LCD), plasma display panel (PDP), electro luminescent display (ELD), and vacuum fluorescent display (VFD) have been developed. Various flat panel display devices have been studied, and some are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as a substitute for CRT (Cathode Ray Tube) for the use of mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption, and mobile type such as monitor of notebook computer. In addition, it is being developed in various ways, such as a television for receiving and displaying broadcast signals, and a monitor of a computer.

이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.As described above, although various technical advances have been made in order for the liquid crystal display device to serve as a screen display device in various fields, the task of improving the image quality as the screen display device has many advantages and disadvantages.

따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.Therefore, in order to use a liquid crystal display device in various parts as a general screen display device, the key to development is how much high definition images such as high definition, high brightness, and large area can be realized while maintaining the characteristics of light weight, thinness, and low power consumption. It can be said.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.Such a liquid crystal display device may be broadly divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates having a space and are bonded to each other; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다. The first glass substrate (TFT array substrate) may include a plurality of gate lines arranged in one direction at a predetermined interval, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, and A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing each gate line and data line, and a plurality of thin films that transmit signals of the data line to each pixel electrode by being switched by signals of the gate line The transistor is formed.                         

그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.The second glass substrate (color filter substrate) includes a black matrix layer for blocking light in portions other than the pixel region, an R, G, B color filter layer for expressing color colors, and a common electrode for implementing an image. Is formed. Of course, the common electrode is formed on the first glass substrate in the transverse electric field type liquid crystal display device.

이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.The first and second glass substrates are bonded by a sealing material having a predetermined space by a spacer and having a liquid crystal injection hole, and a liquid crystal is injected between the two substrates.

이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.In this case, in the liquid crystal injection method, the liquid crystal is injected between the two substrates by osmotic pressure when the liquid crystal injection hole is immersed in the liquid crystal container by maintaining the vacuum state between the two substrates bonded by the reality. When the liquid crystal is injected as described above, the liquid crystal injection hole is sealed with a sealing material.

한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.On the other hand, the driving principle of the liquid crystal display device as described above uses the optical anisotropy and polarization of the liquid crystal.

상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Since the liquid crystal is thin and long in structure, the liquid crystal has a direction in the arrangement of molecules, and the liquid crystal may be artificially applied to control the direction of the molecular arrangement.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information.

이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정 분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.Such liquid crystals may be classified into positive liquid crystals having positive dielectric anisotropy and negative liquid crystals having negative dielectric anisotropy according to an electric specific classification. Liquid crystal molecules having positive dielectric anisotropy may have long axes of liquid crystal molecules in a direction in which an electric field is applied. The liquid crystal molecules arranged in parallel and having negative dielectric anisotropy are arranged perpendicularly to the direction in which the electric field is applied and the major axis of the liquid crystal molecules.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.1 is an exploded perspective view illustrating a part of a general TN liquid crystal display device.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.As shown in FIG. 1, the lower substrate 1 and the upper substrate 2 bonded to each other with a predetermined space, and the liquid crystal layer 3 injected between the lower substrate 1 and the upper substrate 2 are composed of. It is.

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다.More specifically, the lower substrate 1 has a plurality of gate lines 4 arranged in one direction at regular intervals to define the pixel region P, and in a direction perpendicular to the gate lines 4. A plurality of data lines 5 are arranged at regular intervals, and a pixel electrode 6 is formed in each pixel region P where the gate line 4 and the data line 5 intersect, and each gate line The thin film transistor T is formed at the portion where (4) and the data line 5 intersect.

그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.The upper substrate 2 includes a black matrix layer 7 for blocking light in portions other than the pixel region P, an R, G, and B color filter layer 8 for expressing color colors, and an image. The common electrode 9 is formed to implement the.

여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다.The thin film transistor T may include a gate electrode protruding from the gate line 4, a gate insulating film (not shown) formed on the front surface, an active layer formed on the gate insulating film above the gate electrode, and the data. And a source electrode protruding from the line 5 and a drain electrode to face the source electrode.

상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다. The pixel electrode 6 uses a transparent conductive metal having a relatively high light transmittance, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.In the liquid crystal display device configured as described above, the liquid crystal layer 3 positioned on the pixel electrode 6 is aligned by a signal applied from the thin film transistor T, and the liquid crystal layer 3 is aligned with the alignment degree of the liquid crystal layer 3. Accordingly, the image can be expressed by controlling the amount of light passing through the liquid crystal layer 3.

전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다. As described above, the liquid crystal panel drives the liquid crystal by an electric field applied up and down, and has excellent characteristics such as transmittance and aperture ratio, and the common electrode 9 of the upper substrate 2 serves as a ground to discharge static electricity. It is possible to prevent the destruction of the liquid crystal cell.

그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. However, the liquid crystal drive by the electric field applied up-down has a disadvantage that the viewing angle characteristics are not excellent.

따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS의 액정표시장치가 제안되고 있다.Accordingly, in order to overcome the above disadvantages, a new technology, namely, a liquid crystal display device of IPS, has been proposed.

도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도이다.2 is a schematic cross-sectional view showing a liquid crystal display of a general IPS.

도 2에 도시한 바와 같이, 하부기판(11)상에 화소전극(12)과 공통전극(13)이 동일 평면상에 형성되어 있다. As shown in FIG. 2, the pixel electrode 12 and the common electrode 13 are formed on the lower substrate 11 on the same plane.

그리고 상기 하부기판(11)과 일정 공간을 갖고 합착된 상부기판(15) 사이에 형성된 액정층(14)은 상기 하부기판(11)상의 상기 화소전극(12)과 공통전극(13) 사이의 횡전계에 의해 작동한다. In addition, the liquid crystal layer 14 formed between the lower substrate 11 and the upper substrate 15 bonded to the lower substrate 11 may be disposed between the pixel electrode 12 and the common electrode 13 on the lower substrate 11. It works by electric field.                         

도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면이다.3A to 3B are diagrams illustrating phase transitions of liquid crystals when voltages are turned on and off in the IPS mode.

즉, 도 3a는 화소전극(12) 또는 공통전극(13)에 횡전계가 인가되지 않은 오프(off)상태로써, 액정층(14)의 상 변이가 일어나지 않음을 알 수 있다. 예를 들어 화소전극(12)과 공통전극(13)의 수평 방향에서 기본적으로 45°틀어져있다.That is, FIG. 3A shows an off state in which no transverse electric field is applied to the pixel electrode 12 or the common electrode 13, so that the phase change of the liquid crystal layer 14 does not occur. For example, the pixel electrode 12 and the common electrode 13 are basically shifted by 45 ° in the horizontal direction.

도 3b는 상기 화소전극(12)과 공통전극(13)에 횡전계가 인가된 온(on) 상태로써, 액정층(14)의 상 변이가 일어나고, 도 3a의 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 화소전극(12)과 공통전극(13)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다.FIG. 3B is an on state in which a transverse electric field is applied to the pixel electrode 12 and the common electrode 13, and a phase shift of the liquid crystal layer 14 occurs, and is about 45 ° compared to the off state of FIG. 3A. It can be seen that the horizontal direction of the pixel electrode 12 and the common electrode 13 and the twist direction of the liquid crystal have a twist angle.

상술한 바와 같이 IPS의 액정표시장치는 동일 평면상에 화소전극(12)과 공통전극(13)이 모두 존재한다. As described above, in the liquid crystal display of the IPS, both the pixel electrode 12 and the common electrode 13 exist on the same plane.

상기 횡전계 방식의 장점으로는 광시야각이 가능하다는 것이다. An advantage of the transverse electric field method is that a wide viewing angle is possible.

즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. That is, when the liquid crystal display device is viewed from the front, the liquid crystal display device may be visible in the up / down / left / right directions at about 70 °.

그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.In addition, there is an advantage that the manufacturing process is simpler and the color shift according to the viewing angle is smaller than that of the liquid crystal display device.

그러나, 공통전극(13)과 화소전극(12)이 동일 기판상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다. However, since the common electrode 13 and the pixel electrode 12 are present on the same substrate, there is a disadvantage in that transmittance and aperture ratio due to light are reduced.

또한, 구동전압에 의한 응답시간을 개선해야 하고, 셀 갭(cell gap)의 정렬오차 마진(misalign margin)이 작기 때문에 상기 셀 갭을 균일하게 해야 하는 단점 이 있다.In addition, there is a disadvantage in that the response time due to the driving voltage must be improved and the cell gap must be made uniform because the misalign margin of the cell gap is small.

즉, 횡전계 방식의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다.That is, the transverse electric field type liquid crystal display device has the advantages and disadvantages as described above can be selected according to the user's use.

도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS의 액정표시장치의 동작을 나타낸 사시도이다.4A and 4B are perspective views showing the operation of the liquid crystal display of the IPS in the off state and the on state, respectively.

도 4a에 도시한 바와 같이, 화소전극(12) 또는 공통전극(13)에 횡전계 전압이 인가되지 않았을 경우에는 액정분자 배열방향(16)은 초기 배향막(도시되지 않음)의 배열 방향과 동일한 방향으로 배열된다.As shown in FIG. 4A, when no transverse electric field voltage is applied to the pixel electrode 12 or the common electrode 13, the alignment direction of the liquid crystal molecules 16 is the same as that of the initial alignment layer (not shown). Is arranged.

그리고 도 4b에 도시한 바와 같이, 화소전극(12)과 공통전극(13)에 횡전계 전압이 인가되었을 때 액정분자의 배열방향(16)은 전기장이 인가되는 방향(17)으로 배열함을 알 수 있다.As shown in FIG. 4B, when the transverse electric field voltage is applied to the pixel electrode 12 and the common electrode 13, the alignment direction 16 of the liquid crystal molecules is arranged in the direction 17 to which the electric field is applied. Can be.

이하, 첨부된 도면을 참고하여 종래의 액정표시장치에 대하여 설명하기로 한다. Hereinafter, a conventional liquid crystal display device will be described with reference to the accompanying drawings.

도 5는 종래 기술에 따른 액정표시장치의 평면도이고, 도 6은 도 5의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ' 선상을 자른 구조 단면도이다. 5 is a plan view of a liquid crystal display according to the prior art, and FIG. 6 is a cross-sectional view of the structure taken along lines II ′ and II ′ of FIG. 5.

그리고 도 7은 종래의 다른 기술에 따른 액정표시장치의 평면도이고, 도 8은 도 6의 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ' 선상을 자른 구조 단면도이다. FIG. 7 is a plan view of a liquid crystal display according to another conventional technology, and FIG. 8 is a cross-sectional view of the structure taken along line III-III ′ and IV-IV ′ of FIG. 6.

종래 기술에 따른 액정표시장치는 도 5와 도 6에 도시한 바와 같이 투명한 하부기판(60)상에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(61) 및 데이터라인(64)과, 상기 게이트라인(61)과 평행한 방향으로 화소영역의 상,하부내에 일 방향으로 형성된 공통배선(61b)과, 상기 공통배선(61b)과 일체로 형성되며 상기 데이터라인(64)과 평행한 방향으로 상기 화소영역내에 복수개 형성된 공통전극(61c)과, 상기 게이트라인(61)의 일측에서 돌출 형성된 게이트 전극(61a)과, 상기 게이트 전극(61a)을 포함한 하부기판(60)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성되는 게이트 절연막(62)과, 상기 게이트 전극(61a) 상부의 상기 게이트절연막(62)상에 아일랜드 형태로 형성되는 액티브층(63)과, 상기 액티브층(63)의 일측에 오버랩되도록 상기 데이터 라인(64)으로부터 돌출 형성된 소오스 전극(64a)과 상기 소오스 전극(64a)과 이격되어 상기 액티브층(63)의 타측에 오버랩되는 드레인 전극(64b)과, 상기 드레인전극(64b)에서 연장되어 상기 공통전극(61c) 사이에 형성된 화소전극(64d)과, 상기 화소전극(64c)에서 연장되어 상기 공통배선(61b) 상부에 형성된 스토리지 전극(64c)으로 구성된다. 5 and 6, the liquid crystal display according to the related art includes a gate line 61 and a data line 64 arranged vertically and horizontally on a transparent lower substrate 60 to define a pixel region, and the gate. The common line 61b formed in one direction in the upper and lower portions of the pixel area in a direction parallel to the line 61 and the common line 61b are integrally formed and parallel to the data line 64. SiNx or SiOx formed on the entire surface of the lower substrate 60 including the common electrode 61c formed in the pixel area, the gate electrode 61a protruding from one side of the gate line 61, and the gate electrode 61a. The gate insulating layer 62 formed of the same material, the active layer 63 formed in an island shape on the gate insulating layer 62 on the gate electrode 61a, and the active layer 63 overlap each other. From the data line 64 so that The source electrode 64a and the drain electrode 64a which are spaced apart from the source electrode 64a and overlap the other side of the active layer 63, and extend from the drain electrode 64b to extend between the common electrode 61c. And a storage electrode 64c extending from the pixel electrode 64c and formed on the common wiring 61b.

상기에서 드레인전극(64b)과 화소전극(64d)과 스토리지 전극(64c)은 동일층상에 일체로 형성되어 있다. In the above, the drain electrode 64b, the pixel electrode 64d and the storage electrode 64c are integrally formed on the same layer.

상기 구성을 갖는 하부기판(60)에 대응되는 상부기판(50)에는, 빛의 누설을 방지하기 위한 블랙 매트릭스층(51)과, 화소영역에 대응되는 부분에 형성된 R,G,B의 칼라필터층(52)으로 구성된다. The upper substrate 50 corresponding to the lower substrate 60 having the above structure includes a black matrix layer 51 for preventing light leakage and a color filter layer of R, G, and B formed in a portion corresponding to the pixel region. It consists of 52.

이때 상부기판(50)에 형성된 블랙 매트릭스층(51)은 데이터라인(64)과 이에 인접한 곳에 배열된 공통전극(61c) 사이까지 확장 형성되어 있으며, 데이터라인(64)과 게이트라인(61) 및 박막 트랜지스터(TFT)에 대응되는 영역에 상, 하판 합착 마진을 고려하여 넓게 형성되어 있다. In this case, the black matrix layer 51 formed on the upper substrate 50 extends between the data line 64 and the common electrode 61c arranged adjacent thereto. The data line 64, the gate line 61, The upper and lower bonding margins are widely formed in a region corresponding to the thin film transistor TFT.                         

다음에 종래의 다른 기술에 따른 액정표시장치는 도 7과 도 8에 도시한 바와 같이 투명한 하부기판(80)상에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(81) 및 데이터라인(84)과, 상기 게이트라인(81)과 평행한 방향으로 화소영역의 상,하부내에 일방향으로 형성된 공통배선(81b)과, 상기 공통배선(81b)과 일체로 형성되며 상기 데이터라인(84)과 평행한 방향으로 상기 화소영역내에 복수개 형성된 공통전극(81c)과, 상기 게이트라인(81)의 일측에서 돌출 형성된 게이트 전극(81a)과, 상기 게이트 전극(81a)을 포함한 하부기판(80)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성되는 게이트 절연막(82)과, 상기 게이트 전극(81a) 상부의 상기 게이트절연막(82)상에 아일랜드 형태로 형성되는 액티브층(83)과, 상기 액티브층(83)의 일측에 오버랩되도록 상기 데이터 라인(84)으로부터 돌출 형성된 소오스 전극(84a)과 상기 소오스 전극(84a)과 이격되어 상기 액티브층(83)의 타측에 오버랩되는 드레인 전극(84b)과, 상기 공통배선(81b)의 일영역 상부에 형성된 스토리지 전극(84c)과, 상기 소오스 전극(84a)과 드레인 전극(84b)을 포함한 하부기판(80) 전면에 형성되며 상기 드레인전극(84b)과 스토리지 전극(84c)에 각각 제 1, 제 2 콘택홀(87a, 87b)을 갖는 층간절연막(85)과, 상기 제 1, 제 2 콘택홀(87a, 87b)을 통해 드레인전극(84b)과 스토리지 전극(84c)에 콘택되며 상기 공통전극(81c) 사이에 형성된 화소전극(86)으로 구성된다. Next, the liquid crystal display according to another conventional technology is arranged on the transparent lower substrate 80 vertically and horizontally as shown in FIGS. 7 and 8 to define the pixel region, the gate line 81 and the data line 84. And a common wiring 81b formed in one direction in the upper and lower portions of the pixel area in a direction parallel to the gate line 81 and integrally formed with the common wiring 81b and parallel to the data line 84. SiNx on the entire surface of the lower substrate 80 including the common electrode 81c formed in the pixel region in the direction, the gate electrode 81a protruding from one side of the gate line 81, and the gate electrode 81a. Or a gate insulating layer 82 formed of a material such as SiOx, an active layer 83 formed in an island shape on the gate insulating layer 82 on the gate electrode 81a, and the active layer 83 The data line 84 to overlap on one side A source electrode 84a protruding from the second electrode, a drain electrode 84b spaced apart from the source electrode 84a, and overlapping the other side of the active layer 83, and storage formed on one region of the common wiring 81b. First and second contact holes are formed on the entire surface of the lower substrate 80 including the electrode 84c, the source electrode 84a, and the drain electrode 84b, respectively, on the drain electrode 84b and the storage electrode 84c. An interlayer insulating film 85 having 87a and 87b and a drain electrode 84b and a storage electrode 84c through the first and second contact holes 87a and 87b and between the common electrode 81c. The pixel electrode 86 formed on the substrate.

상기에서 화소전극(86)은 투명 도전막으로 형성되어 있다. In the above, the pixel electrode 86 is formed of a transparent conductive film.

상술한 바와 같이 IPS 액정표시장치는 공통전극과 화소전극이 동일 기판상에 형성된 구조로서, 시야각 향상에 큰 이점을 갖고 있다. As described above, the IPS liquid crystal display has a structure in which the common electrode and the pixel electrode are formed on the same substrate, and have a great advantage in improving the viewing angle.                         

그러나 상기와 같은 종래의 횡전계 방식(IPS)의 액정표시장치는 다음과 같은 문제점이 있다.However, the liquid crystal display of the conventional transverse electric field type (IPS) as described above has the following problems.

첫째, 스토리지 커패시터를 형성하기 위해 공통배선이 게이트라인과 데이터라인과는 별도로, 화소영역의 일영역을 점유하고 있으므로 개구율이 낮아지는 문제가 있다. First, in order to form a storage capacitor, since the common wiring occupies one region of the pixel region separately from the gate line and the data line, the aperture ratio is lowered.

둘째, 상부기판에 형성되는 블랙 매트릭스층이 상/하판 합착 마진을 고려하여 넓게 설계되어 있으므로 개구율이 낮아지는 문제가 있다. Second, since the black matrix layer formed on the upper substrate is designed in consideration of the upper and lower plate bonding margins, there is a problem that the opening ratio is lowered.

셋째, 화소영역의 일부를 점유한 공통배선 상부에 스토리지 전극을 형성하여야 함으로, 스토리지 커패시터를 확보하기가 어렵다. Third, it is difficult to secure the storage capacitor because the storage electrode must be formed on the common wiring occupying a part of the pixel region.

이와 같은 문제를 해결하기 위해서는 상기 미스얼라인 문제에 대응하기 위한 설계를 해야 하는데, 이에 의해서 상/하부기판 합착시 실제 개구율이 저하되는 문제가 있다. In order to solve such a problem, it is necessary to design to cope with the misalignment problem, which causes a problem that the actual aperture ratio is lowered when the upper and lower substrates are bonded.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 본 발명의 목적은 상/하부기판 합착시 미스 얼라인에 따른 개구율 감소 문제를 해결하기에 알맞은 횡전계 방식의 액정표시장치 및 그의 제조방법을 제공하는데 있다. The present invention has been made to solve the above problems, in particular, an object of the present invention is a transverse electric field type liquid crystal display device suitable for solving the problem of reducing the aperture ratio due to the misalignment when the upper and lower substrates are bonded, and the manufacture thereof To provide a method.

본 발명의 다른 목적은 공통배선을 게이트라인 상부에 배치시키므로써, 개구율을 향상시키기에 알맞은 횡전계 방식의 액정표시장치 및 그의 제조방법을 제공하는데 있다. Another object of the present invention is to provide a transverse electric field type liquid crystal display device suitable for improving the aperture ratio by arranging a common wiring on the gate line, and a manufacturing method thereof.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계 방식의 액정표시장치는, 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; 상기 제 1 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트라인 및 데이터라인과; 상기 게이트라인 및 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인전극에서 연장되어, 전단의 게이트라인 상부와 중첩되도록 형성된 스토리지 전극과; 상기 드레인전극에서 상기 화소영역으로 연장되어 상기 게이트라인에 평행하게 형성된 차광전극과; 상기 데이터라인, 상기 박막 트랜지스터, 상기 스토리지 전극 및 상기 차광전극을 포함한 상기 제 1 기판의 전면에 형성된 평탄화막과; 상기 평탄화막 상에, 상기 차광전극의 일영역과 대응되어 형성된 콘택홀과; 상기 평탄화막 상에, 상기 게이트라인과 중첩되도록 형성된 공통배선과; 상기 평탄화막 상에, 상기 데이터라인과 동일한 방향으로 형성되고, 상기 데이터라인과 중첩되는 일부와 상기 화소영역 내에 배치되는 다른 일부를 포함하는 공통전극과; 상기 평탄화막 상에, 상기 공통전극과 동일한 방향으로, 상기 공통전극 사이에 일정간격으로 이격되어 형성되고, 상기 콘택홀을 통해 상기 차광전극의 일영역에 콘택되는 화소전극을 포함하여 구성됨을 특징으로 한다.A transverse electric field type liquid crystal display device of the present invention for achieving the above object comprises: a first substrate and a second substrate facing each other at a predetermined interval; Gate lines and data lines formed vertically and horizontally on the first substrate to define pixel regions; A thin film transistor formed at an intersection of the gate line and the data line; A storage electrode extending from the drain electrode of the thin film transistor and overlapping the upper gate line; A light blocking electrode extending from the drain electrode to the pixel region so as to be parallel to the gate line; A planarization layer formed on an entire surface of the first substrate including the data line, the thin film transistor, the storage electrode, and the light blocking electrode; A contact hole formed on the planarization layer to correspond to a region of the light blocking electrode; A common wiring formed on the planarization layer to overlap the gate line; A common electrode formed on the planarization layer in the same direction as the data line and including a portion overlapping the data line and another portion disposed in the pixel area; And a pixel electrode formed on the planarization layer in the same direction as the common electrode, spaced apart from the common electrode at a predetermined interval, and contacting one region of the light blocking electrode through the contact hole. do.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

본 발명의 다른 실시예에 따른 횡전계 방식의 액정표시장치는, 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; 상기 제 1 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트라인 및 데이터라인과; 상기 게이트라인 및 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인전극에서 연장되어, 전단의 게이트라인과 중첩되도록 형성된 스토리지 전극과; 상기 드레인전극에서 상기 화소영역으로 연장되어, 상기 게이트라인과 평행하게 형성된 차광전극과; 상기 데이터라인, 상기 박막트랜지스터, 상기 스토리지 전극 및 상기 차광전극을 포함한 상기 제 1 기판의 전면에, 상기 화소영역 각각에 대응되어 형성된 칼라필터층과; 상기 칼라필터층 상의 전면에 형성된 평탄화막과; 상기 칼라필터층 및 상기 평탄화막에 상기 차광전극의 일영역과 대응되어 형성되는 콘택홀과; 상기 평탄화막 상에, 상기 게이트라인과 중첩되도록 형성된 공통배선과; 상기 평탄화막 상에, 상기 데이터라인과 동일한 방향으로 형성되고, 상기 데이터라인과 중첩되는 일부와 상기 화소영역 내에 배치되는 다른 일부를 포함하는 공통전극과; 상기 평탄화막 상에, 상기 공통전극과 동일한 방향으로, 상기 공통전극 사이에 일정간격으로 이격되어 형성되고, 상기 콘택홀을 통해 상기 차광전극의 일영역에 콘택되는 화소전극을 포함하여 구성됨을 특징으로 한다. A transverse electric field type liquid crystal display device according to another embodiment of the present invention includes: a first substrate and a second substrate facing each other at a predetermined interval; Gate lines and data lines formed vertically and horizontally on the first substrate to define pixel regions; A thin film transistor formed at an intersection of the gate line and the data line; A storage electrode extending from the drain electrode of the thin film transistor and overlapping the gate line of the front end; A light blocking electrode extending from the drain electrode to the pixel region and formed in parallel with the gate line; A color filter layer formed on a front surface of the first substrate including the data line, the thin film transistor, the storage electrode, and the light blocking electrode, corresponding to each of the pixel regions; A planarization film formed on an entire surface of the color filter layer; A contact hole formed in the color filter layer and the planarization layer to correspond to a region of the light blocking electrode; A common wiring formed on the planarization layer to overlap the gate line; A common electrode formed on the planarization layer in the same direction as the data line and including a portion overlapping the data line and another portion disposed in the pixel area; And a pixel electrode formed on the planarization layer in the same direction as the common electrode, spaced apart from the common electrode at a predetermined interval, and contacting one region of the light blocking electrode through the contact hole. do.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 구성을 갖는 본 발명의 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법은 기판 상에, 일측에 게이트전극을 구비한 게이트라인을 형성하는 단계; 상기 게이트전극 및 상기 게이트라인을 포함한 상기 기판의 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에, 상기 게이트전극에 대응되고 아일랜드 형태를 갖는 액티브층을 형성하는 단계; 상기 게이트절연막 상에, 화소영역을 정의하도록 상기 게이트라인과 교차 배치되는 데이터라인과, 상기 데이터라인에서 연장되어 상기 액티브층의 일측에 오버랩되는 소오스 전극과, 상기 액티브층의 타측에 오버랩되는 드레인전극과, 상기 드레인전극에서 연장되어 전단의 게이트라인과 오버랩되는 스토리지 전극과, 상기 드레인전극에서 상기 화소영역으로 연장되어 상기 게이트라인에 평행하는 차광전극을 형성하는 단계; 상기 소오스 전극과 상기 드레인 전극을 포함하는 박막 트랜지스터, 상기 데이터라인, 상기 스토리지 전극 및 상기 차광전극을 포함한 상기 기판의 전면에 평탄화막을 형성하는 단계; 상기 평탄화막 상에, 상기 차광전극의 일영역에 대응되는 콘택홀을 형성하는 단계; 및 상기 평탄화막 상에, 상기 게이트라인과 중첩되는 공통배선과, 상기 데이터라인과 동일한 방향으로 배치되고 상기 데이터라인과 중첩되는 일부와 상기 화소영역에 대응되는 다른 일부를 포함하는 공통전극과, 상기 공통전극과 동일한 방향으로 배치되고 상기 화소영역에 대응되며 상기 공통전극 사이에 일정간격으로 이격되고 상기 콘택홀을 통해 상기 차광전극과 콘택되는 화소전극을 형성하는 단계를 포함함을 특징으로 한다. Method of manufacturing a transverse electric field type liquid crystal display device according to an embodiment of the present invention having the above configuration comprises the steps of: forming a gate line having a gate electrode on one side on a substrate; Forming a gate insulating film on an entire surface of the substrate including the gate electrode and the gate line; Forming an active layer on the gate insulating layer, the active layer having an island shape corresponding to the gate electrode; A data line intersecting the gate line so as to define a pixel region on the gate insulating layer, a source electrode extending from the data line and overlapping one side of the active layer, and a drain electrode overlapping the other side of the active layer; Forming a storage electrode extending from the drain electrode and overlapping a gate line of a front end, and a light blocking electrode extending from the drain electrode to the pixel region and parallel to the gate line; Forming a planarization layer on an entire surface of the substrate including the thin film transistor including the source electrode and the drain electrode, the data line, the storage electrode, and the light blocking electrode; Forming a contact hole on the planarization layer corresponding to one region of the light blocking electrode; And a common electrode on the planarization layer, the common line overlapping the gate line, a common electrode disposed in the same direction as the data line and overlapping the data line, and another portion corresponding to the pixel area. And forming a pixel electrode disposed in the same direction as the common electrode, corresponding to the pixel area, spaced at regular intervals between the common electrodes, and contacting the light blocking electrode through the contact hole.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 횡전계 방식의 액정표시장치 및 그의 제조방법에 대하여 설명하기로 한다. Hereinafter, a transverse electric field type liquid crystal display device and a manufacturing method thereof according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

제 1 실시예First embodiment

본 발명의 제 1 실시예는 스토리지 온 게이트(Storage On Gate) 구조로써, 공통배선이 게이트라인 상부에 형성되고, 데이터라인이 공통전극으로 덮여 있으며, 게이트라인은 공통배선 및 스토리지 전극으로 덮여있는 구조에 특징이 있다. A first embodiment of the present invention is a storage on gate structure in which a common wiring is formed on a gate line, a data line is covered by a common electrode, and a gate line is covered by a common wiring and a storage electrode. It is characterized by.

먼저, 본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치에 대하여 설명한다. First, a transverse electric field type liquid crystal display device according to a first embodiment of the present invention will be described.

도 9는 본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치의 평면도이고, 도 10은 도 9의 Ⅴ-Ⅴ'와 Ⅵ-Ⅵ' 선상을 자른 구조 단면도이다. FIG. 9 is a plan view of a transverse electric field type liquid crystal display device according to a first exemplary embodiment of the present invention, and FIG. 10 is a cross-sectional view taken along line VV 'and VIV' of FIG. 9.                     

본 발명에 따른 횡전계 방식의 액정표시장치는, 도 9와 도 10에 도시한 바와 같이, 투명한 하부기판(100)상에 일방향으로 배열된 게이트라인(101)과, 상기 게이트 라인(101)의 일측에서 돌출 형성된 게이트 전극(101a)과, 상기 게이트 전극(101a)을 포함한 하부기판(100)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성된 게이트 절연막(102)과, 상기 게이트 전극(101a) 상부의 상기 게이트 절연막(102)상에 아일랜드 형태로 형성되는 액티브층(103)과, 상기 게이트라인(101)과 교차 배열되어 화소영역을 정의하는 데이터라인(104)과, 상기 데이터라인(104)으로부터 돌출되어 상기 액티브층(103)의 일측 상부에 오버랩된 소오스 전극(104a)과, 상기 소오스 전극(104a)과 일정 간격 이격되고 액티브층(103)의 타측에 오버랩된 드레인 전극(104b)과, 상기 드레인전극(104b)에서 연장되어 이전단의 게이트라인 상부에 오버랩된 스토리지 전극(104d)과, 상기 드레인전극(104b)의 일영역에 콘택홀(106)을 갖도록 상기 데이터라인(104)을 포함한 하부기판(100)의 전면에 형성된 평탄화막(105)과, 상기 게이트라인(101) 및 박막 트랜지스터 상측의 평탄화막(105)상에 형성된 공통배선(107a)과, 상기 공통배선(107a)과 일체로 형성되어 있으며 데이터라인(104)의 상부 및 상기 화소영역의 일영역에 일방향으로 형성된 공통전극(107b)과, 상기 콘택홀(106)을 통해 드레인전극(104b)에 콘택되며 상기 공통전극(107b)의 사이에 일정 간격 이격되어 형성된 화소전극(107c)으로 구성된다. In the transverse electric field type liquid crystal display device according to the present invention, as shown in FIGS. 9 and 10, the gate line 101 arranged in one direction on the transparent lower substrate 100 and the gate line 101 are formed. The gate electrode 101a protruding from one side, the gate insulating layer 102 formed of a material such as SiNx or SiOx on the entire surface of the lower substrate 100 including the gate electrode 101a, and the upper portion of the gate electrode 101a. An active layer 103 formed in an island shape on the gate insulating layer 102, a data line 104 intersecting with the gate line 101 to define a pixel region, and protruding from the data line 104. A source electrode 104a overlapping the upper portion of the active layer 103, a drain electrode 104b spaced apart from the source electrode 104a by a predetermined interval, and overlapping the other side of the active layer 103, and the drain. Extends from electrode 104b The planarization layer formed on the entire surface of the lower substrate 100 including the data line 104 to have a storage electrode 104d overlapping the gate line and a contact hole 106 in one region of the drain electrode 104b. 105, the common line 107a formed on the gate line 101 and the planarization layer 105 above the thin film transistor, and the common line 107a and are integrally formed with the upper portion of the data line 104. A pixel electrode formed in one region of the pixel region in one direction and contacting the drain electrode 104b through the contact hole 106 and spaced apart from the common electrode 107b by a predetermined interval ( 107c).

또한, 도면에는 도시되지 않았지만, 상기 하부기판(100)의 전면에 폴리이미드(polyimide)로 이루어진 배향막(도시되지 않음)이 형성되어 있다. Although not shown in the drawing, an alignment layer (not shown) made of polyimide is formed on the entire surface of the lower substrate 100.                     

상기 평탄화막(105)은 공통배선(107a)과 공통전극(107b)에 의해서 게이트라인(101)과 데이터라인(104)의 신호가 지연되는 문제를 방지하기 위해서, 대략 3㎛ 정도의 두께를 갖는 포토 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene)중 적어도 어느 하나의 저유전율의 유기절연막으로 형성되어 있다. The planarization layer 105 has a thickness of about 3 μm in order to prevent the delay of the signals of the gate line 101 and the data line 104 by the common wiring 107a and the common electrode 107b. At least one of photoacryl, polyimide, and BCB (Benzo Cyclo Butene) is formed of an organic insulating film having a low dielectric constant.

그리고 상기 드레인전극(104b)에서 연장 형성되어 전단의 게이트라인 상부에 중첩되어 스토리지 전극(104d)을 형성하고 있으므로, 본 발명은 스토리지 온 게이트(Storage On Gate) 구조를 이룬다.In addition, since the storage electrode 104d is formed by extending from the drain electrode 104b and overlapping the upper gate line, the present invention forms a storage on gate structure.

상기에서 공통배선(107a)과 공통전극(107b)과 화소전극(107c)은 동일층상에 형성되며, 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)로 구성되어 있다. The common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed on the same layer, and indium tin oxide (ITO), tin oxide (TO), and indium zinc oxide ( It is composed of Indium Zinc Oxide (IZO) or Indium Tin Zinc Oxide (ITZO).

그리고 공통전극(107b)은 인접한 화소전극(107c)과 함께 횡전계 구동하도록 데이터라인(104)보다 넓은 폭으로 데이터라인(104) 상부에 완전히 중첩되어 있고, 화소영역내의 공통전극(107b)은 데이터라인(104)과 평행하게 배열되어 있다. The common electrode 107b is completely overlapped with the upper portion of the data line 104 in a width wider than that of the data line 104 so as to drive a lateral electric field together with the adjacent pixel electrode 107c. The common electrode 107b in the pixel region It is arranged parallel to the line 104.

상기와 같이 공통배선(107a)과 공통전극(107b)을 게이트라인(101) 및 데이터라인(104) 상부에 오버랩되도록 형성하면, 게이트라인의 신호와 데이터라인의 신호가 액정에 인가되지 않게 할 수 있으므로 액정 정렬 상태의 왜곡에 의한 빛샘을 방지할 수 있다. As described above, when the common line 107a and the common electrode 107b are formed to overlap the gate line 101 and the data line 104, the signal of the gate line and the signal of the data line may not be applied to the liquid crystal. Therefore, light leakage due to distortion of the liquid crystal alignment state can be prevented.

그리고 스토리지 커패시터는 이전단의 게이트라인과 스토리지 전극(104d)으로 구성되어 있으며, 추가적으로 스토리지 전극(104d)은 전단의 게이트라인의 일측 면과 화소전극(107c)의 끝단을 덮도록 넓게 형성되어 있으므로 차광전극 역할도 한다. The storage capacitor is composed of a gate line and a storage electrode 104d of the previous stage, and additionally, the storage electrode 104d is formed to cover one side of the gate line of the front end and the end of the pixel electrode 107c so that the light shielding is performed. It also serves as an electrode.

이와 같이 차광전극 역할을 하는 스토리지 전극(104d)은 게이트 신호에 의한 전계의 왜곡에 의한 액정의 비정상적인 구동을 방지하여 빛샘을 제거하는 역할도 한다. As described above, the storage electrode 104d serving as the light blocking electrode prevents abnormal driving of the liquid crystal due to distortion of the electric field caused by the gate signal, thereby removing light leakage.

또한 드레인전극(104b)과 스토리지 전극(104d)을 연결하는 라인 상부에 형성된 화소전극(107c)에 의해서도 스토리지 커패시터가 형성된다. The storage capacitor is also formed by the pixel electrode 107c formed on the line connecting the drain electrode 104b and the storage electrode 104d.

또한, 전계의 왜곡에 의한 액정의 비정상적인 구동영역을 가려주기 위해서 차광전극(104c)이 더 구비되어 있다. 이때 차광전극(104c)은 화소영역에 배열된 공통배선(107a)의 끝단을 가려주고 있으며, 상기 드레인전극(104b)에서 연장되어 있다. In addition, the light shielding electrode 104c is further provided to cover an abnormal driving region of the liquid crystal due to the distortion of the electric field. In this case, the light blocking electrode 104c covers the end of the common wiring 107a arranged in the pixel region and extends from the drain electrode 104b.

다음에, 상기 구성을 갖도록 본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명한다. Next, a manufacturing method of the transverse electric field type liquid crystal display device according to the first embodiment of the present invention will be described to have the above configuration.

도 11a 내지 도 11c는 본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 11A to 11C are cross-sectional views illustrating a method of manufacturing a transverse electric field type liquid crystal display device according to a first embodiment of the present invention.

본 발명에 따른 횡전계 방식의 액정표시장치의 제조방법은 먼저, 도 11a에 도시한 바와 같이 투명한 하부 기판(100)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트 패드(미도시)와 상기 게이트 패드에서 일 방향으로 연장된 게이트라인(101)과 상기 게이트 라인(101)의 일측 방향으로 돌출 형성된 게이트 전 극(101a)을 형성한다. In the method of manufacturing a transverse electric field type liquid crystal display device according to the present invention, first, as shown in FIG. 11A, a conductive metal is deposited on a transparent lower substrate 100, and the conductive metal is patterned by using a photo and etching process. A gate pad (not shown) having one end widened to a predetermined area, a gate line 101 extending in one direction from the gate pad, and a gate electrode 101a protruding in one direction of the gate line 101. To form.

이후에 상기 게이트라인(101)이 형성된 하부기판(100)의 전면에 게이트 절연막(102)을 형성한다. Thereafter, the gate insulating layer 102 is formed on the entire surface of the lower substrate 100 on which the gate line 101 is formed.

여기서 상기 게이트 절연막(102)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.The gate insulating layer 102 may use a silicon nitride layer (SiNx) or a silicon oxide layer (SiO 2 ).

이후에 상기 게이트 절연막(102)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 형성한다. Thereafter, a semiconductor layer (amorphous silicon + impurity amorphous silicon) is formed on the gate insulating layer 102.

이어, 상기 반도체층을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극(101a) 상부에 아일랜드(island) 형태를 갖는 액티브층(103)을 형성한다.Subsequently, the semiconductor layer is patterned by photo and etching processes to form an active layer 103 having an island shape on the gate electrode 101a.

이후에 상기 액티브층(103)이 형성된 하부기판(100)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 라인(101)과 교차하여 화소영역을 정의하는 데이터 라인(104)을 형성하고, 끝단에 소정면적을 갖는 소오스 패드(미도시)와, 상기 데이터 라인(104)에서 일방향으로 돌출 연장된 소오스전극(104a)과, 소오스전극(104a)과 일정간격 격리된 드레인전극(104b)을 형성한다. Thereafter, a conductive metal is deposited on the entire surface of the lower substrate 100 on which the active layer 103 is formed, and patterned through photo and etching processes to intersect the gate line 101 to define a pixel region 104. ), A source pad (not shown) having a predetermined area at an end thereof, a source electrode 104a protruding in one direction from the data line 104, and a drain electrode separated from the source electrode 104a at a predetermined interval. Form 104b.

이때 드레인전극(104b)에서 연장되어 상기 전단 게이트라인의 상부에 오버랩되도록 스토리지 전극(104d)을 형성한다. 이때 스토리지 전극(104d)은 차광전극 역할을 하도록 게이트라인(101)의 일측에서 더 연장되게 넓게 형성한다. 좀 더 정확하게는, 차후에 형성될 화소전극의 끝단을 덮을 수 있도록 형성한다. In this case, the storage electrode 104d is formed to extend from the drain electrode 104b and overlap the upper portion of the front gate line. In this case, the storage electrode 104d is formed to be wider to extend from one side of the gate line 101 to serve as a light blocking electrode. More precisely, it is formed so as to cover the end of the pixel electrode to be formed later.

상기에서와 같이 본 발명의 스토리지 커패시터는 스토리지 온 게이트(Storage On Gate) 구조로써, 스토리지 커패시터를 형성하기 위해 화소영역내에 별도의 영역이 필요하지 않다. As described above, the storage capacitor of the present invention has a storage on gate structure, and a separate area is not required in the pixel area to form the storage capacitor.

그리고 차후에 공통배선 끝단에서의 전계 왜곡을 방지하기 위해서 상기 드레인전극(104b)에서 연장되도록 화소영역에 차광전극(104c)을 더 형성한다. A light shielding electrode 104c is further formed in the pixel region so as to extend from the drain electrode 104b to prevent electric field distortion at the end of the common wiring.

상기 공정에서와 같이 게이트라인(101)과 데이터라인(104)이 교차되는 부분에 박막 트랜지스터를 형성한다. As in the above process, a thin film transistor is formed at a portion where the gate line 101 and the data line 104 cross each other.

이어서 도 11b에 도시한 바와 같이, 데이터라인(104)이 형성된 하부기판(100)의 전면에 평탄화막(105)을 형성한다. Subsequently, as shown in FIG. 11B, the planarization film 105 is formed on the entire surface of the lower substrate 100 on which the data lines 104 are formed.

상기 평탄화막(105)은 포토 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene)중에서 적어도 하나를 사용하여 형성할 수 있다. The planarization layer 105 may be formed using at least one of photoacryl, polyimide, and benzocyclobutene (BCB).

다음에 평탄화막(105)을 식각하여 상기 드레인전극(104b)에서 연장된 차광전극(104c)의 일영역이 드러나도록 콘택홀(106)을 형성한다. Next, the planarization layer 105 is etched to form a contact hole 106 to expose a region of the light blocking electrode 104c extending from the drain electrode 104b.

이어서, 도 11c에 도시한 바와 같이, 상기 평탄화막(105) 상부에 투명 도전막을 증착한 후에 포토 및 식각 공정을 통해 상기 투명 도전막을 선택적으로 제거하여, 공통배선(107a)과 공통전극(107b) 및 화소전극(107c)을 형성한다. Subsequently, as illustrated in FIG. 11C, after the transparent conductive film is deposited on the planarization film 105, the transparent conductive film is selectively removed through a photolithography and etching process to form the common wiring 107a and the common electrode 107b. And the pixel electrode 107c.

이때 공통배선(107a)은 게이트라인(101) 및 박막 트랜지스터 상부에 중첩되도록 형성한다.In this case, the common wiring 107a is formed to overlap the gate line 101 and the thin film transistor.

그리고 상기 공통전극(107b)은 공통배선(107a)과 일체로, 데이터라인(104)의 폭보다 넓은 폭으로 그 상부에 오버랩되도록 형성하며, 공통배선(107a)에서 연장되어 화소영역에 일방향으로 배열되도록 형성한다. 이때 화소영역에 형성하는 공통전 극(107b)은 데이터 라인(104)과 평행하게 배열되도록 한다. The common electrode 107b is integrally formed with the common line 107a and formed to overlap the upper portion of the common line 107a with a width wider than that of the data line 104. The common electrode 107b extends from the common line 107a and is arranged in one direction in the pixel area. To form. At this time, the common electrode 107b formed in the pixel region is arranged to be parallel to the data line 104.

그리고 상기 화소전극(107c)은 콘택홀(106)을 통해서 상기 드레인전극(104b)과 연결되도록 한다. The pixel electrode 107c is connected to the drain electrode 104b through the contact hole 106.

상기에서 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)을 사용하여 형성할 수 있다. The transparent conductive film may be formed of indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO). Can be formed.

이후에 도면에는 도시되지 않았지만, 공통배선(107a), 공통전극(107b), 화소전극(107c)을 포함한 하부기판(100)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막을 형성한다.Although not shown in the drawings, an alignment layer made of polyimide or photo-alignment material is formed on the entire surface of the lower substrate 100 including the common wiring 107a, the common electrode 107b, and the pixel electrode 107c. .

여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계 물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. Here, the alignment layer made of polyimide is determined by mechanical rubbing, and the photoreactive material made of polyvinylcinnamate based material or polysiloxane based material is oriented by irradiation with light such as ultraviolet rays. This is determined.

이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다. At this time, the orientation direction is determined by the irradiation direction of the light or the property of the irradiated light, that is, the polarization direction.

이후에 상부기판(90)에는, 하부기판(100)의 박막트랜지스터에 대응되는 영역에 블랙 매트릭스층(91)을 형성하고, 하부기판(100)의 화소영역에 대응되는 부분에 칼라필터층(92)을 형성한다. Thereafter, a black matrix layer 91 is formed in an area corresponding to the thin film transistor of the lower substrate 100 on the upper substrate 90, and the color filter layer 92 is formed on a portion corresponding to the pixel region of the lower substrate 100. To form.

그리고 도면에는 도시되어 있지 않았지만, 상기 상부기판(90)의 전면에는 하부기판(100)과 동일한 물질의 배향막을 형성한다. Although not shown in the drawing, an alignment layer of the same material as the lower substrate 100 is formed on the front surface of the upper substrate 90.                     

이후에 상부기판(90)과 하부기판(100)을 합착하기 위한 씨일재(미도시)를 하부기판(100) 또는 상부기판(90)에 형성한다. Thereafter, a seal material (not shown) for bonding the upper substrate 90 and the lower substrate 100 to each other is formed on the lower substrate 100 or the upper substrate 90.

이어, 상기 상부기판(90)과 하부기판(100)을 합착한다. Subsequently, the upper substrate 90 and the lower substrate 100 are bonded to each other.

다음에, 본 발명의 제 1 실시예의 박막 트랜지스터 상부에 차광막을 더 형성한 횡전계 방식의 액정표시장치에 대하여 설명한다. Next, a transverse electric field type liquid crystal display device in which a light shielding film is further formed on the thin film transistor of the first embodiment of the present invention will be described.

도 12는 본 발명의 제 1 실시예의 박막트랜지스터 상부에 차광막을 더 추가한 횡전계 방식의 액정표시장치의 평면도이고, 도 13과 도 14는 도 12의 Ⅶ-Ⅶ'와 Ⅷ-Ⅷ' 선상을 자른 구조 단면도이다. 12 is a plan view of a transverse electric field type liquid crystal display device in which a light shielding film is further added on top of a thin film transistor according to a first embodiment of the present invention, and FIGS. It is a cut structure section.

먼저, 도 12와 도 13에 도시한 횡전계 방식의 액정표시장치는, 공통배선(107a)과 공통전극(107b) 및 화소전극(107c)이 형성되기 전에, 상기 박막 트랜지스터의 채널영역에 대응되는 평탄화막(105) 상부에 금속으로 형성된 차광막(108)이 더 형성되어 있다는 것을 제외하고는 본 발명의 제 1 실시예에 따른 구성과 동일하다. First, in the transverse electric field type liquid crystal display device shown in Figs. 12 and 13, before the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed, the liquid crystal display device corresponding to the channel region of the TFT is It is the same as the configuration according to the first embodiment of the present invention except that a light shielding film 108 formed of metal is further formed on the planarization film 105.

또한 도 12와 도 14에 도시한 횡전계 방식의 액정표시장치는, 평탄화막(105)상에 공통배선(107a)과 공통전극(107b) 및 화소전극(107c)이 구성되어 있고, 상기 박막 트랜지스터의 채널영역에 대응되는 공통배선(107a) 상부에 금속으로 형성된 차광막(108)이 더 형성되어 있다는 것을 제외하고는 본 발명의 제 1 실시예에 따른 구성과 동일하다. 12 and 14, a common electric field 107a, a common electrode 107b, and a pixel electrode 107c are formed on the planarization film 105 in the transverse electric field type liquid crystal display device. A light shielding film 108 formed of a metal is further formed on the common wiring 107a corresponding to the channel region of the structure, which is the same as the structure according to the first embodiment of the present invention.

상기와 같이 박막 트랜지스터의 채널영역 상부에 불투명금속으로 형성된 차광막(108)이 형성되어 있으므로, 상기와 같이 형성된 하부기판(100)과 대응하는 상 부기판(90)에는 블랙 매트릭스층이 구성되어 있지 않다. Since the light blocking film 108 formed of an opaque metal is formed on the channel region of the thin film transistor as described above, the black substrate layer corresponding to the lower substrate 100 formed as described above does not have a black matrix layer. .

상기 차광막(108)은 수지(Resin)가 아닌 금속(Metal)으로 형성되어 있는데, 상기와 같이 차광막(108)이 수지(Resin)로 형성되어 있지 않고 금속으로 형성되어 있는 이유는, 수지(Resin)는 재료가 고가(高價)이고, 고유저항(Resistivity)이 낮아서 전기적 특성이 좋지 않으며, 액정에의 불순물 오염 및 파티클 소오스(Particle Source)가 되는 문제가 있는데, 금속은 수지와 같은 문제를 일으키지 않기 때문이다. The light shielding film 108 is formed of metal rather than resin. The reason why the light shielding film 108 is not formed of resin and is formed of metal is as described above. Since the material is expensive and its resistivity is low, its electrical properties are not good, and there is a problem of impurity contamination and particle source in the liquid crystal, because the metal does not cause the same problem as the resin. to be.

이때 차광막(108)을 구성하는 금속은 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 탄탈륨(Ta) 또는 알루미늄(Al)중 적어도 어느 하나를 사용한다. In this case, at least one of chromium (Cr), molybdenum (Mo), copper (Cu), tantalum (Ta), or aluminum (Al) is used as the metal constituting the light shielding film 108.

또한, 상기 차광막(108)의 표면에는 광의 반사를 줄이기 위해 도 13과 도 14에 도시한 바와 같이 산화막을 더 구비시킬 수 있다. In addition, an oxide film may be further provided on the surface of the light shielding film 108 as shown in FIGS. 13 and 14 to reduce reflection of light.

다음에 상기와 같이 차광막을 더 구비한 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명한다. Next, the manufacturing method of the transverse electric field type liquid crystal display device further provided with the light shielding film as above is demonstrated.

도 15a 내지 도 15c는 도 13에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도이고, 도 16a 내지 도 16c는 도 14에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 15A to 15C are cross-sectional views illustrating a method of manufacturing a transverse electric field liquid crystal display device according to FIG. 13, and FIGS. 16A to 16C are cross-sectional views illustrating a method of manufacturing a transverse electric field type liquid crystal display device according to FIG. 14. to be.

먼저, 도 15a, 도 15b 및 도 16a와 도 16b는 본 발명의 제 1 실시예의 제조방법을 설명한 도 11a도 11b와 동일한 방법으로 진행하는 것으로 이하, 차이점에 대해서만 설명하기로 한다. First, FIGS. 15A, 15B, 16A, and 16B are the same as those of FIG. 11A and 11B, which explain the manufacturing method of the first embodiment of the present invention. Hereinafter, only differences will be described.

먼저, 도 15c에 도시한 바와 같이, 하부기판(100) 전면에 평탄화막(105)을 증착하고, 상기 공통배선(107a)과 공통전극(107b) 및 화소전극(107c)을 형성하기 전에, 상기 평탄화막(105)상에 금속층을 증착하고, 포토 및 사진식각을 통해 금속층을 패터닝하여 박막 트랜지스터의 채널영역 상부에 차광막(108)을 형성한다. First, as shown in FIG. 15C, before the planarization film 105 is deposited on the entire lower substrate 100, the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed. A metal layer is deposited on the planarization layer 105, and the metal layer is patterned by photo and photolithography to form a light blocking layer 108 on the channel region of the thin film transistor.

이때 차광막(108)은 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 탄탈륨(Ta) 또는 알루미늄(Al)중 적어도 어느 하나를 사용하여 형성할 수 있다. In this case, the light blocking film 108 may be formed using at least one of chromium (Cr), molybdenum (Mo), copper (Cu), tantalum (Ta), or aluminum (Al).

상기에서 차광막(108)은 표면에서의 광의 반사를 줄이기 위해서 표면에 산화막을 더 형성할 수도 있는데, 이때 산화막의 형성공정은 상기 금속층을 패터닝한 후에 열처리 공정을 진행하거나 차후에 공통전극 및 화소전극을 형성하기 위한 투명 도전막을 산소 분위기에서 증착함으로써 형성할 수 있다. The light blocking film 108 may further form an oxide film on the surface in order to reduce the reflection of light on the surface. In this case, the oxide film forming process may be performed by heat treatment after patterning the metal layer, or subsequently forming a common electrode and a pixel electrode. It is possible to form a transparent conductive film for vapor deposition in an oxygen atmosphere.

또한 상기에서 차광막(108)은 도 16c에 도시한 바와 같이, 상기 공통배선(107a)과 공통전극(107b) 및 화소전극(107c)을 형성한 후에, 박막 트랜지스터의 채널영역에 대응되는 부분에 형성하여 진행할 수도 있다. 이때도 차광막(108)의 표면에 광 반사를 줄이기 위해 산화막을 형성할 수 있다. In addition, as shown in FIG. 16C, the light blocking film 108 is formed in a portion corresponding to the channel region of the thin film transistor after the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed. You can also proceed. In this case, an oxide film may be formed on the surface of the light blocking film 108 to reduce light reflection.

다음에, 본 발명의 제 1 실시예에서 공통배선, 공통전극 및 화소전극을 불투명 금속으로 형성하였을 경우의 횡전계 방식의 액정표시장치의 구조에 대하여 설명한다. Next, the structure of the transverse electric field type liquid crystal display device when the common wiring, the common electrode, and the pixel electrode are formed of an opaque metal in the first embodiment of the present invention will be described.

도 17은 본 발명의 제 1 실시예의 공통배선과 공통전극 및 화소전극을 불투명 금속으로 형성하였을 경우의 횡전계 방식의 액정표시장치의 평면도이고, 도 18은 도 17의 Ⅸ-Ⅸ'와 Ⅹ-Ⅹ' 선상을 자른 상/하판 합착 구조도이다. FIG. 17 is a plan view of a transverse electric field type liquid crystal display device when the common wiring, the common electrode, and the pixel electrode of the first exemplary embodiment of the present invention are formed of an opaque metal, and FIG. 18 is a line of FIG. Ⅹ 'Top / bottom joining structure diagram cut along line.

도 17과 도 18에 도시한 바와 같이, 박막 트랜지스터를 포함한 게이트라인(101) 상부의 평탄화막(105)상에 공통배선(107a)이 형성되어 있고, 상기 공통배선(107a)과 일체로 데이터라인(104)의 상부 및 상기 화소영역의 일영역에 일방향으로 공통전극(107b)이 형성되어 있으며, 상기 콘택홀(106)을 통해 드레인전극(104b)에 콘택되며 상기 공통전극(107b)의 사이에 일정 간격 이격되어 화소전극(107c)이 형성되어 있다. As shown in FIGS. 17 and 18, a common wiring 107a is formed on the planarization film 105 above the gate line 101 including the thin film transistor, and is integrated with the common wiring 107a. The common electrode 107b is formed in one direction on the upper portion of the 104 and the pixel region, and is contacted to the drain electrode 104b through the contact hole 106 and between the common electrode 107b. The pixel electrode 107c is formed at a predetermined interval apart.

또한, 상기와 같이 공통배선(107a)과 공통전극(107b)과 화소전극(107c)을 불투명 금속으로 형성하면 표면에서 외부광의 반사가 일어날 수 있으므로 금속 표면에서의 반사율을 감소시키기 위해서 표면에 산화막(109)이 더 구비되어 있다. In addition, when the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed of an opaque metal as described above, the reflection of external light may occur on the surface. 109 is further provided.

이때 불투명 금속으로 형성된 상기 공통배선(107a)과 공통전극(107b)과 화소전극(107c)은 블랙 매트릭스 역할을 하는 것이므로, 상부기판(90)에 블랙 매트릭스층을 형성하지 않아도 된다. In this case, since the common wiring 107a, the common electrode 107b, and the pixel electrode 107c formed of an opaque metal serve as a black matrix, the black matrix layer may not be formed on the upper substrate 90.

다음에, 상기 공통배선(107a)과 공통전극(107b)과 화소전극(107c)을 불투명 금속으로 형성할 경우의 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명한다. Next, a method of manufacturing a transverse electric field type liquid crystal display device in the case where the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed of an opaque metal will be described.

도 19a 내지 도 19c는 도 18에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 19A to 19C are cross-sectional views illustrating a method of manufacturing the transverse electric field type liquid crystal display device of FIG. 18.

도 19a 내지 도 19c에 도시한 바와 같이, 상부기판(90)에 블랙 매트릭스층을 형성하지 않는 것과, 상기 공통배선(107a)과 공통전극(107b)과 화소전극(107c)의 표면에 저반사 역할을 하는 산화막(109)을 더 형성하는 것을 제외하고는 도 11a 내지 도 11c에 도시된 방법과 동일하게 진행한다. As shown in FIGS. 19A to 19C, a black matrix layer is not formed on the upper substrate 90, and a low reflection role is provided on the surfaces of the common wiring 107a, the common electrode 107b, and the pixel electrode 107c. The process proceeds in the same manner as shown in Figs. 11A to 11C, except that an oxide film 109 is formed.                     

제 2 실시예Second embodiment

본 발명의 제 2 실시예는 하부기판에 칼라필터층을 형성하는 것을 제외하고는 본 발명의 제 1 실시예의 구성과 동일하다. The second embodiment of the present invention is the same as that of the first embodiment of the present invention except that a color filter layer is formed on the lower substrate.

즉, 스토리지 온 게이트(Storage On Gate) 구조이며, 공통배선이 게이트라인 상부를 따라 형성되고, 공통전극이 데이터라인 상부를 따라 형성되어 있으며, 하부기판에 칼라필터층이 형성되어 있는 것에 특징이 있다. That is, it has a storage on gate structure, the common wiring is formed along the upper gate line, the common electrode is formed along the upper data line, and a color filter layer is formed on the lower substrate.

먼저, 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치에 대하여 설명한다. First, a transverse electric field type liquid crystal display device according to a second embodiment of the present invention will be described.

도 20은 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 평면도이고, 도 21은 도 20의 ⅩⅠ-ⅩⅠ'와 ⅩⅡ-ⅩⅡ' 선상을 자른 구조 단면도이다. FIG. 20 is a plan view of a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention, and FIG. 21 is a cross-sectional view of the structure taken along line VI-XI 'and XXX-II' of FIG. 20.

본 발명에 따른 횡전계 방식의 액정표시장치는, 도 20과 도 21에 도시한 바와 같이, 투명한 하부기판(100)상에 일방향으로 배열된 게이트라인(101)과, 상기 게이트 라인(101)의 일측에서 돌출 형성된 게이트 전극(101a)과, 상기 게이트 전극(101a)을 포함한 하부기판(100)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성된 게이트 절연막(102)과, 상기 게이트 전극(101a) 상부의 상기 게이트 절연막(102)상에 아일랜드 형태로 형성되는 액티브층(103)과, 상기 게이트라인(101)과 교차 배열되어 화소영역을 정의하는 데이터라인(104)과, 상기 데이터라인(104)으로부터 돌출되어 상기 액티브층(103)의 일측 상부에 오버랩된 소오스 전극(104a)과, 상기 소오스 전극(104a)과 일정 간격 이격되고 액티브층(103)의 타측에 오버랩된 드레인 전극(104b)과, 상기 드레인전극(104b)에서 연장되어 이 전단의 게이트라인 상부에 오버랩된 스토리지 전극(104d)과, 상기 각 화소영역에 형성된 R,G,B의 칼라필터층(110)과, 상기 드레인전극(104b)의 일영역에 콘택홀(106)을 갖도록 상기 데이터라인(104)을 포함한 하부기판(100)의 전면에 형성된 평탄화막(105)과, 상기 게이트라인(101) 및 박막 트랜지스터 상측의 평탄화막(105)상에 형성된 공통배선(107a)과, 상기 공통배선(107a)과 일체로 형성되어 있으며 데이터라인(104)의 상부 및 상기 화소영역의 일영역에 일방향으로 형성된 공통전극(107b)과, 상기 콘택홀(106)을 통해 드레인전극(104b)에 콘택되며 상기 공통전극(107b)의 사이에 일정 간격 이격되어 형성된 화소전극(107c)으로 구성된다. In the transverse electric field type liquid crystal display device according to the present invention, as shown in FIGS. 20 and 21, the gate line 101 arranged in one direction on the transparent lower substrate 100 and the gate line 101 are formed. The gate electrode 101a protruding from one side, the gate insulating layer 102 formed of a material such as SiNx or SiOx on the entire surface of the lower substrate 100 including the gate electrode 101a, and the upper portion of the gate electrode 101a. An active layer 103 formed in an island shape on the gate insulating layer 102, a data line 104 intersecting with the gate line 101 to define a pixel region, and protruding from the data line 104. A source electrode 104a overlapping the upper portion of the active layer 103, a drain electrode 104b spaced apart from the source electrode 104a by a predetermined interval, and overlapping the other side of the active layer 103, and the drain. Extend from electrode 104b A storage electrode 104d overlapping an upper gate line of the gate line, a color filter layer 110 of R, G, and B formed in each pixel region, and a contact hole 106 in one region of the drain electrode 104b. A planarization film 105 formed on the entire surface of the lower substrate 100 including the data line 104, a common wiring 107a formed on the planarization film 105 above the gate line 101 and the thin film transistor, The common electrode 107b formed integrally with the common wiring 107a and formed in one direction on the upper portion of the data line 104 and the pixel region, and the drain electrode 104b through the contact hole 106. And a pixel electrode 107c contacted to the common electrode 107b and spaced apart from each other by a predetermined interval.

상술한 바와 같이 본 발명의 제 2 실시예에는 평탄화막(110) 하부의 각 화소영역에 칼라필터층(110)이 형성되어 있는 것을 제외하고는 본 발명의 제 1 실시예와 구성이 동일하므로 이하, 생략하기로 한다. As described above, the second embodiment of the present invention has the same configuration as the first embodiment of the present invention except that the color filter layer 110 is formed in each pixel area under the planarization film 110. It will be omitted.

다음에, 상기 구성을 갖도록 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명한다.Next, a method of manufacturing a transverse electric field type liquid crystal display device according to a second embodiment of the present invention will be described so as to have the above configuration.

도 22a 내지 도 22c는 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 22A to 22C are cross-sectional views illustrating a method of manufacturing a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

본 발명에 따른 횡전계 방식의 액정표시장치의 제조방법은 먼저, 도 22a에 도시한 바와 같이 투명한 하부 기판(100)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트 패드(미도시)와 상기 게이트 패드에서 일 방향으로 연장된 게이트라인(101)과 상기 게이트 라인(101)의 일측 방향으로 돌출 형성된 게이트 전극(101a)을 형성한다. In the method of manufacturing a transverse electric field type liquid crystal display device according to the present invention, first, as illustrated in FIG. 22A, a conductive metal is deposited on a transparent lower substrate 100, and the conductive metal is patterned by using a photo and etching process. A gate pad (not shown) having one end wider in a predetermined area, a gate line 101 extending in one direction from the gate pad, and a gate electrode 101a protruding in one direction of the gate line 101. Form.

이후에 상기 게이트라인(101)이 형성된 하부기판(100)의 전면에 게이트 절연막(102)을 형성한다. Thereafter, the gate insulating layer 102 is formed on the entire surface of the lower substrate 100 on which the gate line 101 is formed.

여기서 상기 게이트 절연막(102)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.The gate insulating layer 102 may use a silicon nitride layer (SiNx) or a silicon oxide layer (SiO 2 ).

이후에 상기 게이트 절연막(102)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 형성한다. Thereafter, a semiconductor layer (amorphous silicon + impurity amorphous silicon) is formed on the gate insulating layer 102.

이어, 상기 반도체층을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극(101a) 상부에 아일랜드(island) 형태를 갖는 액티브층(103)을 형성한다.Subsequently, the semiconductor layer is patterned by photo and etching processes to form an active layer 103 having an island shape on the gate electrode 101a.

이후에 상기 액티브층(103)이 형성된 하부기판(100)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 라인(101)과 교차하여 화소영역을 정의하는 데이터 라인(104)을 형성하고, 끝단에 소정면적을 갖는 소오스 패드(미도시)와, 상기 데이터 라인(104)에서 일방향으로 돌출 연장된 소오스전극(104a)과, 소오스전극(104a)과 일정간격 격리된 드레인전극(104b)을 형성한다. Thereafter, a conductive metal is deposited on the entire surface of the lower substrate 100 on which the active layer 103 is formed, and patterned through photo and etching processes to intersect the gate line 101 to define a pixel region 104. ), A source pad (not shown) having a predetermined area at an end thereof, a source electrode 104a protruding in one direction from the data line 104, and a drain electrode separated from the source electrode 104a at a predetermined interval. Form 104b.

그리고 상기 드레인전극(104b)을 형성함과 동시에, 상기 드레인전극(104b)에서 연장되어 상기 전단 게이트라인의 상부에 오버랩되도록 스토리지 전극(104d)을 형성한다. 이때 스토리지 전극(104d)은 차광전극 역할을 하도록 게이트라인(101)의 일측에서 더 연장되게 넓게 형성한다. 좀 더 정확하게는, 차후에 형성될 화소전극 의 끝단을 덮을 수 있도록 형성한다. In addition, the drain electrode 104b is formed, and at the same time, the storage electrode 104d is formed to extend from the drain electrode 104b and overlap the upper portion of the front gate line. In this case, the storage electrode 104d is formed to be wider to extend from one side of the gate line 101 to serve as a light blocking electrode. More precisely, it is formed so as to cover the end of the pixel electrode to be formed later.

상기에서와 같이 본 발명의 스토리지 커패시터는 스토리지 온 게이트(Storage On Gate) 구조로써, 스토리지 커패시터를 형성하기 위해 화소영역내에 별도의 영역이 필요하지 않다. As described above, the storage capacitor of the present invention has a storage on gate structure, and a separate area is not required in the pixel area to form the storage capacitor.

그리고 차후에 공통배선 끝단에서의 전계 왜곡을 방지하기 위해서 상기 드레인전극(104b)에서 연장되도록 화소영역에 차광전극(104c)을 더 형성한다. A light shielding electrode 104c is further formed in the pixel region so as to extend from the drain electrode 104b to prevent electric field distortion at the end of the common wiring.

상기 공정에서와 같이 게이트라인(101)과 데이터라인(104)이 교차되는 부분에 박막 트랜지스터를 형성한다. As in the above process, a thin film transistor is formed at a portion where the gate line 101 and the data line 104 cross each other.

이어서 도 22b에 도시한 바와 같이, 데이터라인(104)이 형성된 하부기판(100)의 각 화소영역에 R,G,B의 칼라필터층(110)을 형성한다. Subsequently, as illustrated in FIG. 22B, color filter layers 110 of R, G, and B are formed in each pixel region of the lower substrate 100 on which the data lines 104 are formed.

이후에 상기 드레인전극(104b)에서 연장된 차광전극(104c)의 일영역이 드러나도록 상기 칼라필터층(110)을 선택적으로 식각하여 콘택홀(106)을 형성한다. Thereafter, the color filter layer 110 is selectively etched to expose a region of the light blocking electrode 104c extending from the drain electrode 104b to form a contact hole 106.

다음에 상기 R,G,B의 칼라필터층(110)을 포함한 하부기판(100)의 전면에 평탄화막(105)을 형성한다. Next, a planarization film 105 is formed on the entire surface of the lower substrate 100 including the color filter layers 110 of R, G, and B.

이후에 상기 콘택홀(106) 상부의 평탄화막(105)을 식각하여 상기 드레인전극(104b)에서 연장된 차광전극(104c)의 일영역이 드러나도록 동일위치에 콘택홀(106)을 형성 한다. Subsequently, the planarization layer 105 on the contact hole 106 is etched to form the contact hole 106 at the same position so that one region of the light blocking electrode 104c extending from the drain electrode 104b is exposed.

상기 평탄화막(105)은 포토 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene)중에서 적어도 하나를 사용하여 형성할 수 있다. The planarization layer 105 may be formed using at least one of photoacryl, polyimide, and benzocyclobutene (BCB).

이어서 도 22c에 도시한 바와 같이, 상기 평탄화막(105) 상부에 투명 도전막 을 증착한 후에 포토 및 식각 공정을 통해 상기 투명 도전막을 선택적으로 제거하여, 공통배선(107a)과 공통전극(107b) 및 화소전극(107c)을 형성한다. Subsequently, as illustrated in FIG. 22C, after the transparent conductive film is deposited on the planarization film 105, the transparent conductive film is selectively removed through a photolithography and etching process to form the common wiring 107a and the common electrode 107b. And the pixel electrode 107c.

이때 공통배선(107a)은 게이트라인(101) 및 박막 트랜지스터 상부에 중첩되도록 형성한다.In this case, the common wiring 107a is formed to overlap the gate line 101 and the thin film transistor.

그리고 상기 공통전극(107b)은 공통배선(107a)과 일체로, 데이터라인(104)의 폭보다 넓은 폭으로 그 상부에 오버랩되도록 형성하며, 공통배선(107a)에서 연장되어 화소영역에 일방향으로 배열되도록 형성한다. 이때 화소영역에 형성하는 공통전극(107b)은 데이터 라인(104)과 평행하게 배열되도록 한다. The common electrode 107b is integrally formed with the common line 107a and formed to overlap the upper portion of the common line 107a with a width wider than that of the data line 104. The common electrode 107b extends from the common line 107a and is arranged in one direction in the pixel area. To form. At this time, the common electrode 107b formed in the pixel region is arranged in parallel with the data line 104.

그리고 상기 화소전극(107c)은 콘택홀(106)을 통해서 상기 드레인전극(104b)과 연결되도록 한다. The pixel electrode 107c is connected to the drain electrode 104b through the contact hole 106.

상기에서 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)을 사용하여 형성할 수 있다. The transparent conductive film may be formed of indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO). Can be formed.

이후에 도면에는 도시되지 않았지만, 공통배선(107a), 공통전극(107b), 화소전극(107c)을 포함한 하부기판(100)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막을 형성한다.Although not shown in the drawings, an alignment layer made of polyimide or photo-alignment material is formed on the entire surface of the lower substrate 100 including the common wiring 107a, the common electrode 107b, and the pixel electrode 107c. .

여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계 물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. Here, the alignment layer made of polyimide is determined by mechanical rubbing, and the photoreactive material made of polyvinylcinnamate based material or polysiloxane based material is oriented by irradiation with light such as ultraviolet rays. This is determined.                     

이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다. At this time, the orientation direction is determined by the irradiation direction of the light or the property of the irradiated light, that is, the polarization direction.

이후에 도면에는 도시되어 있지 않았지만, 상부기판(90)의 전면에는 하부기판(100)과 동일한 물질의 배향막을 형성한다. Although not shown in the drawings, an alignment layer of the same material as the lower substrate 100 is formed on the front surface of the upper substrate 90.

이후에 상부기판(90)과 하부기판(100)을 합착하기 위한 씨일재(미도시)를 하부기판(100) 또는 상부기판(90)에 형성한다. Thereafter, a seal material (not shown) for bonding the upper substrate 90 and the lower substrate 100 to each other is formed on the lower substrate 100 or the upper substrate 90.

이어, 상기 상부기판(90)과 하부기판(100)을 합착한다. Subsequently, the upper substrate 90 and the lower substrate 100 are bonded to each other.

상기에서와 같이 하부기판(100)에 칼라필터층(110)을 형성하기 때문에, 상부기판(90)에는 칼라필터층 및 블랙 매트릭스층을 형성하지 않아도 된다. Since the color filter layer 110 is formed on the lower substrate 100 as described above, the color filter layer and the black matrix layer do not need to be formed on the upper substrate 90.

다음에, 본 발명의 제 2 실시예의 박막 트랜지스터 상부에 차광막을 더 형성한 횡전계 방식의 액정표시장치에 대하여 설명한다. Next, a transverse electric field type liquid crystal display device in which a light shielding film is further formed on the thin film transistor of the second embodiment of the present invention will be described.

도 23은 본 발명의 제 2 실시예의 박막트랜지스터 상부에 차광막을 더 추가한 횡전계 방식의 액정표시장치의 평면도이고, 도 24와 도 25는 도 23의 ⅩⅢ-ⅩⅢ'와 ⅩⅣ-ⅩⅣ' 선상을 자른 구조 단면도이다. FIG. 23 is a plan view of a transverse electric field type liquid crystal display device in which a light shielding film is further added on top of a thin film transistor according to a second embodiment of the present invention, and FIGS. 24 and 25 are taken along line XIII-XIII 'and XIV-XIV' of FIG. It is a cut structure section.

먼저, 도 23과 도 24에 도시한 횡전계 방식의 액정표시장치는, 공통배선(107a)과 공통전극(107b) 및 화소전극(107c)이 형성되기 전에, 상기 박막 트랜지스터의 채널영역에 대응되는 평탄화막(105) 상부에 금속으로 형성된 차광막(108)이 더 형성되어 있다는 것을 제외하고는 본 발명의 제 2 실시예에 따른 구성과 동일하다. First, the transverse electric field type liquid crystal display device shown in FIGS. 23 and 24 corresponds to the channel region of the thin film transistor before the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed. It is the same as the configuration according to the second embodiment of the present invention except that a light shielding film 108 formed of metal is further formed on the planarization film 105.

또한 도 23과 도 25에 도시한 횡전계 방식의 액정표시장치는, 평탄화막(105) 상에 공통배선(107a)과 공통전극(107b) 및 화소전극(107c)이 구성되어 있고, 상기 박막 트랜지스터의 채널영역에 대응되는 공통배선(107a) 상부에 금속으로 형성된 차광막(108)이 더 형성되어 있다는 것을 제외하고는 본 발명의 제 2 실시예에 따른 구성과 동일하다. In the transverse electric field type liquid crystal display device shown in FIGS. 23 and 25, a common wiring 107a, a common electrode 107b, and a pixel electrode 107c are formed on the planarization film 105. Except that a light shielding film 108 formed of metal is further formed on the common wiring 107a corresponding to the channel region of the structure of the second embodiment of the present invention.

상기와 같이 박막 트랜지스터의 채널영역 상부에 불투명금속으로 형성된 차광막(108)이 형성되어 있으므로, 상기와 같이 형성된 하부기판(100)의 박막 트랜지스터에 대응하는 상부기판(90)에는 블랙 매트릭스층이 구성되어 있지 않다. Since the light blocking film 108 formed of an opaque metal is formed on the channel region of the thin film transistor as described above, a black matrix layer is formed on the upper substrate 90 corresponding to the thin film transistor of the lower substrate 100 formed as described above. Not.

상기 차광막(108)은 수지(Resin)가 아닌 금속(Metal)으로 형성되어 있는데, 상기와 같이 차광막(108)이 수지(Resin)로 형성되어 있지 않고 금속으로 형성되어 있는 이유는, 수지(Resin)는 재료가 고가(高價)이고, 고유저항(Resistivity)이 낮아서 전기적 특성이 좋지 않으며, 액정에의 불순물 오염 및 파티클 소오스(Particle Source)가 되는 문제가 있는데, 금속은 수지와 같은 문제를 일으키지 않기 때문이다. The light shielding film 108 is formed of metal rather than resin. The reason why the light shielding film 108 is not formed of resin and is formed of metal is as described above. Since the material is expensive and its resistivity is low, its electrical properties are not good, and there is a problem of impurity contamination and particle source in the liquid crystal, because the metal does not cause the same problem as the resin. to be.

이때 차광막(108)을 구성하는 금속은 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 탄탈륨(Ta) 또는 알루미늄(Al)중 적어도 어느 하나를 사용한다. In this case, at least one of chromium (Cr), molybdenum (Mo), copper (Cu), tantalum (Ta), or aluminum (Al) is used as the metal constituting the light shielding film 108.

또한, 상기 차광막(108)의 표면에는 광의 반사를 줄이기 위해 도 24와 도 25에 도시한 바와 같이 산화막을 더 구비시킬 수 있다. In addition, an oxide film may be further provided on the surface of the light blocking film 108 as shown in FIGS. 24 and 25 to reduce reflection of light.

다음에 상기와 같이 차광막을 더 구비한 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명한다. Next, the manufacturing method of the transverse electric field type liquid crystal display device further provided with the light shielding film as above is demonstrated.

도 26a 내지 도 26c는 도 24에 따른 횡전계 방식의 액정표시장치의 제조방법 을 나타낸 공정단면도이고, 도 27a 내지 도 27c는 도 25에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 26A to 26C are cross-sectional views illustrating a method of manufacturing a transverse electric field liquid crystal display device according to FIG. 24, and FIGS. 27A to 27C are cross-sectional views illustrating a method of manufacturing a transverse electric field type liquid crystal display device according to FIG. 25. to be.

먼저, 도 26a, 도 26b 및 도 27a와 도 27b는 본 발명의 제 2 실시예의 제조방법을 설명한 도 22a 및 도 22b와 동일한 방법으로 진행하는 것으로 이하, 차이점에 대해서만 설명하기로 한다. First, FIGS. 26A, 26B, 27A, and 27B are performed in the same manner as FIGS. 22A and 22B, which describe the manufacturing method of the second embodiment of the present invention. Hereinafter, only differences will be described.

먼저, 도 26c에 도시한 바와 같이, 평탄화막(105)상에 공통배선(107a)과 공통전극(107b) 및 화소전극(107c)을 형성하기 전에, 상기 평탄화막(105)상에 금속층을 증착하고, 포토 및 사진식각을 통해 금속층을 패터닝하여 박막 트랜지스터의 채널영역 상부에 차광막(108)을 형성한다. First, as shown in FIG. 26C, a metal layer is deposited on the planarization film 105 before the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed on the planarization film 105. The metal layer is patterned through photo and photolithography to form the light blocking film 108 on the channel region of the thin film transistor.

이때 차광막(108)은 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 탄탈륨(Ta) 또는 알루미늄(Al)중 적어도 어느 하나를 사용하여 형성할 수 있다. In this case, the light blocking film 108 may be formed using at least one of chromium (Cr), molybdenum (Mo), copper (Cu), tantalum (Ta), or aluminum (Al).

상기에서 차광막(108)은 표면에서의 광의 반사를 줄이기 위해서 표면에 산화막을 더 형성할 수도 있는데, 이때 산화막의 형성공정은 상기 금속층을 패터닝한 후에 열처리 공정을 진행하거나 차후에 공통전극 및 화소전극을 형성하기 위한 투명 도전막을 산소 분위기에서 증착함으로써 형성할 수 있다. The light blocking film 108 may further form an oxide film on the surface in order to reduce the reflection of light on the surface. In this case, the oxide film forming process may be performed by heat treatment after patterning the metal layer, or subsequently forming a common electrode and a pixel electrode. It is possible to form a transparent conductive film for vapor deposition in an oxygen atmosphere.

또한 상기에서 차광막(108)은 도 27c에 도시한 바와 같이, 상기 공통배선(107a)과 공통전극(107b) 및 화소전극(107c)을 형성한 후에, 박막 트랜지스터의 채널영역에 대응되는 부분에 형성하여 진행할 수도 있다. 이때도 차광막(108)의 표면에 광 반사를 줄이기 위해 산화막을 형성할 수 있다. In addition, the light blocking film 108 is formed in a portion corresponding to the channel region of the thin film transistor after the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed as shown in FIG. 27C. You can also proceed. In this case, an oxide film may be formed on the surface of the light blocking film 108 to reduce light reflection.

다음에, 본 발명의 제 2 실시예에서 공통배선, 공통전극 및 화소전극을 불투 명 금속으로 형성하였을 경우의 횡전계 방식의 액정표시장치에 대하여 설명한다. Next, a transverse electric field type liquid crystal display device in the case where the common wiring, the common electrode and the pixel electrode are formed of an opaque metal in the second embodiment of the present invention will be described.

도 28은 본 발명의 제 2 실시예의 공통배선과 공통전극 및 화소전극을 불투명 금속으로 형성하였을 때의 횡전계 방식의 액정표시장치의 평면도이고, 도 29는 도 28의 ⅩⅤ-ⅩⅤ'와 ⅩⅥ-ⅩⅥ' 선상을 자른 상/하판 합착 구조도이다. FIG. 28 is a plan view of a transverse electric field type liquid crystal display device when the common wiring, the common electrode, and the pixel electrode of the second embodiment of the present invention are formed of an opaque metal, and FIG. 29 is a line VV-VV 'and VVI- of FIG. ⅩⅥ 'This is the top / bottom joining structure cut off the ship.

도 28과 도 29에 도시한 바와 같이, 박막 트랜지스터를 포함한 하부기판(100)의 각 화소영역에 칼라필터층(110)이 형성되어 있고, 상기 박막 트랜지스터를 포함한 게이트라인(101) 상부의 평탄화막(105)상에 공통배선(107a)이 형성되어 있고, 상기 공통배선(107a)과 일체로 데이터라인(104)의 상부 및 상기 화소영역의 일영역에 일방향으로 공통전극(107b)이 형성되어 있으며, 상기 콘택홀(106)을 통해 드레인전극(104b)에 콘택되며 상기 공통전극(107b)의 사이에 일정 간격 이격되도록 화소전극(107c)이 형성되어 있다. As shown in FIGS. 28 and 29, a color filter layer 110 is formed in each pixel region of the lower substrate 100 including the thin film transistor, and the planarization film (above the gate line 101 including the thin film transistor) The common wiring 107a is formed on the 105, and the common electrode 107b is formed in one direction on the data line 104 and one region of the pixel region integrally with the common wiring 107a. The pixel electrode 107c is formed to contact the drain electrode 104b through the contact hole 106 and to be spaced apart from the common electrode 107b by a predetermined interval.

또한, 상기와 같이 공통배선(107a)과 공통전극(107b)과 화소전극(107c)을 불투명 금속으로 형성하면, 표면에서 외부광의 반사가 일어날 수 있으므로 금속 표면에서의 반사율을 감소시키기 위해서 공통배선(107a)과 공통전극(107b)과 화소전극(107c)의 표면에 산화막(109)이 더 구비되어 있다. In addition, when the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed of an opaque metal as described above, reflection of external light may occur on the surface, so that the common wiring ( An oxide film 109 is further provided on the surfaces of the 107a, the common electrode 107b, and the pixel electrode 107c.

이때 불투명 금속으로 형성된 상기 공통배선(107a)과 공통전극(107b)과 화소전극(107c)은 블랙 매트릭스 역할을 하는 것이므로, 상부기판(90)에 블랙 매트릭스층을 형성하지 않아도 된다. In this case, since the common wiring 107a, the common electrode 107b, and the pixel electrode 107c formed of an opaque metal serve as a black matrix, the black matrix layer may not be formed on the upper substrate 90.

다음에, 상기 공통배선(107a)과 공통전극(107b)과 화소전극(107c)을 불투명 금속으로 형성할 경우의 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명한 다. Next, a method of manufacturing a transverse electric field type liquid crystal display device in the case where the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed of an opaque metal will be described.

도 30a 내지 도 30c는 도 29에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 30A to 30C are cross-sectional views illustrating a method of manufacturing the transverse electric field type liquid crystal display of FIG. 29.

도 30a 내지 도 30c에 도시한 바와 같이, 상기 공통배선(107a)과 공통전극(107b)과 화소전극(107c)을 불투명 금속으로 형성하고, 상기 공통배선(107a)과 공통전극(107b)과 화소전극(107c)의 표면에 저반사 역할을 하는 산화막(109)을 더 형성하는 것을 제외하고는 도 22a 내지 도 22c에 도시된 방법과 동일하게 진행한다. 30A to 30C, the common wiring 107a, the common electrode 107b, and the pixel electrode 107c are formed of an opaque metal, and the common wiring 107a, the common electrode 107b, and the pixel are formed. The process proceeds in the same manner as shown in Figs. 22A to 22C, except that an oxide film 109 that serves as a low reflection on the surface of the electrode 107c is further formed.

제 3 실시예Third Embodiment

본 발명의 제 3 실시예는 하부기판에 칼라필터층을 형성하고, 칼라필터층상부에 차광막 역할을 하는 수지막이 형성되어 있고, 최상부층에 공통배선과 공통전극 및 화소전극을 형성하는 것에 특징이 있다. A third embodiment of the present invention is characterized in that a color filter layer is formed on a lower substrate, a resin film serving as a light shielding film is formed on the color filter layer, and a common wiring, a common electrode, and a pixel electrode are formed on an uppermost layer.

이하, 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치 및 그의 제조방법에 대하여 설명하기로 한다. Hereinafter, a transverse electric field type liquid crystal display device and a manufacturing method thereof according to a third embodiment of the present invention will be described.

도 31은 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치의 평면도이고, 도 32는 도 31의 ⅩⅦ-ⅩⅦ'와 ⅩⅧ-ⅩⅧ' 선상을 자른 구조 단면도이다.FIG. 31 is a plan view of a transverse electric field type liquid crystal display device according to a third exemplary embodiment of the present invention, and FIG. 32 is a cross-sectional view taken along line XVIII 'and XV-X' of FIG. 31.

그리고 도 33a 내지 도 33c는 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정단면도이다. 33A to 33C are cross-sectional views illustrating a method of manufacturing a transverse electric field type liquid crystal display device according to a third exemplary embodiment of the present invention.

본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치는 도 31과 도 32에 도시한 바와 같이, 하부기판(100)의 각 화소영역에 칼라필터층(110)이 형성되어 있고, 게이트라인(101)과 데이터라인(104) 및 박막 트랜지스터의 채널영역 상부에 수지(Resin)막(111)이 형성되어 있고, 상기 수지막(111)을 포함한 하부기판(100) 상에 평탄화막(105)이 형성되어 있으며, 상기 평탄화막(105) 상부에는 투명 도전막으로 구성된 공통배선(107a)과 공통전극(107b)과 화소전극(107c)이 형성되어 있다. In the transverse electric field type liquid crystal display according to the third exemplary embodiment of the present invention, as shown in FIGS. 31 and 32, a color filter layer 110 is formed in each pixel area of the lower substrate 100, and the gate line A resin film 111 is formed over the data region 104 and the channel region of the thin film transistor, and the planarization film 105 is formed on the lower substrate 100 including the resin film 111. The common wiring 107a, the common electrode 107b, and the pixel electrode 107c formed of a transparent conductive film are formed on the planarization film 105.

상기에서와 같이 본 발명의 제 3 실시예는 평탄화막(105)과 칼라필터층(110)의 사이에 수지막(111)이 더 구성되는 것을 제외하고는 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치와 동일하므로, 기타 다른 설명은 생략하기로 한다. As described above, the third embodiment of the present invention is a transverse electric field according to the second embodiment of the present invention except that the resin film 111 is further formed between the planarization film 105 and the color filter layer 110. Since it is the same as the liquid crystal display device of the type, other description will be omitted.

또한, 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법은 도 35a 내지 도 35c에 도시한 바와 같이, 칼라필터층(110)을 형성한 후에 게이트라인(101)과 데이터라인(104) 및 박막 트랜지스터의 채널영역 상부에 수지(Resin)막(111)을 더 형성하는 것을 제외하고는 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법과 동일하므로, 기타 다른 설명은 생략하기로 한다. In addition, in the method of manufacturing the transverse electric field type liquid crystal display device according to the third exemplary embodiment of the present invention, as shown in FIGS. 35A to 35C, the gate line 101 and the data line are formed after the color filter layer 110 is formed. Since 104 and the resin film 111 are further formed on the channel region of the thin film transistor, they are the same as the manufacturing method of the transverse electric field type liquid crystal display device according to the second embodiment of the present invention. Other descriptions will be omitted.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the above embodiments, but should be defined by the claims.

상기와 같은 본 발명의 횡전계 방식의 액정표시장치 및 그의 제조방법은 다 음과 같은 효과가 있다. As described above, the transverse electric field type liquid crystal display device and the manufacturing method thereof according to the present invention have the following effects.

첫째, 스토리지 커패시터를 구성하기 위해 화소영역에 별도의 공통배선 형성을 위한 영역을 확보하지 않아도 되므로 종래 대비 개구율을 향상시킬 수 있다. First, since an area for forming a common common line may not be secured in the pixel area in order to configure the storage capacitor, the aperture ratio may be improved.

둘째, 하부기판에 칼라필터층이 형성된 COT(Color filter On TFT array) 구조이므로 상판에 블랙 매트릭스층을 형성하지 않아도 되므로 상/하부기판의 합착에 따라 개구율이 감소하는 것을 방지할 수 있다. Second, since the color filter on TFT array (COT) structure in which the color filter layer is formed on the lower substrate does not need to form a black matrix layer on the upper substrate, the aperture ratio may be prevented from being reduced due to the bonding of the upper and lower substrates.

셋째, 공통배선과 공통전극이 게이트라인, 데이터라인 및 채널영역상에 중첩 형성되어 있으므로, 상/하부기판 합착에 의한 미스얼라인 문제가 발생하는 것을 방지할 수 있다. Third, since the common wiring and the common electrode are overlapped on the gate line, the data line, and the channel region, it is possible to prevent the misalignment caused by the upper / lower substrate bonding.

Claims (39)

소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; A first substrate and a second substrate facing each other at a predetermined interval; 상기 제 1 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트라인 및 데이터라인과; Gate lines and data lines formed vertically and horizontally on the first substrate to define pixel regions; 상기 게이트라인 및 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; A thin film transistor formed at an intersection of the gate line and the data line; 상기 박막 트랜지스터의 드레인전극에서 연장되어, 전단의 게이트라인 상부와 중첩되도록 형성된 스토리지 전극과; A storage electrode extending from the drain electrode of the thin film transistor and overlapping the upper gate line; 상기 드레인전극에서 상기 화소영역으로 연장되어 상기 게이트라인에 평행하게 형성된 차광전극과;A light blocking electrode extending from the drain electrode to the pixel region so as to be parallel to the gate line; 상기 데이터라인, 상기 박막 트랜지스터, 상기 스토리지 전극 및 상기 차광전극을 포함한 상기 제 1 기판의 전면에 형성된 평탄화막과; A planarization layer formed on an entire surface of the first substrate including the data line, the thin film transistor, the storage electrode, and the light blocking electrode; 상기 평탄화막 상에, 상기 차광전극의 일영역과 대응되어 형성된 콘택홀과;A contact hole formed on the planarization layer to correspond to a region of the light blocking electrode; 상기 평탄화막 상에, 상기 게이트라인과 중첩되도록 형성된 공통배선과;A common wiring formed on the planarization layer to overlap the gate line; 상기 평탄화막 상에, 상기 데이터라인과 동일한 방향으로 형성되고, 상기 데이터라인과 중첩되는 일부와 상기 화소영역 내에 배치되는 다른 일부를 포함하는 공통전극과; A common electrode formed on the planarization layer in the same direction as the data line and including a portion overlapping the data line and another portion disposed in the pixel area; 상기 평탄화막 상에, 상기 공통전극과 동일한 방향으로, 상기 공통전극 사이에 일정간격으로 이격되어 형성되고, 상기 콘택홀을 통해 상기 차광전극의 일영역에 콘택되는 화소전극을 포함하여 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And a pixel electrode formed on the planarization layer in the same direction as the common electrode, spaced apart from the common electrode at a predetermined interval, and contacting one region of the light blocking electrode through the contact hole. A transverse electric field liquid crystal display device. 제 1 항에 있어서, The method of claim 1, 상기 평탄화막은 포토 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene)중 적어도 어느 하나로 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And the planarization layer is formed of at least one of photoacryl, polyimide, and benzocyclobutene (BCB). 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 공통배선은 상기 게이트라인을 따라 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And the common wiring line is formed along the gate line. 제 1 항에 있어서, The method of claim 1, 상기 공통전극은 상기 공통배선과 일체로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And the common electrode is integrally formed with the common wiring. 제 5 항에 있어서, The method of claim 5, 상기 데이터라인과 중첩되는 상기 공통전극의 일부는 상기 데이터라인보다 넓은 폭으로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And a portion of the common electrode overlapping the data line is wider than the data line. 제 1 항에 있어서, The method of claim 1, 상기 공통배선, 공통전극 및 화소전극은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또 는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)로 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치. The common wiring, the common electrode, and the pixel electrode may include indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), or indium tin zinc (Indium tin zinc). Oxide: ITZO) liquid crystal display device characterized in that the transverse electric field. 삭제delete 삭제delete 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 화소전극의 끝단은 상기 스토리지 전극의 일부와 중첩됨을 특징으로 하는 횡전계 방식의 액정표시장치. And an end portion of the pixel electrode overlaps a portion of the storage electrode. 제 1 항에 있어서, The method of claim 1, 상기 공통전극의 끝단은 상기 차광전극의 일부와 중첩됨을 특징으로 하는 횡전계 방식의 액정표시장치. And an end portion of the common electrode overlaps a portion of the light blocking electrode. 제 1 항에 있어서, The method of claim 1, 상기 박막 트랜지스터는, The thin film transistor, 상기 게이트 라인의 일측에서 돌출 형성된 게이트 전극과, A gate electrode protruding from one side of the gate line; 상기 게이트 전극을 포함한 상기 제 1 기판의 전면에 형성된 게이트 절연막과, A gate insulating film formed on the entire surface of the first substrate including the gate electrode; 상기 게이트 절연막 상에, 상기 게이트 전극에 대응되어 아일랜드 형태로 형성되는 액티브층과, An active layer formed on the gate insulating layer in an island shape corresponding to the gate electrode; 상기 데이터라인으로부터 돌출되어 상기 액티브층의 일측 상부에 오버랩된 소오스 전극과, A source electrode protruding from the data line and overlapping an upper portion of one side of the active layer; 상기 소오스 전극과 일정 간격 이격되어 상기 액티브층의 타측에 오버랩된 드레인 전극으로 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And a drain electrode which is spaced apart from the source electrode at a predetermined interval and overlaps the other side of the active layer. 제 1 항에 있어서, The method of claim 1, 상기 평탄화막 상에, 상기 박막 트랜지스터의 채널영역과 대응되어 형성된 차광막을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치. And a light shielding film formed on the planarization film so as to correspond to the channel region of the thin film transistor. 제 14 항에 있어서, The method of claim 14, 상기 차광막은 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 탄탈륨(Ta) 또는 알루미늄(Al)중 적어도 어느 하나의 금속으로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And wherein the light blocking film is formed of at least one metal of chromium (Cr), molybdenum (Mo), copper (Cu), tantalum (Ta), or aluminum (Al). 제 14 항에 있어서, The method of claim 14, 상기 차광막의 표면에 형성되어, 광의 반사를 줄이기 위한 산화막을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치. And an oxide film formed on a surface of the light shielding film to reduce reflection of light. 제 14 항에 있어서, The method of claim 14, 상기 차광막은, 상기 공통배선의 하부에, 상기 박막 트랜지스터의 채널영역과 대응되어 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And wherein the light blocking film is formed under the common wiring so as to correspond to the channel region of the thin film transistor. 제 14 항에 있어서, The method of claim 14, 상기 차광막은, 상기 공통배선의 상부에, 상기 박막 트랜지스터의 채널영역 과 대응되어 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And wherein the light blocking film is formed on the common wiring so as to correspond to the channel region of the thin film transistor. 제 1 항에 있어서, The method of claim 1, 상기 공통전극과 상기 공통배선과 상기 화소전극은 불투명 금속으로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And the common electrode, the common wiring, and the pixel electrode are made of an opaque metal. 제 19 항에 있어서, The method of claim 19, 상기 불투명 금속으로 형성된 상기 공통전극과 상기 공통배선과 상기 화소전극의 표면에 형성되는 저반사 산화막을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치.And a low reflection oxide film formed on a surface of the common electrode, the common wiring, and the pixel electrode formed of the opaque metal. 소정 간격을 두고 서로 대향되는 제 1 기판 및 제 2 기판과; A first substrate and a second substrate facing each other at a predetermined interval; 상기 제 1 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트라인 및 데이터라인과; Gate lines and data lines formed vertically and horizontally on the first substrate to define pixel regions; 상기 게이트라인 및 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; A thin film transistor formed at an intersection of the gate line and the data line; 상기 박막 트랜지스터의 드레인전극에서 연장되어, 전단의 게이트라인과 중첩되도록 형성된 스토리지 전극과; A storage electrode extending from the drain electrode of the thin film transistor and overlapping the gate line of the front end; 상기 드레인전극에서 상기 화소영역으로 연장되어, 상기 게이트라인과 평행하게 형성된 차광전극과;A light blocking electrode extending from the drain electrode to the pixel region and formed in parallel with the gate line; 상기 데이터라인, 상기 박막트랜지스터, 상기 스토리지 전극 및 상기 차광전극을 포함한 상기 제 1 기판의 전면에, 상기 화소영역 각각에 대응되어 형성된 칼라필터층과; A color filter layer formed on a front surface of the first substrate including the data line, the thin film transistor, the storage electrode, and the light blocking electrode, corresponding to each of the pixel regions; 상기 칼라필터층 상의 전면에 형성된 평탄화막과; A planarization film formed on an entire surface of the color filter layer; 상기 칼라필터층 및 상기 평탄화막에 상기 차광전극의 일영역과 대응되어 형성되는 콘택홀과;A contact hole formed in the color filter layer and the planarization layer to correspond to a region of the light blocking electrode; 상기 평탄화막 상에, 상기 게이트라인과 중첩되도록 형성된 공통배선과;A common wiring formed on the planarization layer to overlap the gate line; 상기 평탄화막 상에, 상기 데이터라인과 동일한 방향으로 형성되고, 상기 데이터라인과 중첩되는 일부와 상기 화소영역 내에 배치되는 다른 일부를 포함하는 공통전극과; A common electrode formed on the planarization layer in the same direction as the data line and including a portion overlapping the data line and another portion disposed in the pixel area; 상기 평탄화막 상에, 상기 공통전극과 동일한 방향으로, 상기 공통전극 사이에 일정간격으로 이격되어 형성되고, 상기 콘택홀을 통해 상기 차광전극의 일영역에 콘택되는 화소전극을 포함하여 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치. And a pixel electrode formed on the planarization layer in the same direction as the common electrode, spaced apart from the common electrode at a predetermined interval, and contacting one region of the light blocking electrode through the contact hole. A transverse electric field liquid crystal display device. 제 21 항에 있어서, The method of claim 21, 상기 평탄화막 상에, 상기 박막 트랜지스터의 채널영역과 대응되어 형성되는 차광막을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치. And a light shielding film formed on the planarization film to correspond to the channel region of the thin film transistor. 제 22 항에 있어서, The method of claim 22, 상기 차광막의 표면에 형성되어 광의 반사를 줄이기 위한 산화막을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치. And an oxide film formed on a surface of the light shielding film to reduce reflection of light. 제 22 항에 있어서, The method of claim 22, 상기 차광막은, 상기 공통배선의 하부에, 상기 박막 트랜지스터의 채널영역과 대응되어 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And wherein the light blocking film is formed under the common wiring so as to correspond to the channel region of the thin film transistor. 제 22 항에 있어서, The method of claim 22, 상기 차광막은, 상기 공통배선의 상부에 상기 박막 트랜지스터의 채널영역과 대응되어 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.And wherein the light blocking film is formed on the common wiring so as to correspond to a channel region of the thin film transistor. 제 21 항에 있어서, The method of claim 21, 상기 공통전극과 상기 공통배선과 상기 화소전극은 불투명 금속으로 형성되고, The common electrode, the common wiring and the pixel electrode are formed of an opaque metal, 상기 불투명 금속으로 형성된 상기 공통전극과 상기 공통배선과 상기 화소전극의 표면에 형성되는 저반사 산화막을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치.And a low reflection oxide film formed on a surface of the common electrode, the common wiring, and the pixel electrode formed of the opaque metal. 제 21 항에 있어서, The method of claim 21, 상기 칼라필터층 상에, 상기 게이트라인, 상기 데이터라인 및 상기 박막 트랜지스터 각각에 대응되어 형성된 수지막을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치.And a resin film formed on the color filter layer corresponding to each of the gate line, the data line, and the thin film transistor. 기판 상에, 일측에 게이트전극을 구비한 게이트라인을 형성하는 단계; Forming a gate line having a gate electrode on one side of the substrate; 상기 게이트전극 및 상기 게이트라인을 포함한 상기 기판의 전면에 게이트절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the substrate including the gate electrode and the gate line; 상기 게이트절연막 상에, 상기 게이트전극에 대응되고 아일랜드 형태를 갖는 액티브층을 형성하는 단계; Forming an active layer on the gate insulating layer, the active layer having an island shape corresponding to the gate electrode; 상기 게이트절연막 상에, 화소영역을 정의하도록 상기 게이트라인과 교차 배치되는 데이터라인과, 상기 데이터라인에서 연장되어 상기 액티브층의 일측에 오버랩되는 소오스 전극과, 상기 액티브층의 타측에 오버랩되는 드레인전극과, 상기 드레인전극에서 연장되어 전단의 게이트라인과 오버랩되는 스토리지 전극과, 상기 드레인전극에서 상기 화소영역으로 연장되어 상기 게이트라인에 평행하는 차광전극을 형성하는 단계; A data line intersecting the gate line so as to define a pixel region on the gate insulating layer, a source electrode extending from the data line and overlapping one side of the active layer, and a drain electrode overlapping the other side of the active layer; Forming a storage electrode extending from the drain electrode and overlapping a gate line of a front end, and a light blocking electrode extending from the drain electrode to the pixel region and parallel to the gate line; 상기 소오스 전극과 상기 드레인 전극을 포함하는 박막 트랜지스터, 상기 데이터라인, 상기 스토리지 전극 및 상기 차광전극을 포함한 상기 기판의 전면에 평탄화막을 형성하는 단계; Forming a planarization layer on an entire surface of the substrate including the thin film transistor including the source electrode and the drain electrode, the data line, the storage electrode, and the light blocking electrode; 상기 평탄화막 상에, 상기 차광전극의 일영역에 대응되는 콘택홀을 형성하는 단계; 및Forming a contact hole on the planarization layer corresponding to one region of the light blocking electrode; And 상기 평탄화막 상에, 상기 게이트라인과 중첩되는 공통배선과, 상기 데이터라인과 동일한 방향으로 배치되고 상기 데이터라인과 중첩되는 일부와 상기 화소영역에 대응되는 다른 일부를 포함하는 공통전극과, 상기 공통전극과 동일한 방향으로 배치되고 상기 화소영역에 대응되며 상기 공통전극 사이에 일정간격으로 이격되고 상기 콘택홀을 통해 상기 차광전극과 콘택되는 화소전극을 형성하는 단계를 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. A common electrode on the planarization layer, the common wire overlapping the gate line, a common electrode disposed in the same direction as the data line and overlapping the data line, and another part corresponding to the pixel area; And forming a pixel electrode disposed in the same direction as the electrode, corresponding to the pixel region, spaced apart from the common electrode at a predetermined interval, and contacting the light blocking electrode through the contact hole. Method of manufacturing a liquid crystal display device. 제 28 항에 있어서, 29. The method of claim 28, 상기 공통배선과, 공통전극과, 화소전극을 형성하는 단계에서,In the forming of the common wiring, the common electrode and the pixel electrode, 상기 공통배선과 공통전극과 화소전극을 투명 도전막 또는 불투명 금속으로 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And forming the common wiring, the common electrode, and the pixel electrode from a transparent conductive film or an opaque metal. 제 29 항에 있어서, 30. The method of claim 29, 상기 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)을 사용함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The transparent conductive film may use indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO) or indium tin zinc oxide (ITZO). A method of manufacturing a transverse electric field type liquid crystal display device. 제 29 항에 있어서, 30. The method of claim 29, 상기 공통배선과, 공통전극과, 화소전극을 형성하는 단계에서, 상기 공통배선과 공통전극과 화소전극을 불투명 금속으로 형성하고,In the forming of the common wiring, the common electrode and the pixel electrode, the common wiring, the common electrode and the pixel electrode are formed of an opaque metal, 상기 공통배선과, 공통전극과, 화소전극의 표면에 저반사 산화막을 형성하는 단계를 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And forming a low reflection oxide film on the common wiring, the common electrode, and the surface of the pixel electrode. 삭제delete 제 28 항에 있어서, 29. The method of claim 28, 상기 공통배선과, 공통전극과, 화소전극을 형성하는 단계에서, 상기 공통전극과 상기 공통배선을 일체로 형성하고, In the forming of the common wiring, the common electrode and the pixel electrode, the common electrode and the common wiring are integrally formed, 상기 데이터라인과 중첩되는 상기 공통전극의 일부를 상기 데이터라인보다 넓은 폭으로 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And a portion of the common electrode overlapping the data line is formed to have a width wider than that of the data line. 제 28 항에 있어서, 29. The method of claim 28, 상기 평탄화막 상에, 상기 박막 트랜지스터의 채널영역과 대응하여 차광막을 형성하는 단계를 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And forming a light shielding film on the planarization film corresponding to the channel region of the thin film transistor. 제 34 항에 있어서, The method of claim 34, wherein 상기 차광막의 표면에 광의 반사를 줄이기 위한 산화막을 형성하는 단계를 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. And forming an oxide film to reduce reflection of light on the surface of the light shielding film. 제 35 항에 있어서, 36. The method of claim 35, 상기 차광막을 형성하는 단계에서,In the forming of the light shielding film, 상기 차광막을 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 탄탈륨(Ta) 또는 알루미늄(Al)중 적어도 어느 하나로 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법. The light shielding film is formed of at least one of chromium (Cr), molybdenum (Mo), copper (Cu), tantalum (Ta) or aluminum (Al). 제 34 항에 있어서, The method of claim 34, wherein 상기 차광막을 형성하는 단계 후에, 상기 공통배선과, 공통전극과, 화소전극을 형성하는 단계가 수행되어, After the forming of the light blocking film, the forming of the common wiring, the common electrode, and the pixel electrode is performed. 상기 차광막을 상기 박막 트랜지스터의 채널영역에 대응하는 상기 공통배선의 하부에 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.And the light shielding film is formed under the common wiring corresponding to the channel region of the thin film transistor. 제 34 항에 있어서, The method of claim 34, wherein 상기 공통배선과, 공통전극과, 화소전극을 형성하는 단계 후에, 상기 차광막을 형성하는 단계가 수행되어, After the forming of the common wiring, the common electrode, and the pixel electrode, the forming of the light blocking film is performed. 상기 차광막을 상기 박막 트랜지스터의 채널영역에 대응하는 상기 공통배선의 상부에 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.The light shielding film is formed on the common wiring corresponding to the channel region of the thin film transistor. 제 34 항에 있어서, The method of claim 34, wherein 상기 차광막을 형성하는 단계 전에, Before forming the light shielding film, 상기 게이트라인과 상기 데이터라인 및 상기 박막 트랜지스터를 포함한 상기 기판의 전면에 칼라필터층을 형성하는 단계 및 Forming a color filter layer on an entire surface of the substrate including the gate line, the data line, and the thin film transistor; 상기 칼라필터층 상에 수지막을 형성하는 단계를 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.A method of manufacturing a transverse electric field type liquid crystal display device further comprising the step of forming a resin film on the color filter layer.
KR1020030042961A 2003-06-28 2003-06-28 Liquid crystal display device of in-plane switching and method for fabricating the same KR100983578B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042961A KR100983578B1 (en) 2003-06-28 2003-06-28 Liquid crystal display device of in-plane switching and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042961A KR100983578B1 (en) 2003-06-28 2003-06-28 Liquid crystal display device of in-plane switching and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20050001951A KR20050001951A (en) 2005-01-07
KR100983578B1 true KR100983578B1 (en) 2010-09-27

Family

ID=37217527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042961A KR100983578B1 (en) 2003-06-28 2003-06-28 Liquid crystal display device of in-plane switching and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100983578B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365811B1 (en) * 2006-12-28 2014-02-20 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display, and method for manufacturing the same
KR101350669B1 (en) * 2007-01-31 2014-01-10 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same
KR101341783B1 (en) * 2007-02-05 2013-12-13 엘지디스플레이 주식회사 Liquid Crystal Display Device And Method For Fabricating The Same
KR101881277B1 (en) * 2011-05-18 2018-07-24 엘지디스플레이 주식회사 Liquid Crystal Display Device And Method Of Manufacturing The Same
KR102100263B1 (en) * 2013-12-16 2020-04-13 엘지디스플레이 주식회사 Array substrate for In-Plane switching mode liquid crystal display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020048854A (en) * 2000-12-18 2002-06-24 가나이 쓰토무 Liquid crystal display device
KR20020063498A (en) * 2001-01-29 2002-08-03 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
KR20020069168A (en) * 2001-02-23 2002-08-29 닛뽄덴끼 가부시끼가이샤 In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020048854A (en) * 2000-12-18 2002-06-24 가나이 쓰토무 Liquid crystal display device
KR20020063498A (en) * 2001-01-29 2002-08-03 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
KR20020069168A (en) * 2001-02-23 2002-08-29 닛뽄덴끼 가부시끼가이샤 In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same

Also Published As

Publication number Publication date
KR20050001951A (en) 2005-01-07

Similar Documents

Publication Publication Date Title
KR100741890B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100710166B1 (en) Liquid crystal display device and method for fabricating the same
US7379145B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US6970223B2 (en) In-plane switching mode LCD device and method for fabricating the same
KR100731045B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100760940B1 (en) Liquid crystal display device and method for fabricating the same
US20080278435A1 (en) Display device and method of manufacturing the same
KR100983578B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR101085150B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100943469B1 (en) Liquid crystal display device and method for fabricating the same
KR100949495B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR101318247B1 (en) Liquid crystal display device and method for manufacturing of the same
KR20050069105A (en) Liquid crystal display device and method for fabricating the same
KR100760946B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100995630B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR101232166B1 (en) Liquid Crystal Display Device and method for fabricating the same
KR101002337B1 (en) Liquid Crystal Display Device and method for fabricating the same
KR100840680B1 (en) Inplane switching mode liquid crystal display device and method for fabricating the same
KR20090056641A (en) In-plane switching liquid crystal display and method for fabricating the same
KR20070092896A (en) Liquid crystal display device
KR101002333B1 (en) Method for fabricating the in-plane switching mode liquid crystal display device
KR20050068209A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20050017438A (en) Liquid crystal display device and method for fabricating the same
KR20060129878A (en) Liquid crystal display panel of horizontal electronic fileld applying type and method of fabricating the same
KR20070068805A (en) Liquid crystal display device of horizontal electronic field applying type and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 9