KR100980019B1

KR100980019B1 - Thin film transistor array panel and manufacturing method thereof

Info

Publication number: KR100980019B1
Application number: KR1020030055420A
Authority: KR
Inventors: 김성만; 송영구; 공향식; 김경욱
Original assignee: 삼성전자주식회사
Priority date: 2003-08-11
Filing date: 2003-08-11
Publication date: 2010-09-03
Also published as: KR20050017901A

Abstract

절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 데이터선 및 드레인 전극 위에 형성되어 있으며, 드레인 전극의 일부를 노출시키는 제1 접촉 구멍을 가지는 보호막, 보호막 위에 형성되어 있으며 제2 접촉 구멍을 가지는 유기막, 유기막 위에 형성되어 있으며 제1 접촉 구멍 및 제2 접촉 구멍을 통해 드레인 전극과 접촉하는 화소 전극을 포함하며, 제2 접촉 구멍의 측벽은 절연 기판 면에 대하여 소정의 경사각을 가지며, 제2 접촉 구멍은 외부 반경 및 내부 반경을 가질 때, 제2 접촉 구멍의 여러 방향 중 일부 방향의 내부 반경은 제2 접촉 구멍의 일부 방향과 대응하는 제1 접촉 구멍의 일부 방향의 반경보다 작은 박막 트랜지스터 표시판. An insulating substrate, a gate line formed on the insulating substrate, a gate insulating film formed on the gate line, a semiconductor layer formed on the gate insulating film, a data line and a drain electrode formed on the semiconductor layer, and formed on the data line and the drain electrode A protective film having a first contact hole exposing a portion of the drain electrode, an organic film formed on the protective film, an organic film having a second contact hole, formed on the organic film, and having a drain electrode through the first contact hole and the second contact hole And a pixel electrode in contact with the substrate, wherein the sidewall of the second contact hole has a predetermined inclination angle with respect to the insulating substrate surface, and when the second contact hole has an outer radius and an inner radius, a part of several directions of the second contact hole. The inner radius of the direction is a radial beam in the partial direction of the first contact hole corresponding to the partial direction of the second contact hole. Multi small thin film transistor display panel.

컨택홀, 유기막, 슬릿Contact hole, organic film, slit

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}Thin film transistor array panel and manufacturing method therefor {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 1 is a layout view of a thin film transistor array panel for a liquid crystal display according to a first exemplary embodiment of the present invention.

도 2a 및 도 2b는 도 1의 박막 트랜지스터 표시판을 각각 IIa-IIa'선 및 IIb-IIb'선을 따라 잘라 도시한 단면도이고,2A and 2B are cross-sectional views of the thin film transistor array panel of FIG. 1 taken along lines IIa-IIa 'and IIb-IIb', respectively.

도 3은 접촉 구멍 패턴의 주변부에 복수개의 슬릿 패턴이 좌측, 우측, 상측 및 하측 모두에 형성되어 있는 광마스크를 도시한 도면이고, 3 is a view showing an optical mask in which a plurality of slit patterns are formed on the left side, the right side, the upper side, and the lower side in the periphery of the contact hole pattern;

도 4는 도 3의 광마스크를 이용하여 유기막 및 보호막에 접촉 구멍을 형성한 상태를 도 3의 IV-IV'선을 따라 잘라 도시한 단면도이고, 4 is a cross-sectional view illustrating a state in which contact holes are formed in an organic layer and a passivation layer using the photomask of FIG. 3 along the line IV-IV ′ of FIG. 3.

도 5는 접촉 구멍 패턴의 주변부에 복수개의 슬릿 패턴이 좌측, 우측 및 하측에만 형성되어 있는 광마스크를 도시한 도면이고, FIG. 5 is a view illustrating an optical mask in which a plurality of slit patterns are formed only on the left side, the right side, and the bottom side of the contact hole pattern;

도 6은 도 5에 도시된 광마스크의 복수개의 슬릿 패턴 중 바깥쪽의 슬릿 패턴의 양단의 길이를 안쪽의 슬릿 패턴의 양단의 길이보다 짧게 형성한 광마스크를 도시한 도면이고, FIG. 6 is a view illustrating an optical mask in which lengths of both ends of an outer slit pattern of the plurality of slit patterns of the photomask shown in FIG. 5 are shorter than lengths of both ends of an inner slit pattern.

도 7, 도 9, 도 11, 도 13은 도 1 내지 도 2b에 도시한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고, 7, 9, 11, and 13 are layout views at an intermediate stage in the method of manufacturing the thin film transistor array panel according to the exemplary embodiment illustrated in FIGS. 1 to 2B.

도 8a 및 8b는 각각 도 7의 VIIIa-VIIIa'선 및 VIIIb-VIIIb'선을 따라 자른 단면도이고, 8A and 8B are cross-sectional views taken along lines VIIIa-VIIIa 'and VIIIb-VIIIb' of FIG. 7, respectively.

도 10a 및 도 10b는 도 8a 및 8b의 다음 단계에서의 단면도이고, 10A and 10B are cross-sectional views at the next stage of FIGS. 8A and 8B,

도 12a 및 도 12b는 도 10a 및 도 10b의 다음 단계에서의 단면도이고, 12A and 12B are cross-sectional views at the next stage of FIGS. 10A and 10B,

도 14a 및 도 14b는 도 12a 및 도 12b의 다음 단계에서의 단면도이고, 14A and 14B are cross-sectional views at the next step of FIGS. 12A and 12B,

도 15는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 15 is a layout view of a thin film transistor array panel according to another exemplary embodiment of the present invention.

도 16은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 16 is a layout view of a thin film transistor array panel for a liquid crystal display according to a second exemplary embodiment of the present invention.

도 17a 및 도 17b는 도 16의 박막 트랜지스터 표시판을 각각 XVIIa-XVIIa'선 및 XVIIb-XVIIb'선을 따라 잘라 도시한 단면도이고, 17A and 17B are cross-sectional views of the thin film transistor array panel of FIG. 16 taken along lines XVIIa-XVIIa 'and XVIIb-XVIIb', respectively;

도 18은 접촉 구멍 패턴의 주변부에 복수개의 슬릿 패턴이 좌측 및 우측에만 형성되어 있는 광마스크를 도시한 도면이고, 18 is a view showing an optical mask in which a plurality of slit patterns are formed only on the left side and the right side at the periphery of the contact hole pattern;

도 19는 접촉 구멍 패턴의 주변부에 복수개의 슬릿 패턴이 좌측 및 우측에만 형성되어 있는 광마스크를 도시하고, 유지 전극선의 확장부 및 드레인 전극의 일부의 크기를 줄인 박막 트랜지스터 표시판의 일부를 도시한 도면이고, FIG. 19 is a view showing a portion of a thin film transistor array panel in which a plurality of slit patterns are formed only on the left and right sides of the contact hole pattern, and the size of the extended portion of the sustain electrode line and a portion of the drain electrode is reduced; ego,

도 20은 접촉 구멍 패턴의 주변부에 복수개의 슬릿 패턴이 우측 방향과 하측 방향에 서로 인접하여 형성되어 있는 광마스크를 도시한 도면이고, 20 is a view showing an optical mask in which a plurality of slit patterns are formed adjacent to each other in a right direction and a downward direction at a periphery of a contact hole pattern;

도 21은 도 19에 도시된 광마스크의 복수개의 슬릿 패턴 중 바깥쪽의 슬릿 패턴의 양단의 길이를 안쪽의 슬릿 패턴의 양단의 길이보다 짧게 형성한 광마스크 를 도시한 도면이고, FIG. 21 is a view illustrating an optical mask in which lengths of both ends of an outer slit pattern of the plurality of slit patterns of the photomask shown in FIG. 19 are shorter than lengths of both ends of an inner slit pattern.

도 22는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, FIG. 22 is a layout view of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment of the present invention.

도 23a 및 도 23b는 도 22의 박막 트랜지스터 표시판을 각각 XXIIIa-XXIIIa'선 및 XXIIIb-XXIIIb'선을 따라 잘라 도시한 단면도이고, 23A and 23B are cross-sectional views of the thin film transistor array panel of FIG. 22 taken along lines XXIIIa-XXIIIa 'and XXIIIb-XXIIIb', respectively.

도 24는 접촉 구멍 패턴의 주변부에 복수개의 슬릿 패턴이 좌측에만 형성되어 있는 광마스크를 도시한 도면이고,FIG. 24 is a view showing an optical mask in which a plurality of slit patterns are formed only on the left side in the periphery of the contact hole pattern;

도 25는 도 24에 도시된 광마스크의 복수개의 슬릿 패턴 중 바깥쪽의 슬릿 패턴의 양단의 길이를 안쪽의 슬릿 패턴의 양단의 길이보다 짧게 형성한 광마스크를 도시한 도면이고, FIG. 25 is a view illustrating an optical mask in which lengths of both ends of an outer slit pattern of the plurality of slit patterns of the photomask shown in FIG. 24 are shorter than lengths of both ends of an inner slit pattern.

도 26은 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이고,26 is a layout view of a liquid crystal display according to a fourth exemplary embodiment of the present invention.

도 27a 및 도 27b는 각각 도 26의 XXVIIa-XXVIIa'선 및 XXVIIb-XXVIIb'선에 대한 단면도이고, 27A and 27B are cross-sectional views taken along lines XXVIIa-XXVIIa 'and XXVIIb-XXVIIb', respectively, of FIG. 26.

도 28은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이고, 28 is a layout view of a liquid crystal display according to a fifth exemplary embodiment of the present invention.

도 29a 및 도 29b는 각각 도 28의 XXIXa-XXIXa'선 및 XXIXb-XXIXb'선에 대한 단면도이고, 29A and 29B are cross sectional views taken along lines XXIXa-XXIXa 'and XXIXb-XXIXb' of FIG. 28, respectively;

도 30은 본 발명의 제6 실시예에 따른 액정 표시 장치의 배치도이고, 30 is a layout view of a liquid crystal display according to a sixth exemplary embodiment of the present invention.

도 31a 및 도 31b는 각각 도 30의 XXXIa-XXXIa'선 및 XXXIb-XXXIb'선에 대한 단면도이다.31A and 31B are sectional views taken along lines XXXIa-XXXIa 'and XXXIb-XXXIb', respectively, of FIG.

<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

110 : 기판 121, 129 : 게이트선110: substrate 121, 129: gate line

124 : 게이트 전극 140 ; 게이트 절연막124: gate electrode 140; Gate insulating film

151, 154 : 반도체 161, 163, 165 : 저항성 접촉 부재151, 154: semiconductors 161, 163, 165: ohmic contact members

171, 179 : 데이터선 173 : 소스 전극171, 179: data line 173: source electrode

175 : 드레인 전극 180p : 보호막 175: drain electrode 180p: protective film

180q : 유기막 181, 182, 186, 187 : 접촉 구멍 180q: organic film 181, 182, 186, 187: contact hole

190 : 화소 전극 81, 82 : 접촉 보조 부재190: pixel electrode 81, 82: contact auxiliary member

본 발명은 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 액정 표시 장치에 관한 것이다.The present invention relates to a thin film transistor array panel, a method of manufacturing the same, and a liquid crystal display including the same.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which a field generating electrode is formed and a liquid crystal layer interposed therebetween. It is a display device which controls the transmittance | permeability of the light which passes through a liquid crystal layer by rearranging.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상 의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.Among the liquid crystal display devices, a field generating electrode is provided in each of two display panels. Among them, a liquid crystal display device having a structure in which a plurality of pixel electrodes are arranged in a matrix form on one display panel and one common electrode covering the entire display panel on the other display panel is mainstream. The display of an image in this liquid crystal display device is performed by applying a separate voltage to each pixel electrode. To this end, a thin film transistor, which is a three-terminal element for switching a voltage applied to a pixel electrode, is connected to each pixel electrode, and a gate line for transmitting a signal for controlling the thin film transistor and a data line for transmitting a voltage to be applied to the pixel electrode are provided. Install on the display panel.

이러한 액정 표시 장치용 표시판은 여러 개의 도전층과 절연층이 적층된 층상 구조를 가진다. 게이트선, 데이터선 및 화소 전극은 서로 다른 도전층(이하 각각 게이트 도전체, 데이터 도전체 및 화소 도전체라 함)으로 만들어지고 절연층으로 분리되어 있는데, 아래에서부터 차례로 배치되는 것이 일반적이다. Such a liquid crystal display panel has a layered structure in which a plurality of conductive layers and an insulating layer are stacked. The gate line, the data line, and the pixel electrode are made of different conductive layers (hereinafter referred to as gate conductors, data conductors, and pixel conductors, respectively) and separated into insulating layers, which are generally arranged in order from the bottom.

이러한 액정 표시 장치의 휘도를 향상하기 위해서는 높은 개구율을 확보하는 것이 중요한 과제이다. 이를 위해 화소 전극을 게이트선 및 데이터선과 일부 중첩하도록 형성하여 개구율을 높일 수 있다. 이는 보호막 위에 저유전율 물질을 형성함으로써 데이터선과 화소 전극 사이의 신호 간섭을 감소시킬 수 있기 때문에 가능하다.In order to improve the brightness of such a liquid crystal display device, securing a high aperture ratio is an important problem. To this end, the pixel electrode may be formed to partially overlap the gate line and the data line, thereby increasing the aperture ratio. This is possible because the signal interference between the data line and the pixel electrode can be reduced by forming a low dielectric constant material on the protective film.

상기한 바와 같이, 개구율을 향상시키기 위해 질화막(SiNx)으로 형성되는 보호막 위에 저유전율 물질인 유기막(Acrylate 계열)을 형성하면, 보호막 및 유기막에 접촉 구멍을 동시에 형성하는 경우에는 언더컷(Undercut)이 발생할 수 있다. As described above, when an organic film (Acrylate series), which is a low dielectric constant material, is formed on a protective film formed of a nitride film (SiNx) to improve the opening ratio, an undercut is formed when the contact holes are simultaneously formed in the protective film and the organic film. This can happen.

본 발명의 기술적 과제는 유기막에 형성되는 접촉 구멍에 의한 빛샘 불량을 개선할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다. An object of the present invention is to provide a thin film transistor array panel and a method of manufacturing the same that can improve light leakage defects caused by contact holes formed in an organic layer.

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극의 일부를 노출시키는 제1 접촉 구멍을 가지는 보호막, 상기 보호막 위에 형성되어 있으며 제2 접촉 구멍을 가지는 유기막, 상기 유기막 위에 형성되어 있으며 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극을 포함하며, 상기 제2 접촉 구멍의 측벽은 상기 절연 기판 면에 대하여 소정의 경사각을 가지며, 상기 제2 접촉 구멍은 외부 반경 및 내부 반경을 가질 때, 상기 제2 접촉 구멍의 내부 반경과 상기 제1 접촉 구멍의 내부 반경은 다를 수 있다. The thin film transistor array panel according to the present invention includes an insulating substrate, a gate line formed on the insulating substrate, a gate insulating film formed on the gate line, a semiconductor layer formed on the gate insulating film, and a data line formed on the semiconductor layer. And a protective film formed on the drain electrode, the data line and the drain electrode, the protective film having a first contact hole exposing a portion of the drain electrode, the organic film formed on the protective film and having a second contact hole, and the organic film. And a pixel electrode formed thereon and contacting the drain electrode through the first contact hole and the second contact hole, wherein the sidewall of the second contact hole has a predetermined inclination angle with respect to the insulating substrate surface. When the second contact hole has an outer radius and an inner radius, the second contact hole The inner radius of the contact hole and the inner radius of the first contact hole may be different.

또한, 상기 제2 접촉 구멍의 내부 반경은 상기 제1 접촉 구멍의 내부 반경 보다 작을 수 있다.
또한, 상기 반도체층은 상기 데이터선 아래에 형성되어 있으며 상기 데이터선과 실질적으로 동일한 평면 패턴을 가지는 데이터선부와 상기 소스 전극 및 상기 드레인 전극의 아래 및 그 주변에 형성되어 있는 채널부를 포함하는 것이 바람직하다. Also, an inner radius of the second contact hole may be smaller than an inner radius of the first contact hole.
In addition, the semiconductor layer may include a data line portion formed under the data line and having substantially the same planar pattern as the data line, and a channel portion formed under and around the source electrode and the drain electrode. .

삭제delete

또한, 상기 보호막과 상기 유기막 사이에 색필터가 더 형성되어 있는 것이 바람직하다. Moreover, it is preferable that the color filter is further formed between the said protective film and the said organic film.

또한, 상기 색필터는 상기 드레인 전극 위에서 제거되어 있는 것이 바람직하다. In addition, the color filter is preferably removed on the drain electrode.

또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트선, 데이터선 및 박막 트랜지스터를 형성하는 단계, 보호막을 형성하는 단계, 상기 보호막 위에 유기막을 형성하는 단계, 상기 보호막 및 유기막을 각각 관통하여 상기 데이터선의 일부를 드러내는 제1 접촉 구멍 및 제2 접촉 구멍을 형성하는 단계, 상기 유기막 위에 상기 제1 접촉 구멍 및 제2 접촉 구멍을 통하여 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 제2 접촉 구멍의 측벽은 상기 절연 기판 면에 대하여 소정의 경사각을 가지도록 형성하며, 상기 제2 접촉 구멍은 외부 반경 및 내부 반경을 가질 때, 상기 제2 접촉 구멍의 내부 반경은 상기 제1 접촉 구멍의 내부 반경과 다를 수 있다.In addition, the method of manufacturing a thin film transistor array panel according to the present invention may include forming a gate line, a data line, and a thin film transistor on an insulating substrate, forming a passivation layer, forming an organic layer on the passivation layer, and forming the passivation layer and the organic layer, respectively. Forming a first contact hole and a second contact hole through which a portion of the data line is exposed, and forming a pixel electrode on the organic layer to be electrically connected to the thin film transistor through the first contact hole and the second contact hole And a sidewall of the second contact hole is formed to have a predetermined inclination angle with respect to the insulated substrate surface, and when the second contact hole has an outer radius and an inner radius, The inner radius may be different from the inner radius of the first contact hole.

또한, 상기 제1 접촉 구멍 및 제2 접촉 구멍은 접촉 구멍 패턴 및 복수개의 슬릿 패턴을 가지는 광마스크를 이용하여 형성할 수 있다.In addition, the first contact hole and the second contact hole may be formed using an optical mask having a contact hole pattern and a plurality of slit patterns.

삭제delete

또한, 상기 접촉 구멍 패턴의 주위에 형성되어 있는 복수개의 슬릿 패턴 중 바깥쪽에 형성되어 있는 슬릿 패턴의 단부가 안쪽에 형성되어 있는 슬릿 패턴의 단 부보다 짧은 것이 바람직하다. Moreover, it is preferable that the end part of the slit pattern formed in the outer side among the some slit patterns formed around the said contact hole pattern is shorter than the end part of the slit pattern formed in the inside.

또한, 상기 접촉 구멍 패턴의 주위에 형성되어 있는 상기 복수개의 슬릿 패턴 중 바깥쪽에 형성되어 있는 슬릿 패턴의 길이가 안쪽에 형성되어 있는 슬릿 패턴의 길이보다 짧은 것이 바람직하다. Moreover, it is preferable that the length of the slit pattern formed in the outer side among the said plurality of slit patterns formed around the said contact hole pattern is shorter than the length of the slit pattern formed in the inside.

또한, 상기 보호막을 형성한 후에 색필터를 형성하는 단계를 더 포함하고, 상기 색필터는 상기 드레인 전극 위에서 제거되는 것이 바람직하다. The method may further include forming a color filter after the protective film is formed, wherein the color filter is removed on the drain electrode.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Then, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.Hereinafter, a thin film transistor array panel and a method of manufacturing the same according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 1, 도 2a 및 도 2b를 참고로 하여 본 발명의 바람직한 제1 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다. First, a thin film transistor array panel according to a first exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1, 2A, and 2B.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2a 및 도 2b는 도 1의 박막 트랜지스터 표시판을 각각 IIa-IIa'선 및 IIb-IIb'선을 따라 잘라 도시한 단면도이다. 1 is a layout view of a thin film transistor array panel for a liquid crystal display according to a first exemplary embodiment of the present invention, and FIGS. 2A and 2B are along the IIa-IIa 'line and the IIb-IIb' line of the thin film transistor array panel of FIG. 1, respectively. It is sectional drawing cut out.

도 1 내지 도 2b에 도시한 바와 같이, 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.1 to 2B, a plurality of gate lines 121 and a plurality of storage electrode lines 131 are formed on the insulating substrate 110.

게이트선(121)과 유지 전극선(131)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있다. 게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부는 위로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다. 유지 전극선(131)은 공통 전압(common voltage) 따위의 미리 정해진 전압을 인가 받으며, 폭이 아래위로 확장된 확장부(expansion)(137)를 포함한다.The gate line 121 and the storage electrode line 131 mainly extend in the horizontal direction and are separated from each other. The gate line 121 transmits a gate signal, and a portion of each gate line 121 protrudes upward to form a plurality of gate electrodes 124. The storage electrode line 131 receives a predetermined voltage such as a common voltage, and includes an expansion 137 that extends up and down in width.

게이트선(121) 및 유지 전극선(131)은 비저항(resistivity)이 낮은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.The gate line 121 and the storage electrode line 131 include a conductive film formed of a silver-based metal such as silver (Ag) or a silver alloy having a low resistivity, or an aluminum-based metal such as aluminum (Al) or an aluminum alloy. In addition to conductive films, chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum (Mo) and alloys thereof with good physical, chemical and electrical contact properties with other materials, in particular ITO or IZO [see: Molybdenum-Tungsten (MoW) alloy] may have a multilayer film structure including another conductive film. An example of the combination of the lower layer and the upper layer is chromium / aluminum-neodymium (Nd) alloy.

게이트선(121) 및 유지 전극선(131)의 측면은 경사져 있으며, 경사각은 기판(110)의 표면에 대하여 약 30-80° 범위이다.Sides of the gate line 121 and the storage electrode line 131 are inclined, and the inclination angle is in a range of about 30-80 ° with respect to the surface of the substrate 110.

게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.A plurality of linear semiconductors 151 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si) and the like are formed on the gate insulating layer 140. The linear semiconductor 151 extends mainly in the longitudinal direction, from which a plurality of extensions 154 extend toward the gate electrode 124.

반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.A plurality of linear and island ohmic contacts 161 and 165 made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed on the semiconductor 151. have. The linear contact member 161 has a plurality of protrusions 163, and the protrusions 163 and the island contact members 165 are paired and positioned on the protrusions 154 of the semiconductor 151.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.Side surfaces of the semiconductor 151 and the ohmic contacts 161 and 165 are also inclined, and the inclination angle is 30 to 80 degrees.

저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140, respectively.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하 여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(123)에 대하여 서로 반대쪽에 위치한다. 드레인 전극(175)은 유지 전극선(131)의 확장부(137) 쪽으로 연장되어 확장부(137)와 중첩하는 돌출부(177)를 가지고 있다. 게이트 전극(123), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 노출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 노출부(154)에 형성된다.The data line 171 mainly extends in the vertical direction to cross the gate line 121 and transmit a data voltage. A plurality of branches extending from the data line 171 toward the drain electrode 175 forms a source electrode 173. The pair of source electrode 173 and the drain electrode 175 are separated from each other and positioned opposite to the gate electrode 123. The drain electrode 175 extends toward the extension portion 137 of the storage electrode line 131 and has a protrusion 177 overlapping the extension portion 137. The gate electrode 123, the source electrode 173, and the drain electrode 175 form a thin film transistor (TFT) together with the exposed portion 154 of the semiconductor 151, and a channel of the thin film transistor It is formed in the exposed portion 154 between the source electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다. 데이터선(171)과 드레인 전극(175)의 측면 역시 경사져 있으며, 경사각은 수평면에 대하여 약 30-80° 범위이다.The data line 171 and the drain electrode 175 may also include a conductive film made of a silver metal or an aluminum metal. In addition to the conductive film, chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum (Mo) may be used. ) And other conductive films made of alloys thereof. Sides of the data line 171 and the drain electrode 175 are also inclined, and the inclination angle is in the range of about 30-80 ° with respect to the horizontal plane.

데이터선(171) 및 드레인 전극(175)과 노출된 반도체 부분(154)의 위에는 질화규소로 이루어진 보호막(180p)이 형성되어 있다.A passivation layer 180p made of silicon nitride is formed on the data line 171, the drain electrode 175, and the exposed semiconductor portion 154.

보호막(180p) 위에는 유기 절연 물질로 이루어지는 유기막(180q)이 형성되어 있다.An organic layer 180q made of an organic insulating material is formed on the passivation layer 180p.

보호막(180p) 및 유기막(180q)은 데이터선(171)의 일부(179)를 드러내는 접촉 구멍(182) 및 드레인 전극(175)의 일부를 드러내는 접촉 구멍(186, 187)을 가지고 있다. The passivation layer 180p and the organic layer 180q have contact holes 182 exposing a part 179 of the data line 171 and contact holes 186 and 187 exposing a part of the drain electrode 175.

여기서, 제1 접촉 구멍(186)은 보호막(180p)에 형성되어 있으며, 제2 접촉 구멍(187)은 유기막(180q)에 형성되어 있다. 제2 접촉 구멍(187)의 측벽은 절연 기판(110) 면에 대하여 소정의 경사각을 가지도록 형성되어 있다. 즉, 절연 기판(110) 면에 대하여 30도에서 85도 사이의 완만한 경사를 가지도록 형성되어 있다. 그리고, 제2 접촉 구멍(187)의 측벽은 완만한 경사를 가지므로 제2 접촉 구멍(187)은 외부 반경(I) 및 내부 반경(A, C, E, F)을 가진다. Here, the first contact hole 186 is formed in the passivation film 180p, and the second contact hole 187 is formed in the organic film 180q. The sidewall of the second contact hole 187 is formed to have a predetermined inclination angle with respect to the surface of the insulating substrate 110. That is, it is formed to have a gentle inclination between 30 degrees and 85 degrees with respect to the surface of the insulating substrate 110. And, the sidewall of the second contact hole 187 has a gentle slope, so the second contact hole 187 has an outer radius I and an inner radius A, C, E, F.

또, 이 들 접촉 구멍(182, 186, 187)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있다. In addition, these contact holes 182, 186, and 187 may be formed in various shapes having an angle or a circle.

그리고, 제2 접촉 구멍(187)의 어느 한 방향의 반경은 제2 접촉 구멍(187)의 어느 한 방향과 대응하는 제1 접촉 구멍(186)의 어느 한 방향의 반경보다 작도록 형성되어 있다. The radius of one direction of the second contact hole 187 is formed to be smaller than the radius of any one direction of the first contact hole 186 corresponding to one direction of the second contact hole 187.

즉, 도 2a에 도시된 바와 같이, 제2 접촉 구멍(187)의 상측 방향의 내부 반경(A)은 대응하는 제1 접촉 구멍(186)의 상측 방향의 반경(B)보다 작다. 그리고, 제2 접촉 구멍(187)의 하측 방향의 내부 반경(C)은 대응하는 제1 접촉 구멍(186)의 하측 방향의 반경(D)보다 크다.That is, as shown in FIG. 2A, the inner radius A of the upper direction of the second contact hole 187 is smaller than the radius B of the upper direction of the corresponding first contact hole 186. The inner radius C of the lower direction of the second contact hole 187 is larger than the radius D of the lower direction of the corresponding first contact hole 186.

그리고, 도 2b에 도시된 바와 같이, 제2 접촉 구멍(187)의 좌측 방향의 내부 반경(E) 및 우측 방향의 내부 반경(F)은 대응하는 제1 접촉 구멍(186)의 좌측 방향의 반경(G) 및 우측 방향의 반경(H)보다 크다. 2B, the inner radius E of the left side of the second contact hole 187 and the inner radius F of the right side of the second contact hole 187 correspond to the radius of the left side of the corresponding first contact hole 186. It is larger than (G) and the radius H of the right direction.

이 경우 보호막(180p) 및 유기막(180q)에 형성되어 있는 접촉 구멍(186, 187)의 하측, 좌측 및 우측 방향에는 언더컷이 발생하지 않고 완만한 경사를 가지 므로 화소 전극(190)과 드레인 전극(175)간의 연결 상태는 우수하나, 보호막(180p) 및 유기막(180q)에 형성되어 있는 접촉 구멍(186, 187)의 상측 방향에는 언더컷이 발생하므로 화소 전극(190)과 드레인 전극(175)간의 연결에 문제가 발생할 수 있다. 그러나, 보호막(180p) 및 유기막(180q)에 형성되어 있는 접촉 구멍(186, 187)의 4방향 모두에서 완만한 경사를 가진다면 접촉 구멍(186, 187)의 크기가 커지므로 빛샘이 발생할 수 있으므로, 본 발명의 제1 실시예와 같이, 접촉 구멍(186, 187)의 3방향에만 완만한 경사를 가지도록 접촉 구멍(186, 187)을 형성하면 접촉 구멍(186, 187)의 크기를 줄일 수 있고 따라서 빛샘 불량을 제거할 수 있다. 또한 접촉 구멍(186, 187)의 나머지 한 방향에서는 언더컷이 발생할 수 있으나 3방향에서 완만한 경사를 가지므로 화소 전극(190)과 드레인 전극(175)간의 전기적 연결에는 문제가 발생하지 않는다.In this case, undercuts do not occur in the lower, left, and right directions of the contact holes 186 and 187 formed in the passivation layer 180p and the organic layer 180q, and have a gentle inclination, thereby preventing the pixel electrode 190 and the drain electrode. Although the connection state between the gates 175 is excellent, an undercut occurs in the upper direction of the contact holes 186 and 187 formed in the passivation layer 180p and the organic layer 180q, so that the pixel electrode 190 and the drain electrode 175 are formed. There may be problems with the connection between them. However, if the slopes are gentle in all four directions of the contact holes 186 and 187 formed in the passivation layer 180p and the organic layer 180q, the light leakage may occur because the size of the contact holes 186 and 187 becomes large. Therefore, as in the first embodiment of the present invention, when the contact holes 186 and 187 are formed to have a gentle slope only in three directions of the contact holes 186 and 187, the size of the contact holes 186 and 187 is reduced. Can thus eliminate light leakage defects. In addition, undercuts may occur in the other direction of the contact holes 186 and 187, but have a gentle inclination in three directions, so that the electrical connection between the pixel electrode 190 and the drain electrode 175 does not occur.

이하에서, 도 3 내지 도 6을 참조하여 상세히 설명한다.Hereinafter, with reference to FIGS. 3 to 6 will be described in detail.

도 3에는 접촉 구멍 패턴(51)의 주변부에 복수개의 슬릿 패턴(52)이 좌측, 우측, 상측 및 하측 모두에 형성되어 있는 광마스크(50)를 도시하였고, 도 4에는 도 3의 광마스크를 이용하여 유기막(180q) 및 보호막(180p)에 접촉 구멍(186, 187)을 형성한 상태를 도 3의 IV-IV'선 을 따라 잘라 도시한 단면도를 도시하였고, 도 5에는 접촉 구멍 패턴(51)의 주변부에 복수개의 슬릿 패턴(52)이 좌측, 우측 및 하측에만 형성되어 있는 광마스크(50)를 도시하였고, 도 6에는 도 5에 도시된 광마스크의 복수개의 슬릿 패턴 중 바깥쪽의 슬릿 패턴의 양단의 길이를 안쪽의 슬릿 패턴의 양단의 길이보다 짧게 형성한 광마스크를 도시하였다. FIG. 3 illustrates an optical mask 50 having a plurality of slit patterns 52 formed on the periphery of the contact hole pattern 51 on the left side, the right side, the upper side, and the lower side, and FIG. 4 illustrates the optical mask of FIG. 3. A cross-sectional view of the contact holes 186 and 187 formed in the organic layer 180q and the passivation layer 180p by using the line IV-IV 'of FIG. 3 is shown. FIG. 51 shows a photomask 50 in which a plurality of slit patterns 52 are formed only on the left side, the right side, and the bottom side thereof, and FIG. 6 shows an outer side of the plurality of slit patterns of the photomask shown in FIG. 5. The photomask which formed the length of both ends of a slit pattern shorter than the length of both ends of an inner slit pattern is shown.

드레인 전극(175)과 화소 전극(190)과의 접촉을 위해 보호막(180p) 및 유기막(180q)에 접촉 구멍(186, 187)을 형성하며 이를 위해 광마스크(50)의 접촉 구멍 패턴(51) 주변부에 복수개의 슬릿 패턴(52)을 도입한다. 이 경우 유기막(180q)을 도 3에 도시된 바와 같이, 접촉 구멍 패턴(51) 및 슬릿 패턴(52)을 가지는 광마스크(50)를 이용하여 노광 및 현상하면 계단 형태의 접촉 구멍(미도시)이 유기막(180q)에 형성된다. 다음으로 보호막(180p) 및 유기막(180q)에 경화(Curing) 공정과 보호막(180p) 및 유기막(180q) 식각 공정을 진행하면 유기막(180q) 자체의 리플로우(Reflow) 현상, 유기막(180q) 일부 및 보호막(180p)의 식각으로 인해 언더컷 없는 접촉 구멍(186, 187)을 형성할 수 있다. Contact holes 186 and 187 are formed in the passivation layer 180p and the organic layer 180q to contact the drain electrode 175 and the pixel electrode 190. The contact hole pattern 51 of the photomask 50 is formed therefor. A plurality of slit patterns 52 are introduced in the periphery. In this case, when the organic layer 180q is exposed and developed using the photomask 50 having the contact hole pattern 51 and the slit pattern 52, as shown in FIG. 3, a stepped contact hole (not shown) is illustrated. ) Is formed in the organic film 180q. Next, when the curing process, the protective film 180p and the organic film 180q are etched to the passivation layer 180p and the organic layer 180q, the reflow phenomenon and the organic layer of the organic layer 180q itself are performed. A portion of the portion 180q and the etching of the passivation layer 180p may form contact holes 186 and 187 without undercuts.

유기막(180q) 경화 공정에 의한 리플로우 현상으로 인해 유기막(180q) 노광 및 현상 후의 유기막(180q)의 접촉 구멍의 직경보다 유기막(180q) 경화 및 보호막(180p) 식각 후의 유기막(180q)의 접촉 구멍의 직경이 더 커지게 된다. 따라서, 제2 접촉 구멍(187)의 직경이 보호막(180p)의 하부에 형성되어 있는 유지 전극선의 확장부(137) 및 드레인 전극의 일부(177)의 크기보다 커지게 되는 영역에서 빛샘이 발생하게 된다. 즉, 도 4에서 J 및 K 부분이 빛샘이 발생하는 영역으로서 경사에 의해 셀갭의 차이가 발생하고 빛이 굴절되기 때문에 빛샘이 발생한다. 또한, J 및 K 부분은 소정 각도로 경사져 있기 때문에 러빙 공정에 취약하므로 빛샘이 발생한다. 그리고, 현상적으로는 액정 표시 장치 전체적으로 동일하게 빛샘이 발생하기 때문에 얼룩이나 빛샘 불량으로 인지되지는 않지만, 흑색 휘도가 높아지기 때문에 대조비(Contrast Ratio)가 떨어지게 되며 공정의 미세한 차이에도 민감 하여 액정 표시 장치간의 대조비 마진이 커지는 문제점도 있다. Due to the reflowing phenomenon by the organic film 180q curing process, the organic film after curing of the organic film 180q and etching of the protective film 180p is larger than the diameter of the contact hole of the organic film 180q after exposure and development of the organic film 180q. The diameter of the contact hole of 180q) becomes larger. Accordingly, light leakage occurs in a region where the diameter of the second contact hole 187 becomes larger than the size of the extension 137 of the sustain electrode line and the portion 177 of the drain electrode formed under the passivation layer 180p. do. That is, in FIG. 4, the light leakage occurs because the difference between the cell gap and the light is refracted by the inclination of the J and K portions as the light leakage regions. In addition, since the J and K portions are inclined at a predetermined angle, they are vulnerable to the rubbing process, causing light leakage. In addition, the light leakage occurs in the entire liquid crystal display in the same way, but it is not recognized as a stain or a light leakage defect, but the contrast ratio decreases due to the increase in the black luminance, and the sensitivity is also sensitive to the minute differences in the process. Another problem is that the contrast ratio margin increases.

이러한 빛샘을 방지하기 위해 접촉 구멍 하부에 형성되어 있는 유지 전극선 의 확장부(137)및 드레인 전극의 일부(177)의 면적을 확대하는 것도 가능하나, 개구율 및 휘도가 떨어지게 되고, 따라서, 유기막(180q)을 도입하여 개구율을 향상시키려 한 의미가 퇴색되게 된다. In order to prevent such light leakage, it is also possible to enlarge the area of the extended portion 137 of the sustain electrode line and the portion 177 of the drain electrode formed under the contact hole, but the aperture ratio and luminance are lowered, and thus the organic film ( The meaning of trying to improve the aperture ratio by introducing 180q) is faded.

따라서, 본 발명의 제1 실시예에서는 언더컷을 방지하기 위해 도입한 광마스크(50)의 슬릿 패턴(52)을 일부 방향에만 형성하여 접촉 구멍(186, 187)의 크기를 줄임으로써 현재의 개구율을 유지하면서 빛샘을 줄인다. 또한, 배향막의 형성 공정이나 러빙 공정에서 접촉 구멍의 경사에 의해 배향막 입자가 발생함으로써 생기는 세로줄 무늬 등의 불량을 개선할 수 있다. Therefore, in the first embodiment of the present invention, the slit pattern 52 of the optical mask 50 introduced to prevent undercut is formed only in a partial direction to reduce the size of the contact holes 186 and 187 to reduce the current aperture ratio. Reduce light leaks while maintaining In addition, defects such as vertical stripes caused by the generation of the alignment film particles due to the inclination of the contact hole in the formation process or the rubbing process of the alignment film can be improved.

즉, 도 5에 도시된 바와 같이, 좌측, 우측 및 하측 방향에만 슬릿 패턴(52)이 형성되어 있고 상측 방향에는 슬릿 패턴(52)이 형성되어 있지 않은 광마스크(50)를 이용하여 접촉 구멍(186, 187)을 형성한다. That is, as shown in FIG. 5, the contact holes (using the optical mask 50 in which the slit patterns 52 are formed only in the left, right and lower directions, and the slit patterns 52 are not formed in the upper direction) are formed. 186, 187).

이 경우, 도 2a에 도시된 바와 같이, 제2 접촉 구멍(187)의 상측 방향의 내부 반경(A)은 대응하는 제1 접촉 구멍(186)의 상측 방향의 반경(B)보다 작아서 언더컷이 발생한다. 그리고, 제2 접촉 구멍(187)의 하측 방향의 내부 반경(C)은 대응하는 제1 접촉 구멍(186)의 하측 방향의 반경(D)보다 크다.In this case, as shown in FIG. 2A, the inner radius A of the upper direction of the second contact hole 187 is smaller than the radius B of the upper direction of the corresponding first contact hole 186 so that undercut occurs. do. The inner radius C of the lower direction of the second contact hole 187 is larger than the radius D of the lower direction of the corresponding first contact hole 186.

이와 같이, 접촉 구멍(186, 187)의 상측면에서는 접촉 구멍의 경사가 높기 때문에 언더컷이 발생하여 드레인 전극(175)과 화소 전극(190)과의 연결이 양호하지 못하나, 접촉 구멍(186, 187)의 좌측, 우측 및 하측면에서는 완만한 경사가 이루어지므로 드레인 전극(175)과 화소 전극(190)의 연결이 양호하게 이루어진다. 또한, 제2 접촉 구멍(187)의 외부 직경(61)도 작아지기 때문에, 빛을 차단하는 하부의 유지 전극선의 확장부(137)이나 드레인 전극의 일부(177)의 크기도 줄일 수 있다. As described above, since the inclination of the contact hole is high on the upper surfaces of the contact holes 186 and 187, an undercut occurs, so that the connection between the drain electrode 175 and the pixel electrode 190 is not good, but the contact holes 186 and 187 Since gentle slopes are formed on the left, right side, and bottom side of the cross-section), the drain electrode 175 and the pixel electrode 190 are well connected. In addition, since the outer diameter 61 of the second contact hole 187 is also reduced, the size of the expanded portion 137 of the lower sustain electrode line that blocks light and the portion 177 of the drain electrode can be reduced.

그리고, 도 6에 도시된 바와 같이, 광마스크의 복수개의 슬릿 패턴 중 바깥쪽의 슬릿 패턴(52a)의 양단의 길이를 안쪽의 슬릿 패턴(52b)의 양단의 길이보다 짧게 형성함으로써 접촉 구멍을 보다 원형에 가깝도록 형성하여 제2 접촉 구멍(187)의 외부 직경(61)을 줄일 수도 있다. As shown in FIG. 6, a contact hole is formed by forming the length of both ends of the outer slit pattern 52a shorter than the length of both ends of the inner slit pattern 52b among the plurality of slit patterns of the photomask. It may be formed close to the circle to reduce the outer diameter 61 of the second contact hole 187.

그리고, 도 1에 도시된 구조에서는 차단 패턴이 없는 접촉 구멍(186, 187)의 상측에서 빛샘이 강하게 나타나며, 좌측, 우측 및 하측 부분은 유지 전극선의 확장부(137) 및 드레인 전극의 일부(177)에 의해 빛이 차단되어서 빛샘을 인식하기가 쉽지 않기 때문에, 접촉 구멍 패턴(51)의 상측에 슬릿 패턴(52)이 형성되어 있지 않은 광마스크(50)를 사용하였으나, 이렇게 슬릿 패턴(52)이 형성되어 있지 않는 방향은 목적에 따라 자유롭게 선택 할 수 있다. In the structure shown in FIG. 1, light leakage appears strongly above the contact holes 186 and 187 having no blocking pattern, and the left, right, and lower portions are portions 177 of the sustain electrode line and portions of the drain electrode 177. Since light is blocked by the light source and thus it is not easy to recognize light leakage, an optical mask 50 in which the slit pattern 52 is not formed above the contact hole pattern 51 is used, but the slit pattern 52 is thus used. The direction in which this is not formed can be freely selected according to the objective.

한편, 도 1 내지 도 2b에 도시된 바와 같이, 유기막(180q) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다. 1 to 2B, a plurality of pixel electrodes 190 made of ITO or IZO and a plurality of contact assistants 82 are formed on the organic layer 180q. It is.

화소 전극(190)은 접촉 구멍(186, 187)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 접촉 구멍(187)의 3방향의 측벽이 완만한 경사를 가지기 때문에 화소 전극(190)의 프로파일이 우수하다.The pixel electrode 190 is physically and electrically connected to the drain electrode 175 through the contact holes 186 and 187 to receive a data voltage from the drain electrode 175. The profile of the pixel electrode 190 is excellent because the sidewalls of the three directions of the contact holes 187 have a gentle inclination.

데이터 전압이 인가된 화소 전극(190)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 두 전극 사이의 액정층의 액정 분자들을 재배열시킨다.The pixel electrode 190 to which the data voltage is applied rearranges the liquid crystal molecules of the liquid crystal layer between the two electrodes by generating an electric field together with the common electrode of the upper panel.

또한, 화소 전극(190)과 공통 전극은 축전기[이하 액정 축전기(liquid crystal capacitor)라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage electrode)라 한다. 유지 축전기는 화소 전극(190)과 유지 전극선(131)의 중첩 및 화소 전극(190)과 이웃 게이트선(121)[이를 전단 게이트선(previous gate line)이라 함]의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 유지 전극선(131)을 확장한 확장부(137)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(137)와 중첩되는 드레인 전극(175)의 돌출부(177)를 보호막(180p) 아래에 두어 둘 사이의 거리를 가깝게 한다.In addition, the pixel electrode 190 and the common electrode form a capacitor (hereinafter referred to as a liquid crystal capacitor) to maintain an applied voltage even after the thin film transistor is turned off. There are other capacitors connected in parallel, called storage electrodes. The storage capacitor is made of the overlap of the pixel electrode 190 and the storage electrode line 131 and the overlap of the pixel electrode 190 and the neighboring gate line 121 (which is referred to as a prior gate line). In order to increase the capacitance of the capacitor, that is, the storage capacitor, an expansion unit 137 extending the storage electrode line 131 is provided to increase the overlap area, while drain connected to the pixel electrode 190 and overlapping the expansion unit 137. The protrusion 177 of the electrode 175 is placed under the passivation layer 180p to close the distance between the two.

접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선(171)의 끝부분(179)과 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. The contact auxiliary member 82 is connected to the end portion 179 of the data line 171 through the contact hole 182. The contact assisting member 82 is not essential to serve to protect adhesiveness between the end portion 179 of the data line 171 and an external device and to protect them, and application thereof is optional.

그러면, 기술한 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 도 7 내지 14b와 앞서의 도 1 내지 도 2b를 참고로 하여 상세히 설명한다. Next, a method of manufacturing the thin film transistor array panel according to the first exemplary embodiment of the present invention will be described in detail with reference to FIGS. 7 to 14B and FIGS. 1 to 2B.

도 7, 도 9, 도 11, 도 13은 도 1 내지 도 2b에 도시한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고, 도 8a 및 8b는 각각 도 7의 VIIIa-VIIIa'선 및 VIIIb-VIIIb'선을 따라 자른 단면도이고, 도 10a 및 도 10b는 도 8a 및 8b의 다음 단계에서의 단면도이고, 도 12a 및 도 12b는 도 10a 및 도 10b의 다음 단계에서의 단면도이고, 도 14a 및 도 14b는 도 12a 및 도 12b의 다음 단계에서의 단면도이다. 7, 9, 11, and 13 are layout views at an intermediate stage in the method of manufacturing the thin film transistor array panel according to the exemplary embodiment shown in FIGS. 1 to 2B, and FIGS. 8A and 8B are respectively VIIIa- of FIG. 7. Cross-sectional views taken along lines VIIIa 'and VIIIb-VIIIb', and FIGS. 10A and 10B are cross-sectional views at the next steps of FIGS. 8A and 8B, and FIGS. 12A and 12B are cross-sectional views at the next steps of FIGS. 10A and 10B. 14A and 14B are cross-sectional views at the next step of FIGS. 12A and 12B.

먼저, 도 7 내지 도 8b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 크롬, 몰리브덴, 알루미늄, 은 또는 이들의 합금 등의 금속을 스퍼터링 등의 방법으로 증착하여 단층 또는 복수층의 게이트 금속막을 형성한다. 이후 금속막을 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여 기판(110) 위에 게이트선(121, 124)을 형성한다. 이때, 이들(121, 124)의 측벽은 테이퍼지도록 형성하며 테이퍼 형태는 이들 위에 형성되는 층이 잘 밀착될 수 있도록 한다. First, as illustrated in FIGS. 7 to 8B, a metal such as chromium, molybdenum, aluminum, silver, or an alloy thereof is deposited on the transparent insulating substrate 110 by sputtering to form a single layer or a plurality of gate metal layers. Form. Thereafter, the metal layer is dry or wet etched by a photolithography process using a mask to form gate lines 121 and 124 on the substrate 110. At this time, the sidewalls of the 121 and 124 are formed to be tapered, and the tapered shape allows the layers formed on them to be in close contact with each other.

다음, 도 9 내지 10b에 도시한 바와 같이, 질화 규소 또는 산화 규소로 이루어진 게이트 절연막(140), 수소화 비정질 규소 따위의 반도체와 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소를 화학 기상 증착법을 이용하여 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 불순물이 도핑된 비정질 규소층, 불순물이 도핑되지 않은 비정질 규소층을 차례로 패터닝하여 반도체 층(151)과 그 상부에 저항성 접촉층(164)을 형성한다.Next, as shown in FIGS. 9 to 10B, a gate insulating layer 140 made of silicon nitride or silicon oxide, an amorphous silicon doped at high concentration with a semiconductor such as hydrogenated amorphous silicon, and an n-type impurity such as phosphorus (P) are used. Continuous deposition using chemical vapor deposition and patterning by a photolithography process using a mask, patterning an amorphous silicon layer doped with impurities and an amorphous silicon layer not doped with impurities in order to form ohmic contact with the semiconductor layer 151 thereon. Form layer 164.

이어, 도 11 내지 도 12b에서 보는 바와 같이, 금속 따위의 도전체층을 스퍼터링 등의 방법으로 증착한 다음 마스크를 이용한 사진 식각 공정으로 패터닝하여 소스 전극(173)을 가지는 데이터선(171), 드레인 전극(175)을 형성한다. Next, as shown in FIGS. 11 to 12B, a conductive layer such as a metal is deposited by a method such as sputtering, and then patterned by a photolithography process using a mask to form a data line 171 and a drain electrode having the source electrode 173. 175 is formed.

이어, 소스 전극(173)과 드레인 전극(175)으로 가리지 않는 저항성 접촉층을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)을 드러내고 저항성 접촉층(164)을 두 부분(161, 165)으로 분리한다. Next, the ohmic contact layer which is not covered by the source electrode 173 and the drain electrode 175 is etched to expose the semiconductor layer 154 between the source electrode 173 and the drain electrode 175, and the ohmic contact layer 164 is formed. Separate into parts 161 and 165.

다음으로 도 13 내지 도 14b에 도시한 바와 같이, 질화 규소 또는 산화 규소를 적층하여 보호막(180p)을 형성한다. 이후 보호막(180p) 위에 유기 절연 물질로 이루어진 유기막(180q)을 형성한다. 그리고, 보호막(180p) 및 유기막(180q)을 각각 관통하여 데이터선의 일부를 드러내는 제1 접촉 구멍(186) 및 제2 접촉 구멍(187)과, 데이터선(171)의 한쪽 끝부분을 노출하는 접촉 구멍(182)을 형성한다. Next, as shown in Figs. 13 to 14B, silicon nitride or silicon oxide is laminated to form a protective film 180p. Thereafter, an organic layer 180q made of an organic insulating material is formed on the passivation layer 180p. The first contact hole 186 and the second contact hole 187 exposing a part of the data line through the passivation layer 180p and the organic layer 180q, respectively, and one end portion of the data line 171 are exposed. The contact hole 182 is formed.

이 때, 제2 접촉 구멍(187)의 측벽은 절연 기판(110) 면에 대하여 소정의 경사각을 가지도록 형성하며, 제2 접촉 구멍(187)은 외부 반경 및 내부 반경을 가질 때, 제2 접촉 구멍(187)의 여러 방향 중 일부 방향의 내부 반경은 제2 접촉 구멍(187)의 일부 방향과 대응하는 제1 접촉 구멍(186)의 일부 방향의 반경보다 작도록 형성한다. At this time, the sidewall of the second contact hole 187 is formed to have a predetermined inclination angle with respect to the surface of the insulating substrate 110, when the second contact hole 187 has an outer radius and an inner radius, the second contact The inner radius of some of the various directions of the hole 187 is formed to be smaller than the radius of the partial contact of the first contact hole 186 corresponding to the partial direction of the second contact hole 187.

이러한 제1 접촉 구멍(186) 및 제2 접촉 구멍(187)은 접촉 구멍 패턴(51) 및 복수개의 슬릿 패턴(52)을 가지는 광마스크(50)를 이용하여 형성한다. 그리고, 복수개의 슬릿 패턴(52)은 접촉 구멍 패턴(51)의 주변부의 여러 방향 중 일부 방향에 형성되어 있다. The first contact hole 186 and the second contact hole 187 are formed using the optical mask 50 having the contact hole pattern 51 and the plurality of slit patterns 52. The plurality of slit patterns 52 are formed in one of several directions of the peripheral portion of the contact hole pattern 51.

즉, 복수개의 슬릿 패턴(52)은 접촉 구멍 패턴(51)의 주변부의 어느 세 방향에 형성될 수도 있고, 접촉 구멍 패턴(51)의 주변부의 어느 두 방향에 형성될 수도 있으며, 접촉 구멍 패턴(51)의 주변부의 어느 한 방향에 형성될 수도 있다. That is, the plurality of slit patterns 52 may be formed in any three directions of the periphery of the contact hole pattern 51, may be formed in any two directions of the periphery of the contact hole pattern 51, and the contact hole pattern ( 51 may be formed in either direction.

또한, 접촉 구멍 패턴(51)의 주변부의 어느 두 방향은 서로 마주보는 방향일 수도 있고, 접촉 구멍 패턴(51)의 주변부의 어느 두 방향은 서로 인접한 방향일 수도 있다. In addition, any two directions of the peripheral portion of the contact hole pattern 51 may face each other, and any two directions of the peripheral portion of the contact hole pattern 51 may be adjacent to each other.

다음으로, 도 1 내지 도 2b에 도시된 바와 같이, 유기막 위에 제1 접촉 구멍(186) 및 제2 접촉 구멍(187)을 통하여 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 형성한다. 즉, 기판(110)에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉 구멍(186, 187)을 통해 드레인 전극(175)과 연결되는 화소 전극(190), 접촉 구멍(182)을 통해 데이터선의 한쪽 끝부분(179)과 연결되는 접촉 보조 부재(82)를 형성한다. Next, as illustrated in FIGS. 1 and 2B, a pixel electrode electrically connected to the thin film transistor is formed on the organic layer through the first contact hole 186 and the second contact hole 187. That is, a transparent conductive material, such as indium tin oxide (ITO) or indium zinc oxide (IZO), is deposited on the substrate 110, and is etched by a photolithography process using a mask to form a drain electrode through the contact holes 186 and 187. The contact auxiliary member 82 connected to one end 179 of the data line is formed through the pixel electrode 190 connected to the 175 and the contact hole 182.

본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판이 도 15에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다. A thin film transistor array panel according to another exemplary embodiment of the present invention is illustrated in FIG. 15. Here, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도 15에 도시된 바와 같이, 게이트선(121)의 한쪽 끝부분(129)은 게이트 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해 사용되며 게이트선(121) 폭보다 넓은 폭을 가질 수 있다. As shown in FIG. 15, one end 129 of the gate line 121 is used to receive a signal transmitted from a gate driving circuit (not shown) and has a width wider than the width of the gate line 121. Can be.

그리고, 보호막(180p) 및 유기막(180q)은 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)을 가지고 있으며, 접촉 구멍(181)에는 게이트선(121)의 끝 부분(129)과 접촉하는 복수의 접촉 보조 부재(81)가 형성되어 있다. 이러한 접촉 보조 부재(81) 및 접촉 구멍(181)은 게이트선(121)에 신호를 공급하는 게이트 구동 회로(도시하지 않음)가 칩의 형태로 표시판(100) 또는 가요성 회로 기판(도시하지 않음) 위에 장착되는 경우에 필요하다. 반면, 게이트 구동 회로가 기판(110) 위에 직접 박막 트랜지스터 등으로 만들어지는 경우에는 도 1 내지 도 2b의 경우처럼 접촉 구멍(181) 및 접촉 보조 부재(81)가 필요하지 않다.The passivation layer 180p and the organic layer 180q have a plurality of contact holes 181 exposing the end portion 129 of the gate line 121, and the contact hole 181 has an end of the gate line 121. A plurality of contact assisting members 81 are formed in contact with the portion 129. The contact auxiliary member 81 and the contact hole 181 may include a display panel 100 or a flexible circuit board (not shown) in the form of a chip in which a gate driving circuit (not shown) that supplies a signal to the gate line 121 is provided. Required if mounted on On the other hand, when the gate driving circuit is made of a thin film transistor or the like directly on the substrate 110, the contact hole 181 and the contact auxiliary member 81 are not required as in the case of FIGS. 1 to 2B.

본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판이 도 16 내지 도 17b에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다. A thin film transistor array panel according to a second exemplary embodiment of the present invention is illustrated in FIGS. 16 to 17B. Here, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도 16은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 17a 및 도 17b는 도 16의 박막 트랜지스터 표시판을 각각 XVIIa-XVIIa'선 및 XVIIb-XVIIb'선을 따라 잘라 도시한 단면도이다. FIG. 16 is a layout view of a thin film transistor array panel for a liquid crystal display according to a second exemplary embodiment of the present invention, and FIGS. 17A and 17B illustrate the thin film transistor array panel of FIG. 16 along a line XVIIa-XVIIa 'and XVIIb-XVIIb', respectively. It is sectional drawing cut out.

본 발명의 제2 실시예가 제1 실시예와 구별되는 부분은 접촉 구멍(186, 187)이 형성되어 있는 부분으로서, 제2 접촉 구멍(187)의 어느 두 방향의 반경은 제2 접촉 구멍(187)의 어느 두 방향과 대응하는 제1 접촉 구멍(186)의 어느 두 방향의 반경보다 작도록 형성되어 있다. The part where the second embodiment of the present invention is distinguished from the first embodiment is a part where the contact holes 186 and 187 are formed, and the radius of any two directions of the second contact hole 187 is the second contact hole 187. It is formed so as to be smaller than the radius of any two directions of the first contact hole 186 corresponding to any two directions of.

즉, 도 17a에 도시된 바와 같이, 제2 접촉 구멍(187)의 상측 방향의 내부 반경(A)은 대응하는 제1 접촉 구멍(186)의 상측 방향의 반경(B)보다 작다. 그리고, 제2 접촉 구멍(187)의 하측 방향의 내부 반경(C)은 대응하는 제1 접촉 구멍(186)의 하측 방향의 반경(D)보다 작다.That is, as shown in FIG. 17A, the inner radius A of the upper direction of the second contact hole 187 is smaller than the radius B of the upper direction of the corresponding first contact hole 186. And the inner radius C of the lower direction of the second contact hole 187 is smaller than the radius D of the lower direction of the corresponding first contact hole 186.

그리고, 도 17b에 도시된 바와 같이, 제2 접촉 구멍(187)의 좌측 방향의 내부 반경(E) 및 우측 방향의 내부 반경(F)은 대응하는 제1 접촉 구멍(186)의 좌측 방향의 반경(G) 및 우측 방향의 반경(H)보다 크다. And, as shown in FIG. 17B, the inner radius E of the left direction and the inner radius F of the right direction of the second contact hole 187 are the radii of the left direction of the corresponding first contact hole 186. It is larger than (G) and the radius H of the right direction.

이 경우 보호막(180p) 및 유기막(180q)에 형성되어 있는 접촉 구멍(186, 187)의 좌측 및 우측 방향에는 언더컷이 발생하지 않고 완만한 경사를 가지므로 화소 전극(190)과 드레인 전극(175)간의 연결 상태는 우수하나, 보호막(180p) 및 유기막(180q)에 형성되어 있는 접촉 구멍(186, 187)의 상측 및 하측 방향에는 언더컷이 발생하므로 화소 전극(190)과 드레인 전극(175)간의 연결에 문제가 발생할 수 있다. 그러나, 보호막(180p) 및 유기막(180q)에 형성되어 있는 접촉 구멍(186, 187)의 4방향 모두에서 완만한 경사를 가진다면 접촉 구멍(186, 187)의 크기가 커지므로 빛샘이 발생할 수 있으므로, 본 발명의 제2 실시예와 같이, 접촉 구멍(186, 187)의 2방향에만 완만한 경사를 가지도록 접촉 구멍(186, 187)을 형성하면 접촉 구멍(186, 187)의 크기를 줄일 수 있고 따라서 빛샘 불량을 제거할 수 있다. 또한 접촉 구멍(186, 187)의 두 방향에서는 언더컷이 발생할 수 있으나 나머지 두 방향에서 완만한 경사를 가지므로 화소 전극(190)과 드레인 전극(175)간의 전기적 연결에는 문제가 발생하지 않는다.In this case, since the undercut does not occur in the left and right directions of the contact holes 186 and 187 formed in the passivation layer 180p and the organic layer 180q and has a gentle inclination, the pixel electrode 190 and the drain electrode 175 ) Is excellent in connection state, but undercuts occur in the upper and lower directions of the contact holes 186 and 187 formed in the passivation layer 180p and the organic layer 180q, so that the pixel electrode 190 and the drain electrode 175 are formed. There may be problems with the connection between them. However, if the slopes are gentle in all four directions of the contact holes 186 and 187 formed in the passivation layer 180p and the organic layer 180q, the light leakage may occur because the size of the contact holes 186 and 187 becomes large. Therefore, as in the second embodiment of the present invention, when the contact holes 186 and 187 are formed to have a gentle slope only in two directions of the contact holes 186 and 187, the size of the contact holes 186 and 187 is reduced. Can thus eliminate light leakage defects. In addition, undercuts may occur in two directions of the contact holes 186 and 187, but have a gentle inclination in the other two directions, so that the electrical connection between the pixel electrode 190 and the drain electrode 175 does not occur.

도 18에는 접촉 구멍 패턴(51)의 주변부에 복수개의 슬릿 패턴(52)이 좌측 및 우측에만 형성되어 있는 광마스크(50)를 도시하였다. FIG. 18 illustrates an optical mask 50 in which a plurality of slit patterns 52 are formed only on the left and right sides of the contact hole pattern 51.

도 18에 도시된 바와 같이, 좌측 및 우측 방향에만 슬릿 패턴(52)이 형성되어 있고 상측 및 하측 방향에는 슬릿 패턴(52)이 형성되어 있지 않은 광마스크(50)를 이용하여 접촉 구멍(186, 187)을 형성한다. As illustrated in FIG. 18, the contact holes 186 may be formed using the optical mask 50 in which the slit patterns 52 are formed only in the left and right directions, and the slit patterns 52 are not formed in the upper and lower directions. 187).

이 경우, 도 17a에 도시된 바와 같이, 제2 접촉 구멍(187)의 상측 방향의 내부 반경(A)은 대응하는 제1 접촉 구멍(186)의 상측 방향의 반경(B)보다 작아서 언더컷이 발생한다. 그리고, 제2 접촉 구멍(187)의 하측 방향의 내부 반경(C)은 대응하는 제1 접촉 구멍(186)의 하측 방향의 반경(D)보다 작아서 언더컷이 발생한다. In this case, as shown in FIG. 17A, the inner radius A of the upper direction of the second contact hole 187 is smaller than the radius B of the upper direction of the corresponding first contact hole 186 so that undercut occurs. do. And the inner radius C of the downward direction of the 2nd contact hole 187 is smaller than the radius D of the downward direction of the corresponding 1st contact hole 186, and undercut generate | occur | produces.

이와 같이, 접촉 구멍(186, 187)의 상측면 및 하측면에서는 접촉 구멍의 경사가 높기 때문에 언더컷이 발생하여 드레인 전극(175)과 화소 전극(190)과의 연결이 양호하지 못하나, 접촉 구멍(186, 187)의 좌측면 및 우측면에서는 완만한 경사가 이루어지므로 드레인 전극(175)과 화소 전극(190)의 연결이 양호하게 이루어진다. As described above, since the inclination of the contact holes is high on the upper and lower surfaces of the contact holes 186 and 187, undercut occurs, so that the connection between the drain electrode 175 and the pixel electrode 190 is not good. Since gentle slopes are formed on the left and right sides of the 186 and 187, the drain electrode 175 and the pixel electrode 190 are well connected.

또한, 도 18에 도시된 바와 같이, 언더컷이 발생하는 접촉 구멍의 하측면 및 상측면에 대응하는 광마스크(50)의 접촉 구멍 패턴(51)의 하측 및 상측의 길이(L1)는 줄이고, 접촉 구멍의 좌측면 및 우측면에 대응하는 광마스크(50)의 슬릿 패턴(52)의 길이(L2)는 늘린다면, 드레인 전극(175)과 화소 전극(190)간의 연결의 문제는 개선할 수 있다. In addition, as shown in FIG. 18, the length L1 of the lower side and the upper side of the contact hole pattern 51 of the photomask 50 corresponding to the lower side and the upper side of the contact hole where the undercut occurs is reduced, and the contact is reduced. If the length L2 of the slit pattern 52 of the photomask 50 corresponding to the left and right sides of the hole is increased, the problem of connection between the drain electrode 175 and the pixel electrode 190 can be improved.

그리고, 제2 접촉 구멍(187)의 외부 직경(61)도 작아지기 때문에, 빛을 차단하는 하부의 유지 전극선의 확장부(137)이나 드레인 전극의 일부(177)의 크기도 줄일 수 있다. In addition, since the outer diameter 61 of the second contact hole 187 is also reduced, the size of the expanded portion 137 of the lower sustain electrode line that blocks light and the portion 177 of the drain electrode can be reduced.

도 19에는 접촉 구멍 패턴(51)의 주변부에 복수개의 슬릿 패턴(52)이 좌측 및 우측에만 형성되어 있는 광마스크(50)를 도시하고, 유지 전극선의 확장부 및 드레인 전극의 일부의 크기를 줄인 박막 트랜지스터 표시판의 일부를 도시하였다. 19 shows a photomask 50 in which a plurality of slit patterns 52 are formed only on the left side and the right side of the contact hole pattern 51, and the size of the extended portion of the sustain electrode line and a part of the drain electrode is reduced. A portion of the thin film transistor array panel is illustrated.

도 19에 도시된 바와 같이, 좌측 및 우측 방향에만 슬릿 패턴(52)이 형성되어 있고 상측 및 하측 방향에는 슬릿 패턴(52)이 형성되어 있지 않은 광마스크(50)를 이용하여 유지 전극선의 확장부 및 드레인 전극의 일부의 크기를 줄인 박막 트랜지스터 표시판의 보호막 및 유기막에 접촉 구멍(186, 187)을 형성하면 제2 접촉 구멍(187)의 외부 직경(61)도 작아지기 때문에 빛샘을 줄일 수 있고 동시에 개구율을 향상시킬 수 있다. As shown in FIG. 19, the extension portion of the storage electrode line is formed by using the optical mask 50 in which the slit patterns 52 are formed only in the left and right directions and the slit patterns 52 are not formed in the upper and lower directions. And when the contact holes 186 and 187 are formed in the passivation layer and the organic layer of the thin film transistor array panel in which a portion of the drain electrode is reduced, the outer diameter 61 of the second contact hole 187 is also reduced, thereby reducing light leakage. At the same time, the aperture ratio can be improved.

도 20에는 접촉 구멍 패턴의 주변부에 복수개의 슬릿 패턴(52)이 우측 방향과 하측 방향에 서로 인접하여 형성되어 있는 광마스크(50)를 도시하였다. 20 illustrates a photomask 50 in which a plurality of slit patterns 52 are formed adjacent to each other in a right direction and a downward direction at a periphery of the contact hole pattern.

도 20에 도시된 바와 같은 광마스크를 이용하여 접촉 구멍을 형성하면, 접촉 구멍(186, 187)의 상측면 및 좌측면에서는 접촉 구멍의 경사가 높기 때문에 언더컷이 발생하여 드레인 전극(175)과 화소 전극(190)과의 연결이 양호하지 못하나, 접촉 구멍(186, 187)의 하측면 및 우측면에서는 완만한 경사가 이루어지므로 드레인 전극(175)과 화소 전극(190)의 연결이 양호하게 이루어진다. When the contact holes are formed by using the optical mask as shown in FIG. 20, undercuts are generated in the upper and left sides of the contact holes 186 and 187 because the inclination of the contact holes is high, resulting in the drain electrode 175 and the pixel. Although the connection with the electrode 190 is not good, a gentle inclination is formed at the lower and right sides of the contact holes 186 and 187, so that the connection between the drain electrode 175 and the pixel electrode 190 is good.

도 21에는 도 19에 도시된 광마스크의 복수개의 슬릿 패턴 중 바깥쪽의 슬릿 패턴의 양단의 길이를 안쪽의 슬릿 패턴의 양단의 길이보다 짧게 형성한 광마스크를 도시하였다. FIG. 21 illustrates a photomask in which lengths of both ends of an outer slit pattern of the plurality of slit patterns of the photomask shown in FIG. 19 are shorter than lengths of both ends of an inner slit pattern.

도 21에 도시된 바와 같이, 광마스크의 복수개의 슬릿 패턴 중 바깥쪽의 슬릿 패턴(52a)의 양단의 길이를 안쪽의 슬릿 패턴(52b)의 양단의 길이보다 짧게 형성함으로써 접촉 구멍을 보다 원형에 가깝도록 형성하여 제2 접촉 구멍(187)의 외부 직경(61)을 줄일 수도 있다.As shown in Fig. 21, the contact holes are formed more circularly by forming the lengths of both ends of the outer slit pattern 52a among the plurality of slit patterns of the photomask shorter than the lengths of both ends of the inner slit pattern 52b. It may be formed close to reduce the outer diameter 61 of the second contact hole 187.

본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판이 도 22 및 도 23b에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다. A thin film transistor array panel according to a third exemplary embodiment of the present invention is illustrated in FIGS. 22 and 23B. Here, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도 22는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 23a 및 도 23b는 도 22의 박막 트랜지스터 표시판을 각각 XXIIIa-XXIIIa'선 및 XXIIIb-XXIIIb'선을 따라 잘라 도시한 단면도이다. FIG. 22 is a layout view of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment of the present invention, and FIGS. 23A and 23B illustrate the thin film transistor array panel of FIG. 22 along lines XXIIIa-XXIIIa 'and XXIIIb-XXIIIb', respectively. It is sectional drawing cut out.

본 발명의 제3 실시예가 제1 및 제2 실시예와 구별되는 부분은 접촉 구멍(186, 187)이 형성되어 있는 부분으로서, 제2 접촉 구멍(187)의 어느 세 방향의 반경은 제2 접촉 구멍(187)의 어느 세 방향과 대응하는 제1 접촉 구멍(186)의 어느 세 방향의 반경보다 작도록 형성되어 있다. The part in which the third embodiment of the present invention is distinguished from the first and second embodiments is a part where the contact holes 186 and 187 are formed, and the radius in any three directions of the second contact hole 187 is the second contact. It is formed so as to be smaller than the radius of any three directions of the 1st contact hole 186 corresponding to any three directions of the hole 187.

즉, 도 23a에 도시된 바와 같이, 제2 접촉 구멍(187)의 상측 방향의 내부 반경(A)은 대응하는 제1 접촉 구멍(186)의 상측 방향의 반경(B)보다 작다. 그리고, 제2 접촉 구멍(187)의 하측 방향의 내부 반경(C)은 대응하는 제1 접촉 구멍(186)의 하측 방향의 반경(D)보다 작다. That is, as shown in FIG. 23A, the inner radius A of the upper direction of the second contact hole 187 is smaller than the radius B of the upper direction of the corresponding first contact hole 186. And the inner radius C of the lower direction of the second contact hole 187 is smaller than the radius D of the lower direction of the corresponding first contact hole 186.

그리고, 도 23b에 도시된 바와 같이, 제2 접촉 구멍(187)의 우측 방향의 내부 반경(F)은 대응하는 제1 접촉 구멍(186)의 우측 방향의 반경(H)보다 작다. 그리고, 제2 접촉 구멍(187)의 좌측 방향의 내부 반경(E)은 대응하는 제1 접촉 구멍(186)의 좌측 방향의 반경(G)보다 크다. And, as shown in FIG. 23B, the inner radius F in the right direction of the second contact hole 187 is smaller than the radius H in the right direction of the corresponding first contact hole 186. And the inner radius E of the left direction of the second contact hole 187 is larger than the radius G of the left direction of the corresponding first contact hole 186.

이 경우 보호막(180p) 및 유기막(180q)에 형성되어 있는 접촉 구멍(186, 187)의 좌측 방향에는 언더컷이 발생하지 않고 완만한 경사를 가지므로 화소 전극(190)과 드레인 전극(175)간의 연결 상태는 우수하나, 보호막(180p) 및 유기막(180q)에 형성되어 있는 접촉 구멍(186, 187)의 우측, 상측 및 하측 방향에는 언더컷이 발생하므로 화소 전극(190)과 드레인 전극(175)간의 연결에 문제가 발생할 수 있다. 그러나, 보호막(180p) 및 유기막(180q)에 형성되어 있는 접촉 구멍(186, 187)의 4방향 모두에서 완만한 경사를 가진다면 접촉 구멍(186, 187)의 크기가 커지므로 빛샘이 발생할 수 있으므로, 본 발명의 제3 실시예와 같이, 접촉 구멍(186, 187)의 한 방향에만 완만한 경사를 가지도록 접촉 구멍(186, 187)을 형성하면 접촉 구멍(186, 187)의 크기를 줄일 수 있고 따라서 빛샘 불량을 제거할 수 있다. 또한 접촉 구멍(186, 187)의 세 방향에서는 언더컷이 발생할 수 있으나 나머지 한 방향에서 완만한 경사를 가지므로 화소 전극(190)과 드레인 전극(175)간의 전기적 연결에는 문제가 발생하지 않는다.In this case, since the undercut does not occur in the left direction of the contact holes 186 and 187 formed in the passivation layer 180p and the organic layer 180q, and has a gentle inclination between the pixel electrode 190 and the drain electrode 175. Although the connection state is excellent, undercuts occur in the right, top, and bottom directions of the contact holes 186 and 187 formed in the passivation layer 180p and the organic layer 180q, so that the pixel electrode 190 and the drain electrode 175 are formed. There may be problems with the connection between them. However, if the slopes are gentle in all four directions of the contact holes 186 and 187 formed in the passivation layer 180p and the organic layer 180q, the light leakage may occur because the size of the contact holes 186 and 187 becomes large. Therefore, as in the third embodiment of the present invention, when the contact holes 186 and 187 are formed to have a gentle slope only in one direction of the contact holes 186 and 187, the size of the contact holes 186 and 187 is reduced. Can thus eliminate light leakage defects. In addition, undercuts may occur in three directions of the contact holes 186 and 187, but have a gentle inclination in the other direction, so that the electrical connection between the pixel electrode 190 and the drain electrode 175 does not occur.

도 24에는 접촉 구멍 패턴(51)의 주변부에 복수개의 슬릿 패턴(52)이 좌측에만 형성되어 있는 광마스크(50)를 도시하였다. FIG. 24 shows an optical mask 50 in which a plurality of slit patterns 52 are formed only on the left side in the periphery of the contact hole pattern 51.

도 24에 도시된 바와 같이, 좌측 방향에만 슬릿 패턴(52)이 형성되어 있고 우측, 상측 및 하측 방향에는 슬릿 패턴(52)이 형성되어 있지 않은 광마스크(50)를 이용하여 접촉 구멍(186, 187)을 형성한다. As shown in FIG. 24, the contact hole 186 is formed by using the optical mask 50 in which the slit pattern 52 is formed only in the left direction and the slit pattern 52 is not formed in the right, upper and lower directions. 187).

이 경우, 도 23a에 도시된 바와 같이, 제2 접촉 구멍(187)의 상측 방향의 내부 반경(A)은 대응하는 제1 접촉 구멍(186)의 상측 방향의 반경(B)보다 작아서 언더컷이 발생한다. 그리고, 제2 접촉 구멍(187)의 하측 방향의 내부 반경(C)은 대응하는 제1 접촉 구멍(186)의 하측 방향의 반경(D)보다 작아서 언더컷이 발생한다. In this case, as shown in FIG. 23A, the inner radius A of the upper direction of the second contact hole 187 is smaller than the radius B of the upper direction of the corresponding first contact hole 186 so that undercut occurs. do. And the inner radius C of the downward direction of the 2nd contact hole 187 is smaller than the radius D of the downward direction of the corresponding 1st contact hole 186, and undercut generate | occur | produces.

그리고, 도 23b에 도시된 바와 같이, 제2 접촉 구멍(187)의 우측 방향의 내부 반경(F)은 대응하는 제1 접촉 구멍(186)의 우측 방향의 반경(H)보다 커서 언더컷이 발생한다. As shown in FIG. 23B, an undercut occurs because the inner radius F of the right direction of the second contact hole 187 is larger than the radius H of the right direction of the corresponding first contact hole 186. .

그리고, 제2 접촉 구멍(187)의 좌측 방향의 내부 반경(E)은 대응하는 제1 접촉 구멍(186)의 좌측 방향의 반경(G)보다 크다. And the inner radius E of the left direction of the second contact hole 187 is larger than the radius G of the left direction of the corresponding first contact hole 186.

이와 같이, 접촉 구멍(186, 187)의 우측면, 상측면 및 하측면에서는 접촉 구멍의 경사가 높기 때문에 언더컷이 발생하여 드레인 전극(175)과 화소 전극(190)과의 연결이 양호하지 못하나, 접촉 구멍(186, 187)의 좌측면에서는 완만한 경사가 이루어지므로 드레인 전극(175)과 화소 전극(190)의 연결이 양호하게 이루어진다. As described above, since the inclination of the contact hole is high on the right side, the upper side, and the lower side of the contact holes 186 and 187, an undercut occurs and the connection between the drain electrode 175 and the pixel electrode 190 is not good. A gentle slope is formed on the left side of the holes 186 and 187 so that the drain electrode 175 and the pixel electrode 190 are well connected.

도 25에는 도 24에 도시된 광마스크의 복수개의 슬릿 패턴 중 바깥쪽의 슬릿 패턴의 양단의 길이를 안쪽의 슬릿 패턴의 양단의 길이보다 짧게 형성한 광마스크를 도시하였다. FIG. 25 illustrates an optical mask in which lengths of both ends of an outer slit pattern of the plurality of slit patterns of the photomask shown in FIG. 24 are shorter than lengths of both ends of an inner slit pattern.

도 25에 도시된 바와 같이, 광마스크의 복수개의 슬릿 패턴 중 바깥쪽의 슬릿 패턴(52a)의 양단의 길이를 안쪽의 슬릿 패턴(52b)의 양단의 길이보다 짧게 형 성함으로써 접촉 구멍을 보다 원형에 가깝도록 형성하여 제2 접촉 구멍(187)의 외부 직경(61)을 줄일 수도 있다.As shown in Fig. 25, the contact hole is more circular by forming the length of both ends of the outer slit pattern 52a out of the plurality of slit patterns of the photomask shorter than the length of both ends of the inner slit pattern 52b. The outer diameter 61 of the second contact hole 187 may be reduced to be formed close to the.

상기한 제1 내지 제3 실시예는 5매의 마스크를 이용하여 제조된 액정 표시 장치지만, 4매 마스크를 이용해서도 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조할 수 있다. 이에 대하여 도 26 내지 도 27b를 참조하여 상세하게 설명한다.Although the first to third embodiments described above are liquid crystal displays manufactured using five masks, the thin film transistor array panel for liquid crystal display devices according to the present invention can also be manufactured using four masks. This will be described in detail with reference to FIGS. 26 to 27B.

도 27a는 도 26의 XXVIIa-XXVIIa'선에 대한 단면도이고, 도 27b는 도 26의 XXVIIb-XXVIIb'선에 대한 단면도이다.FIG. 27A is a cross-sectional view taken along the line XXVIIa-XXVIIa 'of FIG. 26, and FIG. 27B is a cross-sectional view taken along the line XXVIIb-XXVIIb' of FIG. 26.

제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 4매 마스크 공정으로 제조한 것으로서 5매 마스크 공정으로 제조한 박막 트랜지스터 표시판에 비하여 다음과 같은 특징을 가진다. The thin film transistor array panel for a liquid crystal display according to the fourth exemplary embodiment is manufactured by a four-sheet mask process and has the following characteristics as compared with the thin film transistor array panel manufactured by a five-sheet mask process.

반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 형태를 가지고 있다. 단, 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.The semiconductor 151 has a planar shape substantially the same as the data line 171, the drain electrode 175, and the ohmic contacts 161 and 165 below the semiconductor 151 except for the protrusion 154 where the thin film transistor is located. However, the semiconductor 151 may be disposed between the source electrode 173 and the drain electrode 175 in addition to the portion of the data line 171 and the drain electrode 175 below the ohmic contacts 161 and 165. They do not have any exposed parts.

위의 제1 내지 제4 실시예에서와 달리 색필터가 박막 트랜지스터 표시판에 형성될 수도 있다. 이러한 구조에 대하여 제5 및 제6 실시예로서 설명한다. Unlike the first to fourth embodiments, the color filter may be formed on the thin film transistor array panel. This structure will be described as the fifth and sixth embodiments.

도 28은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이고, 도 29a는 도 28의 XXIXa-XXIXa'선에 대한 단면도이고, 도 29b는 도 28의 XXIXb-XXIXb'선에 대한 단면도이다.FIG. 28 is a layout view of a liquid crystal display according to a fifth exemplary embodiment of the present invention, FIG. 29A is a cross-sectional view taken along line XXIXa-XXIXa 'of FIG. 28, and FIG. 29B is a cross-sectional view taken along line XXIXb-XXIXb' of FIG. 28. .

제5 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 제1 내지 제3 실시예에 비하여 다음과 같은 특징을 가진다. The thin film transistor array panel for the liquid crystal display according to the fifth embodiment has the following characteristics as compared to the first to third embodiments.

보호막(180p) 위에는 복수의 삼원색 색필터(230), 예를 들면 적색(230R), 녹색(230G) 및 청색(230B)의 색필터(230)가 형성되어 있다. 색필터(230)는 이웃하는 두 데이터선(171) 사이의 영역을 따라 세로로 길게 뻗어 있다. 이웃하는 색필터(230)는 데이터선(171) 위에서 서로 부분적으로 중첩되어 언덕을 이루고 있다.A plurality of three primary color filters 230, for example, the color filters 230 of red 230R, green 230G, and blue 230B, are formed on the passivation layer 180p. The color filter 230 extends vertically along an area between two neighboring data lines 171. The neighboring color filters 230 partially overlap each other on the data line 171 to form a hill.

색필터(230) 위에는 유기 절연 물질로 이루어지는 유기막(180q)이 형성되어 있다.An organic layer 180q made of an organic insulating material is formed on the color filter 230.

도 30은 본 발명의 제6 실시예에 따른 액정 표시 장치의 배치도이고, 도 31a는 도 30의 XXXIa-XXXIa'선에 대한 단면도이고, 도 31b는 도 30의 XXXIb-XXXIb'선에 대한 단면도이다.FIG. 30 is a layout view of a liquid crystal display according to a sixth exemplary embodiment of the present invention. FIG. 31A is a cross-sectional view taken along the line XXXIa-XXXIa 'of FIG. 30, and FIG. 31B is a cross-sectional view taken along the line XXXIb-XXXIb' of FIG. 30. .

제6 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 제4 실시예에 비하여 다음과 같은 특징을 가진다. The thin film transistor array panel for the liquid crystal display according to the sixth embodiment has the following characteristics as compared with the fourth embodiment.

데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175) 아래에 이와 실질적으로 동일한 패턴으로 접촉층(161, 163, 165, 169)이 형성되어 있다. 또, 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 비정 질 규소층(151, 154, 159)도 데이터선과 실질적으로 동일한 패턴을 가진다.The contact layers 161, 163, 165, and 169 are formed under the data lines 171 and 179, the source electrode 173, and the drain electrode 175 in substantially the same pattern. The amorphous silicon layers 151, 154, and 159 also have substantially the same pattern as the data lines except that the channel portion between the source electrode 173 and the drain electrode 175 is connected.

제6 실시예는 제4 실시예에 비하여 사진 식각 공정을 1회 감소시킨 공정에 의하여 제조된 박막 트랜지스터 표시판을 사용한 것이다. 즉, 제1 내지 제3 실시예와 제4 실시예의 관계와 유사하다.The sixth embodiment uses a thin film transistor array panel manufactured by a process of reducing the photolithography process once compared with the fourth embodiment. That is, it is similar to the relationship between the first to third embodiments and the fourth embodiment.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

본 발명에 따른 박막 트랜지스터 표시판은 소정 형상의 슬릿 패턴이 형성된 마스크로 유기막에 형성되는 접촉 구멍의 크기를 작게 형성함으로써 접촉 구멍에 의한 빛샘 불량을 개선할 수 있다.

The thin film transistor array panel according to the present invention can improve the light leakage defect due to the contact hole by forming a small contact hole formed in the organic layer with a mask having a slit pattern of a predetermined shape.

Claims

절연 기판, Insulation board,

상기 절연 기판 위에 형성되어 있는 게이트선,A gate line formed on the insulating substrate,

상기 게이트선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate line,

상기 게이트 절연막 위에 형성되어 있는 반도체층,A semiconductor layer formed on the gate insulating film,

상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극,A data line and a drain electrode formed on the semiconductor layer;

상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극을 노출시키는 제1 접촉 구멍을 가지는 보호막,A passivation layer formed on the data line and the drain electrode and having a first contact hole exposing the drain electrode;

상기 보호막 위에 형성되어 있으며 상기 제1 접촉 구멍을 통해서 상기 드레인 전극과 접촉하는 화소 전극A pixel electrode formed on the passivation layer and in contact with the drain electrode through the first contact hole;

을 포함하며,Including;

상기 제1 접촉 구멍의 측벽은 상기 절연 기판 면에 대하여 기울어진 제1 측벽부와 상기 제1 측벽부보다 낮은 기울기로 기울어진 제2 측벽부를 포함하는 박막 트랜지스터 표시판.The sidewall of the first contact hole may include a first sidewall portion inclined with respect to the insulating substrate surface and a second sidewall portion inclined at a lower slope than the first sidewall portion.

제1항에서,In claim 1,

상기 보호막 위에 형성되어 있으며 상기 제1 접촉 구멍을 노출하는 제2 접촉 구멍을 가지는 유기막을 더 포함하고,An organic film formed on the passivation layer and having a second contact hole exposing the first contact hole,

상기 제2 접촉 구멍은 상기 제1 측벽부와 동일한 기울기로 기울어진 제3 측벽부와 상기 제2 측벽부와 동일한 기울기로 기울어진 제4 측벽부를 포함하는 박막 트랜지스터 표시판.The second contact hole may include a third sidewall portion inclined at the same slope as the first sidewall portion and a fourth sidewall portion inclined at the same slope as the second sidewall portion.

제1항에서,In claim 1,

상기 제1 측벽부의 기울기는 30° 내지 85°의 범위인 박막 트랜지스터 표시판.The slope of the first sidewall portion is in a range of 30 ° to 85 °.

삭제delete

제2항에서,In claim 2,

상기 보호막과 상기 유기막 사이에 색필터가 더 형성되어 있는 박막 트랜지스터 표시판.And a color filter further formed between the passivation layer and the organic layer.

제8항에서,In claim 8,

상기 색필터는 상기 드레인 전극 위에서 제거되어 있는 박막 트랜지스터 표시판.And the color filter is removed above the drain electrode.

절연 기판 위에 게이트선, 데이터선 및 박막 트랜지스터를 형성하는 단계,Forming a gate line, a data line and a thin film transistor on the insulating substrate,

상기 게이트선, 데이터선 및 박막 트랜지스터 위에 보호막을 형성하는 단계,Forming a passivation layer on the gate line, the data line, and the thin film transistor;

상기 보호막을 관통하여 상기 데이터선을 드러내며 제1 측벽부와 상기 제1 측벽부보다 완만한 경사각을 가지는 제2 측벽부로 이루어지는 제1 접촉 구멍을 형성하는 단계,Forming a first contact hole through the passivation layer to expose the data line and having a first sidewall portion and a second sidewall portion having a gentler inclination angle than the first sidewall portion,

상기 보호막 위에 상기 제1 접촉 구멍을 통하여 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 형성하는 단계Forming a pixel electrode on the passivation layer, the pixel electrode electrically connected to the thin film transistor through the first contact hole

를 포함하고, Including,

상기 제1 접촉 구멍은 복수의 슬릿 패턴을 포함하는 광마스크를 이용하여 형성하며, 상기 슬릿 패턴은 상기 제2 측벽부와 대응하는 The first contact hole is formed using an optical mask including a plurality of slit patterns, wherein the slit pattern corresponds to the second sidewall portion.

박막 트랜지스터 표시판의 제조 방법.Method of manufacturing a thin film transistor array panel.

삭제delete

제10항에서,In claim 10,

상기 슬릿 패턴 중 바깥쪽에 형성되어 있는 슬릿 패턴의 단부가 안쪽에 형성되어 있는 슬릿 패턴의 단부보다 짧은 박막 트랜지스터 표시판의 제조 방법.A method of manufacturing a thin film transistor array panel, wherein an end portion of the slit pattern formed on the outer side of the slit pattern is shorter than an end portion of the slit pattern formed on the inner side.

제10항에서,In claim 10,

상기 슬릿 패턴 중 바깥쪽에 형성되어 있는 슬릿 패턴의 길이가 안쪽에 형성되어 있는 슬릿 패턴의 길이보다 짧은 박막 트랜지스터 표시판의 제조 방법.A method of manufacturing a thin film transistor array panel, wherein the length of the slit pattern formed on the outside of the slit patterns is shorter than the length of the slit pattern formed on the inside.

제10항에서,In claim 10,

상기 보호막을 형성한 후에 색필터를 형성하는 단계를 더 포함하고, 상기 색필터는 상기 드레인 전극 위에서 제거되는 박막 트랜지스터 표시판의 제조 방법. And forming a color filter after forming the passivation layer, wherein the color filter is removed on the drain electrode.