KR100972055B1 - Fabricating Method of Semiconductor Die - Google Patents

Fabricating Method of Semiconductor Die Download PDF

Info

Publication number
KR100972055B1
KR100972055B1 KR1020080052034A KR20080052034A KR100972055B1 KR 100972055 B1 KR100972055 B1 KR 100972055B1 KR 1020080052034 A KR1020080052034 A KR 1020080052034A KR 20080052034 A KR20080052034 A KR 20080052034A KR 100972055 B1 KR100972055 B1 KR 100972055B1
Authority
KR
South Korea
Prior art keywords
wafer
photoresist
semiconductor die
photoresist pattern
chemical mechanical
Prior art date
Application number
KR1020080052034A
Other languages
Korean (ko)
Other versions
KR20090125943A (en
Inventor
정영석
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080052034A priority Critical patent/KR100972055B1/en
Publication of KR20090125943A publication Critical patent/KR20090125943A/en
Application granted granted Critical
Publication of KR100972055B1 publication Critical patent/KR100972055B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Abstract

본 발명은 이온 주입 공정에서 경화된 포토레지스트가 에싱 공정 중에 팝핑(popping)되어 발생한 파티클을 제거할 수 있는 반도체 다이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor die capable of removing particles generated by popping the photoresist cured in an ion implantation process during an ashing process.

이를 위해 웨이퍼의 상면에 포토레지스트 패턴을 형성하는 포토레지스트 패턴 형성 단계, 포토레지스트 패턴을 장벽층으로 이용하여 웨이퍼에 이온 주입을 실시하는 이온 주입 단계, 에싱을 통해 포토레지스트 패턴을 제거하는 에싱 단계 및 웨이퍼의 상면을 화학적 기계적 연마 공정을 통해 연마하여 상기 포토레지스트 패턴의 파티클을 제거하는 화학적 기계적 연마 단계를 포함하는 반도체 다이의 제조 방법이 개시된다.To this end, a photoresist pattern forming step of forming a photoresist pattern on the upper surface of the wafer, an ion implantation step of performing ion implantation into the wafer using the photoresist pattern as a barrier layer, an ashing step of removing the photoresist pattern through ashing, and A method of fabricating a semiconductor die is disclosed that includes a chemical mechanical polishing step of polishing an upper surface of a wafer through a chemical mechanical polishing process to remove particles of the photoresist pattern.

반도체 다이, 포토레지스트, 팝핑, 에싱, popping, ashing, CMP Semiconductor Die, Photoresist, Popping, Ashing, popping, ashing, CMP

Description

반도체 다이의 제조 방법{Fabricating Method of Semiconductor Die}Fabrication Method of Semiconductor Die

본 발명은 반도체 다이의 제조 방법에 관한 것으로, 더욱 상세하게는 이온 주입 공정에서 경화된 포토레지스트가 에싱 공정 중에 팝핑(popping)되어 발생한 파티클을 제거할 수 있는 반도체 다이의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor die, and more particularly, to a method for manufacturing a semiconductor die capable of removing particles generated by the photoresist cured in the ion implantation process during the ashing process.

통상적으로 반도체 다이를 만들기 위해서는 웨이퍼 상에 불순물을 주입하는 공정이 필수적으로 이용된다. 또한, 반도체 다이 제조 공정에서는 불순물을 주입하는 방법으로는 일반적으로 확산(diffusion) 또는 이온 주입법(Ion Implantation)이 많이 사용되고 있다.In general, a process of injecting impurities onto a wafer is essentially used to make a semiconductor die. In addition, in the semiconductor die manufacturing process, as a method of injecting impurities, diffusion or ion implantation is generally used.

특히, 그 중 이온 주입법은 고압가속기를 사용하여 불순물 원자를 실리콘 웨이퍼 표면 속으로 주입하는 방법으로, 확산에 의한 불순물 이동을 최소화할 수 있고, 장벽층(barrier)으로 다양한 재료를 이용할 수 있기 때문에 공정상의 유연성이 있다는 장점이 있다. 또한, 이온 주입법은 표면 근처의 매우 얇은 층에 불순물을 도입할 수 있기 때문에 비싼 설비 가격에 불구하고 점차 고집적화되고 있는 반도체 제조 공정에서 그 이용이 증대되고 있다.In particular, the ion implantation method is a method of injecting impurity atoms into the silicon wafer surface using a high-pressure accelerator, it is possible to minimize the movement of impurities by diffusion, and because a variety of materials can be used as a barrier layer (barrier) process There is an advantage in the flexibility of the award. In addition, since the ion implantation method can introduce impurities into a very thin layer near the surface, its use is increasing in a semiconductor manufacturing process that is becoming increasingly integrated despite expensive equipment prices.

한편, 최근 대부분 반도체에서 주입되는 불순물은 1015 이상의 고농도인 것이 일반적이다. 그리고 많은 경우, 이온 주입의 장벽층으로 포토레지스트를 이용한다. 그런데 포토레지스트는 이온이 웨이퍼 내로 주입되는 것을 방지할 수 있지만, 계속해서 고농도의 이온 주입에 노출된 포토레지스트의 표면에서는 그 노출된 부분이 경화되는 현상이 진행된다. 그리고 이후 포토레지스트를 제거하기 위하여 에싱 공정을 이용하는 경우, 경화된 포토레지스트의 표면보다 포토레지스트 내부의 열팽창률이 더 크기 때문에 폭발(explosion)하게 되는 이른바 포토레지스트 팝핑(Photoresist popping) 현상이 발생하게 된다.On the other hand, recently, most of the impurities implanted in semiconductors have a high concentration of 10 15 or more. In many cases, photoresist is used as a barrier layer for ion implantation. The photoresist can prevent implantation of ions into the wafer, but the exposed portion hardens on the surface of the photoresist exposed to high concentration of ion implantation. Then, when the ashing process is used to remove the photoresist, a so-called photoresist popping phenomenon, which is explosive, occurs because the thermal expansion coefficient inside the photoresist is larger than the surface of the cured photoresist. .

그리고 이러한 포토레지스트 팝핑 현상에 의해 경화된 포토레지스트 표면을 이루던 포토레지스트 파티클이 웨이퍼의 다른 영역으로 날아가 부착되는 경우가 발생한다. 그리고 이러한 포토레지스트 파티클은 웨이퍼의 상면에 부착되므로 이후 에칭 공정에서 장벽층으로 작용하여 그 하부의 웨이퍼가 에칭되는 것을 방해하게 된다. 따라서, 이로써 반도체 다이의 신뢰성 및 수율이 떨어지게 되는 문제가 발생한다.In addition, the photoresist particles forming the cured photoresist surface are blown to other regions of the wafer by the photoresist popping phenomenon. In addition, since the photoresist particles are attached to the upper surface of the wafer, the photoresist particles serve as a barrier layer in the subsequent etching process, thereby preventing the wafer below the etching. Thus, this causes a problem that the reliability and yield of the semiconductor die are degraded.

또한, 반도체 공정을 이용하여 CMOS 이미지 센서(CMOS Image Sense)를 제조하는 경우, 이러한 포토레지스트 파티클이 픽셀 영역에 부착되면, 이미지 특성에 악영향을 주게 되는 추가적인 문제점이 발생하게 된다.In addition, when manufacturing a CMOS image sensor (CMOS Image Sense) using a semiconductor process, if such photoresist particles are attached to the pixel region, an additional problem that adversely affects the image characteristics occurs.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 이온 주입 공정에서 경화된 포토레지스트가 에싱 공정 중에 팝핑(popping)되어 발생한 파티클을 제거할 수 있는 반도체 다이의 제조 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome the above-mentioned conventional problems, and an object of the present invention is to provide a method for manufacturing a semiconductor die capable of removing particles caused by popping of a photoresist cured in an ion implantation process during an ashing process. Is in.

상기한 목적을 달성하기 위해 본 발명에 따른 반도체 다이의 제조 방법은 웨이퍼의 상면에 포토레지스트 패턴을 형성하는 포토레지스트 패턴 형성 단계, 포토레지스트 패턴을 장벽층으로 이용하여 웨이퍼에 이온 주입을 실시하는 이온 주입 단계, 에싱을 통해 포토레지스트 패턴을 제거하는 에싱 단계 및 웨이퍼의 상면을 화학적 기계적 연마 공정을 통해 연마하여 상기 포토레지스트 패턴의 파티클을 제거하는 화학적 기계적 연마 단계를 포함할 수 있다.In order to achieve the above object, a method of manufacturing a semiconductor die according to the present invention includes a photoresist pattern forming step of forming a photoresist pattern on an upper surface of a wafer, and an ion implanted into a wafer using the photoresist pattern as a barrier layer. An injection step, an ashing step of removing the photoresist pattern through ashing, and a chemical mechanical polishing step of removing particles of the photoresist pattern by polishing the upper surface of the wafer through a chemical mechanical polishing process.

여기서, 화학적 기계적 연마 단계는 마찰 계수가 스트리벡 선도(Stribeck Curve)의 유체 윤활 영역(Hydrodynamic lubrication)에 있는 슬러리를 이용하는 것일 수 있다.Here, the chemical mechanical polishing step may be to use a slurry in which the coefficient of friction is in the hydrodynamic lubrication of the Stribeck Curve.

그리고 화학적 기계적 연마 단계는 마찰 계수가 0.001 내지 0.02 인 슬러리를 이용하여 상기 웨이퍼의 상면을 연마하는 것일 수 있다.And the chemical mechanical polishing step may be to polish the upper surface of the wafer using a slurry having a friction coefficient of 0.001 to 0.02.

또한, 화학적 기계적 연마 단계에 이용되는 슬러리의 재질은 암모니아기(NH3), 메탄기(CH3) 또는 에탄기(C2H5)를 갖는 물질 중에서 선택된 어느 하나 또 는 이들의 조합으로 이루어진 것일 수 있다.In addition, the material of the slurry used in the chemical mechanical polishing step may be made of any one selected from ammonia (NH 3), methane (CH 3) or ethane (C 2 H 5) material or a combination thereof.

또한, 화학적 기계적 연마 단계는 2 sec 내지 1500 sec 동안 이루어질 수 있다.In addition, the chemical mechanical polishing step may be performed for 2 sec to 1500 sec.

상기와 같이 하여 본 발명에 의한 반도체 다이의 제조 방법은 웨이퍼를 화학적 기계적 연마 장치를 이용하여 연마하되, 이 때 이용하는 슬러리가 유체 윤활 상태에 있도록 하여 포토레지스트 팝핑에 의해 상기 웨이퍼의 상면에 부착된 파티클을 웨이퍼 손상없이 제거함으로써 제품의 신뢰성 및 수율을 높일 수 있다.As described above, in the method of manufacturing a semiconductor die according to the present invention, the wafer is polished using a chemical mechanical polishing apparatus, and the particles used at this time are in the state of fluid lubrication so that the particles adhered to the upper surface of the wafer by photoresist popping. By removing the wafer without damaging the wafer, the reliability and yield of the product can be improved.

본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily practice the present invention.

이하에서는 본 발명의 실시예에 따른 반도체 다이의 제조 방법을 설명하도록 한다.Hereinafter, a method of manufacturing a semiconductor die according to an embodiment of the present invention will be described.

도 1은 본 발명의 실시예에 따른 반도체 다이의 제조 방법을 설명하기 위한 플로우챠트이다. 도 2 내지 도 4, 도 5a 및 도 5b는 본 발명의 실시예에 따른 반도체 다이의 제조 방법을 설명하기 위한 도면이다.1 is a flowchart illustrating a method of manufacturing a semiconductor die according to an embodiment of the present invention. 2 to 4, 5A and 5B are diagrams for describing a method of manufacturing a semiconductor die according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 반도체 다이의 제조 방법은 포토레지스트 패턴 형성 단계(S1), 이온 주입 단계(S2), 에싱 단계(S3), 화학적 기계적 연마 단계(S4)를 포함한다. 이하에서는 도 1의 각 단계들을 도 2 내지 도 4, 도 5a 및 도 5b를 함께 참조하여 설명하도록 한다.Referring to FIG. 1, a method of manufacturing a semiconductor die according to an embodiment of the present invention includes a photoresist pattern forming step S1, an ion implantation step S2, an ashing step S3, and a chemical mechanical polishing step S4. do. Hereinafter, each step of FIG. 1 will be described with reference to FIGS. 2 to 4, 5A, and 5B.

도 1 및 도 2를 참조하면, 먼저 웨이퍼(w)의 상면에 포토레지스트 패턴(10)을 형성하는 포토레지스트 패턴 형성 단계(S1)가 이루어진다. 상기 포토레지스트 패턴(10)은 상기 우선 상기 웨이퍼(w)의 상면에 포토레지스트를 전면적으로 도포한 후, 노광 및 현상 공정을 통해 형성될 수 있다.1 and 2, first, a photoresist pattern forming step S1 of forming the photoresist pattern 10 on the upper surface of the wafer w is performed. The photoresist pattern 10 may be formed by first applying a photoresist on the entire surface of the wafer w and then exposing and developing the photoresist.

도 1 및 도 3을 참조하면, 상기 웨이퍼(w)의 상부에서 상기 웨이퍼(w)에 이온을 주입하는 이온 주입 단계(S2)가 이루어진다. 상기 이온 주입 단계(S2)는 이온 주입법(Ion Implantation)을 이용하여 이루어질 수 있다.1 and 3, an ion implantation step S2 is performed to implant ions into the wafer w from the top of the wafer w. The ion implantation step S2 may be performed by using ion implantation.

한편, 상기 이온 주입시에는 상기 포토레지스트 패턴(10)이 장벽층(barrier)으로 이용될 수 있다. 그리고 상기 이온 주입 단계(S2)에서 고농도의 이온이 주입됨에 따라 이온에 노출된 상기 포토레지스트 패턴(10)의 표면이 경화되는 현상이 발생할 수 있다. 즉, 상기 포토레지스트(10)의 표면을 따라 경화된 포토레지스트(20)가 발생하게 된다.In the meantime, the photoresist pattern 10 may be used as a barrier layer during the ion implantation. In addition, as a high concentration of ions are implanted in the ion implantation step (S2), the surface of the photoresist pattern 10 exposed to the ions may be cured. That is, the photoresist 20 cured along the surface of the photoresist 10 is generated.

도 1 및 도 4를 참조하면, 상기 포토레지스트(10)를 에싱(ashing) 공정을 이 용하여 제거하는 에싱 단계(S3)가 이루어진다. 상기 에싱 공정은 액체 포토레지스트 스트리퍼를 이용하여, 상기 포토레지스트 패턴(10)을 웨이퍼(w)로부터 부풀어오르게 하여 접착력을 약화시킨 후, 산소 플라즈마 시스템 안에서 상기 포토레지스트 패턴(10)을 산화시켜서 제거하는 일련의 과정을 통해 이루어진다.1 and 4, an ashing step S3 is performed to remove the photoresist 10 using an ashing process. The ashing process uses a liquid photoresist stripper to swell the photoresist pattern 10 from the wafer w to weaken the adhesion and then oxidize and remove the photoresist pattern 10 in an oxygen plasma system. This is done through a series of processes.

그런데 상기 포토레지스트 패턴(10)의 표면에는 경화된 포토레지스트(20)가 존재한다. 그리고 경화된 포토레지스트(20)보다는 그 내부의 포토레지스트 패턴(10)이 상대적으로 덜 경화되어 있기 때문에 더 큰 열팽창률을 갖는다. 따라서, 상기 에싱 공정에서 상기 포토레지스트 패턴(10)이 폭발(explosion)하는 포토레지스트 팝핑(Photoresist Popping) 현상이 발생한다. However, the cured photoresist 20 exists on the surface of the photoresist pattern 10. And since the photoresist pattern 10 therein is relatively less cured than the cured photoresist 20, it has a higher coefficient of thermal expansion. Therefore, a photoresist popping phenomenon occurs in which the photoresist pattern 10 is exploded in the ashing process.

그리고 그 결과, 도 4에서처럼 상기 경화된 포토레지스트 패턴(20)이 포토레지스트 파티클(21)의 형태로 튕겨나가서 상기 웨이퍼(w)의 상면에 부착되는 현상이 발생하게 된다.As a result, as shown in FIG. 4, the cured photoresist pattern 20 bounces off in the form of the photoresist particle 21 and adheres to the upper surface of the wafer w.

도 1 및 도 5a를 참조하면, 상기 포토레지스트 파티클(21)을 제거하기 위해 상기 웨이퍼(w)의 상면을 화학적 기계적 연마(Chemical Mechanical Polishing, CMP)하는 화학적 기계적 연마 단계(S4)가 이루어진다.Referring to FIGS. 1 and 5A, a chemical mechanical polishing step S4 is performed to chemically polish the upper surface of the wafer w to remove the photoresist particles 21.

도 5a는 화학적 기계적 연마 장치(100)의 구성을 개략적으로 도시한 것이다. 상기 화학적 기계적 연마 장치(100)는 플래튼(110), 폴리싱 패드(120), 폴리싱 헤드(130), 컨디셔너(140)를 포함한다.5A schematically illustrates the configuration of the chemical mechanical polishing apparatus 100. The chemical mechanical polishing apparatus 100 includes a platen 110, a polishing pad 120, a polishing head 130, and a conditioner 140.

상기 플래튼(110)은 그 하부에 연결된 회전 모터(도시되지 않음)에 의해 일정 방향으로 회전될 수 있는 구조를 갖는다. The platen 110 has a structure that can be rotated in a predetermined direction by a rotary motor (not shown) connected to the lower portion thereof.

상기 폴리싱 패드(120)는 상기 플래튼(110)의 상부에 부착되어 있다. 상기 폴리싱 패드(120)는 웨이퍼(w)와의 물리적 마찰력을 높이기 위해서 거친 표면을 가지고 있다. 다만, 하기할 바와 같이 본 발명의 실시예에 따른 반도체 다이의 제조 방법에서 상기 웨이퍼(w)는 상기 폴리싱 패드(120)와 접촉하지 않으며, 결과적으로 기계적인 연마는 발생하지 않는다.The polishing pad 120 is attached to the upper portion of the platen 110. The polishing pad 120 has a rough surface in order to increase physical frictional force with the wafer w. However, as described below, in the method of manufacturing a semiconductor die according to the embodiment of the present invention, the wafer w does not contact the polishing pad 120, and as a result, mechanical polishing does not occur.

한편, 상기 폴리싱 패드(120)에는 상기 웨이퍼(w)와 화학적 반응을 일으킬 수 있는 슬러리(s)가 공급된다. 따라서, 상기 웨이퍼(w)의 상면은 상기 슬러리(s)와 화학적으로 반응하여 연마되며, 결과적으로 상기 웨이퍼(w)의 상면에 존재했던 포토레지스트 파티클(21)들이 제거될 수 있다.On the other hand, the polishing pad 120 is supplied with a slurry (s) capable of causing a chemical reaction with the wafer (w). Therefore, the upper surface of the wafer w is chemically reacted with the slurry s to be polished, and as a result, the photoresist particles 21 existing on the upper surface of the wafer w may be removed.

상기 폴리싱 헤드(130)는 상기 폴리싱 패드(120)의 상부에 위치하여 상기 웨이퍼(w)를 회전시킨다. 또한, 상기 폴리싱 헤드(130)는 상기 웨이퍼(w)가 튀어나가는 것을 방지하며, 폴리싱 패드(120)의 폴리싱 표면을 가압하여 연마가 이루어질 수 있도록 하는 기능도 갖는다.The polishing head 130 is positioned above the polishing pad 120 to rotate the wafer w. In addition, the polishing head 130 may prevent the wafer w from popping out and may pressurize the polishing surface of the polishing pad 120 so that polishing may be performed.

상기 컨디셔너(140)는 상기 폴리싱 패드(120)의 상면에 위치한다. 상기 폴리싱 패드(120)의 표면에는 슬러리(s)를 담아두는 역할을 하는 수많은 발포 미공(도시되지 않음)들이 있는데, 상기 컨디셔너(140)는 상기 발포 미공들이 막히지 않도록 상기 폴리싱 패드(120)의 표면을 미소절삭하여 상기 폴리싱 패드(120)의 표면에 미공들을 형성하는 역할을 한다.The conditioner 140 is located on an upper surface of the polishing pad 120. On the surface of the polishing pad 120 there are a number of foamed micropores (not shown) that serve to contain the slurry (s), the conditioner 140 is a surface of the polishing pad 120 so that the foamed pores are not blocked The micro-cutting serves to form micropores on the surface of the polishing pad 120.

상기 화학적 기계적 연마 단계(S4)에서는 상기 웨이퍼(w)의 상면이 화학적 기계적 연마 장치(100)에 의해 상기 슬러리(s)와 화학적으로 반응함으로써 연마된다. 따라서, 상기 웨이퍼(w)의 상면에 존재하던 포토레지스트 파티클(21)이 제거될 수 있다.In the chemical mechanical polishing step S4, the upper surface of the wafer w is polished by chemically reacting with the slurry s by the chemical mechanical polishing apparatus 100. Therefore, the photoresist particle 21 existing on the upper surface of the wafer w can be removed.

한편, 도 5b를 참조하면, 스트리벡 선도(Stribeck Curve)가 도시되어 있다. 상기 스트리벡 선도는 유체가 개입된 상태에서 상대 운동을 하는 두 면의 접촉 상태를 나타낸다. 또한, 본 발명의 실시예에 따른 반도체 다이의 제조 방법에 사용되는 상기 화학적 기계적 연마 장치(100)는 슬러리(s)를 사이에 두고 상기 웨이퍼(w)와 폴리싱 패드(120)를 각각 회전시켜 상기 웨이퍼(w)를 연마하므로 상기 스트리벡 선도에 따라 설명될 수 있다.Meanwhile, referring to FIG. 5B, a Stribeck curve is shown. The Stribeck plot represents the contact state of two faces that are in relative motion with the fluid involved. In addition, the chemical mechanical polishing apparatus 100 used in the method of manufacturing a semiconductor die according to the embodiment of the present invention rotates the wafer w and the polishing pad 120 with the slurry s therebetween, respectively. Since the wafer w is polished, it can be explained according to the above Strebeck diagram.

이 때, 상기 스트리벡 선도의 가로축을 나타내는 변수(μN/P)를 구성하는 파라미터는 각각 점도(μ), 회전수(N), 축의 단위면적당 압력(P)을 나타낸다. 또한, 상기 스트리벡 선도의 세로축은 마찰 계수(Coefficient of friction)를 나타낸다.At this time, the parameters constituting the variable μN / P representing the horizontal axis of the Strebeck diagram represent the viscosity μ, the rotational speed N, and the pressure P per unit area of the axis. In addition, the longitudinal axis of the Strebec diagram represents a coefficient of friction.

또한, 상기 스트리벡 선도는 표면의 거칠기와 최소 유막 두께에 따라 그 구간이 경계층 윤활 상태(Boundary lubrication), 혼합 윤활 상태(Mixed lubrication), 탄성 유체 윤활 상태(Elastohydrodynamic lubrication) 및 유체 윤활 상태(Hydrodynamic lubrication)으로 각각 나뉘어지며, 이는 일반적으로 알려져 있다.In addition, according to the surface roughness and the minimum film thickness, the Stribeck diagram shows the boundary layer Boundary lubrication, Mixed lubrication, Elastohydrodynamic lubrication and Hydrodynamic lubrication. Are each divided by), which are generally known.

한편, 본 발명의 실시예에 따른 반도체 다이의 제조 방법에 사용되는 상기 슬러리(s)는 상기 스트리벡 선도의 네 가지 상태 중에서 유체 윤활 상태(Hydrodynamic lubrication) 조건을 이용하는 것일 수 있다. 상기 유체 윤활 상태는 표면 거칠기에 비해서 유막의 두께가 매우 두꺼운 경우를 의미한다.On the other hand, the slurry (s) used in the method of manufacturing a semiconductor die according to an embodiment of the present invention may be one using a fluid dynamic lubrication (Hydrodynamic lubrication) conditions of the four states of the Striebeck diagram. The fluid lubrication state means a case where the thickness of the oil film is very thick compared to the surface roughness.

즉, 상기 슬러리(s)가 상기 유체 윤활 상태에 있는 경우, 상기 웨이퍼(w)에 상기 폴리싱 패드(120)와의 물리적인 접촉이 없게 된다. 따라서, 상기 웨이퍼(w)에는 기계적인 연마가 발생하지 않는다. 또한, 이를 위해 상기 슬러리(s)의 마찰 계수는 0.001 내지 0.02 사이의 값일 수 있다. 또한, 상기 슬러리(s)의 마찰 계수는 상기 점도(μ), 회전수(N), 축의 단위면적당 압력(P)의 파라미터들을 이용하여 조절할 수 있다.That is, when the slurry s is in the fluid lubricated state, there is no physical contact with the polishing pad 120 in the wafer w. Therefore, mechanical polishing does not occur in the wafer w. In addition, the friction coefficient of the slurry (s) for this purpose may be a value between 0.001 to 0.02. In addition, the friction coefficient of the slurry (s) can be adjusted by using the parameters of the viscosity (μ), rotation speed (N), pressure per unit area of the shaft (P).

그리고 상기 슬러리(s)의 재질은 암모니아기(NH3), 메탄기(CH3) 또는 에탄기(C2H5)를 갖는 물질 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있다. 상기 슬러리(s)를 이용하여 상기 포토레지스트 파티클(21)을 제거하기 위해서는 상기 슬러리(s)가 용매로써 상기 포토레지스트 파티클(21)을 녹일 수 있어야 한다. 또한, 상기 포토레지스트 파티클(21)을 구성하는 포토레지스트는 고분자 물질로 이루어짐이 일반적이다. 따라서, 상기 슬러리(s)가 계면 활성 물질일 필요가 있기 때문에 상기 슬러리(s)의 재질은 암모니아기(NH3), 메탄기(CH3) 또는 에탄기(C2H5)를 갖는 물질 중에서 선택된 어느 하나 또는 이들의 조합일 수 있다.And the material of the slurry (s) may be made of any one selected from a material having an ammonia group (NH3), methane (CH3) or ethane (C2H5) or a combination thereof. In order to remove the photoresist particle 21 using the slurry s, the slurry s must be able to dissolve the photoresist particle 21 as a solvent. In addition, the photoresist constituting the photoresist particle 21 is generally made of a polymer material. Therefore, since the slurry (s) needs to be a surface active material, the material of the slurry (s) is any one selected from materials having an ammonia group (NH 3), a methane group (CH 3), or an ethane group (C 2 H 5). It can be a combination of.

따라서, 상기 화학적 기계적 연마 단계(S4)에서 상기 웨이퍼(w)의 상면에서 다른 영역이 손상을 받지 않고, 상기 포토레지스트 파티클(21)만이 상기 슬러리(s)와 화학적으로 반응하여 제거될 수 있다.Therefore, in the chemical mechanical polishing step S4, only the photoresist particle 21 may be chemically reacted with the slurry s to be removed without damaging other regions on the upper surface of the wafer w.

또한, 상기 슬러리(s)를 이용하여 상기 화학적 기계적 연마 단계(S4)를 수행하는 공정 시간은 연마 시간을 기준으로 2 sec 내지 1500 sec일 수 있다. 상기 공정 시간이 2 sec 미만인 경우, 상기 포토레지스트 파티클(21)이 상기 슬러리(s)에 완전히 녹기 어렵다. 또한, 상기 공정 시간이 1500 sec를 초과하는 경우 상기 웨이퍼(w)의 다른 영역에 손상이 발생할 수 있다.In addition, the process time for performing the chemical mechanical polishing step (S4) using the slurry (s) may be 2 sec to 1500 sec based on the polishing time. When the process time is less than 2 sec, the photoresist particles 21 are difficult to completely melt in the slurry s. In addition, damage may occur in other regions of the wafer w when the process time exceeds 1500 sec.

별도로 도시하지는 않았지만, 이후에는 상기 웨이퍼(w)를 그라인딩하고, 컷팅함으로써 반도체 다이를 제조하는 일련의 공정이 더 이루어질 수 있다.Although not separately illustrated, a series of processes for fabricating a semiconductor die may be further performed by grinding and cutting the wafer w.

상기와 같이 하여, 본 발명의 실시예에 따른 반도체 다이의 제조 방법은 포토레지스트 팝핑 현상에 의해 발생한 포토레지스트 파티클을 제거함으로써, 반도체 다이의 신뢰성 및 수율을 높일 수 있게 된다.As described above, the method of manufacturing a semiconductor die according to the embodiment of the present invention can increase the reliability and yield of the semiconductor die by removing the photoresist particles generated by the photoresist popping phenomenon.

도 1은 본 발명의 실시예에 따른 반도체 다이의 제조 방법을 설명하기 위한 플로우챠트이다.1 is a flowchart illustrating a method of manufacturing a semiconductor die according to an embodiment of the present invention.

도 2 내지 도 4, 도 5a 및 도 5b는 본 발명의 실시예에 따른 반도체 다이의 제조 방법을 설명하기 위한 도면이다.2 to 4, 5A and 5B are diagrams for describing a method of manufacturing a semiconductor die according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

w; 웨이퍼 10; 포토레지스트w; Wafer 10; Photoresist

20; 경화된 포토레지스트 21; 포토레지스트 파티클20; Cured photoresist 21; Photoresist particles

100; 화학적 기계적 연마 장치100; Chemical mechanical polishing equipment

Claims (5)

웨이퍼의 상면에 포토레지스트 패턴을 형성하는 포토레지스트 패턴 형성 단계;Forming a photoresist pattern on the upper surface of the wafer; 상기 포토레지스트 패턴을 장벽층으로 이용하여 상기 웨이퍼에 이온 주입을 실시하는 이온 주입 단계;An ion implantation step of implanting ions into the wafer using the photoresist pattern as a barrier layer; 에싱을 통해 상기 포토레지스트 패턴을 제거하는 에싱 단계; 및An ashing step of removing the photoresist pattern through ashing; And 상기 웨이퍼의 상면을 화학적 기계적 연마 공정을 통해 연마하여 상기 포토레지스트 패턴의 파티클을 제거하되, 마찰 계수가 스트리벡 선도(Stribeck Curve)의 유체 윤활 영역(Hydrodynamic lubrication)에 있는 슬러리를 이용하는 화학적 기계적 연마 단계를 포함하는 것을 특징으로 하는 반도체 다이의 제조 방법.A chemical mechanical polishing step of removing particles of the photoresist pattern by polishing the upper surface of the wafer by a chemical mechanical polishing process, but using a slurry having a coefficient of friction in the fluid dynamic lubrication of the Stribeck Curve. Method of manufacturing a semiconductor die comprising a. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 화학적 기계적 연마 단계는 마찰 계수가 0.001 내지 0.02 인 슬러리를 이용하여 상기 웨이퍼의 상면을 연마하는 것을 특징으로 하는 반도체 다이의 제조 방법.The chemical mechanical polishing step is a method of manufacturing a semiconductor die, characterized in that for polishing the upper surface of the wafer using a slurry having a friction coefficient of 0.001 to 0.02. 제 3항에 있어서,The method of claim 3, wherein 상기 화학적 기계적 연마 단계에 이용되는 상기 슬러리의 재질은 암모니아기(NH3), 메탄기(CH3) 또는 에탄기(C2H5)를 갖는 물질 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어진 것을 특징으로 하는 반도체 다이의 제조 방법.The material of the slurry used in the chemical mechanical polishing step is any one or a combination of materials selected from ammonia (NH 3), methane (CH 3) or ethane (C 2 H 5) material of the semiconductor die Manufacturing method. 제 1항에 있어서,The method of claim 1, 상기 화학적 기계적 연마 단계는 2 sec 내지 1500 sec 동안 이루어지는 것을 특징으로 하는 반도체 다이의 제조 방법.Wherein the chemical mechanical polishing step is performed for 2 sec to 1500 sec.
KR1020080052034A 2008-06-03 2008-06-03 Fabricating Method of Semiconductor Die KR100972055B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080052034A KR100972055B1 (en) 2008-06-03 2008-06-03 Fabricating Method of Semiconductor Die

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080052034A KR100972055B1 (en) 2008-06-03 2008-06-03 Fabricating Method of Semiconductor Die

Publications (2)

Publication Number Publication Date
KR20090125943A KR20090125943A (en) 2009-12-08
KR100972055B1 true KR100972055B1 (en) 2010-07-22

Family

ID=41687251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052034A KR100972055B1 (en) 2008-06-03 2008-06-03 Fabricating Method of Semiconductor Die

Country Status (1)

Country Link
KR (1) KR100972055B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104223A (en) * 1992-09-21 1994-04-15 Sony Corp Removal method of resist
US20080099429A1 (en) * 2006-10-25 2008-05-01 Industrial Technology Research Institute Methods for repairing patterned structures of electronic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104223A (en) * 1992-09-21 1994-04-15 Sony Corp Removal method of resist
US20080099429A1 (en) * 2006-10-25 2008-05-01 Industrial Technology Research Institute Methods for repairing patterned structures of electronic devices

Also Published As

Publication number Publication date
KR20090125943A (en) 2009-12-08

Similar Documents

Publication Publication Date Title
US7510974B2 (en) CMP process
US8741070B2 (en) Liquid processing method, liquid processing apparatus and recording medium
US8393936B2 (en) Substrate retaining ring for CMP
US7381121B2 (en) Base pad polishing pad and multi-layer pad comprising the same
US7731567B2 (en) Semiconductor wafer processing method
US6180527B1 (en) Method and apparatus for thinning article, and article
JP2015514599A (en) Method and apparatus for active substrate precession during chemical mechanical polishing
KR100972055B1 (en) Fabricating Method of Semiconductor Die
US8366852B2 (en) Method of forming temporary carrier structure and associated release techniques
US6435943B1 (en) Method of chemical mechanical polishing organic silicon material with low dielectric constant
JP5452175B2 (en) Lapping method
KR100752181B1 (en) Chemical Mechanical polishing Apparatus
JP2005064450A (en) Method for producing semiconductor device
US20150044783A1 (en) Methods of alleviating adverse stress effects on a wafer, and methods of forming a semiconductor device
JP2010040993A (en) Semiconductor device fabricating method, and semiconductor fabricating device
JP3964029B2 (en) Manufacturing method of semiconductor substrate
CN105017973B (en) The CMP slurry solution of fluent material for hardening
KR20100077584A (en) Semiconductor manufacture equipment
US20220097199A1 (en) Method and device of chemical mechanical polishing
JP2009111092A (en) Method of manufacturing semiconductor device and chemical mechanical polishing apparatus
CN109420968B (en) Chemical mechanical polishing apparatus and method for manufacturing semiconductor device
KR100914605B1 (en) Method for manufacturing of silicon wafer improved in nanotopography
KR20080061939A (en) Chemical mechanical polishing apparatus and method
US20180174829A1 (en) CMP Cleaning System and Method
TW202138121A (en) Substrate processing apparatus and substrate processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee