KR100967518B1 - 레벨시프트회로 및 그 방법 - Google Patents

레벨시프트회로 및 그 방법 Download PDF

Info

Publication number
KR100967518B1
KR100967518B1 KR1020080018171A KR20080018171A KR100967518B1 KR 100967518 B1 KR100967518 B1 KR 100967518B1 KR 1020080018171 A KR1020080018171 A KR 1020080018171A KR 20080018171 A KR20080018171 A KR 20080018171A KR 100967518 B1 KR100967518 B1 KR 100967518B1
Authority
KR
South Korea
Prior art keywords
output
capacitor
circuit
electrically connected
driver circuit
Prior art date
Application number
KR1020080018171A
Other languages
English (en)
Other versions
KR20090065406A (ko
Inventor
관-젠 추
치엔-핑 루
Original Assignee
리치테크 테크놀로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리치테크 테크놀로지 코포레이션 filed Critical 리치테크 테크놀로지 코포레이션
Publication of KR20090065406A publication Critical patent/KR20090065406A/ko
Application granted granted Critical
Publication of KR100967518B1 publication Critical patent/KR100967518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 레벨시프트회로에 관한 것으로, 입력드라이버회로; 상기 입력드라이버회로의 출력과 전기적으로 연결되는 제1 단부를 갖는 캐패시터와; 상기 캐패시터의 제2 단부와 전기적으로 연결되는 출력드라이버회로와; 및 상기 출력드라이버회로의 출력과 상기 캐패시터의 제2 단부 사이에 전기적으로 연결되며 상기 캐패시터의 제2 단부에서 전압레벨을 유지하기 위한 피드백래치회로를 포함하는 것을 특징으로 한다.
레벨시프트회로, 캐패시터; 피드백래치회로

Description

레벨시프트회로 및 그 방법{LEVEL SHIFT CIRCUIT AND METHOD FOR THE SAME}
본 발명은 레벨시프트에 관한 것으로 특히 양의 공급전압(VDD)에서 음의 공급전압(-VDD)까지 레벨시프트를 이룰 수 있는 레벨시프트회로 및 그 방법에 관한 것이다.
주로 레벨시프트회로는 전자신호의 레벨을 시프팅하기 위한 전자회로에서 이용된다. VDD/OV 에서 OV/-VDD 까지 하이와 로우 동작레벨을 필요로 할 때, 종래 회로는 여러가지 장치를 필요로 한다. 도1은 하이로우 레벨을 VDD/0V 에서 1/2VDD/0V, 1/2VDD/-1/2VDD, 0V/-1/2VDD 및 0V/-VDD 까지 시프트하는데 필요한 종래기술에 의한 회로를 도시한 것이다. 이와 같은 종래기술에 의한 회로기술을 전력변환 효율성, 속도 및 필요한 장치수의 관점에서 살펴보면 유익한 해결책이라 할 수 없다. 종래기술에 의한 몇몇 회로에서 5단계 레벨시프트 구조는 1/2VDD/0V 및0V/-1/2VDD 단계를 이동하는 3단계 레벨시프트구조를 변형한 것이다. 그러나 역시 3단계 레벨시프트구조 또한 바람직한 해결책은 아니다.
도2는 종래기술에 의한 회로를 도시한 것으로 도1에 도시된 회로보다 속도에 있어서 뛰어난 효과를 발휘하는 것이다. 그러나 도2에 도시된 회로 역시 여러가지 장치를 필요로 하고 만족스러운 결과를 발휘하지 못한다.
이러한 관점에서 종래기술에 의한 레벨시프트회로는 보다 빠른 속도와 소수의 장치를 이용하는 레벨시프트회로 및 레벨시프트방법으로 개선되는 것이 바람직하다.
본 발명의 제1 목적은 소수의 장치로 양의 공급전압에서 음의 공급전압까지 레벨시프트를 달성할 수 있는 레벨시프트회로를 제공하는 것이다.
본 발명의 제2 목적은 레벨시프트방법을 제공하는 것이다.
상술한 목적을 달성하기 위하여 본 발명에 의한 레벨시프트회로는, 입력드라이버회로; 상기 입력드라이버회로의 출력과 전기적으로 연결되는 제1 단부를 갖는 캐패시터와; 상기 캐패시터의 제2 단부와 전기적으로 연결되는 출력드라이버회로와; 및 상기 출력드라이버회로의 출력과 상기 캐패시터의 제2 단부 사이에 전기적으로 연결되며 상기 캐패시터의 제2 단부에서 전압레벨을 유지하기 위한 피드백래치회로를 포함하는 것을 특징으로 한다.
상기 피드백래치회로는 풀래치회로 또는 하프래치회로인 것이 바람직하다.
또한 본 발명에 의한 레벨시프트방법은, 제1 하이 및 로우 동작전압레벨에서 동작하는 입력신호를 제공하는 단계와; 캐패시터 및 상기 캐패시터에 전압을 제공하는 단계와; 상기 캐패시터에 대한 전압에 따라 출력신호를 발생하는 출력회로를 드라이브하는 단계; 및 상기 출력신호에 따른 캐패시터의 단부에서 전압레벨을 조절하는 단계를 포함하며, 상기 출력신호는 상기 입력신호에 따른 제2 하이 및 로우 동작전압에서 동작하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 의한 레벨시프트회로 및 그 방법에 의하면 종래 레벨시프트회로 보다 빠른 속도와 소수의 장치로 구성되는 것이 가능하다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 본 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 작동상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.
첨부된 도3은 본 발명에 의한 레벨시프트회로를 설명하기 위한 것으로, 도시된 바와 같이 입력드라이버회로(10)가 제공되고, 상기 입력드라이버회로(10)는 각각 VDD와 OV의 하이 및 로우 동작전압레벨에서 동작한다. 상기 입력드라이버회로(10)의 출력은 캐패시터(15)와 전기적으로 연결되고 상기 캐패시터의 양단 사이의 전압차를 저장한다. 출력회로(20)는 전기적으로 캐패시터(15)와 연결되고 상기 출력회로(20)는 OV과 -VDD 의 하이 및 로우 동작전압레렙에서 동작하는 출력드라이버회로(24) 및 피드백제어메카니즘에 의한 목표치레벨에서 출력드라이버회로(24)의 입력노드 A를 유지하는 피드백래치회로(22)를 포함한다.
상술한 본 발명의 개념은 다양한 방법으로 이루어질 수 있다. 도4에 도시된 실시예에와 같이 입력드라이버회로(10)는 PMOS 트랜지스터 M11과 NMOS 트랜지스트 M12를 포함하고, 출력회로(20)는 PMOS 트랜지스터 M21과 M22 및 NMOS 트랜지스터 M23과 M24를 포함한다. 상기 PMOS 트랜지스터 M22 및 NMOS 트랜지스터 M24는 출력드라이버회로(24)를 형성하고, PMOS 트랜지스터 M21과 NMOS 트랜지스터 M23은 피드백래치회로(22)를 형성한다. 상기 피드백래치회로(22)는 풀래치회로, 즉 출력터미널 OUT 에서 레벨에 관계없이 피드백래치 기능을 제공한다.
특히 출력터미널 OUT 피드백은 트랜지스터 M21과 M23의 게이트를 조절하고 노드 A 는 보정레벨에서 유지된다. 상기 출력이 하이레벨(0V) 일 때, 노드 A는 로우레벨(-VDD)이다; 상기 출력이 로우레벨(-VDD)일 때, 노드 A는 하이레벨(OV)이다; 상기 노드 A는 캐패시터(15)에 대한 전압을 유지하기 위해 보정레벨에서 유지되고 신호는 시간의 경과에도 왜곡되지 않는다.
도4에 도시된 회로는 도5 및 도6에 도시된 바와 같이 동작한다. VDD가 5V라고 가정하면, 전체 레벨 시프트회로의 입력이 0V 일 때, PMOS 트랜지스터 M11은 ON 이고 NMOS 트랜지스터 M12 는 OFF 이다. 따라서 캐패시터(15) 좌측단 노드A는 초 기 상태 0V 이다. 그러므로 전압차 5V가 캐패시터(15)에 대해 발생한다. 노드A 는 OV 이기 때문에 NMOS 트랜지스터 M24는 ON 이고 PMOS 트랜지스터 M22는 OFF 이며, 출력터미널 OUT 은 -5V 이다. 또한 출력터미널 OUT 피드백은 트랜지스터 M21 및M23의 게이트를 조절하며 노드 A는 OV를 유지한다. 그러므로 도면에서 화살표에 의해 도시된 바와 같이 충전루프(CHARGING LOOF, VDD(5V)-M11-B-(캐패시터(15)-A-M21-GND)는 캐패시터(15)를 충전하도록 형성되고 5V로 캐패시터에 대한 전압으로 유지하도록 한다.
한편, 전체 레벨시프트회로의 입력이 5V 일 때 PMOS 트랜지스터 M11은 OFF 이고, NMOS 트랜지스터 M12는 ON이다. 따라서 캐패시터(15) 좌측단 노드B는 상태 0V 이다. 상기 캐패시터(15)에 에 대한 전압 때문에 캐패시터(15) 우측단의 노드A 는 -5V 가 된다. 따라서 PMOS 트랜지스터 M22는 ON 이고 NMOS 트랜지스터 M24는 OFF 이며 출력터미널 OUT 은 0V 이다. 또한 출력터미널 OUT 피드백은 트랜지스터 M21 및M23의 게이트를 조절하며 노드 A는 -5V를 유지한다. 그러므로 도면에서 화살표에 의해 도시된 바와 같이 충전루프[(GND-M12-B-B(캐패시터(15)-A-M23-VDD(-5V)]는 캐패시터(15)를 충전하도록 형성되고 5V로 캐패시터에 대한 전압으로 유지하도록 한다.
실제로, 피드백래치회로(22)는 풀래치회로를 갖지 않도록 구성된다. 다시 설명하면 장치의 갯수를 줄이기 위해 피드백래치회로(22)는 풀래치회로를 갖지 않도록 구성된다. 도7을 참조하면, 피드백래치회로(22)는 오직 하나의 트랜지스터 M21을 포함하는 하프래치회로로 구성된다. 또한 도8을 참조하면 피드백래치회 로(22)는 오직 하나의 트랜지스터 M23을 포함하는 하프래치회로로 구성된다. 상기 회로피드백은, 출력터미널 OUT이 하이레벨에 있을 때 노드 A의 전압레벨을 조절한다. 상술한 도7 및 도8에 도시된 바람직한 실시예 역시 본 발명의 기술적 사상의 범위내에 있는 것이다.
참고로 본 발명의 구체적인 실시예는 여러가지 실시 가능한 예 중에서 당업자의 이해를 돕기 위하여 가장 바람직한 실시예를 선정하여 제시한 것일 뿐, 본 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니다. 예컨대 여러형태의 래치회로가 노드 A를 조절하는 피드백에 이용될 수 있다. 다른 실시예에서 처럼 본 발명은 다양한 형태의 레벨시프트회로에 이용될 수 있으며 양의 공급전압에서 음의 공급전압까지 레벨시프트를 위한 레벨시프트회로에 제한되지 않는다. 본 발명에 개시된 실시예는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화와 부가 및 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.
도1 및 도2는 종래기술에 의한 레벨시프트회로를 도시한 것으로 양의 공급전압과 0에서 0과 음의 공급전압까지 레벨을 시프트하기 위한 회로를 도시한 것이고,
도3은 본 발명에 의한 레벨시프트회로를 설명하기 위해 도시한 것이고,
도4는 본 발명에 의한 레베시프트회로의 바람직한 실시예를 도시한 것이고,
도5는 도4에 도시된 회로를 설명하기 위해 도시한 것이고,
도7 및 도8은 본 발명에 의한 레벨시프트회로의 두가지 바람직한 실시예를 도시한 것이다.

Claims (12)

  1. 입력드라이버회로;
    상기 입력드라이버회로의 출력과 전기적으로 연결되는 제1 단부를 갖는 캐패시터와;
    상기 캐패시터의 제2 단부와 전기적으로 연결되는 출력드라이버회로와; 및
    상기 출력드라이버회로의 출력과 상기 캐패시터의 제2 단부 사이에 전기적으로 연결되며 상기 캐패시터의 제2 단부에서 전압레벨을 유지하기 위한 피드백래치회로를 포함하는 것을 특징으로 하는 레벨시프트회로.
  2. 제1항에 있어서,
    상기 입력드라이버회로는 각각의 양의 공급전압과 0 인 하이 및 로우 동작전압레벨에서 동작하는 것을 특징으로 하는 레벨시프트회로.
  3. 제1항에 있어서,
    상기 출력드라이버회로는 각각의 0과 음의 공급전압인 하이 및 로우 동작전압레벨에서 동작하는 것을 특징으로 하는 레벨시프트회로.
  4. 제1항에 있어서,
    상기 피드백래치회로는 풀래치회로인 것을 특징으로 하는 레벨시프트회로.
  5. 제4항에 있어서,
    상기 풀래치회로는 타편의 트랜지스터의 드레인과 전기적으로 연결되는 일편의 드래인과 타편의 트랜지스터의 게이트와 전기적으로 연결되는 게이트를 각각 갖는 PMOS 및 NMOS를 포함하는 한쌍의 트랜지스터를 포함하는 것을 특징으로 하는 레벨시프트회로.
  6. 제1항에 있어서,
    상기 피드백래치회로는 하프래치회로인 것을 특징으로 하는 레벨시프트회로.
  7. 제6항에 있어서,
    상기 하프래치회로는 출력드라이버회로의 출력에 의해 조절되는 게이트 및 상기 캐패시터의 제2 단부와 전기적으로 연결되는 드레인을 갖는 트랜지스터를 포함하는 것을 특징으로 하는 레벨시프트회로.
  8. 제1항에 있어서,
    상기 입력드라이버회로는 타편의 트랜지스터의 드레인과 전기적으로 연결되는 일편의 드래인과 타편의 트랜지스터의 게이트와 전기적으로 연결되는 게이트를 각각 갖는 PMOS 및 NMOS를 포함하는 한쌍의 트랜지스터를 포함하는 인버터이고 상기 트랜지스터 중의 드레인은 상기 입력드라이버회로의 출력인 것을 특징으로 하는 레벨시프트회로.
  9. 제1항에 있어서,
    상기 출력드라이버회로는 타편의 트랜지스터의 드레인과 전기적으로 연결되는 일편의 드래인과 타편의 트랜지스터의 게이트와 전기적으로 연결되는 게이트를 각각 갖는 PMOS 및 NMOS를 포함하는 한쌍의 트랜지스터를 포함하는 인버터이고 상기 트랜지스터 중의 드레인은 상기 출력드라이버회로의 출력인 것을 특징으로 하는 레벨시프트회로.
  10. 제1 하이 및 로우 동작전압레벨에서 동작하는 입력신호를 제공하는 단계와;
    캐패시터 및 상기 캐패시터에 전압을 제공하는 단계와;
    상기 캐패시터에 대한 전압에 따라 출력신호를 발생하는 출력회로를 드라이브하는 단계; 및
    상기 출력신호에 따른 캐패시터의 단부에서 전압레벨을 조절하는 단계를 포함하며,
    상기 출력신호는 상기 입력신호에 따른 제2 하이 및 로우 동작전압에서 동작하는 것을 특징으로 하는 레벨시프트방법.
  11. 제10항에 있어서,
    상기 제1 하이 및 로우 동작전압레벨은 각각 양의 공급전압 및 0 인 것을 특 징으로 하는 레벨시프트방법.
  12. 제10항에 있어서,
    상기 제2 하이 및 로우 동작전압레벨은 각각 0 및 음의 공급전압인 것을 특징으로 하는 레벨시프트방법.
KR1020080018171A 2007-12-17 2008-02-28 레벨시프트회로 및 그 방법 KR100967518B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW096148323A TWI346453B (en) 2007-12-17 2007-12-17 Level shift circuit and method for the same
TW96148323 2007-12-17

Publications (2)

Publication Number Publication Date
KR20090065406A KR20090065406A (ko) 2009-06-22
KR100967518B1 true KR100967518B1 (ko) 2010-07-07

Family

ID=40993759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018171A KR100967518B1 (ko) 2007-12-17 2008-02-28 레벨시프트회로 및 그 방법

Country Status (2)

Country Link
KR (1) KR100967518B1 (ko)
TW (1) TWI346453B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9270276B1 (en) * 2014-07-30 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifting apparatus and method of using the same
CN111141948B (zh) * 2019-12-30 2020-09-22 深圳市芯天下技术有限公司 一种掉电检测电路
CN112073048B (zh) * 2020-09-02 2022-11-04 敦泰电子（深圳）有限公司 电平移位电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229756A (ja) 2001-11-28 2003-08-15 Fujitsu Ltd レベルシフタ
JP2003318726A (ja) 2002-04-24 2003-11-07 Fujitsu Ltd ラッチ形レベルコンバータおよび受信回路
JP2004343396A (ja) 2003-05-15 2004-12-02 Matsushita Electric Ind Co Ltd レベルシフト回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229756A (ja) 2001-11-28 2003-08-15 Fujitsu Ltd レベルシフタ
JP2003318726A (ja) 2002-04-24 2003-11-07 Fujitsu Ltd ラッチ形レベルコンバータおよび受信回路
JP2004343396A (ja) 2003-05-15 2004-12-02 Matsushita Electric Ind Co Ltd レベルシフト回路

Also Published As

Publication number Publication date
TWI346453B (en) 2011-08-01
KR20090065406A (ko) 2009-06-22
TW200929867A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
US7005912B2 (en) Simple step-up apparatus including level shift circuits capable of low breakdown voltage
US7492215B2 (en) Power managing apparatus
JPH11274912A (ja) レベルシフト回路
US7768494B2 (en) Circuit devices
JP2012113812A (ja) シフト・レジスタユニット、ゲート駆動回路及び表示装置
US20090212841A1 (en) Level shift circuit and method for the same
JP2018512812A (ja) パワーｆｅｔのカスコードスタックの駆動
US6741230B2 (en) Level shift circuit and image display device
US6850090B2 (en) Level shifter
US20180375428A1 (en) Negative charge pump circuit
KR100967518B1 (ko) 레벨시프트회로 및 그 방법
US7501874B2 (en) Level shift circuit
US7071735B2 (en) Level shifter and panel display using the same
JP6792350B2 (ja) 昇圧回路
US7358790B2 (en) High performance level shift circuit with low input voltage
US8072257B2 (en) Charge pump-type voltage booster circuit and semiconductor integrated circuit device
CN100461822C (zh) 驱动电路
JP4724575B2 (ja) レベル変換回路
EP2614588A1 (en) Controlled switch
CN106341118B (zh) 电平变换器电路
KR20010004448A (ko) 고전압 출력 인버터
TWI458260B (zh) 電壓準位移位電路
CN110677037B (zh) 一种用于电荷泵输出切换的开关控制方法
KR101725208B1 (ko) 인버터
JP2004007831A (ja) レベルシフト回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 9