KR100966169B1 - 인서트, 테스트 트레이 및 반도체 시험 장치 - Google Patents

인서트, 테스트 트레이 및 반도체 시험 장치 Download PDF

Info

Publication number
KR100966169B1
KR100966169B1 KR1020087011334A KR20087011334A KR100966169B1 KR 100966169 B1 KR100966169 B1 KR 100966169B1 KR 1020087011334 A KR1020087011334 A KR 1020087011334A KR 20087011334 A KR20087011334 A KR 20087011334A KR 100966169 B1 KR100966169 B1 KR 100966169B1
Authority
KR
South Korea
Prior art keywords
frame
accommodating
test
semiconductor device
device under
Prior art date
Application number
KR1020087011334A
Other languages
English (en)
Other versions
KR20080057340A (ko
Inventor
사야카 수가노
아키히코 이토
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20080057340A publication Critical patent/KR20080057340A/ko
Application granted granted Critical
Publication of KR100966169B1 publication Critical patent/KR100966169B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명에 따른 반도체 시험 장치에서 피시험 반도체 디바이스(100)를 수용하는 인서트는, 프레임부(520), 피시험 반도체 디바이스(100)를 지지하는 IC 수용부(530), 프레임부(520)와 IC 수용부(530)의 상대 위치를 변화시킬 수 있는 상태에서 프레임부(520)와 IC 수용부(530)를 서로 연결하는 연결부, 및 특정한 기간 동안 프레임부(520)에 대한 상대적인 소정 위치로 IC 수용부(530)를 안내하는 안내부를 포함한다.
Figure R1020087011334
인서트, 테스트 트레이, 프레임부, IC 수용부, 반도체 시험 장치

Description

인서트, 테스트 트레이 및 반도체 시험 장치{Insert, test tray and semiconductor testing apparatus}
본 발명은 인서트(insert), 테스트 트레이, 및 반도체 시험 장치에 관한 것이다. 보다 상세하게는, 본 발명은 반도체 시험 장치에서 피시험 반도체 디바이스를 수용하는 테스트 트레이에 장착되어 피시험 반도체 디바이스를 직접 수용하는 인서트에 관한 것이다. 또한, 본 발명은 이 인서트를 복수 포함한 테스트 트레이 및 그 테스트 트레이를 이용해서 시험을 실시하는 반도체 시험 장치에도 관한 것이다.
반도체 장치의 제조에는 시험 공정이 포함되어 있다. 시험 공정은 반도체 시험 장치에 의해 실시된다. 최근의 생산량의 증가에 따라, 시험 공정의 효율도 제조 공정 전체의 처리량에 큰 영향을 주게 되었다.
반도체 시험 장치에서 피시험 반도체 디바이스를 물리적으로 조작하는 핸들러에는 커스터머 테스트 트레이라고 불리는 용기에 수용된 피시험 반도체 디바이스가 장치된다. 한편, 시험 장치에 전기적으로 접속해서 시험을 실행할 때는 피시험 반도체 디바이스는 테스트 트레이라고 불리는 용기로 옮겨져서 다루어진다.
테스트 트레이는 피시험 반도체 디바이스와 시험용 소켓의 전기적 접속을 얻 는 조작에 용이한 구조를 가지고 있다. 즉, 테스트 트레이는 하면이 개방된 용기로서 피시험 반도체 디바이스를 수용한 상태에서 테스트 헤드에 설치된 시험용 소켓을 향해서 하강하게 함으로써 피시험 반도체 디바이스의 컨택트 패드와 시험용 소켓의 컨택트 핀을 전기적으로 접속시킬 수 있다.
또한, 테스트 트레이에는 많은 피시험 반도체 디바이스를 수용하고 이들을 일괄해서 시험에 제공할 수 있는 것이 있다. 이에 따라, 테스트 트레이는 메모리 등의 생산량이 큰 반도체 디바이스에 대한 시험 공정의 효율을 향상시켜서 높은 처리량을 실현할 수 있다.
더욱이, 테스트 트레이에서는 각 피시험 반도체 디바이스는 인서트라고 불리는 부재를 통해서 수용된다. 또한, 인서트는 자신을 테스트 트레이의 프레임 본체에 고정하기 위한 프레임부 및 프레임부에 대하여 변위가 허용된 IC 수용부를 포함한다. 이러한 구조에 의해, 인서트는 인서트 자체, 테스트 트레이, 및 피시험 반도체 디바이스의 열팽창 등을 흡수해서 피시험 반도체 디바이스를 보유할 수 있다.
일본특허공개 1999-333775호 공보에는 상기와 같은 테스트 트레이에 대하여 로딩 또는 언로딩할 때 IC 칩을 보유하는 부품 흡착 장치에 관한 기재가 있다. 이 문헌의 기재에 의하면, 보유하는 IC 칩의 위치를 맞추기 위한 기구가 부품 흡착 장치에 장착된다. 이에 따라, 부품 흡착 장치에 대하여 규정의 위치에서 IC 칩을 보유시킬 수 있다. 따라서, 테스트 헤드에 있어서, 시험에 제공되는 IC 칩의 컨택트 패드(솔더 볼)를 IC 소켓의 컨택트 핀에 정확하게 결합시켜서 유효한 시험을 확실하게 실행시킬 수 있다.
또한, 일본특허공개 2001-33519호 공보에는 상기한 인서트에 관한 기재가 있다. 이 문헌에 의하면, 인서트는 그 자체에 대하여 변위 가능하게 장착된 가이드 코어를 포함하며, 이 가이드 코어에 피시험 전자 부품 IC를 수용한다. 더욱이, 가이드 코어에 가이드 구멍을, 그리고 시험용의 IC 소켓에 가이드 핀을 각각 설치함으로써 IC 소켓에 대하여 피시험 전자 부품 IC를 결합시키는 경우, 피시험 전자 부품 IC와 IC 소켓의 위치가 자동적으로 맞추어진다. 이에 따라, 유효한 시험을 확실하게 실행할 수 있다.
일본특허공개 1999-333775호 공보에 기재된 흡착 장치에 의한 피시험 반도체 디바이스의 위치 맞춤은 확실한 시험의 실행에서 유효하다. 그러나, 흡착 장치는 취급하는 모든 IC 칩에 대하여 위치 맞춤을 수행하지 않으면 안되므로 현저하게 높은 내구성이 요구된다.
한편, 일본특허공개 2001-33519호 공보에 기재된 인서트는 변위하는 가이드 코어에 형성된 가이드 구멍과 시험용의 IC 소켓측에 설치된 가이드 핀을 구비하는 안내부를 포함하며, 시험용 IC 소켓에 대하여 가이드 코어가 자동적으로 위치 맞춤을 한다. 그러나, 시험용 IC 소켓에 맞춰서 가이드 코어와 함께 변위한 피시험 전자 부품 IC는 시험용 IC 소켓 이외의 부품에 대하여 위치가 정합하고 있다고는 할 수 없다.
이 때문에, 테스트 트레이(인서트)로부터 언로딩할 때 벗어난 위치에서 흡착 장치에 보유되고, 더욱이 그 때문에 커스터머 테스트 트레이에의 수납에 실패하는 경우가 있다. 또한, 커스터머 테스트 트레이로부터 테스트 트레이에 로딩할 경우 에도, 변위할 수 있는 가이드 코어가 당초보다 벗어난 위치에 있으며 그 때문에 벗어난 위치에서 흡착 장치에 보유되어 테스트 트레이에 로딩하는 것에 실패할 경우도 있다.
그래서, 본 발명의 제1 형태에 따르면, 반도체 시험 장치에서 피시험 반도체 디바이스를 수용하는 인서트에 있어서, 프레임부; 피시험 반도체 디바이스를 지지하는 IC 수용부; 프레임부 및 IC 수용부의 상대 위치를 변화시킬 수 있는 상태에서 프레임부 및 IC 수용부를 서로 연결하는 연결부; 및 특정한 기간 동안 프레임부에 대한 상대적인 소정 위치로 IC 수용부를 안내하는 안내부를 포함하는 인서트가 제공된다. 이에 따라, 피시험 반도체 디바이스를 인서트에 로딩 또는 언로딩할 때, 인서트의 IC 수용부의 위치가 미리 정해진 소정 위치에 맞추어져 있다. 따라서, IC 수용부의 변위에 기인하는 흡착 위치의 어긋남, 로딩되는 피시험 반도체 디바이스의 잼 등이 생길 일이 없다.
또한, 하나의 실시 형태에 따르면, 상기 인서트에 있어서, 피시험 반도체 디바이스가 IC 수용부에 로딩 또는 언로딩될 때는 소정 위치를 향해서 안내되며, 피시험 반도체 디바이스가 시험용 소켓에 가까이 온 때 IC 수용부는 안내부에 의한 안내로부터 개방된다. 이에 따라, 인서트 전체가 들어 올려져 있을 때, IC 수용부의 위치는 자동적으로 소정 위치에 맞추어진다. 한편, 인서트가 시험용 소켓 위로 하강했을 때는 안내가 무효로 되어 IC 수용부를 자유롭게 변위시킬 수 있다.
또한, 하나의 실시 형태에 따르면, 상기 인서트에 있어서, 안내부는 프레임부 또는 IC 수용부를 관통해서 형성되며 다른 쪽으로부터 멀어지는 만큼 내부가 넓어지는 테이퍼(taper) 면을 가지는 관통 구멍을 포함하며, 연결부는 다른 쪽에 결합된 결합부, 프레임부와 IC 수용부가 상대적으로 접근 또는 이간할 수 있는 길이를 가져서 관통 구멍에 관통하여 삽입된 축부, 및 축부를 통해서 결합부에 연결되며 IC 수용부와 프레임부의 간격이 넓어진 때 테이퍼 면에 당접하는 당접부를 포함한다. 이에 따라, 인서트 전체가 들어 올려져 있을 경우, 당접부가 테이퍼 면을 미끄러져 떨어지며 IC 수용부는 자동적으로 소정 위치에 맞추어진다. 한편, 인서트가 시험용 소켓 위로 하강했을 때는 시험용 소켓에 당접한 IC 수용부가 프레임부에 대하여 상대적으로 들어 올려지므로, 테이퍼 면 및 당접부에 의한 안내는 무효로 되어 IC 수용부를 자유롭게 변위시킬 수 있다. 또한, 구체적으로 후술하는 바와 같이, 이 구조는 지극히 간결하게 실현할 수 있으므로 인서트의 치수 및 비용을 크게 할 일도 없다.
또한, 하나의 실시 형태에 따르면, 상기 인서트에 있어서, 안내부는 프레임부 또는 IC 수용부를 관통해서 형성되며 다른 쪽으로부터 멀어지는 만큼 내부가 넓어지는 테이퍼 면을 가지는 관통 구멍을 포함하며, 연결부는 다른 쪽에 결합된 결합부, 프레임부와 IC 수용부가 상대적으로 접근 또는 이간할 수 있는 길이를 가져서 관통 구멍에 관통하여 삽입된 축부, 및 축부를 통해서 결합부에 연결되며 또한 자신으로부터 멀어지는 만큼 둘레면이 넓어지는 테이퍼 면을 가지며, IC 수용부 및 프레임부의 간격이 넓어진 때 테이퍼 면에 당접하는 테이퍼 형상의 당접부를 포함한다. 이에 따라, 프레임부에 대한 IC 수용부의 안내와 개방의 기능이 상기 경우와 마찬가지로 형성되는 동시에 IC 수용부의 안내 및 개방의 동작이 보다 원활해진다.
또한, 다른 실시 형태에 따르면, 상기 인서트에 있어서, 안내부는 프레임부 또는 IC 수용부를 관통해서 형성된 관통 구멍을 포함하며, 연결부는 프레임부 또는 IC 수용부의 다른 쪽에 결합된 결합부, 프레임부와 IC 수용부가 상대적으로 접근 또는 이간할 수 있는 길이를 가져서 관통 구멍에 관통하여 삽입된 축부, 및 축부를 통해서 결합부에 연결되며, IC 수용부 및 프레임부의 간격이 넓어진 때 관통 구멍의 개구 주연부(開口周緣部)에 당접하는 테이퍼 형상의 당접부를 포함한다. 이에 따라, 인서트 전체가 들어 올려진 때는 IC 수용부의 하강에 따라 개구 주연부가 테이퍼 형상의 당접부를 따라 미끄러져 떨어지므로, IC 수용부의 위치는 자동적으로 소정 위치에 맞추어진다. 한편, 인서트가 시험용 소켓 위로 하강했을 때는 시험용 소켓에 당접한 IC 수용부가 프레임부에 대하여 상대적으로 들어 올려지므로, 개구 주연부 및 당접부에 의한 안내는 무효로 되어 IC 수용부를 자유롭게 변위시킬 수 있다. 또한, 구체적으로 후술하는 바와 같이, 이 구조도 지극히 간결하게 실현할 수 있으므로 인서트의 치수 및 비용을 크게 할 일이 없다.
또한, 다른 실시 형태에 따르면, 상기 인서트에 있어서, 안내부는 프레임부에 대하여 진퇴해서 IC 수용부를 향해서 돌출할 수 있는 위치 맞춤 부재, 위치 맞춤 부재의 선단이 프레임부의 IC 수용부에 대향한 면으로부터 후퇴하도록 위치 맞춤 부재를 누르는 누름 부재, 및 IC 수용부의 프레임부에 대향한 면에 설치되며 위치 맞춤 부재에 당접해서 선단을 소정 위치로 안내하는 위치 맞춤 구멍을 포함하며, 피시험 반도체 디바이스를 IC 수용부에 로딩 또는 언로딩할 때는 누름 부재에 의한 누름에 거슬러서 위치 맞춤 부재를 프레임부로부터 IC 수용부를 향해서 돌출시키고, 위치 맞춤 부재의 선단과 위치 맞춤 구멍을 끼워맞추어서 IC 수용부를 소정 위치로 안내한다. 이에 따라, 위치 맞춤 부재를 누름으로써 인서트의 프레임부 및 IC 수용부를 원하는 때 소정 위치로 맞추어지게 할 수 있다. 따라서, 피시험 반도체 디바이스의 로딩 또는 언로딩의 직전에 위치 맞춤 부재를 누름으로써 IC 수용부의 변위에 의한 피시험 반도체 디바이스의 위치 어긋남을 해소할 수 있다.
또한, 다른 실시 형태에 따르면, 상기 인서트에 있어서, 연결부는 프레임부 및 IC 수용부를 상대적으로 접근 또는 이간시킬 수 있으며, 안내부는 프레임부 또는 IC 수용부의 어느 한 쪽에서 다른 쪽에 대향한 면으로부터 융기하는 수컷부, 다른 쪽에서 한 쪽에 대향한 면에 수컷부와 상보적인 형상으로 형성되고 수컷부와 끼워맞춤으로써 IC 수용부를 소정 위치로 안내하는 암컷부, 및 IC 수용부가 프레임부에 가까이 가도록 프레임부 또는 IC 수용부를 누르는 누름 부재를 포함하며, 피시험 반도체 디바이스의 위치를 시험용 소켓에 대하여 맞추는 경우는 누름 부재에 의한 누름에 거슬러서 IC 수용부를 프레임부로부터 멀어지게 함으로써 IC 수용부가 수컷부 및 암컷부에 의한 안내로부터 개방된다. 이에 따라, 인서트의 프레임부와 IC 수용부를 의도적으로 이간시킨 경우를 제외하고 양자의 위치가 항상 정합한다. 따라서, IC 수용부의 위치를 시험용 소켓에 대하여 맞추지 않으면 안되는 경우는 IC 수용부의 변위를 허용하며, 그 이외의 기간은 IC 수용부를 소정 위치에 고정시켜서 위치 어긋남을 발생시키지 않는다.
더욱이, 다른 실시 형태에 따르면, 상기 인서트에 있어서, 하나의 프레임부에 대하여 복수의 IC 수용부가 장착되며, IC 수용부의 각각에 대하여 안내부가 개별적으로 설치되어 있다. 따라서, 피시험 반도체 디바이스가 로딩 또는 언로딩될 때, IC 수용부의 위치 어긋남에 기인하는 피시험 반도체 디바이스의 위치 어긋남, 잼 등이 방지되어 시험 공정의 처리량이 향상된다.
또한, 본 발명의 제2 형태에 따르면, 반도체 시험 장치에서 피시험 반도체 디바이스를 수용하는 테스트 트레이에 있어서, 프레임부, 피시험 반도체 디바이스를 지지하는 IC 수용부, 프레임부와 IC 수용부의 상대 위치를 변화시킬 수 있는 상태에서 프레임부와 IC 수용부를 서로 연결하는 연결부, 및 특정한 기간 동안 프레임부에 대한 상대적인 소정 위치로 IC 수용부를 안내하는 안내부를 포함하는 복수의 인서트; 및 복수의 인서트를 지지하며 일부가 개방된 프레임 본체를 포함하는 테스트 트레이가 제공된다. 이에 따라, 다수의 인서트를 포함한 테스트 트레이로서, 각 인서트에서 각 IC 수용부가 각각 프레임부에 대하여 자동적으로 위치를 맞추는 것이 제공된다. 따라서, 피시험 반도체 디바이스의 위치 어긋남이 생길 일이 없으므로, 대량의 피시험 반도체 디바이스를 일괄해서 확실하게 시험에 제공할 수 있어서 반도체 제품의 시험 공정의 처리량을 향상시킬 수 있다.
또한, 본 발명의 제3 형태에 따르면, 프레임부, 피시험 반도체 디바이스를 지지하는 IC 수용부, 프레임부와 IC 수용부의 상대 위치를 변화시킬 수 있는 상태에서 프레임부와 IC 수용부를 서로 연결하는 연결부, 및 특정한 기간 동안 프레임부에 대한 상대적인 소정 위치로 IC 수용부를 안내하는 안내부를 포함하는 인서트; 복수의 인서트를 지지하며 일부가 개방된 프레임 본체를 포함하는 피시험 반도체 디바이스용 테스트 트레이; 및 피시험 반도체 디바이스용 테스트 트레이에 수용된 피시험 반도체 디바이스에 대하여 테스트를 실행하는 테스트부를 포함하는 반도체 시험 장치가 제공된다. 이에 따라, 대량의 피시험 반도체 디바이스에 대하여 일괄해서 시험을 실행할 수 있는 시험 장치가 제공된다. 따라서, 반도체 제품의 시험 공정의 처리량을 향상시킬 수 있다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니다. 또한, 이들 특징군의 서브 콤비네이션도 발명이 될 수 있다.
[발명의 효과]
상기와 같은 인서트는 피시험 반도체 디바이스를 시험용 소켓에 로딩할 때는 IC 수용부의 변위를 허용하는 한편, 자신에 대하여 피시험 반도체 디바이스를 로딩 또는 언로딩하는 때는 프레임부 및 IC 수용부의 상호 위치 관계가 자동적으로 정합된다. 따라서, 시험용 소켓에 대하여 양호한 전기적 접속이 얻어지는 동시에 흡착 장치에 대하여 벗어난 위치에서 보유될 일이 없어서 로딩 또는 언로딩의 경우 잼 등이 생기지 않는다.
도 1은 반도체 시험 장치(10)의 전체 구조를 나타내는 도면이다.
도 2는 핸들러(20)의 기능적인 구조를 모식적으로 나타내는 도면이다.
도 3은 테스트 트레이(30)의 구조를 나타내는 분해 사시도이다.
도 4는 인서트(40)를 단독으로 추출해서 나타내는 사시도이다.
도 5는 하나의 실시 형태에 관한 인서트(50)의 구조를 모식적으로 나타내는 단면도이다.
도 6은 로딩부(230) 또는 언로딩부(280)에서의 인서트(50)에 대한 로딩 또는 언로딩의 과정(60)을 모식적으로 나타내는 단면도이다.
도 7은 테스트 챔버(250) 내의 테스트 헤드(110)에서의 인서트(50)에 의한 피시험 반도체 디바이스(100)의 로딩 과정(70)을 모식적으로 나타내는 단면도이다.
도 8은 다른 실시 형태에 관한 인서트(55)의 구조를 모식적으로 나타내는 단면도이다.
도 9는 또 다른 실시 형태에 관한 인서트(56)의 구조를 모식적으로 나타내는 단면도이다.
도 10은 다른 실시 형태에 관한 인서트(80)의 구조와 그 기능을 모식적으로 나타내는 단면도이다.
도 11은 다른 실시 형태에 관한 인서트(90)의 구조와 그 기능을 모식적으로 나타내는 단면도이다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명한다. 단지, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니다. 또한, 실시 형태 안에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 반도체 시험 장치(10)의 전체 구조를 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 반도체 시험 장치(10)는 피시험 반도체 디바이스를 물리적으 로 조작하는 핸들러(20), 핸들러(20)에 의해 순차 공급되는 피시험 반도체 디바이스에 대하여 시험을 실행하는 테스트 헤드(110), 및 피시험 반도체 디바이스에 대하여 실행하는 시험을 제어하는 동시에 시험 결과를 평가하는 메인 장치(130)를 포함하고 있다.
여기서, 메인 장치(130)는 케이블(120)을 통해서 테스트 헤드(110)에 접속되며 그 동작을 제어하고 있다. 또한, 테스트 헤드(110)는 핸들러(20)로부터 공급되는 피시험 반도체 디바이스 각각에 대하여 그 때마다 전기적으로 결합되어 메인 장치(130)에 의한 시험을 피시험 반도체 디바이스 상에서 실행하게 한다. 실행된 시험의 결과에 의해 평가를 받은 피시험 반도체 디바이스는 다시 핸들러(20)에 의해 반송되고 평가 결과에 따라 분류되어서 저장된다.
도 2는 도 1에 나타낸 반도체 시험 장치(10)에서 이용되는 핸들러(20)의 구조를 모식적으로 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 핸들러(20)는 저장부(210)를 포함한다. 여기에는 시험에 제공되는 대량의 피시험 반도체 디바이스가 커스터머 트레이(도시하지 않음)에 수용된 상태로 저장되어 있다. 또한, 후술하는 바와 같이, 시험 후에 분류된 피시험 반도체 디바이스도 여기에 저장된다.
피시험 반도체 디바이스는 저장부(210)로부터 순차 반출되고, 로딩부(230)에서 커스터머 트레이로부터 테스트 트레이(30)에 로딩된다. 이 때, 각 피시험 반도체 디바이스는 도시되지 않은 흡착 장치에 의해 흡착·보유되어 하나씩 테스트 트레이(30)로 옮겨진다.
다수의 피시험 반도체 디바이스를 수용한 테스트 트레이(30)는 반송부(220)에 의해 항온조(恒溫槽)(240)로 반송된다. 여기에서는, 설정된 시험의 조건에 맞춰서 피시험 반도체 디바이스가 가열되는 경우도 있다. 계속해서, 테스트 트레이(30)는 항온조(240)에 인접한 테스트 챔버(250)로 반송된다.
도 1에 나타낸 바와 같이, 핸들러(20)는 테스트 헤드(110)의 위쪽으로 밀어올려져 있으며, 이 테스트 챔버(250)는 테스트 헤드(110)의 바로 위에 위치하고 있다. 따라서, 이 테스트 챔버(250)의 내부에서 피시험 반도체 디바이스는 테스트 헤드(110)의 시험용 소켓에 로딩되고 시험이 실행된다. 이 때도, 시험용 소켓에 대한 로딩은 테스트 트레이(30)마다 일괄해서 수행된다.
테스트 챔버(250) 내에서 시험을 종료한 피시험 반도체 디바이스는 제온조(除溫槽)(260)를 경유해서 온도 조절된 후 여전히 테스트 트레이(30)에 수용된 채 반송부(270)에 의해 언로딩부(280)에 놓여진다. 언로딩부(280)에서는 도시되어 있지 않은 흡착 장치를 이용해서 테스트 트레이(30)로부터 피시험 반도체 디바이스가 꺼내어지고, 시험 결과에 기초하는 평가에 따라 분류되며, 분류마다 커스터머 트레이에 수용된다. 더욱이, 커스터머 트레이에 저장된 피시험 반도체 디바이스는 다시 저장부(210)에 저장된다. 이렇게 해서, 반도체 시험 장치에 장치된 피시험 반도체 디바이스는 시험에 의한 평가 결과에 따라 분류된다.
도 3은 도 2에 나타낸 핸들러(20)에서 이용되는 테스트 트레이(30)의 구조를 나타내는 분해 사시도이다. 이 도면에 나타내는 바와 같이, 테스트 트레이(30)는 프레임 본체(310) 및 여기에 장착된 인서트(40)를 포함해서 형성되어 있다.
프레임 본체(310)는 서로 평행한 복수의 문창살(棧)(320) 및 프레임 본체(310)와 문창살(320)이 서로 대향한 측면에 형성된 복수의 장착편(裝着片, 312)을 포함하며, 하면은 개방되어 있다. 이에 대하여, 인서트(40)는 장착편(312)에 위쪽으로부터 탑재되고, 장착편(312)을 관통해서 장착된 패스너(fastener)(330)에 의해 프레임 본체(310) 또는 문창살(320)에 고정되어 있다.
또한, 도 3에는 단지 하나의 인서트(40)가 그려져 있지만, 실제로는 각 장착편에 인서트(40)가 장착된다. 또한, 각 인서트(40)는 후술하는 바와 같이 각각이 복수의 피시험 반도체 디바이스를 수용할 수 있다. 따라서, 테스트 트레이(30) 전체에서는 예를 들면 128개 혹은 256개라고 하는 대량의 피시험 반도체 디바이스를 수용할 수 있다.
도 4는 도 3에 나타낸 테스트 트레이(30)에 장착된 인서트(40)를 단독으로 나타내는 사시도이다. 이 도면에 나타내는 바와 같이, 각 인서트(40)는 피시험 반도체 디바이스를 직접 수용하는 2개의 IC 수용부(430) 및 IC 수용부(430)를 일괄해서 지지하는 프레임부(420)를 포함한다. 또한, 인서트(40)는 그 상면으로부터 측면으로 둘러싸서 장착된 커버(410)도 포함한다.
여기서, 각 IC 수용부(430)는 프레임부(420)에 대하여 간극을 두고 장착되고 있고, 프레임부(420)에 대하여 적어도 수평 방향으로 개별적으로 변위할 수 있도록 장착되어 있다. 또한, IC 수용부(430)의 내측은 아래쪽 만큼 좁아지게 형성되어 있다. 따라서, 상측으로부터 프레임부(420)의 개구를 통과해서 장치된 피시험 반도체 디바이스는 IC 수용부(430)로부터 떨어질 일 없이 보유된다. 단지, IC 수용 부(430)의 저면은 개방되어 있으므로, 여기에 수용된 피시험 반도체 디바이스의 하면은 아래쪽을 향해서 노출된다.
도 5는 인서트(50)에서의 IC 수용부(530)의 프레임부(520)에 대한 장착 구조를 나타내는 부분 단면도이며, 도 4에 나타내는 화살표 S를 포함하는 연직면으로 자른 단면을 부분적으로 나타내고 있다. 또한, 설명의 편의를 위해서 도 4에서 인서트(40)에 장착되어 있던 커버(410)의 기재는 생략하고 있다.
이 도면에 나타내는 바와 같이, 인서트(40)는 수평하게 배치된 프레임부(520) 및 연결 부재(550)에 의해 프레임부(520)로부터 매달린 IC 수용부(530)를 포함한다.
프레임부(520)는 도면 위의 실질적으로 중앙에 수평 상태의 피시험 반도체 디바이스를 통과시킬 수 있는 크기의 개구(522)를 가진다. IC 수용부(530)에 수용되는 피시험 반도체 디바이스는 이 개구(522)를 통과해서 장치된다.
IC 수용부(530)도 그 실질적인 중앙에 피시험 반도체 디바이스를 수용하기 위한 개구(532)를 가진다. 단지, 이 개구(532)는 아래쪽을 향해서 내부가 좁아져서 장치된 피시험 반도체 디바이스가 낙하되지 않도록 형성되어 있다. 따라서, 이 개구(532)에 로딩된 피시험 반도체 디바이스는 개구(532) 내에 지지되는 동시에 그 하면에 형성된 컨택트 패드를 아래쪽을 향해서 노출시키고 있다.
연결 부재(550)는 그 축부(551)의 상단부(553)를 프레임부(520)에 고정시키고 있다. 또한, 축부(551)는 IC 수용부(530)에 형성된 관통 구멍(535)의 내측을 통해서 IC 수용부(530)의 실질적으로 하면까지 연장되어 있다. 더욱이, 축부(551) 의 하단에는 축부(551)보다도 큰 직경을 가지는 당접부(555)를 포함한다. 또한, 프레임부(520)의 하면 및 당접부(555) 사이의 축부(551)의 길이는 관통 구멍(535)의 길이와 실질적으로 동등하다.
여기서, 관통 구멍(535)의 내면은 그 상단과 비교해서 하단에서 개구가 커지는 것 같은 테이퍼 면을 형성하고 있다. 이에 대하여, 연결 부재(550)의 당접부(555)의 직경은 테이퍼 면의 소직경측 내경보다도 크며 대직경측 내경보다도 작다. 따라서, IC 수용부(530)가 프레임부(520)로부터 멀어져서 하강하고 있을 때, 당접부(555)는 관통 구멍(535)의 테이퍼 면에 당접한다.
더욱이, 당접부(555)가 테이퍼 면에 당접한 경우, IC 수용부(530)는 테이퍼 면의 경사를 따라서 미끄러져 떨어진다. 따라서, IC 수용부(530)는 연결 부재(550)와 관통 구멍(535)의 각 중심축이 일치하는 소정 위치로 자동적으로 안내된다. 이와 같이, 이 인서트(50)에서는 관통 구멍(535)의 테이퍼 면과 연결 부재(550)의 당접부(555)에 의해 안내부(500)가 형성되어 있다.
또한, IC 수용부(530)에 형성된 관통 구멍(535)의 내면은 축부(551)보다도 큰 내경을 가지고 있다. 따라서, IC 수용부(530)가 프레임부(520)에 가까이 간 위치에 있을 때는 관통 구멍(535) 내면 및 축부(551)의 간극에 의해 IC 수용부(530)는 연결 부재(550) 및 프레임부(520)에 대하여 수평 방향으로 변위할 수 있다.
또한, 이하 "소정 위치"라고 기재한 경우는 프레임부(520)에 대한 IC 수용부(530)의 상대 위치에 대해서 프레임부(520)의 개구(522)의 중심과 IC 수용부(530)의 개구(532)의 중심이 동일 연직선 상에 위치하는 상태를 의미한다. 또 한, IC 수용부(530)의 개구(532) 하단의 주연부 하면에 형성된 가이드 구멍(533)에 대해서는 별도 후술한다.
도 6은 도 2에 나타낸 핸들러(20)의 로딩부(230) 또는 언로딩부(280)에서의 도 5에 나타낸 인서트(50)에 대한 피시험 반도체 디바이스(100)의 로딩 또는 언로딩의 과정(60)을 모식적으로 나타내는 도면이다. 또한, 여기서 다른 도면과 같은 구성 요소에 대하여는 같은 참조 부호를 첨부하고 중복하는 설명을 생략한다.
도 6에서 인서트(50)는 도 3에 나타낸 테스트 트레이(30)의 프레임 본체(310)에 장착되며, 더욱이 도 2에 나타낸 핸들러(20)에서 로딩부(230) 또는 언로딩부(280)에 놓여지고 있다. 또한, 이 인서트(50)에 대하여 흡착 장치(225)에 흡착된 피시험 반도체 디바이스(100)가 위쪽으로부터 로딩 또는 언로딩되려고 하고 있다.
여기서, 인서트(50)는 그 일단(도면 중의 좌단)에서 테스트 트레이(30)의 프레임 본체(310)의 장착편(312)에 프레임부(520)의 단부를 고정시키고 있다(패스너(330)는 도시하지 않음). 또한, 도시는 생략되어 있지만, 프레임부(520)의 타단은 테스트 트레이(30)의 문창살(320)에 형성된 장착편(312)에 고정되어 있다.
또한, 테스트 트레이(30)의 프레임 본체(310)는 인서트(50)보다도 큰 높이를 가지고 있다. 따라서, IC 수용부(530)의 하면은 완전히 개방되어 있으며, 자체 무게에 의해 연결 부재(550)의 축부(551)를 따라 왼전히 하강하고 있다. 따라서, IC 수용부(530)는 관통 구멍(535)의 테이퍼 면과 연결 부재(550)의 당접부(555)가 당접함으로써 프레임부(520)로부터 매달려 있다. 또한, IC 수용부(530)는 테이퍼 면 의 경사를 따라서 미끄러져 떨어지므로, IC 수용부(530)의 개구(532)와 프레임부(520)의 개구(522)가 동축이 되는 소정 위치까지 자동적으로 안내되고 있다.
이와 같이, IC 수용부(530)의 위치가 소정 위치에 맞추어져 있으므로, IC 수용부(530)의 개구(532)에 피시험 반도체 디바이스(100)를 로딩할 경우, 흡착 장치(225)와 개구(532)도 위치가 맞추어져 있어 잼 등이 생길 일이 없다. 또한, IC 수용부(530)로부터 피시험 반도체 디바이스(100)를 언로딩할 경우도 IC 수용부(530)의 위치가 맞추어져 있으므로, 흡착 장치(225)는 피시험 반도체 디바이스(100)의 적절한 위치를 흡착해서 보유할 수 있다.
도 7은 도 2에 나타낸 핸들러(20)의 테스트 챔버(250)(테스트 헤드(110) 위)에서의 도 5에 나타낸 인서트(50)에 수용된 피시험 반도체 디바이스(100)를 시험용 소켓(112)에 로딩하는 과정(70)을 모식적으로 나타내는 도면이다. 또한, 여기서 다른 도면과 같은 구성 요소에 대하여는 같은 참조 부호를 첨부하고 중복하는 설명을 생략한다. 또한, 테스트 트레이(30)의 프레임 본체(310)는 도시를 생략하고 있다.
여기서, 인서트(50)는 도 2에 나타낸 핸들러(20)의 테스트 챔버(250) 내에서 테스트 헤드(110) 상의 시험용 소켓(112)을 향해서 하강하고 있다. 또한, IC 수용부(530)의 개구(532)에 수용된 피시험 반도체 디바이스(100)는 시험용 소켓(112)의 컨택트 핀(113)에 당접하고 있다. 이 때문에, 프레임부(520)의 하강에 의해 프레임부(520) 및 IC 수용부(530)의 사이가 접근된다. 따라서, 연결 부재(550)의 당접부(555)와 관통 구멍(535)의 테이퍼 면이 떨어져서 안내부(500)에 의한 안내로부터 개방된 IC 수용부(530)는 수평으로 변위할 수 있게 된다.
더욱이, IC 수용부(530)의 개구(532) 하단의 주연부 하면에 형성된 가이드 구멍(533)은 시험용 소켓(112)의 측면에 설치된 가이드 핀(114)과 맞춰끼워진다. 따라서, IC 수용부(530)의 개구(532)에 수용된 피시험 반도체 디바이스(100)의 위치도 시험용 소켓(112)에 대하여 정확하게 맞추어진다. 이렇게 하여, 피시험 반도체 디바이스(100)의 하면에 형성된 컨택트 패드(102)는 컨택트 핀(113)에 정확하게 결합된다.
여기서, 피시험 반도체 디바이스(100)와 시험용 소켓(112)이 결합된 상태에서는 인서트(50)에서 프레임부(520) 및 IC 수용부(530)가 수평 방향에 대해서 서로 위치가 벗어나 있을 경우가 있다. 이러한 위치 어긋남이 남은 상태에서 예를 들면 피시험 반도체 디바이스(100)를 언로딩하려고 하면, 피시험 반도체 디바이스(100)가 프레임부(520)의 개구(522)에 접촉하는 등 하여 반송 불량이 생길 경우가 있다. 그러나, 이 실시 형태에서는 시험을 종료해서 인서트(50)가 들어 올려지면, 안내부(500)가 다시 작용하여 IC 수용부(530)는 소정 위치로 안내된다. 또한, 안내부(500)는 각 IC 수용부(430)에 개별적으로 형성될 수 있다.
이상, 도 6 및 도 7을 참조해서 설명한 바와 같이, 이 인서트(50)는 로딩 또는 언로딩의 경우 IC 수용부(530)의 위치 맞춤과 시험용 소켓(112)에 피시험 반도체 디바이스(100)를 로딩할 때의 IC 수용부(530)의 수평 방향의 변위를 양립시키고 있다. 따라서, 대량의 피시험 반도체 디바이스(100)를 일괄해서 취급하면서 잼 등의 장해가 생길 일이 없다. 또한, 피시험 반도체 디바이스(100)를 시험용 소 켓(112)에 정확하게 로딩할 수 있으므로 유효한 시험이 확실하게 실행된다. 이렇게 해서, 반도체 장치 제조의 처리량이 향상된다.
도 8은 도 5에 나타낸 인서트(50)의 변형예인 인서트(55)에서의 IC 수용부(530)의 장착 구조를 나타내는 부분 단면도이다. 또한, 도 6에서 도 5와 같은 구성 요소에는 같은 참조 부호를 첨부해서 중복하는 설명을 생략하고 있다.
이 도면에 나타내는 바와 같이, 이 인서트(55)에서는 IC 수용부(530)에 형성된 관통 구멍(536)의 내면 형상과 상단부(563)에서 프레임부(520)에 고정된 연결 부재(560)의 당접부(565)의 형상이 도 5에 나타낸 인서트(50)에 대하여 다르다. 즉, 인서트(55)에서 IC 수용부(530)에 형성된 관통 구멍(536)의 내경은 연결 부재(560)의 축부(561)보다도 큰 일정한 직경을 가진다. 또한, 연결 부재(560)의 하단에 형성된 당접부(565)의 직경은 그 상단에서 축부(561)와 동등하며, 그 하단에서 관통 구멍(536)의 내경보다도 크다.
IC 수용부(530)가 프레임부(520)로부터 멀어져서 하강하고 있을 때, 연결 부재(560)의 당접부(565)는 관통 구멍(536)의 하단 주연부에 당접한다. 당접한 하단 주연부는 당접부(565)의 테이퍼 면의 경사를 따라서 미끄러져 떨어지므로, IC 수용부(530)는 소정 위치로 자동적으로 안내된다. 이와 같이, 이 실시 형태에서는 관통 구멍(536)의 하단 주연부와 당접부(565)의 테이퍼 면에 의해 안내부(500)가 형성되어 있다.
한편, IC 수용부(530)가 프레임부(520)에 가까이 가도록 상승한 위치에 있을 때, 관통 구멍(535) 내면 및 연결 부재(560)의 축부(561)의 간극에 의해 IC 수용 부(530)는 연결 부재(550)에 대하여 수평 방향으로 변위할 수 있다. 따라서, 예를 들면 가이드 구멍(533)에 가이드 핀(114)을 끼워맞춤으로써 IC 수용부(530)의 위치를 시험용 소켓(112)에 대하여 맞출 수 있다.
도 9는 도 5에 나타낸 인서트(50)의 변형예인 인서트(56)에서의 IC 수용부(530)의 장착 구조를 나타내는 부분 단면도이다. 또한, 도 9에서 도 5와 같은 구성 요소에는 같은 참조 부호를 첨부해서 중복하는 설명을 생략하고 있다.
이 도면에 나타내는 바와 같이, 이 인서트(56)에서는 상단부(563)에서 프레임부(520)에 고정된 연결 부재(560)의 당접부(565)의 형상이 도 5에 나타낸 인서트(50)에 대하여 다르다. 즉, 인서트(56)에서 IC 수용부(530)에 형성된 관통 구멍(535)의 내경은 상단에서 내경이 작아지며 하단에서 내경이 커지는 테이퍼 형상의 내면을 가진다.
따라서, IC 수용부(530)가 프레임부(520)로부터 멀어져서 하강하고 있을 때, 연결 부재(560)의 당접부(565)는 관통 구멍(535)의 내면에 당접한다. 관통 구멍(535) 내면은 당접부(565)의 테이퍼 면의 경사를 따라서 미끄러져 떨어지므로, IC 수용부(530)는 소정 위치로 자동적으로 안내된다. 이와 같이, 이 실시 형태에서는 관통 구멍(535)의 내면 및 당접부(565)의 테이퍼 면에 의해 안내부(500)가 형성되어 있다.
한편, IC 수용부(530)가 프레임부(520)에 가까이 가도록 상승한 위치에 있을 때, 관통 구멍(535)의 내면 및 연결 부재(560)의 축부(561)의 간극에 의해 IC 수용부(530)는 연결 부재(550)에 대하여 수평 방향으로 변위할 수 있다. 따라서, 예를 들면 가이드 구멍(533)에 가이드 핀(114)을 끼워맞춤으로써 IC 수용부(520)의 위치를 시험용 소켓(112)에 대하여 맞출 수 있다. 이와 같이, 관통 구멍(535) 및 당접부(565)에 동시에 테이퍼 면을 형성하여도 마찬가지의 효과를 얻을 수 있다.
또한, 여기까지의 각 실시 형태에서는 연결 부재(550, 560)의 일단을 프레임부(520)에 고정하고 있었다. 그러나, 연결 부재(550, 560)의 일단을 IC 수용부(530)측에 고정하여 안내부(500)를 프레임부(520)측에 형성할 수도 있다.
도 10은 다른 실시 형태에 관한 인서트(80)의 구조와 그 동작을 설명하는 단면도이다. 이 도면에 나타내는 바와 같이, 이 인서트(80)는 연결 부재(850)와는 별도로 위치 맞춤 부재(860)를 포함하는 안내부(800)를 구비하고 있다.
즉, 연결 부재(850)는 그 축부(851)의 상단부(853)를 프레임부(820)에 고정시키고 있다. 또한, 축부(851)는 IC 수용부(830)에 형성된 관통 구멍(835)에 관통하여 삽입되고, IC 수용부(830) 하면측에 형성된 걸림부(855)까지 연장되고 있으며, 프레임부(820)에 대하여 IC 수용부(830)를 매달고 있다. 여기서, 관통 구멍(835)의 내경은 연결 부재(850)의 축부(851)의 직경보다도 커서 연결 부재(850) 및 프레임부(820)에 대하여 IC 수용부(830)가 수평으로 변위하는 것을 허용하고 있다.
또한, 프레임부(820)의 하면으로부터 걸림부(855)까지의 축부(851)의 길이는 IC 수용부(830)의 두께보다도 조금이라도 큰 정도로 되고 있다. 이에 따라, IC 수용부(830)는 연직 방향으로는 실질적으로 변위하지 않지만 수평 방향으로는 변위한다.
한편, 위치 맞춤 부재(860)는 프레임부(820)에 대하여 연직 방향으로 변위할 수 있도록 장착되어 있다. 위치 맞춤 부재(860)의 하단부는 아래쪽으로 가는 만큼 가늘어지는 테이퍼부(862)를 이룬다. 이에 대하여, 위치 맞춤 부재(860)의 상단부(866)는 수평한 평탄면을 이루고 있다. 또한, 위치 맞춤 부재(860)의 중간 정도에는 직경이 큰 날밑부(鍔部)(864)가 형성되며, 프레임부(820) 상면 및 날밑부(864) 하면의 사이에 누름 부재(870)가 끼워져 있다.
날밑부(864) 및 누름 부재(870)는 프레임부(820) 상면에 형성된 수용실(825)의 내부에 수용되어 있다. 누름 부재(870)는 날밑부(864)를 위쪽으로 누르고 있으므로 위치 맞춤 부재(860) 전체가 위쪽으로 눌리고 있다. 또한, 위치 맞춤 부재(860) 및 날밑부(864)가 수용실(825)로부터 빠져 나가지 않도록 스토퍼(880)가 수용실(825)의 상부를 밀봉하고 있다.
더욱이, IC 수용부(830)에는 연결 부재(850)의 축부(851)를 관통하여 삽입한 관통 구멍(835)과는 별도로 상기 위치 맞춤 부재(860)에 대응한 위치에 IC 수용부(830)를 관통하는 위치 맞춤 구멍(836)이 형성되어 있다. 위치 맞춤 구멍(836)은 IC 수용부(830)가 프레임부(820)에 대하여 소정 위치에 있을 때 위치 맞춤 부재(860)의 바로 아래에 위치하고 있다. 또한, 위치 맞춤 구멍(836)의 내경은 위치 맞춤 부재(860)의 외경과 실질적으로 동등하다.
이상과 같이 구성된 인서트(80)에서 위치 맞춤 부재(860)는 위쪽으로 눌리고 있으므로, 가압되지 않고 있을 때는 프레임부(820)에 대하여 상승해서 하단의 테이퍼부(862)를 프레임부(820)의 하면보다도 위쪽으로 후퇴시키고 있다. 따라서, IC 수용부(830)는 연결 부재(850)의 축부(851)와 관통 구멍(835) 내면의 간극에 의해 수평으로 변위할 수 있다.
한편, IC 수용부(830)의 위치를 프레임부(820)에 대하여 맞추어야 할 경우, 예를 들면 피시험 반도체 디바이스(100)를 로딩 또는 언로딩할 경우는 우선 위치 맞춤 부재(860)의 상단부(866)를 적절한 가압 부재(227)에 의해 가압한다. 이에 따라, 누름 부재(870)의 누름에 거슬러서 위치 맞춤 부재(860)가 프레임부(820)에 대하여 하강하고 그 하단의 테이퍼부(862)는 프레임부(820)의 아래쪽면으로 돌출한다.
위치 맞춤 부재(860)가 더 하강하면, 테이퍼부(862)는 위치 맞춤 구멍(836)의 내부로 진입한다. 이 때, 위치 맞춤 구멍(836)의 상단 주연부와 테이퍼부(862)가 당접하므로, IC 수용부(830)는 테이퍼 면의 경사를 따라 미끄러지며 이동하여 소정 위치까지 변위한다. 이렇게 해서, IC 수용부(830)의 위치는 프레임부(820)에 대하여 맞추어진다. 이와 같이, 이 인서트(80)에서는 위치 맞춤 부재(860) 및 위치 맞춤 구멍(836)을 이용해서 안내부(800)가 형성되어 있다.
또한, 상기 인서트(80)에서 IC 수용부(830)의 위치 맞춤은 흡착 장치(225)의 동작보다 앞서는 것이 바람직하다. 그래서, 가압 부재(227)에 개구(228)를 설치하고, 그 내측에 흡착 장치(225)를 관통하여 삽입하고 있다. 이에 따라, 흡착 장치(225) 및 가압 부재(227)를 각각 개별적으로 하강 또는 상승시킬 수 있다.
상기와 같은 실시 형태에서는 IC 수용부(830)의 변위는 수평 방향에 한정되므로 연직 방향에 대해서 인서트(80)의 치수가 늘어날 일이 없다. 또한, IC 수용 부(830)가 변위할 수 있는 상태를 기본으로 해서 위치 맞춤 부재(860)가 가압된 때에 위치가 맞추어진다고 하는 특징이 있다.
도 11은 또 다른 실시 형태에 관한 인서트(90)의 구조와 그 동작을 설명하는 단면도이다. 이 도면에 나타내는 바와 같이, 이 인서트(90)도 연결 부재(950)와 안내부(900)를 개별적으로 포함한다.
즉, 이 인서트(90)에서도 프레임부(920) 및 IC 수용부(930)는 연결 부재(950)에 의해 결합되어 있다. 단지, 연결 부재(950)의 축부(951)는 프레임부(920)에 형성된 관통 구멍(924)과 IC 수용부(930)에 형성된 관통 구멍(934)의 어느 쪽에 대하여도 미끄러져 들어갈 수 있도록 관통하여 삽입되고 있으며 고정되지 않고 있다. 따라서, 프레임부(920) 및 IC 수용부(930)는 서로 접근 또는 이간한다.
또한, 연결 부재(950)의 상단 및 하단에는 각 관통 구멍(924, 934)보다도 직경이 큰 피당접부(953) 및 걸림부(955)가 형성되어 있어서 연결 부재(950)는 누락되지 않는다. 더욱이, 피당접부(953) 및 프레임부(920) 상면의 사이에는 신장 방향으로 눌린 누름 부재(970)가 장착되어 있다.
여기서, 프레임부(920)에 형성된 관통 구멍(924)의 내경은 연결 부재(950)의 축부(951)의 외경과 실질적으로 동등하다. 따라서, 연결 부재(950)는 프레임부(920)에 대하여 연직 방향으로는 미끄러져 들어갈 수 있지만, 수평 방향으로는 변위하지 않는다. 이에 대하여, IC 수용부(930)에 형성된 관통 구멍(934)은 연결 부재(950)의 축부(951)의 외경보다도 충분히 큰 내경을 가진다. 따라서, 프레임 부(920) 및 연결 부재(950)에 대하여 IC 수용부(930)가 수평 방향으로 변위하는 것이 허용된다.
더욱이, 이 인서트(90)는 수컷부(926) 및 암컷부(936)를 포함하는 안내부(900)를 구비한다. 즉, 프레임부(920)의 하면에는 돌기 형상의 수컷부(926)가 형성되어 있다. 한편, IC 수용부(930)의 상면에는 수컷부(926)와 상보적인 내면 형상을 가져서 함몰된 암컷부(936)가 형성되어 있다. 수컷부(926) 및 암컷부(936)는 프레임부(920) 및 IC 수용부(930)가 실질적으로 당접할 때까지 접근한 때에 서로 끼워맞추어서 IC 수용부(930)를 소정 위치로 안내한다. 또한, 상기한 연결 부재(950)의 축부(951)는 연결 부재(950)가 밀어 내려진 때에 수컷부(926)가 암컷부(936)로부터 빠져 나오는데 충분한 간격이 프레임부(920) 및 IC 수용부(930)의 사이에 형성되기에 충분한 길이를 가지고 있다.
이상과 같이 구성된 인서트(90)에서 연결 부재(950)는 위쪽으로 눌리고 있으므로, 자신이 가압되지 않고 있을 때는 그 하단의 걸림부(955)에 의해 IC 수용부(930)를 프레임부(920)를 향해서 끌어 올린다. 따라서, 수컷부(926) 및 암컷부(936)를 끼워맞추어서 IC 수용부(930)는 소정 위치로 안내된다.
한편, IC 수용부(930)의 수평 방향의 변위를 허용해야 할 경우, 예를 들면 시험용 소켓(112)에 피시험 반도체 디바이스(100)를 로딩할 때는 우선 연결 부재(950)의 상단을 적절한 가압 부재(254)에 의해 가압하여 누름 부재(970)의 누름에 거슬러서 연결 부재(950)를 프레임부(920)에 대하여 하강시킨다. 이에 따라, 연결 부재(950) 하단의 걸림부(955)와 함께 IC 수용부(930)가 하강하므로 수컷 부(926) 및 암컷부(936)의 끼워짐이 해제된다.
또한, 안내부(900)에 의한 위치 맞춤은 피시험 반도체 디바이스(100)의 컨택트 패드(102)가 컨택트 핀(113)에 당접하기 전에 개방되는 것이 바람직하다. 그래서, 양자가 당접하기 전에 연결 부재(950)를 가압할 수 있도록 가압 부재(254)에 개구(256)를 설치하고 그 내측에 푸셔(252)를 관통하여 삽입시키고 있다. 이에 따라, 푸셔(252) 및 가압 부재(254)를 각각 개별적으로 하강 또는 상승시킬 수 있다.
상기한 바와 같이 하여, IC 수용부(930)는 프레임부(920)에 대하여 변위할 수 있는 상태로 된다. 이 상태에서 인서트(90)가 하강하면, 시험용 소켓(112) 측부에 설치된 가이드 핀(114)과 IC 수용부(930)의 개구(932)의 주연부 하면에 형성된 가이드 구멍(933)을 끼워맞추어서 IC 수용부(930)는 시험용 소켓(112)에 대하여 적절한 위치로 안내된다. 따라서, 피시험 반도체 디바이스(100)와 시험용 소켓(112)의 사이에 양호한 결합이 얻어진다.
이와 같이, 이 실시 형태에서는 수컷부(926) 및 암컷부(936)를 이용해서 안내부(900)가 형성되어 있다. 이 인서트(90)는 프레임부(920) 및 IC 수용부(930)의 위치가 맞추어진 상태를 유지한 상태를 기본으로 해서 연결 부재(950)가 밀어 내려진 때에 비로소 IC 수용부(930)의 변위를 허용한다. 이 점이 도 8에 나타낸 인서트(80)와 다르므로 용도에 따라 임의로 선택할 수 있다.
또한, 상기 실시 형태에서는 프레임부(920)측에 수컷부(926)를, IC 수용부(930)측에 암컷부(936)를 각각 설치했지만, 이것은 반대의 경우에도 지장을 주지 않는 것은 말할 필요도 없다. 또한, 상기 실시 형태에서는 결합 부재와는 별도로 안내부(900)를 설치했지만, 도 5 혹은 도 8에 나타낸 바와 같이 연결 부재(950)를 이용해서 안내부(900)를 형성할 수도 있다.
이상, 본 발명을 실시 형태를 이용해서 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 더할 수 있는 것은 당업자에게 명확하다. 또한, 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.

Claims (10)

  1. 반도체 시험 장치에서 피시험 반도체 디바이스를 수용하는 인서트에 있어서,
    프레임부;
    상기 피시험 반도체 디바이스를 지지하는 IC 수용부;
    상기 프레임부 및 상기 IC 수용부의 상대 위치를 변화시킬 수 있는 상태에서 상기 프레임부 및 상기 IC 수용부를 서로 연결하는 연결부; 및
    특정한 기간 동안 상기 프레임부에 대한 상대적인 소정 위치로 상기 IC 수용부를 안내하는 안내부
    를 포함하고,
    상기 피시험 반도체 디바이스가 상기 IC 수용부에 로딩 또는 언로딩될 때는 상기 소정 위치를 향해서 안내되며,
    상기 피시험 반도체 디바이스가 시험용 소켓에 가까이 온 때, 상기 IC 수용부는 상기 안내부에 의한 안내로부터 개방되는 인서트.
  2. 삭제
  3. 제1항에 있어서,
    상기 안내부는, 상기 프레임부 또는 상기 IC 수용부를 관통해서 형성되며 다른 쪽으로부터 멀어지는 만큼 내부가 넓어지는 테이퍼 면을 가지는 관통 구멍을 포함하며,
    상기 연결부는, 상기 다른 쪽에 결합된 결합부, 상기 프레임부 및 상기 IC 수용부가 상대적으로 접근 또는 이간할 수 있는 길이를 가져서 상기 관통 구멍에 관통하여 삽입된 축부, 및 상기 축부를 통해서 상기 결합부에 연결되며 상기 IC 수용부 및 상기 프레임부의 간격이 넓어진 때 상기 테이퍼 면에 당접하는 당접부를 포함하는 인서트.
  4. 제1항에 있어서,
    상기 안내부는, 상기 프레임부 또는 상기 IC 수용부를 관통해서 형성되며 다른 쪽으로부터 멀어지는 만큼 내부가 넓어지는 테이퍼 면을 가지는 관통 구멍을 포함하며,
    상기 연결부는, 상기 다른 쪽에 결합된 결합부, 상기 프레임부 및 상기 IC 수용부가 상대적으로 접근 또는 이간할 수 있는 길이를 가져서 상기 관통 구멍에 관통하여 삽입된 축부, 및 상기 축부를 통해서 상기 결합부에 연결되며 또한 자신으로부터 멀어지는 만큼 둘레면이 넓어지는 테이퍼 면을 가지며, 상기 IC 수용부 및 상기 프레임부의 간격이 넓어진 때 상기 테이퍼 면에 당접하는 테이퍼 형상의 당접부를 포함하는 인서트.
  5. 제1항에 있어서,
    상기 안내부는, 상기 프레임부 또는 상기 IC 수용부를 관통해서 형성된 관통 구멍을 포함하며,
    상기 연결부는, 상기 프레임부 또는 상기 IC 수용부의 다른 쪽에 결합된 결합부, 상기 프레임부 및 상기 IC 수용부가 상대적으로 접근 또는 이간할 수 있는 길이를 가져서 상기 관통 구멍에 관통하여 삽입된 축부, 및 상기 축부를 통해서 상기 결합부에 연결되며, 상기 IC 수용부 및 상기 프레임부의 간격이 넓어진 때 상기 관통 구멍의 개구 주연부에 당접하는 테이퍼 형상의 당접부를 포함하는 인서트.
  6. 제1항에 있어서,
    상기 안내부는,
    상기 프레임부에 대하여 진퇴해서 상기 IC 수용부를 향해서 돌출할 수 있는 위치 맞춤 부재;
    상기 위치 맞춤 부재의 선단이 상기 프레임부의 상기 IC 수용부에 대향한 면으로부터 후퇴하도록 상기 위치 맞춤 부재를 누르는 누름 부재; 및
    상기 IC 수용부의 상기 프레임부에 대향한 면에 설치되며, 상기 위치 맞춤 부재에 당접해서 상기 선단을 상기 소정 위치로 안내하는 위치 맞춤 구멍을 포함하며,
    상기 피시험 반도체 디바이스를 상기 IC 수용부에 로딩 또는 언로딩할 때는, 상기 누름 부재에 의한 누름에 거슬러서 상기 위치 맞춤 부재를 상기 프레임부로부터 상기 IC 수용부를 향해서 돌출시키고 상기 위치 맞춤 부재의 선단과 상기 위치 맞춤 구멍을 끼워맞추어서 상기 IC 수용부를 상기 소정 위치로 안내하는 인서트.
  7. 제1항에 있어서,
    상기 연결부는 상기 프레임부 및 상기 IC 수용부를 상대적으로 접근 또는 이간시킬 수 있으며,
    상기 안내부는, 상기 프레임부 또는 상기 IC 수용부의 어느 한 쪽에서 다른 쪽에 대향한 면으로부터 융기하는 수컷부, 상기 다른 쪽에서 상기 한 쪽에 대향한 면에 상기 수컷부와 상보적인 형상으로 형성되어 상기 수컷부와 끼워맞춤으로써 상기 IC 수용부를 상기 소정 위치로 안내하는 암컷부, 및 상기 IC 수용부가 상기 프레임부에 가까이 가도록 상기 프레임부 또는 상기 IC 수용부를 누르는 누름 부재를 포함하며,
    상기 피시험 반도체 디바이스의 위치를 상기 시험용 소켓에 대하여 맞추는 경우는 상기 누름 부재에 의한 누름에 거슬러서 상기 IC 수용부를 상기 프레임부로부터 멀어지게 함으로써, 상기 IC 수용부가 상기 수컷부 및 상기 암컷부에 의한 안내로부터 개방되는 인서트.
  8. 제1항 및 제3항 내지 제6항 중 어느 한 항에 있어서,
    하나의 상기 프레임부에 대하여 복수의 상기 IC 수용부가 장착되며, 상기 IC 수용부의 각각에 대하여 상기 안내부가 개별적으로 설치되어 있는 인서트.
  9. 반도체 시험 장치에서 피시험 반도체 디바이스를 수용하는 테스트 트레이에 있어서,
    프레임부, 상기 피시험 반도체 디바이스를 지지하는 IC 수용부, 상기 프레임부와 상기 IC 수용부의 상대 위치를 변화시킬 수 있는 상태에서 상기 프레임부와 상기 IC 수용부를 서로 연결하는 연결부, 및 특정한 기간 동안 상기 프레임부에 대한 상대적인 소정 위치로 상기 IC 수용부를 안내하는 안내부를 포함하는 복수의 인서트; 및
    상기 복수의 인서트를 지지하며 일부가 개방된 프레임 본체
    를 포함하고,
    상기 피시험 반도체 디바이스가 상기 IC 수용부에 로딩 또는 언로딩될 때는 상기 소정 위치를 향해서 안내되며,
    상기 피시험 반도체 디바이스가 시험용 소켓에 가까이 온 때, 상기 IC 수용부는 상기 안내부에 의한 안내로부터 개방되는 테스트 트레이.
  10. 프레임부, 피시험 반도체 디바이스를 지지하는 IC 수용부, 상기 프레임부와 상기 IC 수용부의 상대 위치를 변화시킬 수 있는 상태에서 상기 프레임부와 상기 IC 수용부를 서로 연결하는 연결부, 및 특정한 기간 동안 상기 프레임부에 대한 상대적인 소정 위치로 상기 IC 수용부를 안내하는 안내부를 포함하는 인서트;
    복수의 상기 인서트를 지지하며 일부가 개방된 프레임 본체를 포함하는 피시험 반도체 디바이스용 테스트 트레이; 및
    상기 피시험 반도체 디바이스용 테스트 트레이에 수용된 상기 피시험 반도체 디바이스에 대하여 테스트를 실행하는 테스트부
    를 포함하고,
    상기 피시험 반도체 디바이스가 상기 IC 수용부에 로딩 또는 언로딩될 때는 상기 소정 위치를 향해서 안내되며,
    상기 피시험 반도체 디바이스가 시험용 소켓에 가까이 온 때, 상기 IC 수용부는 상기 안내부에 의한 안내로부터 개방되는 반도체 시험 장치.
KR1020087011334A 2005-10-13 2005-10-13 인서트, 테스트 트레이 및 반도체 시험 장치 KR100966169B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/018845 WO2007043177A1 (ja) 2005-10-13 2005-10-13 インサート、テストトレイおよび半導体試験装置

Publications (2)

Publication Number Publication Date
KR20080057340A KR20080057340A (ko) 2008-06-24
KR100966169B1 true KR100966169B1 (ko) 2010-06-25

Family

ID=37942446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087011334A KR100966169B1 (ko) 2005-10-13 2005-10-13 인서트, 테스트 트레이 및 반도체 시험 장치

Country Status (5)

Country Link
JP (1) JP4972557B2 (ko)
KR (1) KR100966169B1 (ko)
CN (1) CN101283283B (ko)
TW (1) TWI422841B (ko)
WO (1) WO2007043177A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375093B1 (ko) 2012-03-07 2014-03-18 가부시키가이샤 아드반테스트 소켓, 소켓보드, 전자부품 시험장치
WO2023219322A1 (ko) * 2022-05-09 2023-11-16 (주)포인트엔지니어링 전기 전도성 접촉핀 및 이를 구비하는 검사장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102221670A (zh) * 2010-04-13 2011-10-19 中芯国际集成电路制造(上海)有限公司 球栅阵列测试座
JP2013053991A (ja) * 2011-09-06 2013-03-21 Seiko Epson Corp ハンドラー及び部品検査装置
US20130200915A1 (en) 2012-02-06 2013-08-08 Peter G. Panagas Test System with Test Trays and Automated Test Tray Handling
KR101339165B1 (ko) * 2012-03-26 2013-12-09 주식회사 아이에스시 메쉬시트를 가진 핸들러용 인서트 및 핸들러용 인서트
KR101337418B1 (ko) * 2012-07-11 2013-12-06 리노공업주식회사 테스트 핸들러
CN104251922B (zh) * 2013-06-27 2017-05-03 深圳市江波龙电子有限公司 限位框、芯片测试装置及芯片测试方法
JP6809978B2 (ja) * 2017-04-28 2021-01-06 株式会社アドバンテスト 電子部品試験装置用のキャリア
JP2019007783A (ja) * 2017-06-22 2019-01-17 株式会社テセック 電子部品用整列装置
KR20210067612A (ko) * 2019-11-29 2021-06-08 (주)테크윙 테스트 핸들러
CN114371321B (zh) * 2022-01-21 2023-04-14 江西福昌发电路科技有限公司 Pcb板孔口性能测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113580A (ja) * 1995-10-18 1997-05-02 Advantest Corp Ｉｃ試験装置
KR20010015350A (ko) * 1999-07-16 2001-02-26 가부시키가이샤 어드밴티스트 전자 부품 시험 장치용 인서트

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369595B1 (en) * 1999-01-21 2002-04-09 Micron Technology, Inc. CSP BGA test socket with insert and method
JP4222442B2 (ja) * 1999-07-16 2009-02-12 株式会社アドバンテスト 電子部品試験装置用インサート
JP4451992B2 (ja) * 2001-02-28 2010-04-14 株式会社アドバンテスト 試験用電子部品搬送媒体、電子部品試験装置および試験方法
JP2003315408A (ja) * 2002-04-18 2003-11-06 Mitsubishi Electric Corp 半導体試験用テストボード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113580A (ja) * 1995-10-18 1997-05-02 Advantest Corp Ｉｃ試験装置
KR20010015350A (ko) * 1999-07-16 2001-02-26 가부시키가이샤 어드밴티스트 전자 부품 시험 장치용 인서트

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375093B1 (ko) 2012-03-07 2014-03-18 가부시키가이샤 아드반테스트 소켓, 소켓보드, 전자부품 시험장치
WO2023219322A1 (ko) * 2022-05-09 2023-11-16 (주)포인트엔지니어링 전기 전도성 접촉핀 및 이를 구비하는 검사장치

Also Published As

Publication number Publication date
KR20080057340A (ko) 2008-06-24
JPWO2007043177A1 (ja) 2009-04-16
TWI422841B (zh) 2014-01-11
JP4972557B2 (ja) 2012-07-11
WO2007043177A1 (ja) 2007-04-19
CN101283283B (zh) 2010-09-29
TW200730841A (en) 2007-08-16
CN101283283A (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
KR100966169B1 (ko) 인서트, 테스트 트레이 및 반도체 시험 장치
KR100769105B1 (ko) 인서트 및 이를 구비한 전자부품 핸들링 장치
US7642769B2 (en) Insert and tray for electronic device handling apparatus, and electronic device handling apparatus
KR100942527B1 (ko) 전자부품 시험장치
KR0122284Y1 (ko) 반도체 소자테스트용 금속트레이 유니트
KR20010075283A (ko) 수직작동식 볼그리드어레이 소켓
CN104001680B (zh) 测试分选机
US7253653B2 (en) Test tray for handler for testing semiconductor devices
US6899558B2 (en) Socket for electrical parts
KR20100061570A (ko) 인서트, 트레이 및 전자부품 시험장치
CA2717227C (en) Test fixture for printed circuit board
KR100276929B1 (ko) 모듈아이씨(ic) 핸들러에서 소켓으로의 모듈아이씨 로딩 및 언로딩 장치
US6724206B2 (en) Device carrier and autohandler
US7973551B2 (en) Test fixture for printed circuit board
KR20150092503A (ko) 테스트핸들러
KR100610779B1 (ko) 반도체 소자 테스트용 핸들러의 테스트 트레이
KR101544510B1 (ko) 무빙 어댑터를 이용하여 프리 사이즈 인서팅이 가능한 패키지 인서트 가이드 및 얼라인 장치
KR20220030017A (ko) 디바이스 테스트용 핸들러
KR101261761B1 (ko) 반도체 패키지 테스터의 신뢰성 시험 장치
KR100465372B1 (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
KR102658477B1 (ko) 반도체 패키지 테스트 장치
KR20040076391A (ko) 칩 스케일 패키지(ｃｓｐ)용 인서트
KR20180104032A (ko) 반도체 장치의 착탈 방법 및 그 방법이 이용되는 반도체 장치의 착탈 장치
KR102287239B1 (ko) 반도체 소자 테스트 장치
KR102198300B1 (ko) 반도체 소자 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 9