KR100965837B1 - Transistor formed on the flexible substrate and manufacturing method thereof - Google Patents
Transistor formed on the flexible substrate and manufacturing method thereof Download PDFInfo
- Publication number
- KR100965837B1 KR100965837B1 KR1020080050649A KR20080050649A KR100965837B1 KR 100965837 B1 KR100965837 B1 KR 100965837B1 KR 1020080050649 A KR1020080050649 A KR 1020080050649A KR 20080050649 A KR20080050649 A KR 20080050649A KR 100965837 B1 KR100965837 B1 KR 100965837B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- substrate
- flexible substrate
- silicon layer
- oxide layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 206
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 58
- 239000010703 silicon Substances 0.000 claims abstract description 58
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 32
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims description 17
- 239000000853 adhesive Substances 0.000 claims description 16
- 230000001070 adhesive effect Effects 0.000 claims description 16
- 229920000642 polymer Polymers 0.000 claims description 11
- 238000005452 bending Methods 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 9
- -1 polyethylene terephthalate Polymers 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000004696 Poly ether ether ketone Substances 0.000 claims description 6
- 239000004697 Polyetherimide Substances 0.000 claims description 6
- 229920002492 poly(sulfone) Polymers 0.000 claims description 6
- 229920000058 polyacrylate Polymers 0.000 claims description 6
- 229920001707 polybutylene terephthalate Polymers 0.000 claims description 6
- 229920002530 polyetherether ketone Polymers 0.000 claims description 6
- 229920001601 polyetherimide Polymers 0.000 claims description 6
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 6
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 6
- 239000010453 quartz Substances 0.000 claims description 5
- 239000004677 Nylon Substances 0.000 claims description 3
- 239000004698 Polyethylene Substances 0.000 claims description 3
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 claims description 3
- 229920002457 flexible plastic Polymers 0.000 claims description 3
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 claims description 3
- 229920001778 nylon Polymers 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000004417 polycarbonate Substances 0.000 claims description 3
- 229920000515 polycarbonate Polymers 0.000 claims description 3
- 229920000573 polyethylene Polymers 0.000 claims description 3
- 239000011112 polyethylene naphthalate Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 229920000307 polymer substrate Polymers 0.000 abstract 1
- 239000010408 film Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 플렉시블 기판에 형성된 트랜지스터 및 제조 방법에 관한 것으로, 보다 자세하게는 기존의 실리콘 기판에 제조된 트랜지스터를 플렉시블 기판 상에 일괄적으로 전사 내지는 이동시키는 플렉시블 기판에 형성된 트랜지스터 및 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor formed on a flexible substrate and a manufacturing method, and more particularly, to a transistor formed on a flexible substrate for transferring or moving a transistor manufactured on an existing silicon substrate onto a flexible substrate and a manufacturing method.
본 발명의 플렉시블 기판에 형성된 트랜지스터 및 제조 방법은 실리콘층, 산화막층 및 단결정 실리콘층으로 구성된 SOI 기판 상에 트랜지스터를 형성하는 제 1단계; 상기 트랜지스터가 형성된 상기 SOI 기판 상에 플렉시블 기판을 형성하는 제 2단계; 상기 SOI 기판의 상기 실리콘층 하부를 식각하여 상기 산화막층을 노출시키는 제 3단계; 및 상기 SOI 기판 하부의 가장자리에 남아있는 실리콘층, 산화막층 및 단결정 실리콘층을 제거하는 제 4단계를 포함하는 플렉시블 기판에 형성된 트랜지스터의 제조 방법에 기술적 특징이 있다.A transistor and a manufacturing method formed on the flexible substrate of the present invention include a first step of forming a transistor on an SOI substrate composed of a silicon layer, an oxide layer and a single crystal silicon layer; Forming a flexible substrate on the SOI substrate on which the transistor is formed; Etching a lower portion of the silicon layer of the SOI substrate to expose the oxide layer; And a fourth step of removing the silicon layer, the oxide layer, and the single crystal silicon layer remaining at the edge of the bottom of the SOI substrate.
플렉시블 트랜지스터, 전사, 폴리머 기판 Flexible Transistors, Transfer, Polymer Substrates
Description
본 발명은 플렉시블 기판에 형성된 트랜지스터 및 제조 방법에 관한 것으로, 보다 자세하게는 기존의 실리콘 기판에 제조된 트랜지스터를 플렉시블 기판 상에 일괄적으로 전사 내지는 이동시키는 플렉시블 기판에 형성된 트랜지스터 및 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor formed on a flexible substrate and a manufacturing method, and more particularly, to a transistor formed on a flexible substrate for transferring or moving a transistor manufactured on an existing silicon substrate onto a flexible substrate and a manufacturing method.
도 1은 종래의 플렉시블 기판에 트랜지스터를 형성하는 기술에 대한 도면 및 사진이다.1 is a view and a photograph of a technique for forming a transistor in a conventional flexible substrate.
도 1에 도시된 바와 같이, 종래에는 투명 박막 트랜지스터 혹은 휨이 자유로운 플라스틱 박막 트랜지스터를 구현하는 방법으로서, 유기물 반도체 물질을 채널로 사용하여 투명 플라스틱 박막상에 구현하는 방법을 사용하거나, 나노와이어 등과 같은 반도체 물질을 투명 기판에 여러 방법으로 원하는 곳에 위치시키고 전극을 형성시켜 트랜지스터를 제작하는 방법이 널리 알려져 있다.As shown in FIG. 1, in the related art, a transparent thin film transistor or a plastic film transistor having a free warpage may be implemented. The method may be implemented on a transparent plastic thin film using an organic semiconductor material as a channel, or a nanowire. BACKGROUND OF THE INVENTION A method of manufacturing a transistor by placing a semiconductor material on a transparent substrate at desired locations and forming electrodes is widely known.
유리박막이나 휨이 자유로운 플라스틱 기판에서는 고온 공정이 불가하므로 종래의 실리콘 공정을 그대로 도입할 수가 없으며, 비정질 실리콘, 폴리 실리콘 등을 증착하여 반도체 채널로 형성시켜 소자로 구현하는 방법이 일반적이지만 특성이 우수하지 못하고 유기물 등을 이용한 다양한 박막 트랜지스터도 시도되고 있으나 만족스럽지 못한 수준이다. The high temperature process is impossible in glass thin films or plastic substrates that are free of warpage. Therefore, the conventional silicon process cannot be introduced as it is. Various thin film transistors using organic materials have been tried, but are not satisfactory.
반도체 특성이 우수한 단결정 물질을 트랜지스터의 빌딩 블록(building block)으로 사용하여 회로를 구현하려는 시도도 이루어지고 있지만 이 역시 소자집적 문제에 봉착하여 실용화되지 못하고 있다.Attempts have been made to implement circuits using single crystal materials having excellent semiconductor characteristics as building blocks of transistors, but these have not been put to practical use due to device integration problems.
이러한 방법들은 아직까지 제작 수율이 낮아서 실제로 소자로 양산하기에는 어려움이 있어서 성능이 우수한 박막 트랜지스터를 제조하는 데에 널리 활용되지 못하고 있다.These methods have not been widely used to fabricate high performance thin film transistors because of their low production yield and difficulty in mass production into devices.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 기존의 실리콘 기판에 제조된 트랜지스터를 플렉시블 기판 상에 일괄적으로 전사 또는 이동시킴으로서, 기존의 단결정 기판 트랜지스터의 성능을 유지하면서 플렉시블에 이를 구현하는 플렉시블 기판에 형성된 트랜지스터 및 제조 방법을 제공함에 본 발명의 목적이 있다.The present invention devised to solve the problems of the prior art as described above, by transferring or moving the transistor fabricated on a conventional silicon substrate on a flexible substrate collectively, it is possible to maintain the performance of the conventional single crystal substrate transistor to flexible It is an object of the present invention to provide a transistor and a manufacturing method formed on a flexible substrate to implement.
본 발명의 상기 목적은 플렉시블 실리콘층, 산화막층 및 단결정 실리콘층으로 구성된 SOI 기판 상에 트랜지스터를 형성하는 제 1단계; 상기 트랜지스터가 형성된 상기 SOI 기판 상에 플렉시블 기판을 형성하는 제 2단계; 상기 SOI 기판의 상기 실리콘층 하부를 식각하여 상기 산화막층을 노출시키는 제 3단계; 및 상기 SOI 기판 하부의 가장자리에 남아있는 실리콘층, 산화막층 및 단결정 실리콘층을 제거하는 제 4단계를 포함하는 플렉시블 기판에 형성된 트랜지스터의 제조 방법에 의해 달성된다.The above object of the present invention is a first step of forming a transistor on an SOI substrate composed of a flexible silicon layer, an oxide layer and a single crystal silicon layer; Forming a flexible substrate on the SOI substrate on which the transistor is formed; Etching a lower portion of the silicon layer of the SOI substrate to expose the oxide layer; And a fourth step of removing the silicon layer, the oxide layer, and the single crystal silicon layer remaining at the edge of the bottom of the SOI substrate.
또한, 산화막층과 실리콘 단결정층을 식각하여 상기 트랜지스터의 기본 단위 픽셀로 형성하는 단계를 더 포함함이 바람직하다.The method may further include etching the oxide layer and the silicon single crystal layer to form a basic unit pixel of the transistor.
또한, 본 발명의 다른 목적은 실리콘층, 산화막층 및 단결정 실리콘층으로 구성된 SOI 기판 상에 반도체 소자를 형성하는 제 1단계; 상기 트랜지스터가 형성 된 상기 SOI 기판 상에 점착제와 지지 기판을 차례로 형성하는 제 2단계; 상기 SOI 기판의 상기 실리콘층 하부를 식각하여 상기 산화막층을 노출시키는 제 3단계; 상기 산화막층과 실리콘 단결정층을 식각하여 상기 트랜지스터의 기본 단위 픽셀로 형성하는 제 4단계 식각된 상기 식각된 SOI 기판 하부에 노출된 상기 산화막층에 플렉시블 기판을 형성하는 제 5단계; 상기 플렉시블 기판을 다이싱하는 제 6단계; 및 상기 점착제 및 상기 지지 기판을 제거하는 제 7단계를 포함하는 플렉시블 기판에 형성된 트랜지스터의 제조 방법에 의해 달성된다.In addition, another object of the present invention is a first step of forming a semiconductor device on an SOI substrate consisting of a silicon layer, an oxide layer and a single crystal silicon layer; A second step of sequentially forming an adhesive and a support substrate on the SOI substrate on which the transistor is formed; Etching a lower portion of the silicon layer of the SOI substrate to expose the oxide layer; A fourth step of forming a flexible substrate on the oxide layer exposed under the etched SOI substrate by etching the oxide layer and the silicon single crystal layer to form a basic unit pixel of the transistor; A sixth step of dicing the flexible substrate; And a seventh step of removing the adhesive and the support substrate.
또한, 본 발명의 산화막층 하부에 실리콘 굴곡 구조물을 형성하는 단계를 더 포함함이 바람직하다.In addition, it is preferable to further include forming a silicon bent structure under the oxide film layer of the present invention.
또한, 본 발명의 다른 목적은 실리콘층, 산화막층 및 단결정 실리콘층으로 구성된 SOI 기판 상에 트랜지스터를 형성하는 제 1단계; 상기 트랜지스터가 형성된 상기 SOI 기판 상에 감광막을 형성하고 패터닝하여 상기 단결정 실리콘층을 식각하는 제 2단계; 상기 SOI 기판의 산화막층을 제거하여 상기 단결정 실리콘층에 형성된 상기 트랜지스터를 릴리즈시키는 제 3단계; 및 상기 감광막을 제거한 후, 플렉시블 기판에 상기 트랜지스터를 전사하는 제 4단계를 포함하는 플렉시블 기판에 형성된 트랜지스터의 제조 방법에 의해 달성된다.In addition, another object of the present invention is a first step of forming a transistor on an SOI substrate composed of a silicon layer, an oxide layer and a single crystal silicon layer; A second step of forming and patterning a photoresist film on the SOI substrate on which the transistor is formed to etch the single crystal silicon layer; Removing the oxide layer of the SOI substrate to release the transistor formed in the single crystal silicon layer; And a fourth step of transferring the transistor to the flexible substrate after removing the photosensitive film.
또한, 본 발명의 다른 목적은 기판 상에 트랜지스터를 형성하는 제 1단계; 상기 트랜지스터가 형성된 상기 기판 상에 점착제와 지지 기판을 차례로 형성하는 제 2단계; 상기 기판을 폴리싱 및 다이싱하고 상기 트랜지스터를 기본 단위 픽셀로 형성하기 위하여 식각하는 제 3단계; 상기 점착제 및 상기 지지 기판을 제거하는 제 4단계; 및 상기 트랜지스터를 플렉시블 기판에 전사하는 제 5단계를 포함하는 플렉시블 기판에 형성된 트랜지스터의 제조 방법에 의해 달성된다.In addition, another object of the present invention is to form a transistor on a substrate; A second step of sequentially forming an adhesive and a support substrate on the substrate on which the transistor is formed; A third step of polishing and dicing the substrate and etching to form the transistor into basic unit pixels; A fourth step of removing the adhesive and the support substrate; And a fifth step of transferring the transistor to the flexible substrate.
또한, 상기 기판은 실리콘, 유리, 석영 및 세라믹 중 어느 하나로 이루어짐이 바람직하다.In addition, the substrate is preferably made of any one of silicon, glass, quartz and ceramic.
또한, 본 발명의 상기 지지 기판은 유연한 플라스틱, 유리, 실리콘 및 세라믹 중 어느 하나로 이루어짐이 바람직하다.In addition, the support substrate of the present invention is preferably made of any one of a flexible plastic, glass, silicon and ceramic.
또한, 본 발명의 상기 플렉시블 기판은 폴리머를 도포하여 형성함이 바람직하다.In addition, the flexible substrate of the present invention is preferably formed by applying a polymer.
또한, 본 발명의 상기 폴리머는 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 설파이드(PES), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC), 나일론, 폴리에테르 에테르 케톤(PEEK), 폴리술폰(PSF), 폴리에테르 이미드(PEI), 폴리아크릴레이트(PAR), 폴리부틸렌 테레프탈레이트(PBT) 및 극성기를 갖는 노보넨 수지로 이루어진 ARTON 중 선택되는 어느 하나로 이루어짐이 바람직하다.In addition, the polymer of the present invention is polyethylene terephthalate (PET), polyethylene sulfide (PES), polyethylene naphthalate (PEN), polycarbonate (PC), nylon, polyether ether ketone (PEEK), polysulfone (PSF), It is preferably made of any one selected from ARTON consisting of polyether imide (PEI), polyacrylate (PAR), polybutylene terephthalate (PBT) and a norbornene resin having a polar group.
또한, 상기 점착제는 반응 경화형 점착제, 열 경화형 점착제 및 자외선 경화형 점착제 중 선택되는 어느 하나임이 바람직하다.In addition, the pressure-sensitive adhesive is preferably any one selected from a reaction curable pressure sensitive adhesive, a heat curable pressure sensitive adhesive and an ultraviolet curable pressure sensitive adhesive.
또한, 본 발명의 상기 트랜지스터는 CMOS 트랜지스터임이 바람직하다.In addition, the transistor of the present invention is preferably a CMOS transistor.
또한, 본 발명의 다른 목적은 패터닝된 산화막층; 상기 산화막층 상부에 위치한 단결정 실리콘층에 형성되어 있는 트랜지스터; 및 상기 트랜지스터 상부에 형성된 플렉시블 기판을 포함하는 플렉시블 기판에 형성된 트랜지스터에 의해 달성된다.In addition, another object of the present invention is a patterned oxide layer; A transistor formed in the single crystal silicon layer located above the oxide layer; And a transistor formed on the flexible substrate including the flexible substrate formed on the transistor.
또한, 본 발명의 상기 트랜지스터는 소스 및 드레인 전극이 상기 단결정 실리콘층에 형성되어 있는 것이 바람직하다.In the transistor of the present invention, source and drain electrodes are preferably formed in the single crystal silicon layer.
또한, 상기 트랜지스터는 게이트 전극이 상기 플렉시블 기판에 매립되어 있는 것이 바람직하다.In the transistor, a gate electrode is preferably embedded in the flexible substrate.
또한, 본 발명의 다른 목적은 플렉시블 기판; 상기 플렉시블 기판 상부에 위치한 패터닝된 산화막층; 및 상기 산화막층 상부에 위치한 단결정 실리콘층에 형성되어 있는 트랜지스터를 포함하는 플렉시블 기판에 형성된 트랜지스터에 의해 달성된다.In addition, another object of the present invention is a flexible substrate; A patterned oxide layer disposed over the flexible substrate; And a transistor formed on the single crystal silicon layer located above the oxide film layer.
또한, 본 발명의 상기 산화막층과 플렉시블 기판 사이에 상기 트랜지스터와 플렉시블 기판의 접착력을 향상시키기 위한 실리콘 굴곡 구조물을 포함함이 바람직하다.In addition, it is preferable to include a silicon bent structure for improving the adhesion between the transistor and the flexible substrate between the oxide layer and the flexible substrate of the present invention.
또한, 본 발명의 다른 목적은 플렉시블 기판; 상기 플렉시블 기판 상부에 위치한 단결정 실리콘층; 및 상기 단결정 실리콘층에 형성되어 있는 트랜지스터를 포함하는 플렉시블 기판에 형성된 트랜지스터에 의해 달성된다.In addition, another object of the present invention is a flexible substrate; A single crystal silicon layer on the flexible substrate; And a transistor formed in the flexible substrate including the transistor formed in the single crystal silicon layer.
또한, 상기 트랜지스터의 게이트 전극은 상기 단결정 실리콘층 상부에 형성되어 있는 것이 바람직하다.In addition, the gate electrode of the transistor is preferably formed above the single crystal silicon layer.
따라서, 본 발명의 플렉시블 기판에 형성된 트랜지스터 및 제조 방법은 온도의 제약이 없는 기존의 실리콘 기판에 제조된 트랜지스터를 플렉시블 기판 상에 일 괄적으로 전사 내지는 이동시켜 플렉시블 기판에 형성된 트랜지스터를 제조함으로써 기존의 단결정 기판 트랜지스터의 성능을 유지하면서 플렉시블에 트랜지스터를 구현할 수 있다는 현저한 효과가 있다.Therefore, the transistor and the manufacturing method formed on the flexible substrate of the present invention is a conventional single crystal by manufacturing a transistor formed on a flexible substrate by collectively transferring or moving the transistor manufactured on a conventional silicon substrate, which is not limited in temperature on the flexible substrate. There is a significant effect that the transistor can be implemented in a flexible while maintaining the performance of the substrate transistor.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms or words used in this specification and claims are not to be construed as being limited to their ordinary or dictionary meanings, and the inventors may appropriately define the concept of terms in order to best describe their invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[제 1실시예][First Embodiment]
도 2a 내지 도 2f는 SOI 기판을 이용한 트랜지스터 제작 및 플렉시블 기판으로의 전사 과정을 보여주는 제 1실시예이다.2A to 2F illustrate a first embodiment showing a transistor fabrication using an SOI substrate and a transfer process to a flexible substrate.
도 2a를 참조하면, 본 발명의 기판으로는 SOI(Silicon-On-Insulator) 기 판(200)을 사용한다.Referring to FIG. 2A, a silicon-on-insulator (SOI)
SOI 기판(200)은 실리콘 기판(210) 위에 절연막으로서 실리콘 산화막(220)이 성장되어 있고, 이 위에 단결정 실리콘(230)으로 구성된다.In the
SOI 기판(200)에서 소자들은 절연체(주로 실리콘 산화막)에 의해 상호 간에 분리되고 아울러 실리콘 기판과도 직접 연결되지 않는다. 이러한 절연 구조에서는 기생 정전 용량이 감소하고 소자들 간의 간섭도 줄어들므로 스위칭 속도, 전류 이득, 고전압 내구성 및 소비 전력 등에 있어서 향상을 가져올 수 있다.In the
본 발명에서는 SOI 기판(200)을 사용하는 것을 실시예로 설명하였으나 유리 기판, 석영 기판, 실리콘 기판, 세라믹 기판, 금속 기판 및 스테인리스 스틸 기판 등을 사용할 수 있다.In the present invention, the
도 2b를 참조하면, 본 발명의 SOI 기판(200)의 단결정 실리콘층(230)에 트랜지스터(240)를 형성한다.Referring to FIG. 2B, a
트랜지스터(240)는 박막 트랜지스터, 유기 박막 트랜지스터 등이 가능하다.The
또한, 트랜지스터의 종류는 특별히 한정되는 것은 아니며, CMOS 공정으로 구현된 FET(Field effect transistor), DRAM(dynamic random access memory) 등의 메모리 소자, 아날로그 회로 또는 디지털 회로인 것이 가능하다.In addition, the type of the transistor is not particularly limited, and may be a memory device such as a field effect transistor (FET) or a dynamic random access memory (DRAM), an analog circuit, or a digital circuit implemented in a CMOS process.
트랜지스터(240)를 형성할 때, 소스 전극(242) 및 드레인 전극(244)은 단결정 실리콘층(230)에 형성되고, 게이트 전극(245)은 단결정 실리콘층(230) 상부에 형성되는 것이 바람직하다. 또한, 소스 전극(242) 및 드레인 전극(244)와 게이트 전극(245) 사이에는 절연막(미도시)이 형성되어 있다.When forming the
도 2c를 참조하면, 본 발명의 트랜지스터(240)가 형성된 SOI 기판(200) 상부에 폴리머를 도포하고 경화하여 플렉시블 기판(250)을 형성한다.Referring to FIG. 2C, a polymer is coated and cured on the
플렉시블 기판(250)을 형성하는 폴리머의 재료는 특별히 한정되는 것은 아니며, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 설파이드(PES), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC), 나일론, 폴리에테르 에테르 케톤(PEEK), 폴리술폰(PSF), 폴리에테르 이미드(PEI), 폴리아크릴레이트(PAR), 폴리부틸렌 테레프탈레이트(PBT) 및 극성기를 갖는 노보넨 수지로 이루어진 ARTON 중 어느 하나를 사용하는 것이 바람직하다.The material of the polymer forming the
또한, 형성된 플렉시블 기판(250)에는 트랜지스터(240)의 게이트 전극(245)이 매립되어있는 구조인 것이 바람직하다.In addition, the formed
도 2d를 참조하면, SOI 기판(200)의 실리콘층(210) 하부를 산화막층(220)이 드러날 때까지 식각한다.Referring to FIG. 2D, the lower portion of the
도 2e를 참조하면, 산화막층(220)을 패터닝하고 트랜지스터(240)의 기본 단위 픽셀로 형성하기 위하여 산화막층(220) 및 단결정 실리콘층(230)을 식각한다.Referring to FIG. 2E, the
트랜지스터(240) 전체의 일괄적인 이동은 플렉시블 기판(250)의 휘어짐에 의해 트랜지스터(240)가 쉽게 파손될 수 있으므로 트랜지스터(240)의 기본 단위로 픽셀화하여 고립된 형태로 구성하는 것이 바람직하다.Since the entire movement of the
또한, 플렉시블 기판(250)이 휘더라도 소자에서의 곡률은 최소화되도록 회로 배치를 고려하는 것이 바람직하다.In addition, even if the
도 2f를 참조하면, SOI 기판(200) 하부의 가장자리에 남아있는 실리콘 층(210), 산화막층(220) 및 단결정 실리콘층(230)을 제거함으로써 플렉시블 기판(250)으로 전사된 트랜지스터가 형성된다.Referring to FIG. 2F, a transistor transferred to the
[제 2 실시예]Second Embodiment
도 3a 내지 도 3g는 SOI 기판을 이용한 트랜지스터 제작 및 플렉시블 기판으로의 전사 과정을 보여주는 제 2실시예이다.3A to 3G illustrate a second embodiment showing a transistor fabrication using an SOI substrate and a transfer process to a flexible substrate.
도 3a를 참조하면, 본 발명의 기판으로는 SOI 기판(200)을 사용한다. Referring to FIG. 3A, an
본 발명에서는 SOI 기판을 사용하는 것을 실시예로 설명하였으나 유리 기판, 석영 기판, 실리콘 기판, 세라믹 기판, 금속 기판 및 스테인리스 스틸 기판 등을 사용할 수 있다.In the present invention, using an SOI substrate has been described as an embodiment, but a glass substrate, a quartz substrate, a silicon substrate, a ceramic substrate, a metal substrate, a stainless steel substrate, and the like may be used.
도 3b를 참조하면, 본 발명의 SOI 기판(300)의 단결정 실리콘층(330) 상에 트랜지스터(340)를 형성한다.Referring to FIG. 3B, a
도 3c를 참조하면, 본 발명의 트랜지스터(340)가 형성된 SOI 기판(300) 상에 점착제(350) 및 지지 기판(360)을 차례로 형성한다.Referring to FIG. 3C, an adhesive 350 and a
본 발명의 점착제(350)는 반응 경화형 점착제, 열 경화형 점착제 또는 자외선 경화형 점착제 등을 사용할 수 있으며, 대표적으로 에폭시 수지, 아크릴 수지, 실리콘 수지 등을 사용할 수 있다.As the pressure-
본 발명의 지지 기판(360)은 유연한 플라스틱, 유리, 실리콘 및 세라믹 등의 임의의 재료가 사용될 수 있다.The
도 3d를 참조하면, SOI 기판(300)의 실리콘층(310) 하부를 산화막층(320)이 드러날 때까지 식각한다.Referring to FIG. 3D, the lower portion of the
도 3e를 참조하면, 산화막층(320)을 패터닝하고 트랜지스터(340)의 기본 단위 픽셀로 형성하기 위하여 산화막층(320) 및 단결정 실리콘층(330)을 식각한다.Referring to FIG. 3E, the
도 3f를 참조하면, 식각된 SOI 기판 하부에 드러난 산화막층에 폴리머를 도포하고 경화시켜 플렉시블 기판(370)을 형성한다. 폴리머의 재료는 특별히 한정된 것은 아니며, 제 1실시예에 사용된 폴리머를 사용할 수 있다.Referring to FIG. 3F, a polymer is coated and cured on an oxide layer exposed under the etched SOI substrate to form a
도 3g를 참조하면, 지지 기판(360)과 점착제(350)를 박리한 후, SOI 기판(300)에서 점착제(350)를 제거한다. 그리고 다이싱을 통해 SOI 기판(300) 하부의 가장자리에 남아있는 실리콘층(310), 산화막층(320) 및 단결정 실리콘층(330)을 제거함으로써 플렉시블 기판(370)으로 전사된 트랜지스터가 형성된다.Referring to FIG. 3G, after the supporting
본 발명의 점착제(350)는 반응 경화형 점착제, 열 경화형 점착제 또는 자외선 경화형 점착제 등을 사용할 수 있으며 자외선 광을 단시간 조사하거나 기판을 가열하여 제거할 수 있다. The pressure-
[제 3실시예]Third Embodiment
도 4a 내지 도 4g는 SOI 기판을 이용한 트랜지스터 제작 및 플렉시블 기판으로의 전사 과정을 보여주는 제 3실시예이다.4A to 4G illustrate a third embodiment showing a transistor fabrication using an SOI substrate and a transfer process to a flexible substrate.
도 4a 내지 도 4g를 참조하면, 본 발명은 SOI 기판(400)의 단결정 실리콘층(430) 상에 트랜지스터(440)를 형성한다(도 4b). 트랜지스터(440)가 형성된 SOI 기판(400) 상부에 점착제(450) 및 지지 기판(460)을 형성한다(도 4c). SOI 기 판(400)의 실리콘층(410) 하부를 산화막층(420)이 드러날 때까지 식각한다. 이때, 실리콘 굴곡 구조물(480)을 형성한다(도 4d).4A-4G, the present invention forms the
도 4d를 참조하면, 플렉시블 기판(470)과 트랜지스터(440)와의 접착력 향상을 위하여 폴리머를 도포하는 공정 전에 SOI 기판(400)의 실리콘층(410)을 식각하는 공정에서 실리콘 굴곡 구조물(480)을 도입하여 플렉시블 기판(470)에 묻히도록 하는 것이 바람직하다.Referring to FIG. 4D, the
또한, 실리콘 굴곡 구조물(480)은 플렉시블 기판(470)의 휨 발생시 트랜지스터(440)가 형성된 실리콘 단결정층(430)의 굴곡을 완화시키는 역할하며, 그 형태에 있어서는 제약이 따르지 않는다.In addition, the
산화막층(420)을 패터닝하여 트랜지스터(440)의 기본 단위 픽셀로 형성하기 위하여 산화막층(420) 및 단결정 실리콘층(430) 식각한다(도 4e). 식각된 SOI 기판(400) 하부에 드러난 산화막층(420)에 폴리머를 도포하고 경화시켜 플렉시블 기판(470)을 형성한다(도 4f). 상부의 지지 기판(460)을 박리하고 점착제(450)를 제거한 후, 다이싱을 통해 SOI 기판(400) 하부의 가장자리에 남아있는 실리콘층(410), 산화막층(420) 및 단결정 실리콘층(430)을 제거함으로써(도 4g) 플렉시블 기판(250)으로 전사된 트랜지스터가 형성된다.The
[제 4실시예]Fourth Embodiment
도 5a 내지 도 5g는 SOI 기판을 이용한 트랜지스터 제작 및 플렉시블 기판으로의 전사 과정을 보여주는 제 4실시예이다.5A to 5G illustrate a fourth embodiment showing a transistor fabrication using an SOI substrate and a transfer process to a flexible substrate.
도 5b를 참조하면, 본 발명은 SOI 기판(500)의 단결정 실리콘층(530) 상에 트랜지스터(540)를 제작한다.Referring to FIG. 5B, the present invention fabricates the
도 5c 및 도 5d 참조하면, 트랜지스터(540)가 형성된 SOI 기판(500) 상에 감광막(550)을 형성하여 패터닝하고 단결정 실리콘층(530)을 식각한다.5C and 5D, the
도 5e를 참조하면, 트랜지스터(340)의 기본 단위 픽셀로 형성하기 위하여 SOI 기판(500)의 산화막층(520)을 식각하여 전사가 용이하도록 트랜지스터(540)를 릴리즈시킨다. Referring to FIG. 5E, the
도 5f 및 도 5g를 참조하면, 트랜지스터(540) 상의 감광막(550)을 제거한 후, 한 개 내지는 복수 개의 트랜지스터(540)를 플렉시블 기판(560)의 원하는 위치에 전사한다.5F and 5G, after removing the
후속 공정으로 어드레싱 라인(addressing line)을 형성시키고 필요에 따라 추가 공정을 진행하여 소자를 완성시킨다.Subsequent processes form addressing lines and further processing as needed to complete the device.
[제 5실시예][Example 5]
도 6a 내지 도 6f는 실리콘 기판을 이용한 트랜지스터 제작 및 플렉시블 기판으로의 전사 과정을 보여주는 제 5실시예이다.6A to 6F illustrate a fifth embodiment showing a process of fabricating a transistor using a silicon substrate and transferring the same to a flexible substrate.
도 6a를 참조하면, 본 발명은 다른 실시예와는 달리 실리콘 기판(610)을 사용한다.Referring to FIG. 6A, the present invention uses a
하지만 실리콘 기판(610) 이외에도 유리 기판, 석영 기판, 세라믹 기판, 금속 기판 및 스테인리스 스틸 기판 등을 사용할 수 있다.However, in addition to the
도 6b를 참조하면, 본 발명의 실리콘 기판(610) 상에 트랜지스터(620)를 형성한다. Referring to FIG. 6B, a
도 6c를 참조하면, 본 발명의 트랜지스터(620)가 형성된 실리콘 기판(610) 상에 점착제(630) 및 지지 기판(640)을 차례로 형성한다.Referring to FIG. 6C, the pressure-
도 6d를 참조하면, 본 발명의 실리콘 기판(610)을 폴리싱 및 다이싱하여 얇게 형성한 후, 트랜지스터(620)의 기본 단위 픽셀로 형성하기 위하여 실리콘 기판(610)을 식각하여 전사가 용이한 형태가 되도록 한다. Referring to FIG. 6D, after the
도 6e를 참조하면, 본 발명의 지지 기판(640)과 점착제(630)를 박리한 후, 실리콘 기판(610)에서 점착제(630)를 제거한다.Referring to FIG. 6E, after the
도 6f를 참조하면, 트랜지스터(620)를 소자별 또는 일괄적으로 플렉시블 기판(650)으로 전사한 후, 배선공정 등의 후속 공정을 진행하여 플렉시블 기판에 형성된 트랜지스터를 완성한다.Referring to FIG. 6F, the
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
도 1은 종래의 플라스틱 기판에 트랜지스터를 형성하는 기술1 is a technique for forming a transistor on a conventional plastic substrate
도 2a 내지 도 2f는 SOI 기판을 이용한 트랜지스터 제작 및 플렉시블 기판으로의 전사 과정을 보여주는 제 1실시예2A to 2F illustrate a first embodiment showing a transistor fabrication using an SOI substrate and a transfer process to a flexible substrate
도 3a 내지 도 3g는 SOI 기판을 이용한 트랜지스터 제작 및 플렉시블 기판으로의 전사 과정을 보여주는 제 2실시예3A to 3G illustrate a second embodiment showing a transistor fabrication using an SOI substrate and a transfer process to a flexible substrate.
도 4a 내지 도 4g는 SOI 기판을 이용한 트랜지스터 제작 및 플렉시블 기판으로의 전사 과정을 보여주는 제 3실시예4A to 4G illustrate a third embodiment showing a transistor fabrication using an SOI substrate and a transfer process to a flexible substrate.
도 5a 내지 도 5g는 SOI 기판을 이용한 트랜지스터 제작 및 플렉시블 기판으로의 전사 과정을 보여주는 제 4실시예5A to 5G illustrate a fourth embodiment showing a transistor fabrication using an SOI substrate and a transfer process to a flexible substrate.
도 6a 내지 도 6f는 실리콘 기판을 이용한 트랜지스터 제작 및 플렉시블 기판으로의 전사 과정을 보여주는 제 5실시예6A to 6F illustrate a fifth embodiment showing a transistor fabrication using a silicon substrate and a transfer process to a flexible substrate.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
200, 300, 400, 500 : SOI 기판 210, 310, 410, 510 : 실리콘층200, 300, 400, 500:
220, 320, 420, 520 : 산화막층 230, 330, 430, 530 : 단결정 실리콘층220, 320, 420, 520:
240, 340, 440, 540, 620 : 트랜지스터240, 340, 440, 540, 620: transistor
250, 370, 470, 560, 650 : 플렉시블 기판250, 370, 470, 560, 650: flexible substrate
350, 450, 630 : 점착제 360, 460, 640 : 지지 기판350, 450, 630: adhesive 360, 460, 640: support substrate
480 : 굴곡 구조물 550 : 감광막 610 : 실리콘 기판480: bending structure 550: photosensitive film 610: silicon substrate
Claims (23)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080050649A KR100965837B1 (en) | 2008-05-30 | 2008-05-30 | Transistor formed on the flexible substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080050649A KR100965837B1 (en) | 2008-05-30 | 2008-05-30 | Transistor formed on the flexible substrate and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090124429A KR20090124429A (en) | 2009-12-03 |
| KR100965837B1 true KR100965837B1 (en) | 2010-06-28 |
Family
ID=41686364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080050649A KR100965837B1 (en) | 2008-05-30 | 2008-05-30 | Transistor formed on the flexible substrate and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100965837B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101288197B1 (en) * | 2011-09-30 | 2013-07-23 | 한국과학기술원 | Manufacturing method for flexible VLSI and flexible VLSI manufactured by the same |
| KR20130092706A (en) * | 2012-02-13 | 2013-08-21 | 한국과학기술원 | Manufacturing method for flexible device and flexible device manufactured by the same |
| KR101517816B1 (en) * | 2013-06-03 | 2015-05-07 | 한국과학기술원 | Manufacturing method for flexible flash memory device and flexible flash memory device manufactured by the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250745A (en) * | 1995-03-10 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | Display device |
| KR20040077536A (en) * | 2003-02-28 | 2004-09-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method of manufacturing the same |
| KR20040093948A (en) * | 2003-04-30 | 2004-11-09 | 박종완 | Flexible electro-optical device and method of manufacturing the same |
| KR20050060198A (en) * | 2003-12-16 | 2005-06-22 | 삼성전자주식회사 | Method of making lcd |
-
2008
- 2008-05-30 KR KR1020080050649A patent/KR100965837B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250745A (en) * | 1995-03-10 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | Display device |
| KR20040077536A (en) * | 2003-02-28 | 2004-09-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method of manufacturing the same |
| KR20040093948A (en) * | 2003-04-30 | 2004-11-09 | 박종완 | Flexible electro-optical device and method of manufacturing the same |
| KR20050060198A (en) * | 2003-12-16 | 2005-06-22 | 삼성전자주식회사 | Method of making lcd |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101288197B1 (en) * | 2011-09-30 | 2013-07-23 | 한국과학기술원 | Manufacturing method for flexible VLSI and flexible VLSI manufactured by the same |
| KR20130092706A (en) * | 2012-02-13 | 2013-08-21 | 한국과학기술원 | Manufacturing method for flexible device and flexible device manufactured by the same |
| KR101517816B1 (en) * | 2013-06-03 | 2015-05-07 | 한국과학기술원 | Manufacturing method for flexible flash memory device and flexible flash memory device manufactured by the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090124429A (en) | 2009-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9231052B2 (en) | Transistor using single crystal silicon nanowire and method for manufacturing same | |
| KR101033797B1 (en) | Separating method and method for manufacturing display device using the separating method | |
| KR101099341B1 (en) | A field effect transistor arrangement and method of manufacturing a field effect transistor arrangement | |
| US9437627B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP2001060697A5 (en) | Semiconductor device and method of manufacturing the same | |
| GB2402548B (en) | Thin film transistor array substrate | |
| JP6129313B2 (en) | Organic thin film transistor array substrate, method for manufacturing the same, and display device | |
| US9564537B2 (en) | Array substrate and method for manufacturing the same | |
| GB2530223B (en) | Method for manufacturing thin-film transistor array substrate | |
| KR100965837B1 (en) | Transistor formed on the flexible substrate and manufacturing method thereof | |
| CN105845721A (en) | Top gate structure and preparation method thereof, thin film transistor, array substrate and display device | |
| CN102800629B (en) | Manufacturing method of organic thin-film transistor array substrate | |
| US11502153B2 (en) | Array substrate and display device with interposer bonded to drive circuit and manufacturing method thereof | |
| JP2007027525A (en) | Method of manufacturing semiconductor device, semiconductor device, and method of forming insulation film | |
| KR100652055B1 (en) | Organic thin film transistor, method of the same, and Liquid crystal Display Device using the same | |
| US9685621B2 (en) | Thin film transistor, its manufacturing method, array substrate and display device | |
| JP3124303B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101288197B1 (en) | Manufacturing method for flexible VLSI and flexible VLSI manufactured by the same | |
| JP2009003020A (en) | Display element and method for manufacturing the same | |
| JP2002270617A (en) | Semiconductor device | |
| CN102074504B (en) | Method for manufacturing self-alignment thin film transistor (TFT) active matrix | |
| JP3278062B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3512788B2 (en) | Method for manufacturing semiconductor device | |
| WO2018107667A1 (en) | Flexible film manufacturing method | |
| KR20030053570A (en) | Method of manufacturing tft |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |