KR100961266B1 - Liquid Crystal Display Device and Method for fabricating the same - Google Patents
Liquid Crystal Display Device and Method for fabricating the same Download PDFInfo
- Publication number
- KR100961266B1 KR100961266B1 KR1020030040026A KR20030040026A KR100961266B1 KR 100961266 B1 KR100961266 B1 KR 100961266B1 KR 1020030040026 A KR1020030040026 A KR 1020030040026A KR 20030040026 A KR20030040026 A KR 20030040026A KR 100961266 B1 KR100961266 B1 KR 100961266B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- electrode
- contact hole
- color filter
- drain
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/10—Sockets for co-operation with pins or blades
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R2103/00—Two poles
Landscapes
- Liquid Crystal (AREA)
Abstract
본 발명에서는, 박막트랜지스터와 화소 전극 간의 콘택 저항을 방지할 수 있는 COT 구조 액정표시장치 및 그 제조 방법을 제공하는 것을 목적으로 하며, 이를 위하여, 컬러필터의 콘택홀 공정을 생략할 수 있는 컬러필터의 제조 방법을 제공하고자 하며, 한 예로 인쇄법, 잉크젯법, 열전사법을 선택함으로써, 컬러필터 소자와 어레이 소자를 동일 기판에 형성하기 때문에 합착 마진을 최소화하여 개구율을 향상시킬 수 있으며, 인쇄 공정에 의해 콘택홀을 가지는 컬러필터의 형성이 가능하여, 기존의 별도의 콘택홀 공정을 통해 발생하는 컬러필터 잔사에 의한 콘택 저항 문제를 해결할 수 있다. 그리고, 기존의 노광, 현상 등 복잡한 공정조건이 요구되는 사진식각 공정을 이용한 콘택홀 공정을 생략하고, 인쇄 공정에 의해 컬러필터를 형성함에 따라 재료비 절감, 공정 단순화가 가능하다. 또한, 잉크젯 방식에 의해 보호층을 형성하고, 이어서 열 전사법에 의해 컬러필터를 형성함에 따라 마스크 공정수의 감소로 비용 절감 및 생산성을 향상시킬 수 있으며, 고개구율 구조로의 제작이 가능하여 제품의 성능을 향상시킬 수 있고, 전술한 효과들에 의해 제품의 생산수율을 향상시킬 수 있는 장점을 가진다.
An object of the present invention is to provide a liquid crystal display (COT) structure and a method of manufacturing the same, which can prevent contact resistance between the thin film transistor and the pixel electrode, for this purpose, a color filter that can omit the contact hole process of the color filter To provide a manufacturing method of, for example, by selecting the printing method, the inkjet method, the thermal transfer method, since the color filter element and the array element is formed on the same substrate, it is possible to improve the aperture ratio by minimizing the bonding margin, As a result, a color filter having a contact hole can be formed, and thus a problem of contact resistance due to color filter residue generated through a separate contact hole process can be solved. In addition, a contact hole process using a photolithography process requiring complicated process conditions such as exposure and development is omitted, and a color filter is formed by a printing process, thereby reducing material costs and simplifying the process. In addition, as the protective layer is formed by the inkjet method, and then the color filter is formed by the thermal transfer method, it is possible to reduce costs and improve productivity by reducing the number of mask processes, and to produce a product having a high opening ratio structure. It is possible to improve the performance of, and has the advantage of improving the production yield of the product by the above-described effects.
Description
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면. 1 is a view schematically showing a general liquid crystal display device.
도 2는 상기 도 1의 절단선 Ⅱ-Ⅱ에 따라 절단한 단면도. 2 is a cross-sectional view taken along the line II-II of FIG. 1.
도 3은 본 발명에 제 1 실시예에 따른 COT 구조 액정표시장치에 대한 평면도. 3 is a plan view of a liquid crystal display (COT) structure according to a first embodiment of the present invention.
도 4는 상기 도 3의 절단선 IV - IV에 따라 절단한 단면을 도시한 도시한 단면도. 4 is a cross-sectional view showing a cross section taken along the cutting line IV-IV of FIG.
도 5는 사진식각 공정에 의해 콘택홀이 형성된 컬러필터층 패턴에 대한 평면도. 5 is a plan view of a color filter layer pattern in which contact holes are formed by a photolithography process;
도 6a 내지 6h는 본 발명의 제 2 실시예에 따른 COT 구조 액정표시장치의 제조 공정을 단계별로 나타낸 평면도이고, 도 7a 내지 7h는 상기 도 6a 내지 6h의 절단선 V-V에 따라 절단된 단면을 도시한 단면도. 6A to 6H are plan views illustrating step-by-step manufacturing processes of a COT structure liquid crystal display device according to a second exemplary embodiment of the present invention, and FIGS. 7A to 7H are cross-sectional views taken along the cutting line VV of FIGS. 6A to 6H. One section.
도 8a, 8b는 본 발명의 제 3 실시예에 따른 COT 구조 액정표시장치의 제조 공정을 단계별로 나타낸 단면도. 8A and 8B are cross-sectional views showing step-by-step manufacturing processes of a COT structure liquid crystal display device according to a third embodiment of the present invention.
도 9a 내지 9f, 10a 내지 10f는 본 발명의 제 4 실시예에 따른 COT 구조 액 정표시장치의 제조 공정을 단계별로 나타낸 도면으로서, 도 9a 내지 9f는 단면도이고, 도 10a 내지 10f는 상기 도 9의 절단선 VI-VI에 따라 절단된 단면도. 9A to 9F and 10A to 10F are steps of a manufacturing process of a COT structure liquid crystal display according to a fourth embodiment of the present invention. FIGS. 9A to 9F are cross-sectional views, and FIGS. 10A to 10F are views of FIG. 9. Section cut along the cutting line VI-VI of the tool.
도 11a 내지 11e, 도 12a 내지 12e는 본 발명의 제 5 실시예에 따른 COT 구조 액정표시장치의 제조 공정을 단계별로 나타낸 도면으로서, 도 11a 내지 11e는 단면도이고, 도 12a 내지 12e는 상기 도 11a 내지 11e의 절단선 VII-VII에 따라 절단된 단면도. 11A to 11E and 12A to 12E are steps of a manufacturing process of a COT structure liquid crystal display device according to a fifth exemplary embodiment of the present invention. FIGS. 11A to 11E are cross-sectional views, and FIGS. Sectional drawing cut along the cutting line VII-VII of FIGS.
도 13a 내지 13e, 도 14a 내지 14e는 본 발명의 제 6 실시예에 따른 COT 구조 액정표시장치의 제조 공정을 단계별로 나타낸 도면으로서, 도 13a 내지 13e는 단면도이고, 도 14a 내지 14e는 상기 도 13a 내지 13e의 절단선 VIII-VIII에 따라 절단된 단면도.
13A to 13E and 14A to 14E are steps of a manufacturing process of a COT structure liquid crystal display device according to a sixth embodiment of the present invention. FIGS. 13A to 13E are cross-sectional views, and FIGS. Sectional drawing cut | disconnected according to the cutting line VIII-VIII of 13 thru | or 13e.
< 도면의 주요부분에 대한 간단한 설명 ><Brief description of the main parts of the drawings>
222 : 데이터 배선 232 : 블랙매트릭스222: data wiring 232: black matrix
234 : 오픈부 236 : 이격부 234: open part 236: separation part
238 : 제 2 콘택홀 238: second contact hole
240a, 240b, 240c : 적, 녹, 청 컬러필터240a, 240b, 240c: Red, Green, Blue Color Filter
240 : 컬러필터층 ch : 채널부
240: color filter layer ch: channel portion
본 발명은 액정표시장치에 관한 것이며, 특히 박막트랜지스터(Thin Film Transistor)를 포함하는 어레이 소자와 컬러필터 소자를 동일 기판에 형성하는 구조의 COT(Color Filter on Thin Film Transistor array)구조 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE
최근에, 액정표시장치는 소비전력이 낮고 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 각광받고 있다. Recently, liquid crystal displays have been spotlighted as next-generation advanced display devices with low power consumption, good portability, technology-intensive, and high added value.
상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하고, 상부 및 하부 기판 외부에 상부 및 하부 편광판을 위치시켜 형성되며, 액정분자의 이방성에 따른 빛의 편광특성을 변화시켜 영상효과를 얻는 비발광 소자에 해당된다. The liquid crystal display device is formed by injecting liquid crystal between two substrates on which transparent electrodes are formed, and placing upper and lower polarizers on the outer side of the upper and lower substrates. It corresponds to the non-light emitting element obtained.
이하, 도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.1 is a view schematically showing a general liquid crystal display device.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(8)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.As shown, a general color liquid
상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.The
이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.In this case, the pixel area P is an area defined by the
상기 화소전극(17)은 ITO(indium-tin-oxide)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다. The
상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(CST)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.A storage capacitor C ST connected in parallel with the
이때, 상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다. In this case, the source /
전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여액정패널을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.As described above, when the upper
이하, 도 2는 상기 도 1의 절단선 Ⅱ-Ⅱ에 따라 절단한 단면도로서, 도시한 바와 같이 어레이 기판인 제 1 기판(22)과 컬러필터 기판인 제 2 기판(5)이 이격되어 구성되고, 제 1, 2 기판(22, 5)의 사이에는 액정층(14)이 위치한다.
2 is a cross-sectional view taken along the cutting line II-II of FIG. 1, wherein the
어레이 기판(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다.The thin film transistor T including the
화소 영역(P)에는, 상기 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 화소 전극(17)이 구성되고, 화소 전극(17)과 연결되어 스토리지 캐패시턴스(CST)가 게이트 배선(13) 영역에 구성되어 있다. In the pixel region P, a
상기 상부 기판(5)에는 상기 게이트 배선(13) 및 데이터 배선(15)과, 상기 박막트랜지스터(T)와 대응되게 블랙매트릭스(6)가 형성되어 있고, 하부 기판(22)의 화소영역(P)에 대응되게 컬러필터(8)가 형성되어 있다. The
이때, 상기 어레이 기판은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)이 일정 간격(IIIa) 이격되게 구성되고, 게이트 배선(13)과 화소 전극 또한 일정간격(IIIb) 이격되게 구성되고, 상기 데이터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A,B)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터기판(5)에 구성한 블랙매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.In this case, the array substrate is configured such that the
또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다.In addition, the
그런데, 상기 상부 기판(5)과 하부 기판(22)을 합착하는 공정 중 합착 오차(mis-align)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그만큼 개구율이 저하된다.However, a misalignment may occur during the process of bonding the
또한, 마진을 넘어선 합착오차가 발생할 경우, 빛샘 영역(IIIa, IIIb)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다.In addition, when the bonding error beyond the margin occurs, there is often a case of light leakage defects in which the light leakage regions IIIa and IIIb are not covered by the
이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 화질이 저하되는 문제가 있었다.
In this case, since the light leakage appears outside, there is a problem that the image quality is reduced.
이러한 문제점을 해결하기 위하여, 본 발명에서는 합착 마진을 제거하여 개구율이 향상된 액정표시장치를 제공하는 것을 목적으로 한다. In order to solve this problem, an object of the present invention is to provide a liquid crystal display device having improved aperture ratio by removing the bonding margin.
이를 위하여, 본 발명에서는 어레이 소자와 컬러필터 소자를 동일 기판에 형성하는 구조의 액정표시장치를 제공하고자 하며, 특히 어레이 소자가 형성된 기판 상에 컬러필터 소자를 형성하는 COT(Color Filter on Thin Film Transistor array) 구조 액정표시장치를 제공하고자 한다. To this end, the present invention provides a liquid crystal display device having a structure in which an array element and a color filter element are formed on the same substrate, and in particular, a COT (Color Filter on Thin Film Transistor) forming a color filter element on a substrate on which the array element is formed. array) structure to provide a liquid crystal display device.
본 발명의 또 하나의 목적에서는, 박막트랜지스터와 화소 전극 간의 콘택 저항을 방지할 수 있는 COT 구조 액정표시장치 및 그 제조 방법을 제공하는 것이다. It is still another object of the present invention to provide a COT structure liquid crystal display device and a method of manufacturing the same, which can prevent contact resistance between a thin film transistor and a pixel electrode.
이를 위하여, 본 발명에서는 컬러필터의 콘택홀 공정을 생략할 수 있는 컬러필터의 제조 방법을 제공하고자 하며, 한 예로 인쇄법, 잉크젯법, 열전사법을 선택할 수 있다. To this end, the present invention is to provide a method for manufacturing a color filter that can omit the contact hole process of the color filter, for example, a printing method, an inkjet method, a thermal transfer method can be selected.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 기판 상에, 서로 교차되게 게이트 배선 및 데이터 배선을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선의 교차지점에 순차 적층된 형태로서 게이트 전극, 반도체층, 서로 이격하는 소스 및 드레인 전극으로 이루어지는 박막트랜지스터를 형성하는 단계와; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 화소 영역에 상기 드레인 전극을 일부 노출시키는 제 1 드레인 콘택홀과 상기 소스 및 드레인 전극의 이격영역에 대응하는 상기 반도체층 영역으로 정의되는 채널부를 노출시키는 오픈부와 상기 데이터 배선과 대응된 위치에서 이격부를 가지는 컬러필터층을 인쇄하는 단계와; 상기 컬러필터층 상부의 화소영역에, 상기 제 1 드레인 콘택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 기판의 제조 방법을 제공한다. In order to achieve the above object, in a first aspect of the present invention, there is provided a method including forming a gate wiring and a data wiring on a substrate to cross each other; Forming a thin film transistor comprising a gate electrode, a semiconductor layer, and source and drain electrodes spaced apart from each other in a stacked form at intersections of the gate wiring and the data wiring; An intersection area of the gate line and the data line is defined as a pixel area, and is defined as a first drain contact hole for partially exposing the drain electrode to the pixel area and the semiconductor layer area corresponding to a spaced area between the source and drain electrodes. Printing a color filter layer having an open portion exposing a channel portion to be formed and a spaced portion at a position corresponding to the data line; And forming a pixel electrode connected to the drain electrode through the first drain contact hole in the pixel region on the color filter layer.
상기 박막트랜지스터를 덮는 영역에 위치하며, 상기 제 1 드레인 콘택홀과 대응된 위치에서 제 2 드레인 콘택홀을 가지는 제 1 보호층을 형성하는 단계를 추가로 포함하고, 상기 제 1 보호층을 이루는 물질은 실리콘 절연물질로 이루어진다. And forming a first passivation layer on a region covering the thin film transistor, the first passivation layer having a second drain contact hole at a position corresponding to the first drain contact hole, and the material forming the first passivation layer. Is made of silicon insulating material.
상기 반도체층은 액티브층과 서로 이격하는 오믹콘택층이 차례대로 적층된 구조를 가지고, 상기 소스 전극과 드레인 전극의 이격 구간에는 상기 액티브층이 노출되어 상기 채널부가 구성되며, 상기 컬러필터층을 인쇄하는 단계에서는, 상기 게이트 배선 및 데이터 배선을 덮는 영역과, 상기 채널부를 덮는 영역에 블랙매트릭스를 인쇄하는 단계를 추가로 포함하고, 상기 컬러필터층 및 블랙매트릭스와, 상기 화소 전극 사이에는, 상기 제 1 드레인 콘택홀과 대응된 위치에서 제 3 드레인 콘택홀을 가지는 제 2 보호층을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다. The semiconductor layer has a structure in which an ohmic contact layer spaced apart from an active layer is sequentially stacked, and the channel layer is formed by exposing the active layer in a spaced interval between the source electrode and the drain electrode, and printing the color filter layer. The method may further include printing a black matrix in a region covering the gate wiring and a data wiring and a region covering the channel portion, wherein the first drain is disposed between the color filter layer and the black matrix and the pixel electrode. And forming a second protective layer having a third drain contact hole at a position corresponding to the contact hole.
상기 제 2 보호층을 이루는 물질은 저유전율값을 가지는 유기 절연물질에서 선택되고, 상기 화소 전극은, 이웃하는 데이터 배선과 일정간격 중첩되게 위치하며, 상기 제 3 드레인 콘택홀의 크기는, 상기 제 1 드레인 콘택홀의 크기보다 작은 값을 가져, 상기 제 1 드레인 콘택홀의 측벽을 덮는 영역에 형성되고, 상기 제 3 드레인 콘택홀의 크기는, 상기 제 1 드레인 콘택홀의 크기보다 큰 값을 가져, 상기 화소 전극은 제 1 드레인 콘택홀의 측벽과 연접되게 형성되는 것을 특징으로 한다. The material forming the second protective layer is selected from an organic insulating material having a low dielectric constant value, and the pixel electrode is positioned to overlap a neighboring data line at a predetermined interval, and the size of the third drain contact hole is the first. The pixel electrode has a value smaller than the size of the drain contact hole, and is formed in an area covering the sidewall of the first drain contact hole, and the size of the third drain contact hole has a value larger than the size of the first drain contact hole. It is formed in contact with the side wall of the first drain contact hole.
본 발명의 제 2 특징에서는, 기판 상에 게이트 배선과 스토리지 전극을 형성하는 단계와; 상기 게이트 배선 및 스토리지 전극 위로 상기 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과 상기 스토리지 전극에 대응하여 이와 중첩하는 보조 스토리지 전극을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선의 교차지점에, 순차 적층된 형태로 게이트 전극, 상기 게이트 절연막, 반도체층, 서로 이격하는 소스 및 드레인 전극으로 이루어지고, 캐리어(carrier) 이동통로로 정의되는 채널부를 가지는 박막트랜지스터를 형성하는 단계와; 상기 화소 영역에 컬러 필름을 이용한 열 전사법에 의해 상기 드레인 전극을 일부 노출시키는 제 1 드레인 콘택홀을 가지는 컬러필터층을 형성하는 단계와; 상기 컬러필터층 상부에, 상기 제 1 드레인 콘택홀을 통해 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 기판의 제조 방법을 제공한다. In a second aspect of the invention, there is provided a method, comprising: forming a gate wiring and a storage electrode on a substrate; Forming a gate insulating film over the substrate over the gate wiring and the storage electrode; Forming a data line over the gate insulating layer, the data line defining a pixel area, and an auxiliary storage electrode overlapping the storage electrode to correspond to the storage electrode; A thin film formed of a gate electrode, the gate insulating film, a semiconductor layer, a source and a drain electrode spaced apart from each other, and a channel portion defined as a carrier movement path at the intersections of the gate wiring and the data wiring, sequentially stacked. Forming a transistor; Forming a color filter layer having a first drain contact hole that partially exposes the drain electrode by a thermal transfer method using a color film in the pixel region; And forming a pixel electrode connected to the drain electrode through the first drain contact hole on the color filter layer.
상기 컬러필터층을 형성하는 단계 이전에는, 상기 게이트 배선 및 데이터 배선의 교차부에 잉크젯 방식으로 절연 패턴을 형성하는 단계를 포함하고, 상기 절연패턴을 이루는 물질은 블랙 레진이며, 상기 채널부를 덮는 영역을 포함하여 형성되며, 상기 컬러필터층을 형성하는 단계는, 상기 화소 영역 별로 적, 녹, 청 컬러필터를 형성하는 단계를 포함하는 것을 특징으로 한다. Before forming the color filter layer, the method may include forming an insulating pattern at an intersection of the gate line and the data line by an inkjet method, wherein the material forming the insulating pattern is black resin and covers an area covering the channel portion. And the forming of the color filter layer comprises forming red, green, and blue color filters for each pixel region.
상기 컬러필터층을 형성하는 단계에서는, 상기 보조 스토리지 전극을 노출시키는 제 1 스토리지 콘택홀을 형성하는 단계를 포함하고, 상기 화소 전극은, 상기 제 1 스토리지 콘택홀을 통해 보조 스토리지 전극과 연결되며, 상기 스토리지 전극, 보조 스토리지 전극, 화소 전극이 중첩된 영역은 절연막이 개재된 상태에서 스토리지 캐패시턴스(CST)를 이루는 것을 특징으로 한다. The forming of the color filter layer may include forming a first storage contact hole exposing the auxiliary storage electrode, wherein the pixel electrode is connected to an auxiliary storage electrode through the first storage contact hole. The region in which the storage electrode, the auxiliary storage electrode, and the pixel electrode overlap each other may form a storage capacitance C ST with an insulating film interposed therebetween.
본 발명의 제 3 특징에서는, 화소영역이 정의된 기판 상에 게이트 전극을 가지는 게이트 배선을 형성하는 단계와; 상기 게이트 배선 위로 상기 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 동시에 상기 게이트 전극에 대응하여 상기 게이트 절연막과 반도체층과 이의 상부로 서로 이격하는 소스 및 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 화소 영역에, 컬러필름을 이용한 열 전사법에 의해, 상기 드레인 전극을 일부 노출시키는 제 1 드레인 콘택홀을 가지는 컬러필터층을 형성하는 단계와; 상기 컬러필터층 상부에, 상기 제 1 드레인 콘택홀을 통해 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 컬러필터층을 형성하기 전에 상기 박막트랜지스터 위로 상기 드레인 전극을 일부 노출시키며 상기 제 1 드레인 콘택홀과 대응된 위치에서 제 2 드레인 콘택홀을 가지는 제 1 보호층을 형성하는 액정표시장치용 기판의 제조 방법을 제공한다. According to a third aspect of the present invention, there is provided a method including forming a gate wiring having a gate electrode on a substrate on which a pixel region is defined; Forming a gate insulating film on the entire surface of the substrate over the gate wiring; A thin film including a source line and a drain electrode spaced apart from each other above the gate insulating layer to form a data line defining the pixel region intersecting the gate line, and simultaneously corresponding to the gate electrode; Forming a transistor; Forming, in the pixel region, a color filter layer having a first drain contact hole that partially exposes the drain electrode by a thermal transfer method using a color film; Forming a pixel electrode on the color filter layer, the pixel electrode connected to the drain electrode through the first drain contact hole, and partially exposing the drain electrode on the thin film transistor before forming the color filter layer; The present invention provides a method of manufacturing a substrate for a liquid crystal display device, forming a first protective layer having a second drain contact hole at a position corresponding to the drain contact hole.
상기 게이트 전극, 반도체층, 소스 전극, 드레인 전극은 박막트랜지스터를 이루고, 상기 반도체층은 액티브층, 오믹 콘택층이 차례대로 적층된 구조를 이루고, 상기 데이터 배선의 형성 단계에서는, 상기 소스 전극 및 드레인 전극 간 이격구간에 액티브층을 노출시켜, 노출된 액티브층 영역을 채널부로 구성하는 단계를 포함하고, 상기 반도체 물질층 및 데이터 배선을 대응되는 패턴을 형성하는 단계에서는, 상기 데이터 배선과 반도체층과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계는 상기 데이터 배선과 반도체층과 소스 및 드레인 전극의 패터닝 공정에 이용되는 감광성 물질의 두께치를 영역별로 다르게 형성할 수 있는 회절 노광 공정이 이용되는 것을 특징으로 한다. The gate electrode, the semiconductor layer, the source electrode, and the drain electrode form a thin film transistor, and the semiconductor layer has a structure in which an active layer and an ohmic contact layer are sequentially stacked, and in the forming of the data line, the source electrode and the drain Exposing an active layer to a spaced interval between electrodes to form an exposed active layer region as a channel portion, and in forming a corresponding pattern between the semiconductor material layer and the data line, the data line and the semiconductor layer; The forming of the source and drain electrodes spaced apart from each other may be performed by using a diffraction exposure process to form a thickness value of the photosensitive material used in the patterning process of the data line and the semiconductor layer and the source and drain electrodes. do.
상기 게이트 전극을 형성하는 단계에서는, 스토리지 전극을 형성하는 단계를 포함하고, 상기 데이터 배선을 형성하는 단계에서는 보조 스토리지 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. The forming of the gate electrode may include forming a storage electrode, and the forming of the data line may include forming an auxiliary storage electrode.
그리고, 상기 컬러필터층을 형성하는 단계에서는, 상기 보조 스토리지 전극을 일부 노출시키는 제 1 스토리지 콘택홀을 형성하는 단계를 포함하고, 상기 화소 전극은, 상기 제 1 스토리지 콘택홀을 통해 보조 스토리지 전극과 연결되는 것을 특징으로 한다. The forming of the color filter layer may include forming a first storage contact hole partially exposing the auxiliary storage electrode, wherein the pixel electrode is connected to an auxiliary storage electrode through the first storage contact hole. It is characterized by.
본 발명의 제 4 특징에서는, 화소영역이 정의된 기판 상에 게이트 전극을 가지는 게이트 배선을 형성하는 단계와;
상기 게이트 배선 위로 상기 기판 전면에 게이트 절연막을 형성하고는 단계와;
상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 동시에 상기 게이트 전극에 대응하여 상기 게이트 절연막과 반도체층과 이의 상부로 서로 이격하는 소스 및 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;
상기 게이트 배선 및 데이터 배선의 교차 영역에 잉크젯 방식으로 절연 패턴을 형성하는 단계와;
상기 화소 영역에, 컬러필름을 이용한 열 전사법에 의해, 상기 드레인 전극을 일부 노출시키는 제 1 드레인 콘택홀을 가지는 컬러필터층을 형성하는 단계와;
상기 컬러필터층 상부에, 상기 제 1 드레인 콘택홀을 통해 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 기판의 제조 방법을 제공하며, 이때,상기 절연 패턴을 이루는 물질은 블랙 레진으로 이루어지고, 상기 절연 패턴은 박막트랜지스터의 채널부를 덮는 영역을 포함하여 형성되는 것이 특징이다.In a fourth aspect of the invention, there is provided a method, comprising: forming a gate wiring having a gate electrode on a substrate on which a pixel region is defined;
Forming a gate insulating film on the entire surface of the substrate over the gate wiring;
A thin film including a source line and a drain electrode spaced apart from each other above the gate insulating layer to form a data line defining the pixel region intersecting the gate line, and simultaneously corresponding to the gate electrode; Forming a transistor;
Forming an insulating pattern on an intersection of the gate wiring and the data wiring by an inkjet method;
Forming, in the pixel region, a color filter layer having a first drain contact hole that partially exposes the drain electrode by a thermal transfer method using a color film;
A method of manufacturing a substrate for a liquid crystal display device, the method comprising: forming a pixel electrode connected to a drain electrode through the first drain contact hole on the color filter layer, wherein the material forming the insulating pattern is black It is made of a resin, the insulating pattern is characterized in that it comprises a region covering the channel portion of the thin film transistor.
삭제delete
이하, 본 발명에 따른 바람직한 실시예 들을 도면을 참조하여 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
-- 제 1 실시예 --First Embodiment
도 3은 본 발명에 제 1 실시예에 따른 COT 구조 액정표시장치에 대한 평면도이다. 3 is a plan view of a liquid crystal display (COT) structure according to a first embodiment of the present invention.
도시한 바와 같이, 제 1 방향으로 게이트 배선(114)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(122)이 형성되어 있으며, 게이트 배선(114) 및 데이터 배선(122)이 교차되는 영역에는 박막트랜지스터(T)가 형성되어 있다. As illustrated, the gate wiring 114 is formed in the first direction, the data wiring 122 is formed in the second direction crossing the first direction, and the gate wiring 114 and the data wiring 122 are formed. The thin film transistor T is formed in this intersecting area.
상기 박막트랜지스터(T)는, 게이트 전극(112), 소스 전극(118), 드레인 전극(120)을 포함하며, 소스 전극(118)과 드레인 전극(120) 사이 이격구간은 캐리어 이동통로인 채널부(ch)을 이룬다. The thin film transistor T includes a
그리고, 상기 게이트 배선(114) 및 데이터 배선(122)의 교차 영역은 화소 영역(P)을 이루고, 화소 영역(P)별로 적, 녹, 청 컬러필터(134a, 134b, 134c)가 차례대로 배열된 구조의 컬러필터층(134)이 형성되어 있다. 도면 상의 컬러필터층(134)은 스트라이프 타입(stripe type) 컬러필터에 해당되며, 상기 컬러필터층(134)은 컬러별 경계부에서 위치하는 이격부(130)와, 채널부(ch)를 노출시키는 오픈부(128) 와, 드레인 전극(120)을 일부 노출시키는 드레인 콘택홀(142)을 각각 가지고 있다. The intersecting regions of the gate wiring 114 and the data wiring 122 form a pixel region P, and the red, green, and
그리고, 상기 컬러필터층(134)의 이격부(130)와 오픈부(128)에는 블랙매트릭스(136)가 각각 형성되어 있고, 상기 화소 영역(P)에는 전술한 드레인 콘택홀(142)을 통해 박막트랜지스터(T)와 연결되는 화소 전극(144)이 형성되어 있다.
In addition,
이하, 도 4는 상기 도 3의 절단선 IV - IV에 따라 절단한 단면을 도시한 도시한 단면도이며, 설명의 편의상 적, 녹, 청 컬러필터 각각을 컬러필터층로 통칭하여 설명한다. 4 is a cross-sectional view illustrating a cross section taken along the cutting line IV-IV of FIG. 3. For convenience of description, each of the red, green, and blue color filters will be collectively described as a color filter layer.
도시한 바와 같이, 기판(110) 상에는 게이트 전극(112), 반도체층(116), 소스 전극(118) 및 드레인 전극(120)으로 이루어지며, 채널부(ch)를 가지는 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)를 덮는 영역에는 드레인 전극(120)을 일부 노출시키는 위치에서 제 1 콘택홀(124)을 가지는 제 1 보호층(126)이 형성되어 있다. As illustrated, the thin film transistor T including the
그리고, 상기 제 1 보호층(126) 상부에는 채널부(ch)를 노출시키는 오픈부(128)와, 데이터 배선(122)과 대응된 위치의 이격부(130)와, 전술한 제 1 콘택홀(124)과 대응된 위치에서 제 2 콘택홀(132)을 가지는 컬러필터(134)가 형성되어 있고, 컬러필터(134)의 오픈부(128)와 이격부(130)에는 블랙매트릭스(136)가 형성되어 있으며, 컬러필터(134) 및 블랙매트릭스(136)를 덮는 영역에는 제 1, 2 콘택홀(124, 132)과 대응된 위치에서 제 3 콘택홀(138)을 가지는 제 2 보호층(140)이 형성되어 있다. 상기 제 1 내지 제 3 콘택홀(124, 132, 138)은 드레인 콘택홀(142) 을 이루며, 상기 제 2 보호층(140)은 금속물질 간의 전기적 간섭을 최소화할 수 있도록 유전율값이 낮은 물질에서 선택되며, 한 예로 유기절연물질을 선택할 수 있다. The
상기 제 2 보호층(140) 상부에는 드레인 콘택홀(142)을 통해 드레인 전극(120)과 연결되는 화소 전극(144)이 형성되어 있다. The
이하, 감광성 물질을 이용하여 노광, 현상 처리하여 패터닝하는 공정인 사진식각(photolithography) 공정에 따라, 전술한 COT 구조 액정표시장치의 제조 공정을 정리해보면, Hereinafter, the manufacturing process of the above-described COT structure liquid crystal display device according to a photolithography process, which is a process of exposing and developing and patterning using a photosensitive material,
1) 게이트 패턴(게이트 배선, 게이트 전극), 2) 반도체층, 3) 데이터 패턴(데이터 배선, 소스 전극 및 드레인 전극), 4) 제 1 콘택홀 공정(제 1 보호층), 5) 적색 컬러필터 공정, 6) 녹색 컬러필터 공정, 7) 청색 컬러필터 공정, 8) 블랙매트릭스 공정, 9) 제 2 콘택홀 공정(컬러필터층), 10) 제 3 콘택홀(제 2 보호층), 11) 화소 전극 공정으로 이루어져, 공정수가 많고 복잡한 단점이 있다. 1) gate pattern (gate wiring, gate electrode), 2) semiconductor layer, 3) data pattern (data wiring, source electrode and drain electrode), 4) first contact hole process (first protective layer), 5) red color Filter process, 6) green color filter process, 7) blue color filter process, 8) black matrix process, 9) second contact hole process (color filter layer), 10) third contact hole (second protective layer), 11) The pixel electrode process has a large number of processes and a complicated disadvantage.
또한, 상기 9) 항목에 따른 콘택홀 공정에 의하면 컬러필터 잔사가 남게되어, 드레인 콘택홀을 통한 드레인 전극과 화소 전극의 전기적 연결에 결함을 주기 쉬운 단점이 있다. In addition, according to the contact hole process according to the above 9), the color filter residue remains, which causes a defect in electrical connection between the drain electrode and the pixel electrode through the drain contact hole.
이하, 도 5는 사진식각 공정에 의해 콘택홀이 형성된 컬러필터층 패턴에 대한 평면도로서, COT 구조 액정표시장치의 경우 박막트랜지스터가 형성된 기판 상에 컬러필터층이 형성되고, 컬러필터층이 개재된 상태에서 박막트랜지스터와 화소 전극을 연결해야 하므로, 컬러필터층(134)에는 콘택홀(132)을 형성하는 공정이 포함 된다. Hereinafter, FIG. 5 is a plan view of a color filter layer pattern in which contact holes are formed by a photolithography process. In the case of a COT structure liquid crystal display, a color filter layer is formed on a substrate on which a thin film transistor is formed, and a thin film is formed in a state where the color filter layer is interposed. Since the transistor and the pixel electrode must be connected, the
그런데, 상기 컬러필터층(134)은 어레이 소자에 이용되는 타 패턴 물질용 감광성 물질과 다른 특성을 가지는 감광성 물질을 이용하여 사진식각 공정을 진행함에 따라, 콘택홀 공정 후, 콘택홀(132) 영역 내에 컬러필터 잔사(146)가 남게 되고, 이러한 컬러필터 잔사는 콘택홀을 통해 박막트랜지스터와 화소 전극을 연결시에 접촉 불량을 발생시키는 원인으로 작용하게 된다.
However, as the
-- 제 2 실시예 --Second Embodiment
도 6a 내지 6h는 본 발명의 제 2 실시예에 따른 COT 구조 액정표시장치의 제조 공정을 단계별로 나타낸 평면도이고, 도 7a 내지 7h는 상기 도 6a 내지 6h의 절단선 V-V에 따라 절단된 단면을 도시한 단면도이다. 6A to 6H are plan views illustrating step-by-step manufacturing processes of a COT structure liquid crystal display device according to a second exemplary embodiment of the present invention, and FIGS. 7A to 7H are cross-sectional views taken along the cutting line VV of FIGS. 6A to 6H. One cross section.
도 6a, 7a는, 기판(210) 상에 제 1 금속물질을 이용하여 제 1 마스크 공정에 의해 제 1 방향으로 위치하는 게이트 배선(212)과, 상기 게이트 배선(212)에서 분기되는 게이트 전극(216)을 형성하는 단계이다. 6A and 7A illustrate a
도 6b, 7b는, 게이트 배선(212) 및 게이트 전극(216)을 덮는 영역에 제 1 절연물질, 비정질 실리콘 물질, 불순물 비정질 실리콘 물질을 차례대로 형성한 다음, 제 1 절연물질은 게이트 절연막(218)으로 삼고, 제 2 마스크 공정에 의해 비정질 실리콘 물질, 불순물 비정질 실리콘 물질을 패터닝하여, 액티브층(220a), 오믹콘택층(220b)이 차례대로 적층된 구조의 반도체층(220)을 형성하는 단계이다. 6B and 7B, a first insulating material, an amorphous silicon material, and an impurity amorphous silicon material are sequentially formed in regions covering the
도 6c, 7c는, 상기 반도체층(220)을 덮는 영역에 제 2 금속물질을 형성한 다 음, 제 3 마스크 공정에 의해 제 1 방향과 교차되는 제 2 방향으로 위치하는 데이터 배선(222)과, 상기 반도체층(220) 상부에서 서로 이격되게 위치하는 소스 전극(224) 및 드레인 전극(226)을 형성하는 단계이다. 6C and 7C show a
그리고, 상기 소스 전극(224)과 드레인 전극(226)간 이격구간에는 오믹콘택층(220b)이 제거되고, 그 하부층을 이루는 액티브층(220a)이 노출되어 노출된 액티브층 영역(220a)이 채널부(ch ; channel)를 이룬다. The
상기 게이트 전극(216), 반도체층(220), 소스 전극(224) 및 드레인 전극(226)은 박막트랜지스터(T)를 이룬다. The
도 6d, 7d는, 상기 박막트랜지스터(T)를 덮는 영역에 제 2 절연물질을 형성한 다음, 제 4 마스크 공정에 의해 드레인 전극(226)을 일부 노출시키는 제 1 콘택홀(228)을 가지는 제 1 보호층(230)을 형성하는 단계이다. 6D and 7D illustrate a
상기 제 2 절연물질은 무기 절연물질에서 선택되며, 한 예로 실리콘 질화막(SiNX)에서 선택될 수 있다. The second insulating material is selected from an inorganic insulating material, and for example, may be selected from a silicon nitride film (SiN X ).
도 6e, 7e는, 상기 제 1 보호층(230) 상부의 상기 채널부(ch)와, 상기 게이트 배선(212)부 및 데이터 배선(222)부와 대응된 위치에 블랙레진(black resin)을 이용한 제 1 인쇄 공정에 의해 블랙매트릭스(232)를 형성하는 단계이다. 6E and 7E illustrate a black resin at a position corresponding to the channel portion ch, the
도 6f, 7f는 컬러레진을 이용한 제 2 인쇄 공정에 의해 형성되며, 상기 채널부(ch) 블랙매트릭스(232)와 대응된 위치에서 오픈부(234)를 가지고, 상기 데이터 배선(222)부에 형성된 블랙매트릭스(232)와 대응된 위치에서 이격부(236)를 가지 며, 상기 제 1 콘택홀(228)과 대응된 위치에서 제 2 콘택홀(238)을 가지는 컬러필터층(240)을 형성하는 단계이다. 6F and 7F are formed by a second printing process using a color resin, and have an
도 6g, 7g는 상기 컬러필터층(240) 및 블랙매트릭스(232)를 덮는 영역에 제 3 절연물질을 이용한 제 5 마스크 공정에 의해, 상기 제 1, 2 콘택홀(228, 238)과 대응된 위치에서 제 3 콘택홀(242)을 가지는 제 2 보호층(244)을 형성하는 단계이다. 6G and 7G show positions corresponding to the first and second contact holes 228 and 238 by a fifth mask process using a third insulating material in an area covering the
본 실시예에 따른 제 2 보호층(244)의 콘택홀은 제 2 콘택홀(238)의 측벽을 덮는 형태로 형성되어, 전극 물질과 컬러필터 물질의 접촉을 방지하는 구조로 이루어져 있다. The contact hole of the second
상기 제 1 내지 제 3 콘택홀(228, 238, 242)은 드레인 콘택홀(246)을 이룬다. The first to third contact holes 228, 238, and 242 form a
도 6h, 7h는, 상기 제 2 보호층(244) 상부에 투명 도전성 물질을 이용한 제 6 마스크 공정에 의해, 드레인 콘택홀(246)을 통해 드레인 전극(226)과 연결되는 화소 전극(248)을 형성하는 단계이다. 6H and 7H illustrate a
이와 같이, 본 실시예에 따른 COT 구조 액정표시장치의 제조 공정에 의하면, 인쇄 공정에서 콘택홀을 가지는 컬러필터 패턴을 형성하기 때문에, 별도의 콘택홀 공정의 생략으로 컬러필터 잔사 등이 존재하지 않고, 콘택 저항 문제를 해결할 수 있다. As described above, according to the manufacturing process of the COT structure liquid crystal display device according to the present embodiment, since the color filter pattern having the contact hole is formed in the printing process, the color filter residue does not exist by eliminating the separate contact hole process. Can solve the problem of contact resistance.
더욱이, 기존의 COT 구조 액정표시장치에서는 블랙매트릭스 포함하여 컬러필터의 제조 공정에서 4번의 사진식각 공정이 요구되었으나, 본 실시예에 따른 인쇄 공정에서는 4색(흑색+적색+녹색+청색) 또는 3색(적색+녹색+청색) 동시 인쇄 공정이 가능하여, 공정수도 단축시키고, 재료 소모량도 줄일 수 있다.Furthermore, in the conventional COT structure liquid crystal display, four photolithography processes are required in the manufacturing process of the color filter including the black matrix, but in the printing process according to the present embodiment, four colors (black + red + green + blue) or three are required. Simultaneous color (red + green + blue) printing process is possible, which reduces the number of processes and reduces material consumption.
즉, 전술한 도 6e, 7e와 도 6f, 7f는 하나의 공정으로 진행할 수도 있다.
That is, the above-described FIGS. 6E, 7E, 6F, and 7F may proceed in one process.
-- 제 3 실시예 --Third Embodiment
도 8a, 8b는 본 발명의 제 3 실시예에 따른 COT 구조 액정표시장치의 제조 공정을 단계별로 나타낸 단면도로서, 상기 제 2 실시예와 구분되는 공정을 중심으로 설명한다. 8A and 8B are cross-sectional views illustrating, in stages, a manufacturing process of a COT structure liquid crystal display device according to a third embodiment of the present invention.
도 8a는 상기 도 7a 내지 7f에 따라 형성된 기판(310) 상에, 제 3 절연물질을 이용한 제 5 마스크 공정에 의해, 상기 제 1, 2 콘택홀(312, 314)과 대응된 위치에서 제 3 콘택홀(320)을 가지는 제 2 보호층(322)을 형성하는 단계이다. 8A illustrates a third mask on a
좀 더 상세히 설명하면, 이 단계에서는 제 3 절연물질이 유기물질에서 선택되고, 미세 패턴형성이 어려운 경우 또는 유기막 잔사 등이 예상되는 경우, 상기 제 3 콘택홀(320)의 폭(W2)은 제 2 콘택홀(314) 폭(W1)보다 큰값을 가지는 것을 특징으로 한다. In more detail, in this step, when the third insulating material is selected from the organic material and it is difficult to form a fine pattern or the organic film residue is expected, the width W2 of the
상기 제 1 내지 제 3 콘택홀(312, 314, 320)은 드레인 콘택홀(321)을 이룬다. The first to third contact holes 312, 314, and 320 form a
도 8b는 상기 드레인 콘택홀(321)을 통해 드레인 전극(316)과 연결되는 화소 전극(322)을 형성하는 단계이다. 8B is a step of forming a
이 단계에서, 상기 화소 전극(322)은 상기 컬러필터(319)가 가지는 제 2 콘 택홀(314) 측벽과 접촉된 구조를 가진다.
In this step, the
-- 제 4 실시예 --Fourth Embodiment
도 9a 내지 9f, 10a 내지 10f는 본 발명의 제 4 실시예에 따른 COT 구조 액정표시장치의 제조 공정을 단계별로 나타낸 도면으로서, 도 9a 내지 9f는 단면도이고, 도 10a 내지 10f는 상기 도 9의 절단선 VI-VI에 따라 절단된 단면도이고, 4 마스크 어레이 공정을 일 예로 하여 도시하였으며, 상기 제 2 실시예와 중복되는 부분에 대한 설명은 간략히 하고, 전단 게이트 방식으로 구성되는 스토리지 캐패시터부를 포함한 구조를 일 예로 하여 설명한다. 9A to 9F and 10A to 10F are steps of a manufacturing process of a COT structure liquid crystal display device according to a fourth embodiment of the present invention. FIGS. 9A to 9F are cross-sectional views, and FIGS. 10A to 10F are views of FIG. 9. 4 is a cross-sectional view cut along the cutting line VI-VI, and illustrates a four-mask array process as an example, and a description of a portion overlapping with the second embodiment will be simplified, and a structure including a storage capacitor part configured by a shear gate method will be described. Will be described as an example.
도 9a, 10a는 기판(410) 상에 제 1 금속물질을 형성한 다음, 제 1 마스크 공정에 의해 제 1 방향으로 위치하는 게이트 배선(412) 및 게이트 배선(412)에서 분기되는 게이트 전극(414)과, 게이트 배선(412) 영역 내 스토리지 전극(416)을 형성하는 단계이다. 9A and 10A illustrate a
도 9b, 10b는 게이트 배선(412)을 덮는 영역에 게이트 절연막(417)을 형성하고, 제 2 마스크 공정에 의해 액티브층(418a), 오믹콘택층(418b)으로 이루어지는 반도체층(418)을 형성하는 단계이고, 도 9c, 10c는 반도체층(418) 상부에 제 3 마스크 공정에 의해 제 1 방향과 교차되는 제 2 방향으로 위치하는 데이터 배선(420)과, 데이터 배선(420)에서 분기되는 소스 전극(422)과, 소스 전극(422)과 일정 간격 이격되는 드레인 전극(424)과, 전술한 스토리지 전극(416)과 대응된 위치에 보조 스토리지 전극(428)을 형성하는 단계이다.
9B and 10B, a
이 단계에서는, 상기 소스 전극(422) 및 드레인 전극(424) 사이 구간에 위치하는 오믹콘택층(418b)을 제거하고, 그 하부층을 이루는 액티브층(418a)을 노출시켜, 노출된 액티브층(418a) 영역을 채널부(ch)로 구성하는 단계가 포함된다. In this step, the
상기 게이트 배선(412) 및 데이터 배선(420)이 교차되는 영역은 화소 영역(P)으로 정의되고, 상기 게이트 전극(414), 반도체층(418), 소스 전극(422) 및 드레인 전극(424)은 박막트랜지스터(T)를 이룬다. An area where the
도 9d, 10d는 상기 게이트 배선(412) 및 데이터 배선(420)의 교차부에 두 배선간의 크로스 토크(cross talk)를 방지하기 위한 절연 패턴(430)을 잉크젯 방식으로 형성하는 단계이다. 9D and 10D are steps of forming an
이 단계에서는 잉크젯 헤드(또는 디스펜서)를 통해 기판의 원하는 위치에 유기절연물질 용액을 주사하는 방식으로 절연 패턴(430)을 형성하기 때문에, 별도의 사진식각 공정의 생략으로 제조 비용 절감 및 공정 효율을 높이는 장점을 가진다.In this step, since the insulating
도면 상에서, 상기 채널부(ch)를 덮는 영역에 위치하는 점선으로 표시한 절연 패턴(430) 영역은 블랙 레진과 같은 불투광성 레진을 이용할 경우 광누설 전류를 방지하기 위한 목적으로 블랙매트릭스 겸용으로 형성하는 예에 대한 것이다. In the drawing, a region of the
도 9e, 10e는 절연 패턴(430) 상부에 열 전사법에 의해 적, 녹, 청 컬러필터(436a, 436b, 436c)가 차례대로 적층된 구조를 가지며, 드레인 전극(424)을 일부 노출시키는 드레인 콘택홀(438)과, 보조 스토리지 전극(428)을 일부 노출시키는 스토리지 콘택홀(440)을 가지는 컬러필터층(436)을 형성하는 단계이다. 9E and 10E have a structure in which red, green, and
도면으로 상세히 제시하지 않았지만, 상기 컬러필터층(436)을 형성하는 단계 에서는, 적, 녹, 청 컬러필름을 해당 영역에 배치한 다음, 열 에너지를 이용하여 적, 녹, 청 컬러필름을 기판 상에 부착하는 방법으로 이루어진다. Although not shown in detail in the drawing, in the forming of the
도 9f, 10f는 컬러필터층(436) 상부에 투명 도전성 물질을 이용한 제 4 마스크 공정에 의해, 드레인 콘택홀(438)을 통해 드레인 전극(424)과 연결되고, 스토리지 콘택홀(440)을 통해 보조 스토리지 전극(428)과 연결되는 화소 전극(442)을 형성하는 단계이다. 9F and 10F are connected to the
이 단계에서는, 상기 게이트 절연막(417)이 개재된 상태에서 서로 대응되게 위치하는 스토리지 전극(416), 보조 스토리지 전극(428), 화소 전극(442) 영역을 스토리지 캐패시턴스(CST)로 구성하는 단계를 포함한다.
In this step, the
-- 제 5 실시예 --Fifth Embodiment
도 11a 내지 11e, 도 12a 내지 12e는 본 발명의 제 5 실시예에 따른 COT 구조 액정표시장치의 제조 공정을 단계별로 나타낸 도면으로서, 도 11a 내지 11e는 단면도이고, 도 12a 내지 12e는 상기 도 11a 내지 11e의 절단선 VII-VII에 따라 절단된 단면도이고, 4 마스크 어레이 공정을 일 예로 하여 도시하였다. 11A to 11E and 12A to 12E are steps of a manufacturing process of a COT structure liquid crystal display device according to a fifth embodiment of the present invention. FIGS. 11A to 11E are cross-sectional views and FIGS. 12A to 12E are views of FIG. 11A. Sectional drawing cut | disconnected along the cutting line VII-VII of FIG.
도 11a, 12a는 기판(510) 상에 제 1 마스크 공정에 의해 게이트 배선(512), 게이트 전극(514), 스토리지 전극(516)을 형성하는 단계이고, 도 11b, 12b는 제 1 절연물질, 비정질 실리콘 물질, 불순물 비정질 실리콘 물질, 제 2 금속물질을 차례대로 형성한 다음, 제 1 절연물질은 게이트 절연막(518)으로 삼고, 제 2 마스크 공 정에 의해 비정질 실리콘 물질, 불순물 비정질 실리콘 물질, 제 2 금속물질을 동시에 패터닝하여, 비정질 실리콘 물질, 불순물 비정질 실리콘 물질으로 이루어진 반도체 물질층(520)과 제 2 금속물질로 이루어진 데이터 배선(524), 소스 전극(526) 및 드레인 전극(528), 보조 스토리지 전극(530)을 동시에 패터닝하여, 대응된 패턴 구조로 형성하는 단계이다. 11A and 12A illustrate forming a
상기 소스 전극(526) 및 드레인 전극(528)과 대응된 위치의 반도체 물질층(520)은 액티브층(522a), 오믹콘택층(522b)이 차례대로 배치된 구조의 반도체층(522)을 이루고, 그외에 반도체 물질층(520)은 일종의 버퍼층 역할을 한다. The
상기 게이트 전극(514), 반도체층(522), 소스 전극(526) 및 드레인 전극(528)은 박막트랜지스터(T)를 이룬다.The
이 단계에서는, 상기 소스 전극(526) 및 드레인 전극(528) 이격구간에 위치하는 오믹콘택층(522b)을 제거하고, 그 하부층을 이루는 액티브층(522a)을 노출시켜 노출된 액티브층(522a) 영역을 채널부(ch)로 구성하는 단계가 포함되며, 하나의 마스크 공정에서 데이터 패턴과 채널부(ch)를 동시에 형성하기 때문에, 감광성 물질의 두께치를 위치별로 다르게 형성할 수 있는 회절 노광법을 이용할 수 있다. In this step, the
도 11c, 12c는, 상기 박막트랜지스터(T)를 덮는 위치에 제 2 절연물질을 형성한 다음, 제 3 마스크 공정에 의해 드레인 전극(528) 및 보조 스토리지 전극(530)을 일부 노출시키는 제 1 드레인 콘택홀(532) 및 제 1 스토리지 콘택홀(534)을 가지는 제 1 보호층(536)을 형성하는 단계이다. 11C and 12C illustrate a first drain forming a second insulating material at a position covering the thin film transistor T and then partially exposing the
도 11d, 12d는 제 1 보호층(536) 상부에 열 전사법에 의해 적, 녹, 청 컬러 필터(538a, 538b, 538c)를 차례대로 적층된 구조를 가지며, 제 1 드레인 콘택홀(532) 및 제 1 스토리지 콘택홀(534)과 대응된 위치의 제 2 드레인 콘택홀(540) 및 제 2 스토리지 콘택홀(542)을 가지는 컬러필터층(538)을 형성하는 단계이다. 11D and 12D have a structure in which red, green, and
상기 제 1, 2 드레인 콘택홀(532, 540)은 드레인 콘택홀(544)을 이루고, 제 1, 2 스토리지 콘택홀(534, 542)은 스토리지 콘택홀(546)을 이룬다. The first and second drain contact holes 532 and 540 form a
도 11e, 12e는 컬러필터층(538) 상부에 제 4 마스크 공정에 의해 드레인 콘택홀(544)을 통해 드레인 전극(528)과 연결되고, 스토리지 콘택홀(546)을 통해 보조 스토리지 전극(530)과 연결되는 화소 전극(548)을 형성하는 단계이다. 11E and 12E are connected to the
이 단계에서는, 상기 게이트 절연막(518)이 개재된 상태에서 서로 대응되게 위치하는 스토리지 전극(516), 보조 스토리지 전극(530), 화소 전극(548) 영역을 스토리지 캐패시턴스(CST)로 구성하는 단계를 포함한다.
In this step, the
-- 제 6 실시예 --Sixth Embodiment
도 13a 내지 13e, 도 14a 내지 14e는 본 발명의 제 6 실시예에 따른 COT 구조 액정표시장치의 제조 공정을 단계별로 나타낸 도면으로서, 도 13a 내지 13e는 단면도이고, 도 14a 내지 14e는 상기 도 13a 내지 13e의 절단선 VIII-VIII에 따라 절단된 단면도이고, 3 마스크 어레이 공정을 일 예로 하여 도시하였다. 13A to 13E and 14A to 14E are steps of a manufacturing process of a COT structure liquid crystal display device according to a sixth embodiment of the present invention. FIGS. 13A to 13E are cross-sectional views, and FIGS. 14A to 14E are FIGS. To 13e are cut along the cut lines VIII-VIII, and the three mask array process is illustrated as an example.
도 13a, 14a는 기판(610) 상에 제 1 마스크 공정에 의해 게이트 배선(612), 게이트 전극(614), 스토리지 전극(616)을 형성하는 단계이고, 도 13b, 14b는 제 1 절연물질, 비정질 실리콘 물질, 불순물 비정질 실리콘 물질, 제 2 금속물질을 차례대로 형성한 다음, 제 1 절연물질은 게이트 절연막(618)으로 삼고, 제 2 마스크 공정에 의해 비정질 실리콘 물질, 불순물 비정질 실리콘 물질, 제 2 금속물질을 동시에 패터닝하여, 비정질 실리콘 물질, 불순물 비정질 실리콘 물질으로 이루어진 반도체 물질층(620)과 제 2 금속물질로 이루어진 데이터 배선(624), 소스 전극(626) 및 드레인 전극(628), 보조 스토리지 전극(630)을 동시에 패터닝하여, 대응된 패턴 구조로 형성하는 단계이다. 13A and 14A illustrate forming a
상기 소스 전극(626) 및 드레인 전극(628)과 대응된 위치의 반도체 물질층(620)은 액티브층(622a), 오믹콘택층(622b)이 차례대로 배치된 구조의 반도체층(622)을 이루고, 그외에 반도체 물질층(620)은 일종의 버퍼층 역할을 한다. The
상기 게이트 전극(614), 반도체층(622), 소스 전극(626) 및 드레인 전극(628)은 박막트랜지스터(T)를 이룬다.The
이 단계에서는, 상기 소스 전극(626)과 드레인 전극(628)간 이격구간에 위치하는 오믹콘택층(622b)을 제거하고, 그 하부층을 이루는 액티브층(622a)을 노출시켜, 노출된 액티브층(622a) 영역을 채널부(ch)로 구성하는 단계가 포함되며, 하나의 마스크 공정에서 데이터 패턴 및 채널부(ch)를 동시에 형성하기 위해서는 감광성 물질의 두께치를 영역별로 다르게 형성할 수 있는 회절 노광법이 이용될 수 있다. In this step, the
도 13c, 14c는, 게이트 배선(612) 및 데이터 배선(624) 간 크로스 토크(cross talk)를 방지하기 위하여, 게이트 배선(612) 및 데이터 배선(624)의 교차부에 잉크젯 방식에 의해 절연 패턴(632)을 형성하는 단계이다. 13C and 14C show an insulating pattern by an inkjet method at an intersection of the
상기 절연 패턴(632)이 블랙 레진과 같은 불투광성 물질에서 선택될 경우, 도면 상에서 점선으로 표시한 절연 패턴(632)과 같이 채널부(ch)에 추가로 형성가능하다. When the insulating
도 13d, 14d는 절연 패턴(632) 상부에 열 전사법에 의해 적, 녹, 청 컬러필터(634a, 634b, 634c)가 차례대로 적층된 구조를 가지며, 드레인 전극(628)을 일부 노출시키는 드레인 콘택홀(636)과, 보조 스토리지 전극(630)을 일부 노출시키는 스토리지 콘택홀(638)을 가지는 컬러필터층(634)을 완성하는 단계이다. 13D and 14D have a structure in which red, green, and
이 단계에서는, 스토리지 콘택홀 패턴을 가지는 컬러필름을 이용하여 열 전사법에 의해 컬러필터층(634)을 형성함에 따라, 상기 제 1 실시예에서와 같이 사진식각 공정에 따른 컬러필터 잔사 문제를 해결할 수 있는 것을 특징으로 한다. In this step, as the
도 13e, 14e는 컬러필터층(634) 상부에서, 제 3 마스크 공정에 의해 드레인 콘택홀(636)을 통해 드레인 전극(628)과 연결되고, 스토리지 콘택홀(638) 통해 보조 스토리지 전극(630)과 연결되는 화소 전극(640)을 형성하는 단계이다. 13E and 14E are connected to the
상기 게이트 절연막(618)이 개재된 상태에서 서로 대응되게 위치하는 스토리지 전극(616), 보조 스토리지 전극(630), 화소 전극(640) 영역은 스토리지 캐패시턴스(CST)를 이룬다. The
도면으로 제시하지 않았지만, 상기 제 2 내지 제 6 실시예에 따른 COT 구조 액정표시장치의 제조 공정에 따른 제 1 기판과, 상기 제 1 기판과 대향되게 배치되는 제 2 기판과, 상기 제 1, 2 기판 사이에 개재되는 액정층은 액정표시장치를 이루며, 상기 제 2 기판의 내부면에는 공통 전극이 형성된다. 또한, 상기 제 2 기판 내에는 상기 제 1 기판 구조에 따라 블랙매트릭스 패턴이 형성될 수도 있다. Although not shown in the drawings, a first substrate according to a manufacturing process of the COT structure liquid crystal display device according to the second to sixth embodiments, a second substrate disposed to face the first substrate, and the first and second portions, respectively. The liquid crystal layer interposed between the substrates forms a liquid crystal display, and a common electrode is formed on an inner surface of the second substrate. In addition, a black matrix pattern may be formed in the second substrate according to the first substrate structure.
그러나, 본 발명은 상기 실시예 들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention.
이와 같이, 본 발명에 따른 COT 액정표시장치 및 그 제조방법에 의하면, 컬러필터 소자와 어레이 소자를 동일 기판에 형성하기 때문에 합착 마진을 최소화하여 개구율을 향상시킬 수 있으며, 인쇄 공정에 의해 콘택홀을 가지는 컬러필터의 형성이 가능하여, 기존의 별도의 콘택홀 공정을 통해 발생하는 컬러필터 잔사에 의한 콘택 저항 문제를 해결할 수 있다. 그리고, 기존의 노광, 현상 등 복잡한 공정조건이 요구되는 사진식각 공정을 이용한 콘택홀 공정을 생략하고, 인쇄 공정에 의해 컬러필터를 형성함에 따라 재료비 절감, 공정 단순화가 가능하다. 또한, 잉크젯 방식에 의해 보호층을 형성하고, 이어서 열 전사법에 의해 컬러필터를 형성함에 따라 마스크 공정수의 감소로 비용 절감 및 생산성을 향상시킬 수 있으며, 고개구율 구조로의 제작이 가능하여 제품의 성능을 향상시킬 수 있고, 전술한 효과들에 의해 제품의 생산수율을 향상시킬 수 있다. As described above, according to the COT liquid crystal display and the manufacturing method thereof according to the present invention, since the color filter element and the array element are formed on the same substrate, the adhesion margin can be improved by minimizing the bonding margin, and the contact hole is formed by the printing process. Branches can form a color filter, thereby solving the problem of contact resistance due to color filter residue generated through a separate contact hole process. In addition, a contact hole process using a photolithography process requiring complicated process conditions such as exposure and development is omitted, and a color filter is formed by a printing process, thereby reducing material costs and simplifying the process. In addition, as the protective layer is formed by the inkjet method, and then the color filter is formed by the thermal transfer method, it is possible to reduce costs and improve productivity by reducing the number of mask processes, and to produce a product having a high opening ratio structure. It is possible to improve the performance of, and to improve the production yield of the product by the above-described effects.
Claims (32)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030040026A KR100961266B1 (en) | 2003-06-20 | 2003-06-20 | Liquid Crystal Display Device and Method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030040026A KR100961266B1 (en) | 2003-06-20 | 2003-06-20 | Liquid Crystal Display Device and Method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040110630A KR20040110630A (en) | 2004-12-31 |
| KR100961266B1 true KR100961266B1 (en) | 2010-06-03 |
Family
ID=37382996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030040026A KR100961266B1 (en) | 2003-06-20 | 2003-06-20 | Liquid Crystal Display Device and Method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100961266B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101243794B1 (en) * | 2006-06-27 | 2013-03-25 | 엘지디스플레이 주식회사 | Method of manufacturing a Liquid Crystal Display Device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020036023A (en) * | 2000-11-07 | 2002-05-16 | 구본준, 론 위라하디락사 | manufacturing method of array panel for liquid crystal display |
| KR20020045256A (en) * | 2000-12-08 | 2002-06-19 | 구본준, 론 위라하디락사 | A substrate for LCD and method for fabricating thereof |
| KR20020044923A (en) * | 2000-12-07 | 2002-06-19 | 구본준, 론 위라하디락사 | array panel of liquid crystal display and manufacturing method thereof |
| KR20020060602A (en) * | 2001-01-11 | 2002-07-18 | 니시가키 코지 | Active-matrix type liquid crystal display device and manufacturing method thereof |
| KR20030008378A (en) * | 2001-07-18 | 2003-01-29 | 엘지.필립스 엘시디 주식회사 | array panel of liquid crystal display and manufacturing method of the same |
| KR100508008B1 (en) * | 1997-03-27 | 2005-11-28 | 가부시키가이샤 아드반스트 디스프레이 | Manufacturing method of electro-optical device |
-
2003
- 2003-06-20 KR KR1020030040026A patent/KR100961266B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508008B1 (en) * | 1997-03-27 | 2005-11-28 | 가부시키가이샤 아드반스트 디스프레이 | Manufacturing method of electro-optical device |
| KR20020036023A (en) * | 2000-11-07 | 2002-05-16 | 구본준, 론 위라하디락사 | manufacturing method of array panel for liquid crystal display |
| KR20020044923A (en) * | 2000-12-07 | 2002-06-19 | 구본준, 론 위라하디락사 | array panel of liquid crystal display and manufacturing method thereof |
| KR20020045256A (en) * | 2000-12-08 | 2002-06-19 | 구본준, 론 위라하디락사 | A substrate for LCD and method for fabricating thereof |
| KR20020060602A (en) * | 2001-01-11 | 2002-07-18 | 니시가키 코지 | Active-matrix type liquid crystal display device and manufacturing method thereof |
| KR20030008378A (en) * | 2001-07-18 | 2003-01-29 | 엘지.필립스 엘시디 주식회사 | array panel of liquid crystal display and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040110630A (en) | 2004-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7517620B2 (en) | Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device | |
| KR101198819B1 (en) | Color Filter on Thin Film Transistor Array Structure Liquid Crystal Display Device and Method for fabricating the same | |
| KR101221261B1 (en) | Array substrate for LCD and the fabrication method thereof | |
| JP4594292B2 (en) | Photomask and method for manufacturing array substrate for liquid crystal display device using the same | |
| US20100148180A1 (en) | Thin film transistor array panel with common bars of different widths | |
| KR20080001181A (en) | An array substrate for lcd and method for fabricating thereof | |
| JP2004199049A (en) | Array substrate for liquid crystal display device and its manufacture method | |
| KR20070037071A (en) | Lcd and method of fabricating of the same | |
| JP2000162646A (en) | Production of thin-film transistor substrate for liquid crystal display device | |
| KR101090245B1 (en) | Thin film transistor array panel and method for manufacturing the panel | |
| KR101090246B1 (en) | Thin film transistor array panel and method for manufacturing the panel | |
| KR100309209B1 (en) | Liquid crystal display and method for fabricating the same | |
| KR101333266B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR101228538B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR100924751B1 (en) | Liquid Crystal Display Device and Method for fabricating the same | |
| KR100961266B1 (en) | Liquid Crystal Display Device and Method for fabricating the same | |
| KR100650400B1 (en) | array panel of liquid crystal display device and manufacturing method thereof | |
| KR100646790B1 (en) | Thin film transistor panel and fabricating method thereof | |
| KR20010060519A (en) | Thin film transistor panels for liquid crystal display and methods for manufacturing the same | |
| KR20170080280A (en) | Liquid crystal display device and method for fabricating the same | |
| KR100870699B1 (en) | Array substrate and liquid crystal display device including the same | |
| KR101215943B1 (en) | The array substrate for liquid crystal display device and method of fabricating the same | |
| KR100719265B1 (en) | Array plate for liquid crystal display device and fabricating method thereof | |
| WO2017145941A1 (en) | Manufacturing method for substrate for display panel | |
| KR101022807B1 (en) | Array Substrate for Use in Reflective LCD and Method of Fabricating the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 10 |