KR100960929B1 - 반도체 소자의 금속배선 및 그 형성방법 - Google Patents
반도체 소자의 금속배선 및 그 형성방법 Download PDFInfo
- Publication number
- KR100960929B1 KR100960929B1 KR1020080000321A KR20080000321A KR100960929B1 KR 100960929 B1 KR100960929 B1 KR 100960929B1 KR 1020080000321 A KR1020080000321 A KR 1020080000321A KR 20080000321 A KR20080000321 A KR 20080000321A KR 100960929 B1 KR100960929 B1 KR 100960929B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- diffusion barrier
- semiconductor device
- forming
- metal
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 55
- 239000002184 metal Substances 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 87
- 238000009792 diffusion process Methods 0.000 claims abstract description 63
- 230000004888 barrier function Effects 0.000 claims abstract description 61
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 33
- 239000010949 copper Substances 0.000 claims description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 30
- 238000005229 chemical vapour deposition Methods 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 13
- 239000012495 reaction gas Substances 0.000 claims description 4
- 238000010926 purge Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 13
- 238000001465 metallisation Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000000376 reactant Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 확산방지막의 특성을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 금속배선은, 반도체 기판 상에 형성되며, 배선 형성 영역을 갖는 절연막; 상기 절연막의 배선 형성 영역 표면 상에 형성되며, NbB2막과 Nb막의 적층 구조를 포함하는 확산방지막; 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막;을 포함한다.
Description
본 발명은 반도체 소자의 금속배선 및 그 형성방법에 관한 것으로, 보다 상세하게는, 확산방지막의 특성을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법에 관한 것이다.
일반적으로, 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 상부 금속배선과 하부 금속배선 간의 연결을 위해 콘택 플러그가 형성된다. 상기 금속배선의 재료로는 전기 전도도가 우수한 알루미늄(Al) 및 텅스텐(W)이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐보다 전기 전도도가 월등히 우수하고 저항이 낮아 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행되고 있다.
그런데, 상기 구리의 경우 배선 형태로 건식 식각하기가 용이하지 않기 때문에, 구리로 금속배선을 형성하기 위해서는 다마신(Damascene)이라는 새로운 공정 기술이 이용된다. 다마신 금속배선 공정은 층간절연막을 식각해서 배선 형성 영역 을 형성하고, 상기 배선 형성 영역을 구리막으로 매립하여 금속배선을 형성하는 기술이며, 싱글-다마신 공정과 듀얼-다마신 공정으로 나눌 수 있다.
또한, 상기 금속배선 물질로 구리막을 적용하는 경우에는 알루미늄막을 적용하는 경우와 달리 층간절연막을 통해 기판으로의 구리막 성분이 확산된다. 상기 확산된 구리막 성분은 실리콘으로 이루어진 반도체 기판 내에서 딥 레벨(Deep Level) 불순물로서 작용하여 누설 전류를 유발하므로, 상기 구리막과 층간절연막의 접촉 계면에 확산방지막(Diffusion Barrier)을 형성해주어야 한다. 상기 확산방지막은 통상 PVD(Physical Vapor Deposition) 방식을 통해 Ta막과 TaN막의 단일막, 또는, 이중막 구조로 형성한다.
하지만, 반도체 소자의 고집적화 추세에 부합하여 상기 배선 형성 영역의 종횡비가 증가함에 따라, 상기 PVD 방식에 의한 확산방지막의 형성하는 종래의 방법은 한계가 있다. 이에, 상기 확산방지막을 ALD(Atomic Layer Deposition) 방식으로 형성하는 방법이 제안된 바 있다.
그러나, 상기 ALD 방식으로 확산방지막을 형성하는 경우에는 상기 확산방지막의 입자 크기가 크기 때문에, 확산방지막의 결정 입계를 통해 구리막의 성분이 절연막으로 확산되어 확산방지막으로서의 기능이 저하된다. 또한, 상기 ALD 방식으로 형성된 확산방지막의 비저항은 비교적 높은 편이기 때문에, 상기 확산방지막 상에 형성된 금속배선의 저항이 저하된다. 게다가, 반도체 소자의 미세화에 따라 상기 확산방지막의 두께 감소가 요구되고 있는 실정이며, 이로 인해, 상기 확산방지막의 특성이 저하되어, 그 결과, 소자 특성 및 신뢰성이 열화된다.
본 발명은 확산방지막의 특성을 개선할 수 있는 반도체 소자의 금속배선 및 그 형성방법을 제공한다.
또한, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 금속배선은, 반도체 기판 상에 형성되며, 배선 형성 영역을 갖는 절연막; 상기 절연막의 배선 형성 영역 표면 상에 형성되며, NbB2막과 Nb막의 적층 구조를 포함하는 확산방지막; 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막;을 포함한다.
상기 확산방지막의 NbB2막은 비정질상을 갖는다.
상기 확산방지막의 NbB2막과 Nb막은 각각 10∼100Å의 두께를 갖는다.
상기 확산방지막과 상기 금속막 사이에 개재된 씨드막을 더 포함한다.
상기 씨드막은 구리막을 포함한다.
상기 금속막은 구리막을 포함한다.
본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법은, 반도체 기판 상에 배선 형성 영역을 갖는 절연막을 형성하는 단계; 상기 배선 형성 영역의 표면을 포함한 절연막 상에 NbB2막과 Nb막의 적층 구조를 포함하는 확산방지막을 형성하 는 단계; 및 상기 확산방지막 상에 상기 배선 형성 영역을 매립하도록 금속막을 형성하는 단계;를 포함한다.
상기 확산방지막의 NbB2막은 비정질상을 갖도록 형성한다.
상기 확산방지막의 NbB2막은 CVD(Chemical Vapor Deposition), 또는, ALD(Atomic Layer Deposition) 공정으로 형성한다.
상기 CVD 및 ALD 공정은 Nb의 소오스 가스로서 [CH3(C2H5)N]3Nb[NC(CH3)3]를 사용하고, B의 소오스 가스로서 B2H6를 사용하여 수행한다.
상기 CVD 및 ALD 공정은 반응 가스로서 H2, Ar 및 N2 중 적어도 하나 이상을 사용하여 수행한다.
상기 CVD 및 ALD 공정은 100∼400℃의 온도 조건으로 수행한다.
상기 CVD 공정은 100mTorr∼1000Torr의 압력 조건으로 수행한다.
상기 ALD 공정은 10mTorr∼100Torr의 압력 조건으로 수행한다.
상기 ALD 공정은 [CH3(C2H5)N]3Nb[NC(CH3)3]의 공급, H2의 공급, B2H6의 공급 및 Ar의 퍼지의 과정을 적어도 2회 이상 반복 수행한다.
상기 확산방지막의 Nb막은 CVD, 또는, ALD 공정으로 형성한다.
상기 CVD 및 ALD 공정은 소오스 가스로서 [CH3(C2H5)N]3Nb[NC(CH3)3]를 사용하고, 반응 가스로서 H2, Ar 및 N2 중 적어도 하나 이상을 사용하여 수행한다.
상기 CVD 공정은 100mTorr∼1000Torr의 압력 조건으로 수행한다.
상기 ALD 공정은 10mTorr∼100Torr의 압력 조건으로 수행한다.
상기 확산방지막의 NbB2막과 Nb막은 각각 10∼100Å의 두께를 갖도록 형성한다.
상기 확산방지막을 형성하는 단계 후, 그리고, 상기 금속막을 형성하는 단계 전, 상기 확산방지막 상에 씨드막을 형성하는 단계;를 더 포함한다.
상기 씨드막은 구리막을 포함한다.
상기 금속막은 구리막을 포함한다.
본 발명은 본 발명은 구리막을 이용하는 금속배선의 형성시 NbB2막과 Nb막의 적층 구조를 포함하는 확산방지막을 형성함으로써, 상기 확산방지막의 특성을 개선할 수 있다. 이에 따라, 본 발명은 상기 확산방지막의 특성을 개선하여 구리막의 성분이 확산되는 것을 방지할 수 있으며, 이를 통해, 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
본 발명은, 구리막과 절연막 사이에 NbB2막과 Nb막의 적층 구조를 포함하는 확산방지막을 형성한다. 상기 NbB2막은 비정질상을 갖도록 형성한다. 이렇게 하면, 상기 확산방지막이 상기 구리막의 성분이 확산되는 주 경로인 결정립계가 없는 비정질의 막을 포함하므로, 상기 확산방지막 자체의 특성이 개선된다. 따라서, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 설명하기 위한 단면도이다.
도시된 바와 같이, 소정의 하부 구조물(도시안됨)이 구비된 반도체 기판(100) 상에 배선 형성 영역(D)을 갖는 절연막(102)이 형성되어 있다. 상기 배선 형성 영역(D)은 싱글 다마신 공정 또는 듀얼 다마신 공정에 따라 트렌치 구조, 또는, 트렌치 및 상기 트렌치와 연결되는 적어도 하나 이상의 비아홀을 포함하는 트렌치 및 비아홀 구조로 형성될 수 있다.
상기 절연막(102)의 배선 형성 영역(D) 표면 상에 NbB2막(104)과 Nb막(106)의 적층 구조를 포함하는 확산방지막(108)이 형성되어 있다. 상기 확산방지막(108)의 NbB2막(104)은 비정질상을 갖도록 형성되어 있다. 또한, NbB2막(104)과 Nb막(106)은 각각 10∼100Å의 두께를 갖는다. 상기 확산방지막(108) 상에 씨드막(110)이 형성되어 있으며, 상기 씨드막(110) 상에 상기 절연막(102)의 배선 형성 영역(D)을 매립하도록 금속배선(112)이 형성되어 있다. 상기 씨드막(110)과 상기 금속배선(112)은 각각 구리막을 포함한다.
본 발명의 금속배선(112)은 구리막과 절연막(102) 사이에 결정 입계가 존재하지 않는 비정질상을 갖는 NbB2막(104)과 Nb막(106)의 적층 구조를 포함하는 확산방지막(108)이 형성되어 있으므로, 상기 구리막의 성분이 절연막(102)으로 확산되 는 것을 방지할 수 있다. 따라서, 본 발명은 상기 확산방지막(108) 자체의 특성을 개선할 수 있으며, 이에 따라, 본 발명은 반도체 소자 특성 및 신뢰성을 향상시킬 수 있다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 소정의 하부 구조물(도시안됨)이 형성된 반도체 기판(100) 상에 상기 하부 구조물을 덮도록 절연막(102)을 형성한다. 상기 절연막을 식각하여 배선 형성 영역(D)을 형성한다. 상기 배선 형성 영역(D)은 싱글 다마신 공정 또는 듀얼 다마신 공정에 따라 트렌치 구조, 또는, 트렌치 및 상기 트렌치와 연결되는 적어도 하나 이상의 비아홀을 포함하는 트렌치 및 비아홀 구조로 형성할 수 있다.
도 2b를 참조하면, 상기 배선 형성 영역(D)의 표면을 포함한 절연막(102) 상에 비정질상을 갖도록 NbB2막(104)을 형성한다. 상기 NbB2막(104)은 10∼100Å의 두께를 갖도록 형성한다.
여기서, 상기 NbB2막(104)은 CVD(Chemical Vapor Deposition), 또는, ALD(Atomic Layer Deposition) 공정으로 형성한다. 이때, 상기 CVD 및 ALD 공정은 상기 NbB2막(104)이 비정질상을 갖도록 400℃ 이하의 온도, 바람직하게, 100∼400℃의 온도 조건으로 수행한다.
상기 CVD 및 ALD 공정은 Nb의 소오스 가스로서 [CH3(C2H5)N]3Nb[NC(CH3)3]를 사용하고, B의 소오스 가스로서 B2H6를 사용하며, 반응 가스로서 H2, Ar 및 N2 중 적어도 하나 이상을 사용하여 수행한다. 상기 CVD 공정은 상기 소오스 가스와 반응 가스를 함께 공급하여 수행하며, 상기 ALD 공정은 [CH3(C2H5)N]3Nb[NC(CH3)3]의 공급, H2의 공급, B2H6의 공급 및 Ar의 퍼지의 과정을 적어도 2회 이상 반복 수행한다. 그리고, 상기 CVD 공정은 100mTorr∼1000Torr의 압력 조건으로 수행하며, 상기 ALD 공정은 10mTorr∼100Torr의 압력 조건으로 수행한다.
도 2c를 참조하면, 상기 NbB2막(104) 상에 10∼100Å의 두께를 갖는 Nb막(106)을 형성한다. 상기 Nb막(106)은 CVD, 또는, ALD 공정으로 형성하며, 상기 CVD 및 ALD 공정은 소오스 가스로서 [CH3(C2H5)N]3Nb[NC(CH3)3]를 사용하고, 반응 가스로서 H2, Ar 및 N2 중 적어도 하나 이상을 사용하여 수행한다. 그리고, 상기 CVD 공정은 100mTorr∼1000Torr의 압력 조건으로 수행하며, 상기 ALD 공정은 10mTorr∼100Torr의 압력 조건으로 수행한다.
그 결과, 상기 배선 형성 영역(D)의 표면을 포함한 절연막(102) 상에 비정질의 NbB2막(104)과 Nb막(106)의 적층 구조를 포함하는 확산방지막(108)이 형성된다.
도 2d를 참조하면, 상기 확산방지막(108) 상에 씨드막(110)을 형성한다. 상기 씨드막(110)은, 예컨대, 구리막으로 형성한다. 상기 씨드막(110) 상에 상기 배선 형성 영역(D)을 매립하도록 금속막(112a), 바람직하게, 구리막을 형성한다. 상기 구리막은, 예컨대, 전기도금(Electroplating) 방식으로 형성한다.
도 2e를 참조하면, 상기 금속막, 씨드막(110) 및 확산방지막(108)을 상기 절연막(102)이 노출되도록 CMP(Chemical Mechanical Polishing)하여 상기 배선 형성 영역(D)을 매립하는 금속배선(112)을 형성한다.
이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 금속배선을 완성한다.
이와 같이, 본 발명은 금속배선의 확산방지막을 NbB2막과 Nb막의 적층 구조를 포함하도록 형성하며, 특히, 상기 NbB2막은 결정 입계가 존재하지 않는 비정질상을 갖도록 형성함으로써, 상기 확산방지막의 두께를 종래 보다 증가시키지 않고도 상기 확산방지막의 특성을 개선할 수 있다. 또한, 본 발명은 상기 Nb막의 구리에 대한 고용성이 매우 낮고 비저항이 낮으므로 상기 확산방지막의 특성을 효과적으로 개선할 수 있다.
따라서, 본 발명은 상기 특성이 개선된 확산방지막을 통해 구리막의 성분이 절연막으로 확산되는 것을 방지할 수 있으며, 이를 통해, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 설명하기 위한 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 절연막
D : 배선 형성 영역 104 : NbB2막
106 : Nb막 108 : 확산방지막
110 : 씨드막 112a : 금속막
112 : 금속배선
Claims (23)
- 반도체 기판 상에 형성되며, 배선 형성 영역을 갖는 절연막;상기 절연막의 배선 형성 영역 표면 상에 형성되며, 비정질상을 갖는 NbB2막과 Nb막의 적층 구조를 포함하는 확산방지막; 및상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막;을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
- 삭제
- 제 1 항에 있어서,상기 확산방지막의 NbB2막과 Nb막은 각각 10∼100Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 금속배선.
- 제 1 항에 있어서,상기 확산방지막과 상기 금속막 사이에 개재된 씨드막을 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
- 제 4 항에 있어서,상기 씨드막은 구리막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
- 제 1 항에 있어서,상기 금속막은 구리막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
- 반도체 기판 상에 배선 형성 영역을 갖는 절연막을 형성하는 단계;상기 배선 형성 영역의 표면을 포함한 절연막 상에 비정질상을 갖는 NbB2막과 Nb막의 적층 구조를 포함하는 확산방지막을 형성하는 단계; 및상기 확산방지막 상에 상기 배선 형성 영역을 매립하도록 금속막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 삭제
- 제 7 항에 있어서,상기 확산방지막의 NbB2막은 CVD(Chemical Vapor Deposition), 또는, ALD(Atomic Layer Deposition) 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 9 항에 있어서,상기 CVD 및 ALD 공정은 Nb의 소오스 가스로서 [CH3(C2H5)N]3Nb[NC(CH3)3]를 사용하고, B의 소오스 가스로서 B2H6를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 9 항에 있어서,상기 CVD 및 ALD 공정은 반응 가스로서 H2, Ar 및 N2 중 적어도 하나 이상을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 9 항에 있어서,상기 CVD 및 ALD 공정은 100∼400℃의 온도 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 9 항에 있어서,상기 CVD 공정은 100mTorr∼1000Torr의 압력 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 9 항에 있어서,상기 ALD 공정은 10mTorr∼100Torr의 압력 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 9 항에 있어서,상기 ALD 공정은 [CH3(C2H5)N]3Nb[NC(CH3)3]의 공급, H2의 공급, B2H6의 공급 및 Ar의 퍼지의 과정을 적어도 2회 이상 반복 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 7 항에 있어서,상기 확산방지막의 Nb막은 CVD, 또는, ALD 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 16 항에 있어서,상기 CVD 및 ALD 공정은 소오스 가스로서 [CH3(C2H5)N]3Nb[NC(CH3)3]를 사용하고, 반응 가스로서 H2, Ar 및 N2 중 적어도 하나 이상을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 16 항에 있어서,상기 CVD 공정은 100mTorr∼1000Torr의 압력 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 16 항에 있어서,상기 ALD 공정은 10mTorr∼100Torr의 압력 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 7 항에 있어서,상기 확산방지막의 NbB2막과 Nb막은 각각 10∼100Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 7 항에 있어서,상기 확산방지막을 형성하는 단계 후, 그리고, 상기 금속막을 형성하는 단계 전,상기 확산방지막 상에 씨드막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 21 항에 있어서,상기 씨드막은 구리막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 7 항에 있어서,상기 금속막은 구리막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080000321A KR100960929B1 (ko) | 2008-01-02 | 2008-01-02 | 반도체 소자의 금속배선 및 그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080000321A KR100960929B1 (ko) | 2008-01-02 | 2008-01-02 | 반도체 소자의 금속배선 및 그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090074512A KR20090074512A (ko) | 2009-07-07 |
| KR100960929B1 true KR100960929B1 (ko) | 2010-06-04 |
Family
ID=41331786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080000321A KR100960929B1 (ko) | 2008-01-02 | 2008-01-02 | 반도체 소자의 금속배선 및 그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100960929B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101302564B1 (ko) * | 2009-10-28 | 2013-09-02 | 한국전자통신연구원 | 비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법 |
| KR101300587B1 (ko) * | 2009-12-09 | 2013-08-28 | 한국전자통신연구원 | 반도체 소자의 제조 방법 |
-
2008
- 2008-01-02 KR KR1020080000321A patent/KR100960929B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| Journal 1* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090074512A (ko) | 2009-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080237859A1 (en) | Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication | |
| US8338951B2 (en) | Metal line of semiconductor device having a diffusion barrier with an amorphous TaBN layer and method for forming the same | |
| KR100914982B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR101088813B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100769144B1 (ko) | 에스아이피 구조의 반도체 장치 및 그 제조방법 | |
| KR100845715B1 (ko) | 반도체 소자의 금속배선 구조 및 그의 형성방법 | |
| KR100960929B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100667905B1 (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100973277B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR20080114056A (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR100967130B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| KR100924557B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100935193B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| KR101029105B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR101044007B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR101029106B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR101029107B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR101161667B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100571387B1 (ko) | 반도체 소자의 구리 배선 제조 방법 | |
| KR20080114057A (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR20090034037A (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| KR20050028524A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20090074524A (ko) | 반도체 소자의 금속배선 및 그의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |