KR100959454B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100959454B1
KR100959454B1 KR1020070127512A KR20070127512A KR100959454B1 KR 100959454 B1 KR100959454 B1 KR 100959454B1 KR 1020070127512 A KR1020070127512 A KR 1020070127512A KR 20070127512 A KR20070127512 A KR 20070127512A KR 100959454 B1 KR100959454 B1 KR 100959454B1
Authority
KR
South Korea
Prior art keywords
metal pattern
layer
insulating film
pattern
semiconductor substrate
Prior art date
Application number
KR1020070127512A
Other languages
English (en)
Other versions
KR20090060629A (ko
Inventor
정은수
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070127512A priority Critical patent/KR100959454B1/ko
Priority to JP2008299290A priority patent/JP2009141348A/ja
Priority to US12/330,666 priority patent/US7973374B2/en
Priority to DE102008061151A priority patent/DE102008061151B4/de
Priority to TW097148097A priority patent/TW200943594A/zh
Priority to CN2008101857543A priority patent/CN101459157B/zh
Publication of KR20090060629A publication Critical patent/KR20090060629A/ko
Application granted granted Critical
Publication of KR100959454B1 publication Critical patent/KR100959454B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H61/00—Electrothermal relays
    • H01H61/04—Electrothermal relays wherein the thermally-sensitive member is only heated directly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H61/00—Electrothermal relays
    • H01H2061/006—Micromechanical thermal relay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/708—Integrated with dissimilar structures on a common substrate with distinct switching device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/724—Devices having flexible or movable element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/724—Devices having flexible or movable element
    • Y10S977/732—Nanocantilever

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

실시예는 스위치 기능의 반도체 소자 및 그 제조 방법에 관한 것이다. 실시예에 따른 반도체 소자는, 반도체 기판과 일정 간격 이격되며 다수의 식각홀이 형성된 금속막, 상기 반도체 기판과 상기 금속막 사이의 이격 공간에 배치된 하부 금속 패턴 및 상기 하부 패턴 상에 형성된 상부 금속 패턴, 상기 반도체 기판 상에 형성되며 상기 하부 금속 패턴 저면의 일측을 지지하는 기둥 및 상기 하부 금속 패턴과 대응하여 상기 반도체 기판 상에 형성된 패드를 포함한다. 실시예는 새로운 구조의 트랜지스터를 개발하여 공정을 단축시킴으로써 원가를 절감할 수 있다.
초전기 스위치 트랜지스터

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
실시예는 스위치 기능의 반도체 소자 및 그 제조 방법에 관한 것이다.
최근 정보 통신 분야의 급속한 발달과, 컴퓨터와 같은 정보 매체의 대중화에 따라 반도체 장치도 비약적으로 발전하고 있다. 또한, 그 기능적인 면에 있어서 반도체 장치의 소자 고집적화 경향에 따라 기판에 형성되는 개별 소자의 크기(feature size)를 줄이면서 한편으로 소자 성능을 극대화시키기 위해 여러 가지 방법이 연구 개발되고 있다.
종래의 트랜지스터는 터널링(tunneling) 효과를 이용한 전자의 이동을 활용하여 온/오프(ON/OFF) 기능의 스위치 트랜지스터를 제작하였으나, 많은 공정 단계들을 필요로 하여 수율이 떨어지는 문제점이 있다.
실시예는 바이메탈을 이용한 초전기(pyro-electric) 스위치 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법을 제공한다.
실시예에 따른 반도체 소자는, 반도체 기판과 일정 간격 이격되며 다수의 식각홀이 형성된 금속막, 상기 반도체 기판과 상기 금속막 사이의 이격 공간에 배치된 하부 금속 패턴 및 상기 하부 패턴 상에 형성된 상부 금속 패턴, 상기 반도체 기판 상에 형성되며 상기 하부 금속 패턴 저면의 일측을 지지하는 기둥 및 상기 하부 금속 패턴과 대응하여 상기 반도체 기판 상에 형성된 패드를 포함한다.
실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판 상에 형성된 패드, 상기 패드를 덮는 홀을 갖는 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 상에 서로 다른 열팽창계수를 갖는 하부 금속막 및 상부 금속막을 순차적으로 형성하고 패터닝하여, 상기 홀 내에 기둥, 상기 기둥과 일측이 연결된 하부 금속 패턴 및 상부 금속 패턴을 형성하는 단계, 상기 하부 금속 패턴 및 상기 금속 패턴을 덮도록 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계, 상기 제 2 절연막 상에 식각홀이 형성된 금속막을 형성하는 단계 및 상기 식각홀을 통해 식각액이 침투하여 상기 제 1 절연막 및 상기 제 2 절연막을 제거하는 단계를 포함하는 것을 특징으로 한다.
실시예는 열 팽창률이 다른 바이메탈을 이용한 초전기(pyro-electric) 스위치 트랜지스터를 제공하며, 공정이 간단하고 용이하므로 수율이 향상되는 효과가 있다.
실시예는 새로운 구조의 트랜지스터를 개발하여 공정을 단축시킴으로써 원가 절감의 효과가 있다.
이하, 첨부한 도면을 참조로 하여 실시예들에 따른 반도체 소자 및 그 제조 방법을 구체적으로 설명한다. 이하, "제 1 ", "제 2 " 등으로 언급되는 경우 이는 부재들을 한정하기 위한 것이 아니라 부재들을 구분하고 적어도 두개를 구비하고 있음을 보여주는 것이다. 따라서, 상기 "제 1 ", "제 2 "등으로 언급되는 경우 부재들이 복수 개 구비되어 있음이 명백하며, 각 부재들이 선택적으로 또는 교환적으로 사용될 수도 있다. 또한, 첨부한 도면의 각 구성요소들의 크기(치수)는 발명의 이해를 돕기 위하여 확대하여 도시한 것이며, 도시된 각 구성요소들의 치수의 비율은 실제 치수의 비율과 다를 수도 있다. 또한, 도면에 도시된 모든 구성요소들이 본 발명에 반드시 포함되어야 하거나 한정되는 것은 아니며 본 발명의 핵심적인 특징을 제외한 구성 요소들은 부가 또는 삭제될 수도 있다. 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영 역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 1 내지 도 9는 실시예에 따른 반도체 소자의 제조 공정을 보여주는 단면도들이다.
도 1에 도시한 바와 같이, 반도체 기판(100) 상에 금속막을 증착하고 패터닝하여 패드(110)를 형성한다.
상기 패드(110)는 초전기(pyro-electric) 트랜지스터의 바이메탈(bi-metal) 구조의 진동형 구동체와 접촉시 마찰에 의한 로스(loss)를 고려하여 두께를 결정할 수 있다.
상기 금속막은 Co, Mo, Ta, W, Ti, Ni, Al, Cu, Pt, Au 및 이들의 합금으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
도 2에 도시한 바와 같이, 상기 패드(110)가 형성된 상기 반도체 기판(100) 상에 제 1 절연막(115)을 형성한다.
상기 제 1 절연막(115)은 LTO(low temperature oxide) 막으로서 CVD(chemical vapor deposition)법으로 형성할 수 있다.
상기 제 1 절연막(115)에 상기 진동형 구동체의 기둥이 형성될 홀(115a)을 형성한다.
도 3에 도시한 바와 같이, 상기 홀(115a) 내에 매립되도록 상기 제 1 절연막(115) 상에 하부 금속막을 형성하고, 상기 하부 금속막 상에 상부 금속막을 형성한다.
상기 제 1 절연막(115) 상에 상기 하부 금속막을 충분한 두께로 형성하고, 상기 금속막을 화학적기계적연마(CMP:chemical mechanical polishing) 공정으로 연마한 후 평탄화된 상기 하부 금속막 상에 상부 금속막을 형성할 수 있다.
상기 하부 금속막과 상기 상부 금속막은 열팽창계수가 다른 금속막으로 이루어지며, 상기 상부 금속막의 열팽창계수가 상기 하부 금속막의 열팽창계수보다 크다.
예를 들어, 상기 상부 금속막이 알루미늄이면, 상기 하부 금속막은 니켈일 수 있다.
상기 하부 금속막과 상기 상부 금속막을 패터닝하여 상기 제 1 절연막(115) 상에 하부 금속 패턴(121) 및 상부 금속 패턴(122)을 형성한다.
상기 하부 금속 패턴(121)은 상기 홀(115a) 내에 기둥(121a)과 연결되어 있으며, 상기 기둥(121a)에 의하여 상기 하부 금속 패턴(121) 및 상기 상부 금속 패턴(122)이 지지된다.
상기와 같은 하부 금속 패턴(121) 및 상부 금속 패턴(122)으로 이루어진 진동형 구동체는 캔틸레버(cantilever) 구조일 수 있다.
도 4에 도시한 바와 같이, 상기 상부 금속 패턴(122) 상의 일부에 제 1 접촉 전극(131)을 형성한다.
상기 제 1 접촉 전극(131)은 상기 진동형 구동체에 전류를 인가하여 상기 진동형 구동체가 열팽창계수의 차이에 의해 휨으로써 상기 진동형 구동체가 상기 패드(110)에 접촉하도록 하기 위한 것이다.
상기 제 1 접촉 전극(131)은 상기 홀(115a) 내에 형성된 기둥(121a)과 대응하는 위치에 형성되는 것이 바람직하며, 그 이유는 상기 기둥(121a)과 연결되어 돌출된 하부 금속 패턴(121) 및 상부 금속 패턴(122)은 전류가 인가되면 휘어야 하므로 휘는 위치에 상기 제 1 접촉 전극(131)이 형성될 경우 휨이 발생되지 않기 때문이다.
상기 제 1 접촉 전극(131)은 Co, Mo, Ta, W, Ti, Ni, Al, Cu, Pt, Au 및 이들의 합금으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
도 5에 도시한 바와 같이, 상기 진동형 구동체 및 상기 제 1 접촉 전극(131)이 형성된 상기 제 1 절연막(115) 상에 제 2 절연막(125)을 형성한다.
상기 제 2 절연막(125)은 LTO(low temperature oxide) 막으로서 CVD(chemical vapor deposition)법으로 형성할 수 있다.
이후, 상기 제 2 절연막(125)에 상기 제 1 접촉 전극(131)의 일부를 노출시키는 비아홀(125a)을 형성할 수 있다.
상기 비아홀(125a)을 형성하는 공정에서 상기 반도체 기판(100) 상에 형성된 패드(110)와 전기적으로 연결되기 위하여 상기 제 1 절연막(115) 및 상기 제 2 절 연막(125)을 관통하는 깊은 비아홀이 형성될 수 있다.
상기 깊은 비아홀이 형성되는 동안, 상기 비아홀(125a)에 의해 노출된 상기 제 1 접촉 전극(131)이 식각 정지막의 역할을 할 수도 있다. 이에 의하여 상기 노출된 제 1 접촉 전극(131)의 일부가 식각될 수도 있다.
또는, 상기 제 1 접촉 전극(131) 상부에 별도의 식각 정지막을 형성할 수도 있다.
도 6에 도시한 바와 같이, 상기 제 2 절연막(125) 상에 상기 비아홀(125a) 내에 매립되도록 금속막(132a)을 형성하고 패터닝하여 제 2 접촉 전극(132)을 형성하고, 상기 제 2 접촉 전극(132)과 이격된 금속막에 상기 제 2 절연막(125)을 노출시키는 다수의 식각홀(132b)을 형성한다.
이후, 도 7에 도시한 바와 같이, 습식 식각 공정을 실시하는데, 습식액이 상기 금속막(132a)에 형성된 식각홀(132b)로 침투하여 내부의 제 1 절연막(115) 및 제 2 절연막(125)을 제거한다.
이로써, 상기 반도체 기판(100) 상에 기둥(121a)과 연결되어 측면으로 돌출된 진동형 구동체가 형성되고, 상기 진동형 구동체의 주변에는 공기층이 형성되어 상기 진동형 구동체가 휨으로써 상기 패드(110)와 접촉할 수 있도록 한다.
도 8에 도시한 바와 같이, 상기 식각홀(132b)이 형성된 금속막(132a) 상에 제 3 절연막(140)을 형성한다.
상기 제 3 절연막(140)은 상기 금속막(132a)에 형성된 다수의 식각홀(132b)들을 덮는다.
상기 제 3 절연막(140)을 패터닝하여 상기 제 2 접촉 전극(132)을 노출시키는 콘택홀(140a)을 형성한다.
이후, 도 9에 도시한 바와 같이, 상기 콘택홀(140a)이 형성된 상기 제 3 절연막(140) 상에 금속막(132a)을 형성하고 패터닝하여 상기 제 2 접촉 전극(132)과 접속하는 금속 배선(133)을 형성한다.
상기 금속 배선(133)은 Co, Mo, Ta, W, Ti, Ni, Al, Cu, Pt, Au 및 이들의 합금으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 콘택홀(140a) 내에는 별도의 금속 패턴이 형성되고 상기 제 3 절연막(140) 상에 형성된 금속 배선(133)과 연결된 구조일 수도 있고, 상기 콘택홀(140a) 내에 매립되어 일체로 형성된 금속 배선(133)일 수도 있다.
상기 금속 배선(133), 상기 제 2 접촉 전극(132) 및 상기 제 1 접촉 전극(131)을 통해 상기 진동형 구동체의 초전기 트랜지스터에 전류가 인가되면 열팽창계수가 다른 하부 금속 패턴(121) 및 상부 금속 패턴(122)이 휘어 상기 패드(110)에 상기 하부 금속 패턴(121)이 접촉함으로써 도통되고, 상기 전류를 인가하지 않으면 휘었던 하부 금속 패턴(121)이 다시 제자리로 돌아감으로써 상기 패드(110)와 떨어지는 동작을 통해 스위치 트랜지스터의 온/오프(on/off)를 조절하게 된다.
상기와 같이 이루어지는 실시예는 열 팽창률이 다른 바이메탈을 이용한 초전기(pyro-electric) 스위치 트랜지스터를 제공하며, 공정이 간단하고 용이하므로 수율이 향상되는 효과가 있다.
실시예는 새로운 구조의 트랜지스터를 개발하여 공정을 단축시킴으로써 원가 절감의 효과가 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 9는 실시예에 따른 반도체 소자의 제조 공정을 보여주는 단면도들이다.

Claims (10)

  1. 반도체 기판과 일정 간격 이격되며 다수의 식각홀이 형성된 금속막;
    상기 반도체 기판과 상기 금속막 사이의 이격 공간에 배치된 하부 금속 패턴 및 상기 하부 금속 패턴 상에 형성된 상부 금속 패턴;
    상기 반도체 기판 상에 형성되며 상기 하부 금속 패턴 저면의 일측을 지지하는 기둥;
    상기 상부 금속 패턴 상에서 상기 기둥과 대응하는 위치에 형성된 적어도 하나의 접촉전극;
    상기 다수의 식각홀이 형성된 상기 금속막을 덮는 절연막; 및
    상기 하부 금속 패턴과 대응하여 상기 반도체 기판 상에 형성된 패드를 포함하고,
    상기 하부 금속 패턴과 상기 상부 금속 패턴은 열팽창계수가 서로 다른 금속으로 이루어지며, 상기 상부 금속 패턴의 열팽창계수가 상기 하부 금속 패턴의 열팽창계수보다 큰 것을 특징으로 하는 반도체 소자.
  2. 삭제
  3. 제 1항에 있어서,
    상기 상부 금속 패턴은 상기 접촉 전극을 통해 상기 금속막 상부에 형성된 금속 배선과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자.
  4. 제 3항에 있어서,
    상기 적어도 하나의 접촉 전극은,
    상기 상부 금속 패턴 상에서 상기 기둥과 대응하는 위치에 형성된 제1접촉전극; 및
    상기 제1접촉 전극 상에 형성되며 상기 금속배선과 연결되는 제2접촉 전극을 포함하는 것을 특징으로 하는 반도체 소자.
  5. 삭제
  6. 제 1항에 있어서,
    상기 패드는 상기 하부 금속 패턴이 휨에 의해 접촉될 수 있는 위치에 형성된 것을 특징으로 하는 반도체 소자.
  7. 반도체 기판 상에 패드를 형성하는 단계;
    상기 패드를 덮으며, 홀을 갖는 제 1 절연막을 형성하는 단계;
    상기 홀을 갖는 상기 제 1 절연막 상에 서로 다른 열팽창계수를 갖는 하부 금속막 및 상부 금속막을 순차적으로 형성하고 패터닝하여, 상기 홀 내에 기둥, 상기 기둥과 일측이 연결된 하부 금속 패턴 및 상부 금속 패턴을 형성하는 단계;
    상기 하부 금속 패턴 및 상기 상부 금속 패턴을 덮도록 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막에 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 상기 기둥이 배치된 위치의 상기 상부 금속 패턴과 접촉하는 접촉 전극 및 상기 제 2 절연막 상에 식각홀이 형성된 금속막을 형성하는 단계; 및
    상기 식각홀을 통해 식각액이 침투하여 상기 제 1 절연막 및 상기 제 2 절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 7항에 있어서,
    상기 제 1 및 제 2 절연막을 제거하는 단계 이후에,
    상기 금속막 상에 상기 식각홀을 덮도록 제 3 절연막을 형성하는 단계; 및
    상기 제 3 절연막 상에 상기 상부 금속 패턴과 전기적으로 연결되는 금속 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 삭제
  10. 제 7항에 있어서,
    상기 제 1 절연막 및 상기 제 2 절연막을 제거하는 단계에서,
    상기 하부 금속 패턴의 저면 일측이 상기 기둥에 의해 지지되며 상기 상부 금속 패턴의 상면 일측이 상기 접촉 전극에 의해 지지되며, 상기 금속막과 상기 반도체 기판 사이에 공기층이 형성된 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020070127512A 2007-12-10 2007-12-10 반도체 소자 및 그 제조 방법 KR100959454B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070127512A KR100959454B1 (ko) 2007-12-10 2007-12-10 반도체 소자 및 그 제조 방법
JP2008299290A JP2009141348A (ja) 2007-12-10 2008-11-25 半導体素子及びその製造方法
US12/330,666 US7973374B2 (en) 2007-12-10 2008-12-09 Semiconductor device and method for fabricating the same
DE102008061151A DE102008061151B4 (de) 2007-12-10 2008-12-09 Halbleiterbauelement und Verfahren zu seiner Herstellung
TW097148097A TW200943594A (en) 2007-12-10 2008-12-10 Semiconductor device and method for fabricating the same
CN2008101857543A CN101459157B (zh) 2007-12-10 2008-12-10 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127512A KR100959454B1 (ko) 2007-12-10 2007-12-10 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090060629A KR20090060629A (ko) 2009-06-15
KR100959454B1 true KR100959454B1 (ko) 2010-05-25

Family

ID=40720740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127512A KR100959454B1 (ko) 2007-12-10 2007-12-10 반도체 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7973374B2 (ko)
JP (1) JP2009141348A (ko)
KR (1) KR100959454B1 (ko)
CN (1) CN101459157B (ko)
DE (1) DE102008061151B4 (ko)
TW (1) TW200943594A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10189889B2 (en) 2015-11-13 2019-01-29 Baxalta Incorporated Viral vectors encoding recombinant FVIII variants with increased expression for gene therapy of hemophilia A
TWI777175B (zh) 2015-11-13 2022-09-11 日商武田藥品工業股份有限公司 用於ａ型血友病基因治療之編碼表現增加之重組ｆｖｉｉｉ變異體之病毒載體
TW202039546A (zh) 2019-01-16 2020-11-01 美商巴克斯歐塔公司 用於a型血友病基因治療之編碼表現增加之重組fviii變異體的病毒載體

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050026078A (ko) * 2002-08-01 2005-03-14 프리스케일 세미컨덕터, 인크. 멤스(ｍｅｍｓ) 응용을 위한 저온 플라즈마 실리콘 또는실리콘게르마늄
KR20060036976A (ko) * 2004-10-27 2006-05-03 삼성전자주식회사 미소 박막 구조물 및 이를 이용한 ｍｅｍｓ 스위치 그리고그것들을 제조하기 위한 방법
KR20060123070A (ko) * 2003-08-30 2006-12-01 키네티큐 리미티드 마이크로 전자기계적 시스템 스위치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1272645A (en) 1969-09-16 1972-05-03 Folkes Belting Company Ltd Fans e.g. for cooling motor vehicles
US5917226A (en) 1997-10-24 1999-06-29 Stmicroelectronics, Inc. Integrated released beam, thermo-mechanical sensor for sensing temperature variations and associated methods
US6275320B1 (en) * 1999-09-27 2001-08-14 Jds Uniphase, Inc. MEMS variable optical attenuator
US6400015B1 (en) * 2000-03-31 2002-06-04 Intel Corporation Method of creating shielded structures to protect semiconductor devices
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
EP1262756B1 (fr) * 2001-05-29 2005-03-16 EM Microelectronic-Marin SA Dispositif électronique de suivi de la température d'un milieu à surveiller et procédé pour la mise en oeuvre d'un tel dispositif
US6852926B2 (en) * 2002-03-26 2005-02-08 Intel Corporation Packaging microelectromechanical structures
US7064637B2 (en) 2002-07-18 2006-06-20 Wispry, Inc. Recessed electrode for electrostatically actuated structures
US7138293B2 (en) 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
US6909589B2 (en) * 2002-11-20 2005-06-21 Corporation For National Research Initiatives MEMS-based variable capacitor
US7372348B2 (en) * 2004-08-20 2008-05-13 Palo Alto Research Center Incorporated Stressed material and shape memory material MEMS devices and methods for manufacturing
JP4489651B2 (ja) 2005-07-22 2010-06-23 株式会社日立製作所 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050026078A (ko) * 2002-08-01 2005-03-14 프리스케일 세미컨덕터, 인크. 멤스(ｍｅｍｓ) 응용을 위한 저온 플라즈마 실리콘 또는실리콘게르마늄
KR20060123070A (ko) * 2003-08-30 2006-12-01 키네티큐 리미티드 마이크로 전자기계적 시스템 스위치
KR20060036976A (ko) * 2004-10-27 2006-05-03 삼성전자주식회사 미소 박막 구조물 및 이를 이용한 ｍｅｍｓ 스위치 그리고그것들을 제조하기 위한 방법

Also Published As

Publication number Publication date
TW200943594A (en) 2009-10-16
US7973374B2 (en) 2011-07-05
CN101459157B (zh) 2011-03-30
KR20090060629A (ko) 2009-06-15
CN101459157A (zh) 2009-06-17
JP2009141348A (ja) 2009-06-25
DE102008061151A1 (de) 2009-09-10
DE102008061151B4 (de) 2011-12-01
US20090146229A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
US7787352B2 (en) Method for processing a MEMS/CMOS cantilever based memory storage device
JP3989860B2 (ja) 半導体微細電気機械的（ｍｅｍ）スイッチ
JP3808052B2 (ja) 微細電気機械的スイッチ（ｍｅｍｓ）の製造方法
US7675162B2 (en) Interconnect structure using through wafer vias and method of fabrication
KR100323488B1 (ko) 수직칩연결을위한접촉구조체
US7687297B2 (en) Forming a cantilever assembly for vertical and lateral movement
US20070145366A1 (en) Semiconductor structures
US9593007B2 (en) Method of forming a micro-electro-mechanical system (MEMS) structure
US7989286B2 (en) Electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
US20070172975A1 (en) Semiconductor device and fabrication method thereof
JP2014086447A (ja) 電子装置及びその製造方法
KR100959454B1 (ko) 반도체 소자 및 그 제조 방법
US8535966B2 (en) Horizontal coplanar switches and methods of manufacture
JP3733933B2 (ja) 電子部品
JP2002537630A (ja) マイクロリレー
US20140284730A1 (en) Mems device and method of manufacturing the same
US8674463B2 (en) Multifunction MEMS element and integrated method for making MOS and multifunction MEMS
KR100990579B1 (ko) 반도체 소자 및 그 제조 방법
CN102683312B (zh) 半导体器件和用于制造半导体器件的方法
US20050157562A1 (en) Low temperature silicided tip
JP2007160435A (ja) 半導体装置およびその製造方法
US20080217787A1 (en) Micro-electromechanical device and manufacturing method thereof
WO2008069485A1 (en) The electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
US20180016132A1 (en) Layer structure and method of manufacturing a layer structure
CN110121139B (zh) Mems麦克风的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee