KR100958799B1 - 내부 전압 생성회로와 그의 구동 방법 - Google Patents

내부 전압 생성회로와 그의 구동 방법 Download PDF

Info

Publication number
KR100958799B1
KR100958799B1 KR1020080112710A KR20080112710A KR100958799B1 KR 100958799 B1 KR100958799 B1 KR 100958799B1 KR 1020080112710 A KR1020080112710 A KR 1020080112710A KR 20080112710 A KR20080112710 A KR 20080112710A KR 100958799 B1 KR100958799 B1 KR 100958799B1
Authority
KR
South Korea
Prior art keywords
voltage
oscillation signal
pumping
generating
internal
Prior art date
Application number
KR1020080112710A
Other languages
English (en)
Other versions
KR20100019296A (ko
Inventor
이도윤
김홍겸
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US12/346,808 priority Critical patent/US7852140B2/en
Publication of KR20100019296A publication Critical patent/KR20100019296A/ko
Application granted granted Critical
Publication of KR100958799B1 publication Critical patent/KR100958799B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 기준전압과 내부전압의 전압레벨 차이에 대응하는 검출전압을 생성하기 위한 레벨검출수단과, 상기 검출전압의 전압레벨에 대응하는 주기를 가지는 발진신호를 생성하기 위한 발진신호 생성수단, 및 상기 발진신호에 응답하여 상기 내부전압을 생성하기 위한 내부전압 생성수단을 구비하는 내부 전압 생성회로를 제공한다.
내부 전압, 발진 신호, 주기, 구동전류

Description

내부 전압 생성회로와 그의 구동 방법{INTERNAL VOLTAGE GENERATOR AND ITS OPERATING METHOD}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 내부 전압을 생성하는 내부 전압 생성회로에 관한 것이다.
일반적으로, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 장치 내에는 내부 전압 생성회로가 탑재되어 있으며, 반도체 장치는 여기서 생성되는 다양한 전압레벨의 내부 전압을 이용하여 보다 효율적인 전력 소모 및 보다 안정적인 회로 동작을 보장받는다. 이러한 내부 전압에는 외부 전원전압을 다운 컨버팅(down converting)하여 생성하는 코어 전압(core voltage)과 페리 전압(peri voltage) 등이 있으며, 외부 전원전압 및 접지 전원전압을 펌핑(pumping)하여 생성하는 펌핑 전압(pumping voltage) 및 기판 바이어스 전압(substrate bias voltage) 등이 있다.
한편, 반도체 장치가 점점 고 집적화됨에 따라 내부 회로를 설계함에 있어서 서브-미크론(sub-micron)급 이하의 디자인-롤(design-rule)이 적용되고 있으며, 이와 더불어 반도체 장치의 동작 주파수 역시 점점 높아지고 있다. 이렇게 극 미세화된 회로들이 고주파수의 동작을 수행하기 위해서는 기본적으로 외부 전원전압이 낮아질 수밖에 없다. 그래서, 요즈음에는 이렇게 낮아지는 외부 전원전압을 이용하여 안정적인 내부 전압을 생성하기 위한 노력들이 진행 중이다. 특히, 다른 내부 전압도 마찬가지지만 외부 전원전압을 펌핑하여 생성하는 펌핑 전압은 외부 전원전압의 미세한 변동에 대하여 크게 변동할 여지가 있기 때문에, 펌핑 전압을 생성하는 펌핑 전압 생성회로는 설계시 각별한 주의를 요한다.
한편, 펌핑 전압은 반도체 장치 내부에 여러가지 회로에 사용되며, 대표적으로 메모리 셀(memory cell)에 사용될 수 있다. 참고로, 데이터가 저장되는 메모리 셀은 하나의 셀 트랜지스터(cell transistor)와 하나의 셀 커패시터(cell capacitor)로 구성되며, 펌핑 전압은 셀 트랜지스터의 게이트 단에 인가된다. 여기서, 셀 트랜지스터는 비트 라인(bit line)과 셀 커패시터와의 전송 경로 역할을 하기 때문에, 만약 펌핑 전압이 불안정하게 된다면 비트 라인에서 셀 커패시터로 저장되는 데이터나 셀 커패시터에서 비트 라인으로 출력되는 데이터가 안정적으로 전송될 수 없다. 즉, 펌핑 전압은 안정적으로 데이터를 저장하거나 출력하는데 중요한 요소가 된다.
도 1 은 기존의 펌핑 전압 생성회로를 설명하기 위한 블록도이다.
도 1 을 참조하면, 펌핑 전압 생성회로는 비교부(110)와, 발진부(130), 및 펌핑부(150)를 구비한다. 펌핑 전압 생성회로는 최종적으로 생성되는 펌핑전 압(VPP)이 목표로 하는 전압레벨(이하, '목표 전압레벨'이라 칭함)보다 낮은 경우 펌핑 동작을 수행하여 펌핑전압(VPP)을 목표 전압레벨로 올려주고, 펌핑전압(VPP)이 목표전압레벨보다 높은 경우 펌핑 동작을 수행하지 않는다.
비교부(110)는 기준전압(VREF)과 피드백(feedback)되는 펌핑전압(VPP)을 비교하여 발진부(130)를 활성화시키기 위한 활성화신호(EN_OSC)를 생성한다. 여기서, 기준전압(VREF)은 목표 전압레벨에 대응하는 전압레벨을 가지며, 활성화신호(EN_OSC)는 기준전압(VREF)과 펌핑전압(VPP)의 비교 결과에 따라 논리'하이(high)' 또는 논리'로우(low)'의 논리 레벨 값을 가진다.
발진부(130)는 활성화신호(EN_OSC)에 응답하여 예정된 주기를 가지는 발진신호(OSC)를 생성한다. 만약, 비교부(110)에서 펌핑전압(VPP)이 기준전압(VREF)보다 낮은 경우 논리'하이'의 활성화신호(EN_OSC)를 출력하고, 펌핑전압(VPP)이 기준전압(VREF)보다 높은 경우 논리'로우'의 활성화신호(EN_OSC)를 출력한다고 가정하면, 발진부(130)는 논리'하이'의 활성화신호(EN_OSC)에 응답하여 예정된 주기를 가지는 발진신호(OSC)를 생성하고, 논리'로우'의 활성화신호(EN_OSC)에 응답하여 발진하지 않는 발진신호(OSC)를 생성한다.
펌핑부(150)는 발진신호(OSC)에 대응하는 펌핑전압(VPP)을 생성한다. 그래서, 펌핑부(150)는 펌핑전압(VPP)이 목표 전압레벨보다 낮은 경우, 발진신호(OSC)의 예정된 주기에 따라 펌핑 동작을 수행하여 펌핑전압(VPP)을 생성한다. 이러한 펌핑 동작을 통해 펌핑전압(VPP)이 목표 전압레벨까지 높아지게 되면 펌핑부(150)가 비활성화되어 펌핑부(150)의 펌핑 동작이 멈추게 된다. 펌핑 전압 생성회로는 위와 같은 각 구성의 일련의 동작을 통해 외부 전원전압보다 높으며, 목표 전압레벨에 대응하는 펌핑전압(VPP)을 생성한다.
한편, 펌핑전압(VPP)은 이상적으로 목표 전압레벨을 유지해야 하지만, 펌핑전압(VPP)을 많이 소모하는 동작에서는 펌핑전압(VPP)의 전압레벨이 목표 전압레벨보다 낮아지게 된다. 이렇게 낮아진 펌핑전압(VPP)은 예정된 주기의 발진신호(OSC)에 따라 펌핑 동작을 수행하여 다시 목표 전압레벨로 복귀된다. 즉, 펌핑 동작은 발진신호(OSC)의 예정된 주기에 따라 이루어진다.
여기서, 발진신호(OSC)의 주기는 회로 동작이나 적력 소모 등과 같은 여러 요소들을 고려하여 확정된다. 왜냐하면, 발진신호(OSC)의 주기가 작게 설계되는 경우 불필요한 전력소모가 발생할 수 있으며, 발진신호(OSC)의 주기가 너무 크게 설계되는 경우 펌핑전압(VPP)을 목표 전압레벨까지 빠르게 복귀시켜 줄 수 없기 때문이다. 그래서, 설계자는 이 모든 상황을 고려하여 발진신호(OSC)의 주기를 확정하고, 이에 맞게 발진부(130)를 설계한다. 하지만, 예정된 주기의 발진신호(OSC)는 회로 동작이나 전력 소모를 모두 만족 시켜 줄 수 있도록 최적화하기에는 어려움이 있다. 즉, 펌핑 동작을 빠르게 하기 위해서 발진신호(OSC)의 주기를 작게 하면 불필요한 전력 소모에 관한 문제점이 발생하고, 전력 소모를 줄이기 위해서 발진신호(OSC)의 주기를 크게 하면 펌핑 동작이 느려지는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 기준 전압과 내부 전압의 전압레벨 차이에 대응하는 주기를 가지는 발진신호를 생성하고, 이를 이용하여 내부 전압을 생성할 수 있는 내부 전압 생성회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 내부 전압 생성회로는, 기준전압과 내부전압의 전압레벨 차이에 대응하는 검출전압을 생성하기 위한 레벨검출수단; 상기 검출전압의 전압레벨에 대응하는 주기를 가지는 발진신호를 생성하기 위한 발진신호 생성수단; 및 상기 발진신호에 응답하여 상기 내부전압을 생성하기 위한 내부전압 생성수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 내부 전압 생성 방법은, 발진신호에 대응하는 내부전압을 생성하는 단계와, 기준전압과 상기 내부전압의 전압레벨 차이에 따라 상기 발진신호의 주기를 조절하는 단계를 포함한다.
본 발명은 기준 전압과 내부 전압과 내부 전압의 전압레벨 차이에 대응하는 주기를 가지는 발진신호를 생성한다. 본 발명에 따른 내부 전압 생성회로는 이 발진신호를 이용하여 목표 전압레벨 대비 낮아진 내부 전압을 최적의 전력 소모로 보 다 빠르게 복귀시켜 주는 것이 가능하다.
본 발명은 목표 전압레벨 대비 낮아진 내부 전압을 보다 빠르게 복귀시켜 줌으로써, 안정적인 내부 전압을 확보할 수 있고, 소모되는 전력을 최적화할 수 있는 효과를 얻을 수 있다.
또한, 본 발명은 내부 전압의 전압레벨 변화에 보다 민감하게 동작함으로써, 회로 동작 속도를 높여 줄 수 있는 효과를 얻을 수 있다.
나아가, 안정적인 펌핑전압을 생성함으로써, 데이터 전달의 안정성을 높여줄 수 있는 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명에 따른 펌핑 전압 생성회로를 설명하기 위한 블록도이다.
도 2 를 참조하면, 펌핑 전압 생성회로는 레벨검출부(210)와, 발진신호 생성부(230), 및 펌핑부(250)를 구비할 수 있다. 본 발명에 따른 펌핑 전압 생성회로는 최종적으로 생성되는 펌핑전압(VPP)이 목표로 하는 목표 전압레벨보다 낮은 경우 펌핑 동작을 수행하여 펌핑전압(VPP)을 목표 전압레벨로 올려주고, 펌핑전압(VPP) 이 목표전압레벨보다 높은 경우 펌핑 동작을 수행하지 않는다. 이어서, 본 발명에 따른 펌핑 전압 생성회로는 기준전압(VREF)과 펌핑전압(VPP)의 전압레벨 차이에 대응하는 주기로 펌핑 동작을 수행하는 것이 가능하다. 이에 관한 자세한 설명을 이하에서 살펴보기로 한다.
레벨검출부(210)는 기준전압(VREF)과 펌핑전압(VPP)의 전압레벨 차이에 대응하는 검출전압(VDET)을 생성할 수 있다. 여기서, 검출전압(VDET)은 기준전압(VREF)과 펌핑전압(VPP)의 전압레벨 차이에 대응하는 전압레벨을 가질 수 있으며, 발진신호 생성부(230)의 활성화 동작을 제어할 수 있다.
도 3 은 도 2 의 레벨검출부(210)를 설명하기 위한 회로도이다.
도 3 을 참조하면, 레벨검출부(210)는 입력부(310)와, 전원공급부(330)와, 활성화부(350), 및 전압분배부(370)를 구비할 수 있다.
입력부(310)는 기준전압(VREF)과 내부전압인 펌핑전압(VPP)을 분배한 분배 전압(VDIV)을 입력받기 위한 것으로, 전원공급부(330)와 활성화부(370) 사이에 소오스-드레인 경로가 형성되고 기준전압(VREF)과 분배 전압(VDIV)을 각각 입력받는 제1 NMOS 트랜지스터(N1)와 제2 NMOS 트랜지스터(N2)를 구비한다.
전원공급부(330)는 입력부(310)로 입력되는 기준전압(VREF)과 분배 전압(VDIV)에 따라 출력단에 전원을 공급해 주기 위한 것으로, 외부 전원전압(VDD)단과 입력부(310) 사이에 소오스-드레인 경로가 연결된 제1 및 제2 PMOS 트랜지스터(P1, P2)를 구비한다. 여기서, 제1 및 제2 PMOS 트랜지스터(P1, P2)의 게이트는 검출전압(VDET)이 출력되는 출력단의 반대 노드와 연결될 수 있다.
활성화부(350)는 기준전압(VREF)에 응답하여 입력부(310)를 활성화시켜주기 위한 것으로, 입력부(310)와 접지 전원전압(VSS)단 사이에 소오스-드레인 경로가 연결되고 기준전압(VREF)을 게이트로 입력받는 제3 NMOS 트랜지스터(N3)를 구비한다.
전압분배부(370)는 펌핑전압(VPP)을 분배한 분배 전압(VDIV)을 생성하여 입력부(310)로 입력하기 위한 것으로, 펌핑전압(VPP)단과 접지 전원전압(VSS)단 사이에 연결된 제1 내지 제4 저항(R1, R2, R3, R3)을 구비한다. 여기서, 제1 내지 제4 저항(R1, R2, R3, R4)은 기준전압(VREF)과 목표 전압레벨에 따라 다르게 설계될 수 있다. 예컨대, 제1 내지 제4 저항(R1, R2, R3, R4)의 저항 값을 동일하게 설계하고 기준전압(VREF)을 0.8 V 로 설정하는 경우 목표 전압레벨은 3.2 V 로 정의될 수 있다.
이하, 발진신호 생성부(230)의 간단한 동작 설명을 살펴보기로 한다. 설명의 편의를 위하여 기준전압(VREF)과 목표 전압레벨을 위에서 제시한 0.8 V 와 3.2 V 로 가정하기로 한다.
우선, 펌핑전압(VPP)이 목표 전압레벨보다 낮은 경우, 분배 전압(VDIV)은 기준전압(VREF)인 0.8 V 보다 낮은 전압레벨을 가지게 된다. 때문에, 제1 NMOS 트랜지스터(N1)의 턴 온(turn on) 정도가 제2 NMOS 트랜지스터(M2)의 턴 온 정도보다 크게되고 검출전압(VDET)의 전압레벨은 낮아지게 된다. 여기서, 검출전압(VDET)의 전압레벨이 낮아지는 정도는 분배 전압(VDIV)과 기준전압(VREF)의 전압레벨 차이에 의하여 발생한다. 즉, 기준전압(VREF) 대비 분배 전압(VDIV)이 낮아지는 만큼 제1 NMOS 트랜지스터(N1)의 턴 온 정도가 커지게 되고, 그 만큼 검출전압(VDET)의 전압레벨이 낮아지게 된다.
위에서 설명하였지만, 분배 전압(VDIV)은 펌핑전압(VPP)과 연동되는 전압이다. 결국, 펌핑전압(VPP)과 기준전압(VREF)의 전압레벨 차이에 따라 검출전압(VDET)의 전압레벨이 바뀌게 된다.
한편, 펌핑전압(VPP)이 목표 전압레벨보다 높은 경우, 분배 전압(VDIV)은 기준전압(VREF)인 0.8 V 보다 높은 전압레벨을 가지게 된다. 때문에, 제2 NMOS 트랜지스터(N2)의 턴 온 정도가 제1 NMOS 트랜지스터(N1)의 턴 온 정도보다 크게되고 검출전압(VDET)의 전압레벨은 올라가게 된다. 이러한 아날로그 특성을 가지는 검출전압(VDET)은 이후 설명될 발진신호 생성부(230)가 펌핑전압(VPP)의 전압레벨 변화에 보다 민감하게 동작할 수 있게 해준다.
다시 도 2 를 참조하면, 발진신호 생성부(230)는 검출전압(VDET)의 전압레벨에 대응하는 주기를 가지는 발진신호(OSC)를 생성할 수 있다. 여기서, 발진신호(OSC)는 기준전압(VREF)과 내부 전압인 펌핑전압(VPP)의 전압레벨 차이에 대응하는 주기를 가질 수 있다.
도 4 는 도 2 의 발진신호 생성부(230)를 설명하기 위한 회로도이다.
도 4 를 참조하면, 발진신호 생성부(230)는 발진부(410)와, 전류조절부(430)를 구비할 수 있다.
발진부(410)는 발진신호(OSC)를 생성하기 위한 것으로, 다수의 인버터를 구비할 수 있다. 만약, 다수의 인버터의 구동전류가 일정하게 유지된다면, 발진 부(410)는 예정된 주기의 발진신호(OSC)를 생성한다. 본 발명에서는 발진부(410)의 구동전류를 제어함으로써, 구동전류에 대응하는 주기의 발진신호(OSC)를 생성할 수 있다.
전류조절부(430)는 검출전압(VDET)에 응답하여 발진부(410)에 인가되는 구동전류를 조절하기 위한 것으로, 외부 전원전압(VDD)단과 각각 인버터 사이에 소오스-드레인 경로가 형성되고 검출전압(VDET)을 게이트로 입력받는 다수의 PMOS 트랜지스터를 구비할 수 있다. 여기서, 전류조절부(430)를 구성하는 PMOS 트랜지스터는 설계에 따라 그 개수가 바뀔 수 있다. 또한, 전류조절부(430)는 설계에 따라 발진부(410)와 접지 전원전압(VSS)단 사이에 연결될 수 있다.
이하, 발진신호 생성부(230)의 간단한 동작 설명을 살펴보기로 한다.
우선, 검출전압(VDET)에 응답하여 전류조절부(430)의 다수의 PMOS 트랜지스터가 모두 턴 오프(turn off)되는 경우, 즉 발진신호 생성부(230)가 비활성화 되는 경우, 발진부(410)는 전류조절부(430)로 부터 구동전류를 인가받지 못하기 때문에 발진 동작을 수행하지 않게 된다. 이때, 발진신호(OSC)는 예정된 논리 레벨 값을 가지는 것이 바람직하다. 발진신호(OSC)가 예정된 전압 레벨 값을 가지는 동작에 대한 것은 간단한 로직을 추가하여 설계할 수 있다.
다음으로, 검출전압(VDET)에 응답하여 전류조절부(430)의 다수의 PMOS 트랜지스터가 턴 온되는 경우, 즉 발진신호 생성부(230)가 활성화되는 경우, 다수의 PMOS 트랜지스터는 검출전압(VDET)의 전압레벨에 따라 턴 온 정도가 달라지게 되며, 그 턴 온 정도에 따라 발진부(410)로 인가되는 구동전류가 달라지게 된다. 즉, 다수의 PMOS 트랜지스터의 턴 온 정도가 크면 그 만큼 발진부(410)로 인가되는 구동전류가 커지게 되고, 반대로 다수의 PMOS 트랜지스터의 턴 온 정도가 작으면 그 만큼 발진부(410)로 인가되는 구동전류가 작아지게 된다.
여기서, 발진부(410)에 인가되는 구동전류가 조절된다는 것은 발진부(410)에서 생성되는 발진신호(OSC)의 주기가 변화됨을 의미한다. 즉, 발진부(410)에 인가되는 구동전류가 커지게 되면 그 만큼 발진신호(OSC)의 주기는 작아지게 되고, 발진부(410)에 인가되는 구동전류가 작아지게 되면 그 만큼 발진신호(OSC)의 주기가 커지게 된다. 즉, 발진신호(OSC)의 주기는 검출전압(VDET)의 전압레벨에 대응한다. 여기서, 검출전압(VDET)은 위에서 설명한 바와 같이 기준전압(VREF)과 펌핑전압(VPP)의 전압레벨 차이에 대응하는 전압레벨을 가진다. 결국, 본 발명에 따른 발진신호(OSC)의 주기는 기준전압(VREF)과 펌핑전압(VPP)의 전압레벨 차이에 대응할 수 있다.
다시 도 2 를 참조하면, 내부전압을 생성하기 위한 펌핑부(250)는 이렇게 생성된 발진신호(OSC)에 응답하여 펌핑전압(VPP)을 생성할 수 있다. 이때, 펌핑부(250)는 발진신호(OSC)의 주기에 응답하여 펌핑 동작을 수행한다.
도 5 는 본 발명에 따른 펌핑 전압 생성회로의 동작 파형을 설명하기 위한 파형도로서, 기준전압(VREF)과, 펌핑전압(VPP)과, 검출전압(VDET), 및 발진신호(OSC)가 도시되어 있다.
도 5 에서 볼 수 있듯이, 펌핑전압(VPP)이 목표 전압레벨에 대응하는 전압레벨을 가지는 경우, 검출전압(VDET)은 예정된 전압레벨을 유지한다. 그리고, 펌핑전 압(VPP)이 목표 전압레벨보다 조금 낮아지거나 많이 낮아지는 경우, 검출전압(VDET)은 펌핑전압(VPP)과 기준전압(VREF)의 전압레벨 차이에 대응하는 전압레벨을 가지며, 발진신호(OSC)는 이에 대응하는 주기를 가진다. 발진신호(OSC)의 주기는 펌핑 동작과 연동되어 펌핑전압(VPP)을 상승시킨다.
결국, 본 발명에 따른 펌핑 전압 생성회로는 펌핑전압(VPP)이 목표 전압레벨에서 조금 낮아지는 경우 주기가 큰 발진신호(OSC)를 생성하여 불필요한 전력소모를 줄일 수 있으며, 펌핑전압(VPP)이 목표 전압레벨에서 많이 낮아지는 경우 주기가 작은 발진신호(OSC)를 생성하여 낮아진 펌핑전압(VPP)을 목표 전압레벨로 빠르게 복귀시켜 주는 것이 가능하다.
또한, 이러한 본 발명에 따른 펌핑전압(VPP)은 셀 트랜지스터의 게이트를 안정적으로 제어함으로써, 데이터 라인과 셀 커패시터의 데이터 전달에 있어서 안정성을 높여주는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
또한, 전술한 실시 예에서는 펌핑전압(VPP)을 생성하는 경우를 일례로 들어 설명하였으나, 본 발명은 펌핑전압(VPP) 이외에 발진하는 신호를 이용하여 생성할 수 있는 기판 바이어스 전압(VBB)뿐만 아니라 다른 내부 전압을 생성하는 경우에도 적용될 수 있다.
뿐만 아니라, 전술한 실시 예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
도 1 은 기존의 펌핑 전압 생성회로를 설명하기 위한 블록도.
도 2 는 본 발명에 따른 펌핑 전압 생성회로를 설명하기 위한 블록도.
도 3 은 도 2 의 레벨검출부(210)를 설명하기 위한 회로도.
도 4 는 도 2 의 발진신호 생성부(230)를 설명하기 위한 회로도.
도 5 는 본 발명에 따른 펌핑 전압 생성회로의 동작 파형을 설명하기 위한 파형도.
* 도면의 주요 부분에 대한 부호의 설명
210 : 레벨검출부
230 : 발진신호 생성부
250 : 펌핑부

Claims (10)

  1. 기준전압과 내부전압의 전압레벨 차이에 대응하는 전압레벨을 가지는 검출전압을 생성하기 위한 레벨검출수단;
    상기 검출전압의 전압레벨에 대응하는 주기를 가지는 발진신호를 생성하기 위한 발진신호 생성수단; 및
    상기 발진신호에 응답하여 상기 내부전압을 생성하기 위한 내부전압 생성수단
    을 구비하는 내부 전압 생성회로.
  2. 제1항에 있어서,
    상기 레벨검출수단은,
    상기 기준전압과 상기 내부전압을 입력받기 위한 입력부와,
    전원전압단과 출력단 사이에 연결되어 상기 기준전압과 상기 내부전압에 따라 상기 출력단에 전원을 공급해 주기 위한 전원공급부를 구비하는 것을 특징으로 하는 내부 전압 생성회로.
  3. 제2항에 있어서,
    상기 내부전압을 분배하여 상기 입력부로 입력하기 위한 전압분배부와,
    상기 기준전압에 응답하여 상기 입력부를 활성화시키기 위한 활성화부를 더 구비하는 것을 특징으로 하는 내부 전압 생성회로.
  4. 제1항에 있어서,
    상기 발진신호 생성수단은,
    상기 발진신호를 생성하기 위한 발진부와,
    상기 검출전압에 응답하여 상기 발진부에 인가되는 구동전류를 조절하기 위한 전류조절부를 구비하는 것을 특징으로 하는 내부 전압 생성회로.
  5. 제1항에 있어서,
    상기 내부전압 생성수단은 상기 발진신호에 응답하여 펌핑 동작을 통해 상기 내부전압을 생성하는 것을 특징으로 하는 내부 전압 생성회로.
  6. 삭제
  7. 발진신호에 대응하는 내부전압을 생성하는 단계와,
    기준전압과 상기 내부전압의 전압레벨 차이에 대응하는 전압레벨을 가지는 검출전압을 생성하는 단계와,
    상기 검출전압의 전압레벨에 대응하는 주기의 상기 발진신호를 생성하는 단계를 포함하는 것을 특징으로 하는 내부 전압 생성 방법.
  8. 제7항에 있어서,
    상기 검출전압을 생성하는 단계는,
    상기 내부전압을 분배하여 상기 기준전압의 비교 대상이 되는 분배전압을 생성하는 단계를 더 포함하는 것을 특징으로 하는 내부 전압 생성 방법.
  9. 제7항에 있어서,
    상기 발진신호는 상기 검출전압의 전압레벨에 따라 조절되는 구동전류에 대응하는 주기를 가지는 것을 특징으로 하는 내부 전압 생성 방법.
  10. 제7항에 있어서,
    상기 내부전압을 생성하는 단계는 상기 발진신호의 주기에 따라 펌핑 동작을 수행하는 것을 특징으로 하는 내부 전압 생성 방법.
KR1020080112710A 2008-08-08 2008-11-13 내부 전압 생성회로와 그의 구동 방법 KR100958799B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/346,808 US7852140B2 (en) 2008-08-08 2008-12-30 Internal voltage generation circuit and method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080078100 2008-08-08
KR20080078100 2008-08-08

Publications (2)

Publication Number Publication Date
KR20100019296A KR20100019296A (ko) 2010-02-18
KR100958799B1 true KR100958799B1 (ko) 2010-05-24

Family

ID=42089775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112710A KR100958799B1 (ko) 2008-08-08 2008-11-13 내부 전압 생성회로와 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR100958799B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052634A (ko) * 2003-11-28 2005-06-03 주식회사 하이닉스반도체 고전압 발생기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052634A (ko) * 2003-11-28 2005-06-03 주식회사 하이닉스반도체 고전압 발생기

Also Published As

Publication number Publication date
KR20100019296A (ko) 2010-02-18

Similar Documents

Publication Publication Date Title
KR100854419B1 (ko) 파워 업 신호 생성장치
KR20080045526A (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
JP2006190436A (ja) 半導体メモリ素子の内部電源電圧発生装置
US7924073B2 (en) Semiconductor memory device having back-bias voltage in stable range
KR100695421B1 (ko) 반도체 메모리 소자의 내부전압 발생기
US20110242920A1 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
KR20140017221A (ko) 반도체 장치 및 반도체 장치의 동작방법
KR20120068228A (ko) 반도체 장치 및 그 동작방법
US20140028276A1 (en) Internal voltage generator having immunity to ground bouncing
KR100977731B1 (ko) 반도체 메모리 장치의 네거티브 워드라인 전압 발생기
JP4166014B2 (ja) 高電圧感知器
KR100870428B1 (ko) 반도체 메모리장치의 고전압발생회로
US8587366B2 (en) Semiconductor device
US9647613B2 (en) Differential amplifier
US7852140B2 (en) Internal voltage generation circuit and method thereof
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
US7656222B2 (en) Internal voltage generator
KR100940826B1 (ko) 네거티브 전압 생성 장치
KR100825021B1 (ko) 내부전압 생성기
KR100941631B1 (ko) 반도체장치의 고전압제어회로
KR100772711B1 (ko) 내부전원 생성장치
KR20100064157A (ko) 내부 전압 생성회로
KR100922885B1 (ko) 내부전압 발생회로
KR20090027378A (ko) 내부전압 발생회로
KR101046707B1 (ko) 내부전압 생성회로 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee