KR100958721B1 - Rf amplifier - Google Patents

Rf amplifier Download PDF

Info

Publication number
KR100958721B1
KR100958721B1 KR1020080022034A KR20080022034A KR100958721B1 KR 100958721 B1 KR100958721 B1 KR 100958721B1 KR 1020080022034 A KR1020080022034 A KR 1020080022034A KR 20080022034 A KR20080022034 A KR 20080022034A KR 100958721 B1 KR100958721 B1 KR 100958721B1
Authority
KR
South Korea
Prior art keywords
bias
circuit
transistor
voltage
gate
Prior art date
Application number
KR1020080022034A
Other languages
Korean (ko)
Other versions
KR20090068094A (en
Inventor
최윤호
김영호
현석봉
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/118,562 priority Critical patent/US7728672B2/en
Publication of KR20090068094A publication Critical patent/KR20090068094A/en
Application granted granted Critical
Publication of KR100958721B1 publication Critical patent/KR100958721B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에 따른 알에프 증폭기는, 알에프 신호를 증폭하는 증폭회로, 상기 증폭회로의 바이어스 전압을 제공하는 바이어스 전압 발생회로, 및 상기 증폭회로 및 상기 바이어스 전압 발생회로 사이에 연결되고, 상기 알에프 신호에 의해 상기 바이어스 전압이 영향을 받도록 결정된 저항값을 갖는 제 1 바이어스 저항을 포함한다.An RF amplifier according to the present invention comprises: an amplifier circuit for amplifying an RF signal, a bias voltage generator circuit for providing a bias voltage of the amplifier circuit, and connected between the amplifier circuit and the bias voltage generator circuit, And a first bias resistor having a resistance value determined such that the bias voltage is affected.

RF 증폭기, 선형, 바이어스 회로 RF Amplifier, Linear, Bias Circuit

Description

알에프 증폭기{RF AMPLIFIER}RF Amplifier {RF AMPLIFIER}

본 발명은 알에프 증폭기에 관한 것으로, 좀 더 구체적으로는 출력 전력의 레벨에 따라 전류량을 변화시키는 바이어스 회로를 갖는 알에프 증폭기에 관한 것이다.The present invention relates to an RF amplifier, and more particularly to an RF amplifier having a bias circuit for changing the amount of current in accordance with the level of the output power.

본 발명은 정보통신부 및 정보통신연구진흥원의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호 : 2005-S-017-03, 과제명 : 초전력 RF/HW/SW 통합 SoC].The present invention is derived from the research conducted as part of the IT growth engine technology development project of the Ministry of Information and Communication and the Ministry of Information and Telecommunication Research and Development. [Task Management Number: 2005-S-017-03, Task Name: Super-Power RF / HW / SW Integrated SoC].

원거리에서 양질의 통신을 하기 위해서는 송신기의 출력을 크게 하거나 수신기의 감도를 좋게 하는 방법이 사용될 수 있다. 그런데 송신기의 출력을 크게 하는 방법은 송신기의 출력단의 전력용량의 한계와 장비에 미치는 영향, 그리고 경제성 등의 이유 때문에 바람직하지 못하며 상대적으로 수신기의 감도를 좋게 하는 방법이 선호된다. 수신기의 감도는 잡음으로부터 수신신호를 분리해 내는 정도를 나타내는 잡음지수(NF, Noise Figure)로 특성을 나타낼 수 있으며, 잡음지수가 적을수록 감도가 좋다.For high quality communication at a long distance, a method of increasing the output of the transmitter or improving the sensitivity of the receiver may be used. However, the method of increasing the output of the transmitter is not preferable due to the limitation of the power capacity of the transmitter, the effect on the equipment, and the economics, and the method of improving the sensitivity of the receiver is preferred. The sensitivity of the receiver can be characterized by a noise figure (NF) that indicates the degree of separation of the received signal from the noise. The smaller the noise index, the better the sensitivity.

최근 400MHz ~ 2.5GHz 의 주파수 대역폭을 활용하는 각종 휴대용 통신기술의 비약적인 발전에 따라 RF(RadioFrequency) 소자 및 회로기술의 개발이 중요하게 되었다. 일반적으로 알에프(RF) 증폭기는, 신호 손실이 많은 실리콘 기판(silicon substrate) 및 기생 커패시터, 낮은 브레이크다운 전압(breakdown voltage) 등의 문제로 인하여, 화합물 소자(GaAs, InGaP, InP 등)에 비해 높은 선형성이나 높은 출력 전력을 요구되는 시스템에 적용하는데 한계가 있다. 따라서 낮은 출력 전력 레벨과 높은 출력 전력 레벨에서 전력 소모의 최적화로 단말기의 사용시간 연장을 요구하는 현재의 기술 발전 방향으로 볼 때, 출력 전력 레벨과 상관없이 일정한 전류에 의해 구동되는 종래의 알에프 증폭기의 변화는 필요 불가하다.Recently, with the rapid development of various portable communication technologies utilizing the frequency bandwidth of 400MHz ~ 2.5GHz, the development of RF (RadioFrequency) device and circuit technology becomes important. RF amplifiers are generally higher than compound devices (GaAs, InGaP, InP, etc.) due to problems such as silicon substrates, parasitic capacitors, and low breakdown voltages with high signal loss. There is a limit to the application of linearity or high output power to the required system. Therefore, in the direction of the current technology development, which requires an extended time of use of the terminal by optimizing power consumption at a low output power level and a high output power level, the conventional RF amplifier driven by a constant current regardless of the output power level. No change is necessary.

알에프 증폭기의 선형성을 향상시키는 방법은 크게 두 가지로 구분된다. 첫째로 3차 혼변조 왜곡(3rd InterModulation Distortion: IMD3)와 같은 비선형적으로 발생하는 성분들을 제거(cancellation) 하는 방법이고, 둘째로 동일한 회로의 출력의 최대전력점(1dB Gain Compression Point: P1dB)를 높이는 방법이다. 여기서 3차 혼변조 왜곡(IMD3)는 혼변조(intermodulation)으로 인하여 발생한 왜곡 신호의 크기를 말하며, 최대전력점(P1dB)는 포화되지 않는다고 가정한 전력과 실제로 포화되기 시작한 곡선과의 차이가 1dB되는 출력전압이다.There are two main ways to improve the linearity of RF amplifiers. Firstly, nonlinear components such as 3rd InterModulation Distortion (IMD3) can be canceled. Second, the maximum power point (1dB Gain Compression Point: P1dB) of the output of the same circuit can be determined. How to raise Here, the third-order intermodulation distortion (IMD3) refers to the magnitude of the distortion signal caused by intermodulation, and the maximum power point (P1dB) is assumed to be not saturated, and the difference between the power actually assumed to be saturated and the curve that starts to be saturated is 1dB. Output voltage.

종래의 알에프 증폭기는 알에프 신호가 누설되는 것을 방지하도록 하는 큰 저항 값을 갖는 구조이거나 혹은 전류 미러 구조의 바이어스 회로를 포함한다. 이러한 바이어스 회로는 입력 트랜지스터의 게이트-소스 전압(Vgs)을 일정하게 유지한다.The conventional RF amplifier includes a bias circuit of a current mirror structure or a structure having a large resistance value to prevent leakage of the RF signal. This bias circuit keeps the gate-source voltage Vgs of the input transistor constant.

종래의 알에프 증폭기의 바이어스 회로는 입/출력 전력과 상관없이 일정한 바이어스 전압 및 전류를 제공한다. 그런데 알에프 증폭기의 메인 회로에 흐르는 전류와 바이어스 회로에서 제공되는 전류 사이의 전류비가 전력 레벨에 따라 차이가 있다. 이 때문에 종래의 알에프 증폭기는 출력 신호 전력이 높아질수록 비선형적인 특성을 갖는다. 게다가 알에프 증폭기에 사용되는 트랜지스터의 최대 출력 전력도 감소하게 된다.The bias circuit of a conventional RF amplifier provides a constant bias voltage and current regardless of input / output power. However, the current ratio between the current flowing in the main circuit of the RF amplifier and the current provided in the bias circuit varies depending on the power level. For this reason, the conventional RF amplifier has a nonlinear characteristic as the output signal power increases. In addition, the maximum output power of transistors used in RF amplifiers is also reduced.

발명의 목적은 출력 전력의 레벨에 따라 전류량이 가변 되는 바이어스 회로를 구비한 알에프 증폭기를 제공하는 데 있다.It is an object of the present invention to provide an RF amplifier having a bias circuit in which the amount of current varies according to the level of output power.

본 발명의 다른 목적은 출력 전력이 높아지더라도 알에프 증폭기의 선형성을 높이는 데 있다.Another object of the present invention is to increase the linearity of the RF amplifier even if the output power is increased.

본 발명에 따른 알에프 증폭기는: 알에프 신호를 증폭하는 증폭회로; 상기 증폭회로의 바이어스 전압을 제공하는 바이어스 전압 발생회로; 및 상기 증폭회로 및 상기 바이어스 전압 발생회로 사이에 연결되고, 상기 알에프 신호에 의해 상기 바이어스 전압이 영향을 받도록 결정된 저항값을 갖는 제 1 바이어스 저항을 포함한다.An amplifier according to the present invention comprises: an amplifier circuit for amplifying an RF signal; A bias voltage generating circuit for providing a bias voltage of the amplifying circuit; And a first bias resistor connected between the amplifying circuit and the bias voltage generating circuit, the first bias resistor having a resistance value determined such that the bias voltage is affected by the RF signal.

실시예에 있어서, 상기 증폭회로는, 상기 바이어스 전압 및 상기 알에프 신호가 입력되는 게이트, 접지에 연결된 소스를 갖는 제 1 트랜지스터; 및 전원전압이 인가되는 드레인, 게이트 전압이 인가되는 게이트, 및 상기 제 1 트랜지스터의 드레인에 연결된 소스를 갖는 제 2 트랜지스터를 포함하되, 상기 바이어스 전압은 상기 제 1 트랜지스터가 포화 영역 상태에 있도록 하고, 상기 게이트 전압은 상기 제 2 트랜지스터가 포화 영역 상태에 있도록 하는 것을 특징으로 한다.The amplifier circuit may include: a first transistor having a gate connected to the bias voltage and the RF signal and a source connected to ground; And a second transistor having a drain to which a power supply voltage is applied, a gate to which a gate voltage is applied, and a source connected to the drain of the first transistor, wherein the bias voltage causes the first transistor to be in a saturation region state, The gate voltage is characterized in that the second transistor is in a saturation region state.

실시예에 있어서, 상기 바이어스 전압 발생회로는, 상기 제 1 바이어스 저항의 일단에 공통으로 연결된 드레인 및 게이트, 및 접지에 연결된 소스를 갖는다.In an embodiment, the bias voltage generation circuit has a drain and a gate commonly connected to one end of the first bias resistor, and a source connected to ground.

실시예에 있어서, 상기 바이어스 전압 발생회로는, 전압에 연결된 드레인, 및 상기 제 1 바이어스 저항의 상기 일단에 연결된 소스를 갖는 제 2 바이어스 트랜지스터; 및 상기 제 2 바이어스 트랜지스터의 게이트 및 상기 접지 사이에 연결된 로드를 포함한다.The bias voltage generating circuit may include: a second bias transistor having a drain connected to a voltage and a source connected to the one end of the first bias resistor; And a load coupled between the gate of the second bias transistor and the ground.

실시예에 있어서, 상기 로드는, 상기 제 2 바이어스 트랜지스터의 상기 게이트에 공통으로 연결된 드레인 및 게이트를 갖는 제 3 바이어스 트랜지스터; 상기 제 3 바이어스 트랜지스터의 소스에 공통으로 연결된 드레인 및 게이트, 및 상기 접지에 연결된 소스를 갖는 제 4 바이어스 트랜지스터; 및 상기 기준 전압과 상기 제 3 바이어스 트랜지스터의 상기 드레인 사이에 연결된 제 2 바이어스 저항을 포함한다.In an embodiment, the load may include: a third bias transistor having a drain and a gate commonly connected to the gate of the second bias transistor; A fourth bias transistor having a drain and a gate commonly connected to a source of the third bias transistor, and a source connected to the ground; And a second bias resistor coupled between the reference voltage and the drain of the third bias transistor.

실시예에 있어서, 상기 로드는, 상기 제 2 바이어스 트랜지스터의 상기 게이트 및 상기 접지 사이에 연결되고 해당 주파수에서 임피던스를 줄이는 기능을 수행하는 바이어스 커패시터 혹은 그 외의 다른 것을 더 포함한다.In example embodiments, the load further includes a bias capacitor or the like connected between the gate and the ground of the second bias transistor and performing a function of reducing impedance at a corresponding frequency.

본 발명에 따르면, 출력 전력 레벨이 변화함에 따라서 바이어스 회로에서 제 공되는 전류를 가변하도록 구현함으로써, 알에프 증폭기의 선형성이 증대된다.According to the present invention, the linearity of the RF amplifier is increased by implementing the variable current provided by the bias circuit as the output power level changes.

또한, 본 발명의 알에프 증폭기는 높은 최대전력점(P1dB)을 갖거나 선형 동작을 위하여 추가적인 전류가 필요치 않게 된다.In addition, the RF amplifier of the present invention has a high maximum power point (P1dB) or no additional current is required for linear operation.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

본 발명에 따른 알에프 증폭기는 알에프 신호를 증폭하는 메인 회로의 전류의 변화에 따라 바이어스 회로의 전류도 변화됨으로써 그것의 선형성을 증대시킨다.The RF amplifier according to the present invention increases its linearity by changing the current of the bias circuit according to the change of the current of the main circuit which amplifies the RF signal.

도 1은 본 발명에 따른 알에프 증폭기(100)을 보여주는 도면이다. 도 1을 참조하면, 알에프 증폭기(100)는 알에프 신호(RFIN)를 증폭하는 메인 회로(120) 및 메인 회로(120)의 바이어스 조건(예를 들면, 전압, 전류)을 설정해 주는 바이어스 회로(140)를 포함하고 있다. 본 발명의 바이어스 회로(140)는 입력된 알에프 신호(RFIN)에 영향을 받도록 구성된다. 이를 위하여, 바이어스 회로(140)는 입력된 알에프 신호(RFIN)로부터 알에프 전압(v_rf)이 전달되도록 구성된 바이어스 저항(RB1)을 포함하고 있다.1 shows an RF amplifier 100 according to the present invention. Referring to FIG. 1, the RF amplifier 100 may include a main circuit 120 for amplifying an RF signal RFIN and a bias circuit 140 for setting bias conditions (eg, voltage and current) of the main circuit 120. ) Is included. The bias circuit 140 of the present invention is configured to be affected by the input RF signal RFIN. To this end, the bias circuit 140 includes a bias resistor RB1 configured to transfer the RF voltage v_rf from the input RF signal RFIN.

도 1을 다시 참조하면, 메인 회로(120)는 입력된 알에프 신호(RFIN)의 직류 전압 성분을 제거하는 입력 커패시터(CIN), 직류 전압 성분이 제거된 알에프 신호를 증폭하는 증폭회로(121), 및 증폭된 알에프 신호에서 직류 전압 성분을 제거하 여 출력하는 출력 커패시터(COUT)를 포함하고 있다. Referring back to FIG. 1, the main circuit 120 includes an input capacitor CIN for removing a DC voltage component of an RF signal RFIN, an amplifier circuit 121 for amplifying an RF signal from which a DC voltage component is removed, And an output capacitor COUT which removes and outputs a DC voltage component from the amplified RF signal.

또한, 바이어스 회로(140)는 증폭 회로(121)의 바이어스 전압을 제공하기 위한 바이어스 전압 발생회로(141), 및 바이어스 전압 발생회로(141)와 증폭 회로(121) 사이에 연결되는 바이어스 저항(RB1)을 포함하고 있다. 여기서 바이어스 저항(RB1)은 입력된 알에프 신호(RFIN)가 바이어스 전압 발생회로(141)에 소정의 전압(v_rf)로 영향을 받도록 구성된다. 예를 들어, 입력 커패시터(CIN)으로부터 직류 전압 성분이 제거된 알에프 신호가 '100'이라면, 바이어스 저항(RB1)은 '99'에 해당하는 알에프 신호가 증폭 회로(121)에 영향을 주고, '1'에 해당하는 알에프 신호가 바이어스 전압 발생 회로(141)에 영향을 주도록 구성될 것이다.In addition, the bias circuit 140 may include a bias voltage generator circuit 141 for providing a bias voltage of the amplifier circuit 121, and a bias resistor RB1 connected between the bias voltage generator circuit 141 and the amplifier circuit 121. ) Is included. The bias resistor RB1 is configured such that the input RF signal RFIN is affected by the bias voltage generating circuit 141 with a predetermined voltage v_rf. For example, if the RF signal from which the DC voltage component is removed from the input capacitor CIN is '100', the bias signal RB1 may affect the amplification circuit 121. The RF signal corresponding to 1 ′ may be configured to affect the bias voltage generator circuit 141.

도 2는 도 1에 도시된 알에프 증폭기(100)의 제 1 실시예이다. 도 1을 참조하면, 알에프 증폭기(100)는 캐스코드(cascode) 구조의 메인 회로(120), 및 전류 미러 구조의 바이어스 회로(140)를 포함하고 있다. 본 발명의 알에프 증폭기(100)는 메인 회로(120)의 증폭 전류(IA)가 변화될 때 바이어스 회로(140)의 바이어스 전류(IB)도 변화되도록 구현된다. 즉, 메인 회로(120)의 증폭 전류(IA)가 증가하면 바이어스 회로(140)의 바이어스 전류(IB)도 증가되고, 메인 회로(120)의 증폭 전류(IA)가 감소되면 바이어스 회로(140)의 바이어스 전류(IB)도 감소된다. 다른 말로 하면, 메인 회로(120)의 증폭 전류(IA)와 바이어스 회로(140)의 바이어스 전류(IB)의 비율이 일정하게 유지되도록 바이어스 회로(140)가 구현될 것이다.FIG. 2 is a first embodiment of the RF amplifier 100 shown in FIG. Referring to FIG. 1, the RF amplifier 100 includes a main circuit 120 having a cascode structure and a bias circuit 140 having a current mirror structure. The RF amplifier 100 of the present invention is implemented such that the bias current I B of the bias circuit 140 also changes when the amplification current I A of the main circuit 120 changes. That is, when the amplification current I A of the main circuit 120 increases, the bias current I B of the bias circuit 140 also increases, and when the amplification current IA of the main circuit 120 decreases, the bias circuit ( The bias current I B of 140 is also reduced. In other words, the bias circuit 140 may be implemented such that the ratio of the amplification current I A of the main circuit 120 to the bias current I B of the bias circuit 140 is kept constant.

메인 회로(120)는 알에프 신호(RFIN)을 입력받아 반전 증폭하여 출력(RFOUT)한다. 도 1에 도시된 메인 회로(120)는 두 개의 트랜지스터들(M1,M2)로 구성된 캐스코드(cascode) 구조이다. 도 1에 도시된 메인 회로(120)는 캐스코드 구조로 구현되었지만, 본 발명의 메인 회로(120)가 캐스코드 구조에 한정될 필요가 없다는 사실은 당업자에게 자명하다. 제 1 트랜지스터(M1)는 알에프 신호의 증폭 기능을 수행하고, 제 2 트랜지스터(M2)는 높은 드레인 전압을 견딜 수 있도록 하는 기능을 수행한다. 여기서 제 2 트랜지스터(M2)에 입력되는 게이트 전압(V_Gate)는 제 2 트랜지스터(M2)가 포화영역에서 동작하도록 인가될 것이다.The main circuit 120 receives the RF signal RFIN and inverts and amplifies the output RFOUT. The main circuit 120 shown in FIG. 1 has a cascode structure composed of two transistors M1 and M2. Although the main circuit 120 shown in FIG. 1 is implemented in a cascode structure, it is apparent to those skilled in the art that the main circuit 120 of the present invention does not need to be limited to the cascode structure. The first transistor M1 performs the amplification function of the RF signal, and the second transistor M2 performs the function of withstanding the high drain voltage. The gate voltage V_Gate input to the second transistor M2 may be applied to operate the second transistor M2 in a saturation region.

한편, 메인 회로(120)의 입력 및 출력 커패시터들(CIN,COUT)은 고주파 신호를 패스하고, 직류 전압 성분을 제거하기 위하여 사용된다.Meanwhile, the input and output capacitors CIN and COUT of the main circuit 120 pass through a high frequency signal and are used to remove a DC voltage component.

메인 회로(120)의 증폭 동작은 아래와 같다. 입력된 알에프 신호(RFIN)는커패시터(CIN)을 통과하여 제 1 트랜지스터(M1)의 게이트에 전달된다. 트랜지스터(M1)는 바이어스 회로(140)로부터 인가된 바이어스 전압에 따라 턴온되고, 제 2 트랜지스터(M2)는 게이트 전압(V_Gate)에 의해 턴온된다. 이때, 제 1 및 제 2 트랜지스터들(M1,M2)은 모두 포화영역에서 동작할 것이다. 따라서, 제 1 트랜지스터(M1)에 입력된 알에프 신호에 응답하여 메인 회로의 전류가 접지(GND)로 빠지게 되고, 이에 따라 반전된 출력 신호(RFOUT)이 생성된다. 이때 출력신호(RFOUT)는 전원 전압(VDD)을 기준으로 변동되어 입력신호(RFIN)를 증폭하게 된다. 결과적으로, 메인 회로(120)는 입력된 알에프 신호(RFIN)를 반전 증폭하여 출력한다.The amplification operation of the main circuit 120 is as follows. The input RF signal RFIN is transmitted to the gate of the first transistor M1 through the capacitor CIN. The transistor M1 is turned on according to the bias voltage applied from the bias circuit 140, and the second transistor M2 is turned on by the gate voltage V_Gate. At this time, both the first and second transistors M1 and M2 will operate in the saturation region. Therefore, in response to the RF signal input to the first transistor M1, the current of the main circuit is pulled to ground GND, thereby generating an inverted output signal RFOUT. At this time, the output signal RFOUT is changed based on the power supply voltage VDD to amplify the input signal RFIN. As a result, the main circuit 120 inverts and amplifies the input RF signal RFIN.

바이어스 회로(140)는 메인 회로(120)의 바이어스 조건을 제공할 뿐 아니라, 알에프 신호(RFIN)에 영향을 받도록 구현된다. 여기서 바이어스 회로(140)에서 알에프 신호(RFIN)에 영향을 받는 정도는 메인 회로(120)에서 알에프 신호(RFIN)에 영향을 받는 것에 비교하여 상대적으로 작다. 특히, 본 발명의 바이어스 회로(140)는 알에프 신호(RFIN)의 입력에 따라 메인 회로(120)의 증폭 전류(IA)가 변화됨과 동시에 바이어스 전류(IB)도 변화되도록 구현된다.The bias circuit 140 not only provides a bias condition of the main circuit 120 but is also implemented to be affected by the RF signal RFIN. Here, the degree of influence of the RF signal RFIN in the bias circuit 140 is relatively small compared to that of the RF signal RFIN in the main circuit 120. In particular, the bias circuit 140 of the present invention is implemented such that the amplification current I A of the main circuit 120 is changed at the same time as the input of the RF signal RFIN, and the bias current I B is also changed.

도 2을 다시 참조하면, 바이어스 회로(140)는 제 1 내지 제 4 바이어스 트랜지스터들(MB1~MB4), 제 1 및 제 2 바이어스 저항들(RB1,RB2), 및 바이어스 커패시터(C1)를 포함하고 있다. 제 1 바이어스 저항(RB1)은 제 1 노드(N1) 및 제 2 노드(N2) 사이에 연결된다. 제 2 바이어스 저항(RB2)은 기준전압(V_ref) 및 제 3 노드(N3) 사이에 연결된다. 제 1 바이어스 트랜지스터(MB1)는 제 2 노드(N2)에 공통으로 연결된 게이트 및 소스, 및 접지(GND)에 연결된 소스를 포함한다. 제 2 바이어스 트랜지스터(MB2)는 기준전압(V_ref)에 연결된 드레인, 제 2 노드(N2)에 연결된 소스, 및 제 3 노드(N3)에 연결된 게이트를 포함한다. 제 3 바이어스 트랜지스터(MB3)는 제 3 노드(N3)에 공통으로 연결된 드레인 및 게이트, 및 제 4 노드(N4)에 연결된 소스를 포함한다. 제 4 바이어스 트랜지스터(MB4)는 제 4 노드에 공통으로 연결된 드레인 및 게이트, 및 접지(GND)에 연결된 소스를 포함한다. 바이어스 커패시터(C1)는 제 3 노드(N3)와 접지(GND) 사이에 연결된다.Referring again to FIG. 2, the bias circuit 140 includes first to fourth bias transistors MB1 to MB4, first and second bias resistors RB1 and RB2, and a bias capacitor C1. have. The first bias resistor RB1 is connected between the first node N1 and the second node N2. The second bias resistor RB2 is connected between the reference voltage V_ref and the third node N3. The first bias transistor MB1 includes a gate and a source commonly connected to the second node N2, and a source connected to the ground GND. The second bias transistor MB2 includes a drain connected to the reference voltage V_ref, a source connected to the second node N2, and a gate connected to the third node N3. The third bias transistor MB3 includes a drain and a gate commonly connected to the third node N3, and a source connected to the fourth node N4. The fourth bias transistor MB4 includes a drain and a gate commonly connected to the fourth node, and a source connected to the ground GND. The bias capacitor C1 is connected between the third node N3 and the ground GND.

본 발명의 제 1 바이어스 저항(RB1)은 알에프 신호(RFIN)에 의해 바이어스 전압이 영향을 받도록 결정된 저항 값을 갖는다. 이로써, 알에프 신호(RFIN)에 의 해 제 2 노드(N2)에서는 알에프 전압(v_rf)이 발생된다. 그 결과, 본 발명의 바이어스 회로(140)는 알에프 신호(RFIN)에 의해 제 2 바이어스 트랜지스터(MB2)의 게이트- 소스 전압(Vgs_MB2)가 변화된다. 따라서, 게이트-소스 전압(Vgs_MB2)의 변화에 따라 바이어스 전류(IB)도 변화된다.The first bias resistor RB1 of the present invention has a resistance value determined such that the bias voltage is affected by the RF signal RFIN. As a result, the RF voltage v_rf is generated at the second node N2 by the RF signal RFIN. As a result, in the bias circuit 140 of the present invention, the gate-source voltage Vgs_MB2 of the second bias transistor MB2 is changed by the RF signal RFIN. Therefore, the bias current I B also changes according to the change of the gate-source voltage Vgs_MB2.

본 발명의 알에프 증폭기(100)는 메인 회로(120) 및 바이어스 회로(140)의 전류비가 출력 전력 레벨에 대하여 일정하게 유지되도록 구현된다. 그 결과 알에프 증폭기(100)의 비선형적 동작이 억제되고, 또한 최대전력점(P1dB)의 향상을 가져오게 된다.The RF amplifier 100 of the present invention is implemented such that the current ratio of the main circuit 120 and the bias circuit 140 is kept constant with respect to the output power level. As a result, nonlinear operation of the RF amplifier 100 is suppressed, and the maximum power point (P1dB) is improved.

도 3은 도 2에 도시된 바이어스 회로(140)의 전류 변화를 보여주기 위한 도면이다. 도 3을 참조하면, 바이어스 회로(140)는 로드(Load, 142)를 포함한다. 여기서, 로드(142)는 제 2 바이어스 저항(RB2), 및 바이어스 트랜지스터들(MB1,MB2,MB3,MB4)로 구성된다. 여기서, 알에프 전압(v_rf)은 입력된 알에프 신호에 의해 바이어스 회로(140)에 영향을 받는 성분이다.FIG. 3 is a diagram illustrating a current change of the bias circuit 140 shown in FIG. 2. Referring to FIG. 3, the bias circuit 140 includes a load 142. Here, the load 142 is composed of a second bias resistor RB2 and bias transistors MB1, MB2, MB3 and MB4. Here, the RF voltage v_rf is a component that is influenced by the bias circuit 140 by the input RF signal.

도 4는 도 3 도시된 바이어스 회로(140)의 등가 회로를 보여주는 도면이다. 도 4를 참조하면, 바이어스 회로(140)는 알에프 전압(v_rf) 및 로드(142) 사이에 커패시터(Cgs_MB2)를 포함하고 있다. 여기서 커패시터(Cgs_MB2)는 트랜지스터(MB2)의 기생 커패시터이다. 따라서, 커패시터(Ggs_MB2)를 통하여 노드(N2)에 전달된 신호의 전압(v_Load)은 아래의 수학식과 같다.4 is a diagram illustrating an equivalent circuit of the bias circuit 140 illustrated in FIG. 3. Referring to FIG. 4, the bias circuit 140 includes a capacitor Cgs_MB2 between the RF voltage v_rf and the load 142. The capacitor Cgs_MB2 is a parasitic capacitor of the transistor MB2. Therefore, the voltage v_Load of the signal transferred to the node N2 through the capacitor Ggs_MB2 is expressed by the following equation.

Figure 112008017275565-pat00001
Figure 112008017275565-pat00001

여기서, 커패시터(Cgs_MB2) 값은 바이어스 회로(140)의 트랜지스터(MB2)의 게이트 면적에 의해 결정된다. 이때, 트랜지스터(MB2)의 게이트 전압은 아래의 수학식들 같이 로드(142)의 임피던스(Z_Load)에 영향을 받게 된다.Here, the value of the capacitor Cgs_MB2 is determined by the gate area of the transistor MB2 of the bias circuit 140. At this time, the gate voltage of the transistor MB2 is affected by the impedance Z_Load of the load 142 as shown in the following equations.

Figure 112008017275565-pat00002
Figure 112008017275565-pat00002

Figure 112008017275565-pat00003
Figure 112008017275565-pat00003

따라서 메인 회로(120)에 RF 신호가 인가됨에 의하여 바이어스 회로(140)의 제 2 바이어스 트랜지스터(MB2)의 게이트-소스 전압(VGS_MB2)는 아래의 수식을 만족한다.Therefore, when the RF signal is applied to the main circuit 120, the gate-source voltage VGS_MB2 of the second bias transistor MB2 of the bias circuit 140 satisfies the following equation.

Figure 112008017275565-pat00004
Figure 112008017275565-pat00004

본 발명의 바이어스 회로(140)는 전류 미러 구조로 구현되었다. 본 발명의 바이어스 회로가 전류 미러 구조에 한정될 필요가 없다는 것은 당업자에게 자명하다. 본 발명의 바이어스 회로는 도 4에 도시된 바와 같은 등가 회로를 갖도록 구현 된 회로일 수 있다.The bias circuit 140 of the present invention is implemented in a current mirror structure. It is apparent to those skilled in the art that the bias circuit of the present invention does not need to be limited to the current mirror structure. The bias circuit of the present invention may be a circuit implemented to have an equivalent circuit as shown in FIG.

본 발명의 바이어스 회로(140)는 로드의 임피펀스(Z_Load)을 줄이기 위하여 바이어스 커패시터(C1)을 구비하고 있다. 그러나 본 발명의 알에프 증폭기의 바이어스 회로가 반드시 바이어스 커패시터를 구비한다고 국한될 필요는 없다. 본 발명의 바이어스 회로는 알에프 주파수에서 임피던스를 낮추는 기능을 수행할 수 있는 커패시터 외의 다른 것이 추가될 수 있다.The bias circuit 140 of the present invention includes a bias capacitor C1 to reduce the impingement Z_Load of the load. However, the bias circuit of the RF amplifier of the present invention is not necessarily limited to having a bias capacitor. The bias circuit of the present invention may be added other than a capacitor capable of performing the function of lowering the impedance at the RF frequency.

도 5은 종래의 알에프 증폭기들 및 본 발명의 알에프 증폭기들의 출력 전력 레벨에 따른 증폭 전류량을 비교하는 도면이다. 도 5을 참조하면, 종래의 알에프 증폭기들과 본 발명의 알에프 증폭기들은 모두 최대 전력 값이 증가함에 따라 증폭 전류량이 증가되고 있다.5 is a view comparing the amount of amplification current according to the output power level of the conventional amplifier and the amplifier of the present invention. Referring to FIG. 5, both the conventional RF amplifiers and the RF amplifiers of the present invention have an increased amount of amplification current as the maximum power value increases.

도 6은 출력 전력 레벨에 따라 메인회로의 증폭 전류와 바이어스 회로의 바이어스 전류의 전류비를 비교하는 도면이다. 도 6을 참조하면, 종래의 알에프 증폭기에서는 메인 회로의 증폭 전류와 상관없이 일정한 바이어스 전류가 흐른다. 따라서, 종래의 알에프 증폭기(20)는 출력 전력 레벨에 따라 메인 증폭기의 전류와 바이어스 회로에 의해 공급되는 전류비가 변화된다. 이러한 전류비의 변화는 알에프 증폭기의 트랜지스터가 출력 전력이 증가함에 따라 비선형으로 동작하여 증폭기의 최대전력점(P1dB)를 감소시킨다. 반면에, 본 발명에 따른 알에프 증폭기들에서는 출력 전력 레벨에 따라 증폭 전류와 바이어스 전류의 전류비가 일정하게 유지된다. 바이어스 커패시터(C1)이 존재하는 알에프 증폭기이든, 바이어스 커패시터가 존재하지 않는 알에프 증폭기이든 증폭 전류 및 바이어스 전류의 전류비가 일정하게 유 지된다.6 is a diagram comparing current ratios of the amplification current of the main circuit and the bias current of the bias circuit according to the output power level. Referring to FIG. 6, in the conventional RF amplifier, a constant bias current flows regardless of the amplification current of the main circuit. Therefore, in the conventional RF amplifier 20, the current ratio supplied by the bias circuit and the current of the main amplifier change according to the output power level. This change in current ratio reduces the amplifier's maximum power point (P1dB) by operating nonlinearly as the transistor of the RF amplifier increases its output power. On the other hand, in the RF amplifiers according to the present invention, the current ratio of the amplifying current and the bias current is kept constant according to the output power level. Whether the RF amplifier in which the bias capacitor C1 is present or the RF amplifier in which the bias capacitor is not present, the current ratio of the amplifying current and the bias current is kept constant.

도 7은 출력 전력 레벨에 따른 알에프 증폭기의 이득을 비교하는 도면이다. 도 7을 참조하면, 본 발명의 알에프 증폭기(200)에서는 일정한 전류비를 갖는 증폭기의 1dB 이득압축점(1dB Gain Compression Point,PIdB(최대전력점))가 종래의 알에프 증폭기들 보다 높은 값을 갖는다.7 is a diagram comparing gains of RF amplifiers according to output power levels. Referring to FIG. 7, in the RF amplifier 200 of the present invention, a 1dB gain compression point (PIdB) of an amplifier having a constant current ratio has a higher value than conventional RF amplifiers. .

만약, 본 발명의 바이어스 회로에서 입력 알에프 신호의 임피던스를 낮추기 위한 커패시터(C1)가 없을 경우, 비록 일정한 전류비를 제공하더라도 알에프 증폭기의 최대전력점(P1dB)이 감소된다. 이는 바이어스 회로와 메인 회로 사이의 저항(RB1) 값을 줄임으로 인하여 바이어스 회로로 흘려간 알에프 신호가 바이어스 트랜지스터(MB2)의 게이트-소스 전압(VGS)에 거의 영향을 주지 못하고 손실되었기 때문이다.If there is no capacitor C1 for lowering the impedance of the input RF signal in the bias circuit of the present invention, the maximum power point P1dB of the RF amplifier is reduced even if a constant current ratio is provided. This is because the RF signal flowing to the bias circuit due to the reduction of the resistance value RB1 between the bias circuit and the main circuit has little effect on the gate-source voltage VGS of the bias transistor MB2 and is lost.

상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the detailed description, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be defined by the equivalents of the claims of the present invention as well as the following claims.

도 1는 본 발명에 따른 알에프 증폭기를 보여주는 도면이다.1 shows an RF amplifier according to the present invention.

도 2는 도 1에 도시된 알에프 증폭기 제 1 실시예를 보여주는 도면이다.FIG. 2 is a diagram illustrating a first embodiment of the RF amplifier illustrated in FIG. 1.

도 3은 도 2에 도시된 알에프 증폭기의 동작을 설명하기 위한 도면이다.3 is a view for explaining the operation of the RF amplifier shown in FIG.

도 4는 도 3에 도시된 바이어스 회로에 대한 등가 회로를 보여주는 도면이다.FIG. 4 illustrates an equivalent circuit for the bias circuit shown in FIG. 3.

도 5은 종래의 알에프 증폭기들 및 본 발명의 알에프 증폭기들의 출력 전력 레벨에 따른 메인 증폭기의 전류량을 비교하는 도면이다.5 is a diagram comparing current amounts of main amplifiers according to output power levels of conventional RF amplifiers and the RF amplifiers of the present invention.

도 6은 출력 전력 레벨에 따라 증폭 전류와 바이어스 전류의 전류비를 비교하는 도면이다.6 is a diagram comparing current ratios of amplified current and bias current according to the output power level.

도 7은 출력 전력 레벨에 따른 알에프 증폭기의 이득을 비교하는 도면이다.7 is a diagram comparing gains of RF amplifiers according to output power levels.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100: 알에프 증폭기 120: 메인 회로100: amplifier amplifier 120: main circuit

140: 바이어스 회로 121: 증폭 회로140: bias circuit 121: amplification circuit

141: 바이어스 전압 생성회로 142,142: 로드141: bias voltage generation circuit 142, 142: load

MB1~MB4,M1,M2: 트랜지스터 CIN,COUT,C1: 커패시터MB1 ~ MB4, M1, M2: Transistors CIN, COUT, C1: Capacitors

Claims (5)

삭제delete 알에프 신호를 증폭하는 증폭회로;An amplifier circuit for amplifying the RF signal; 상기 증폭회로의 바이어스 전압을 제공하는 바이어스 전압 발생회로; 및A bias voltage generating circuit for providing a bias voltage of the amplifying circuit; And 상기 증폭회로 및 상기 바이어스 전압 발생회로 사이에 연결되고, 상기 알에프 신호에 의해 상기 바이어스 전압이 영향을 받도록 결정된 저항값을 갖는 제 1 바이어스 저항을 포함하고,A first bias resistor coupled between the amplifying circuit and the bias voltage generating circuit, the first bias resistor having a resistance value determined such that the bias voltage is affected by the RF signal, 상기 증폭회로는,The amplification circuit, 상기 바이어스 전압 및 상기 알에프 신호가 입력되는 게이트, 접지에 연결된 소스를 갖는 제 1 트랜지스터; 및A first transistor having a gate connected to the bias voltage and the RF signal and a source connected to ground; And 전원전압이 인가되는 드레인, 게이트 전압이 인가되는 게이트, 및 상기 제 1 트랜지스터의 드레인에 연결된 소스를 갖는 제 2 트랜지스터를 포함하되,A second transistor having a drain to which a power supply voltage is applied, a gate to which a gate voltage is applied, and a source connected to the drain of the first transistor, 상기 바이어스 전압은 상기 제 1 트랜지스터가 포화 영역 상태에 있도록 하고, 상기 게이트 전압은 상기 제 2 트랜지스터가 포화 영역 상태에 있도록 하는 것을 특징으로 하는 알에프 증폭기.And wherein said bias voltage causes said first transistor to be in a saturation region and said gate voltage allows said second transistor to be in a saturation region. 알에프 신호를 증폭하는 증폭회로;An amplifier circuit for amplifying the RF signal; 상기 증폭회로의 바이어스 전압을 제공하는 바이어스 전압 발생회로; 및A bias voltage generating circuit for providing a bias voltage of the amplifying circuit; And 상기 증폭회로 및 상기 바이어스 전압 발생회로 사이에 연결되고, 상기 알에프 신호에 의해 상기 바이어스 전압이 영향을 받도록 결정된 저항값을 갖는 제 1 바이어스 저항을 포함하고,A first bias resistor coupled between the amplifying circuit and the bias voltage generating circuit, the first bias resistor having a resistance value determined such that the bias voltage is affected by the RF signal, 상기 바이어스 전압 발생회로는,The bias voltage generation circuit, 상기 제 1 바이어스 저항의 일단에 공통으로 연결된 드레인 및 게이트, 및 접지에 연결된 소스를 갖는 제 1 바이어스 트랜지스터;A first bias transistor having a drain and a gate commonly connected to one end of the first bias resistor, and a source connected to ground; 기준 전압에 연결된 드레인, 및 상기 제 1 바이어스 저항의 상기 일단에 연결된 소스를 갖는 제 2 바이어스 트랜지스터; 및A second bias transistor having a drain connected to a reference voltage, and a source connected to the one end of the first bias resistor; And 상기 제 2 바이어스 트랜지스터의 게이트 및 상기 접지 사이에 연결된 로드를 포함하는 알에프 증폭기.And a load coupled between the gate of the second bias transistor and the ground. 제 3 항에 있어서,The method of claim 3, wherein 상기 로드는,The rod is, 상기 제 2 바이어스 트랜지스터의 상기 게이트에 공통으로 연결된 드레인 및 게이트를 갖는 제 3 바이어스 트랜지스터;A third bias transistor having a drain and a gate commonly connected to the gate of the second bias transistor; 상기 제 3 바이어스 트랜지스터의 소스에 공통으로 연결된 드레인 및 게이트, 및 상기 접지에 연결된 소스를 갖는 제 4 바이어스 트랜지스터; 및A fourth bias transistor having a drain and a gate commonly connected to a source of the third bias transistor, and a source connected to the ground; And 상기 기준 전압과 상기 제 3 바이어스 트랜지스터의 상기 드레인 사이에 연결된 제 2 바이어스 저항을 포함하는 알에프 증폭기.And a second bias resistor coupled between the reference voltage and the drain of the third bias transistor. 제 4 항에 있어서,The method of claim 4, wherein 상기 로드는,The rod is, 상기 제 2 바이어스 트랜지스터의 상기 게이트 및 상기 접지 사이에 연결되고, 해당 주파수에서 임피던스를 줄이는 기능을 수행하는 바이어스 커패시터를 포함하는 알에프 증폭기.And a bias capacitor connected between the gate and the ground of the second bias transistor and performing a function of reducing impedance at a corresponding frequency.
KR1020080022034A 2007-12-21 2008-03-10 Rf amplifier KR100958721B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/118,562 US7728672B2 (en) 2007-12-21 2008-05-09 RF amplifier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070135148 2007-12-21
KR20070135148 2007-12-21

Publications (2)

Publication Number Publication Date
KR20090068094A KR20090068094A (en) 2009-06-25
KR100958721B1 true KR100958721B1 (en) 2010-05-18

Family

ID=40995741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080022034A KR100958721B1 (en) 2007-12-21 2008-03-10 Rf amplifier

Country Status (1)

Country Link
KR (1) KR100958721B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057395A (en) * 2001-01-04 2002-07-11 송재인 A bias circuit of smart power amplifier for mobile communication terminals
KR20020064870A (en) * 2002-06-29 2002-08-10 학교법인 한국정보통신학원 Bias current control circuit of the power amplifier
KR20050078781A (en) * 2004-02-02 2005-08-08 엘지이노텍 주식회사 Bias circuit for power amplifier
JP2006191358A (en) 2005-01-06 2006-07-20 Nec Compound Semiconductor Devices Ltd Bias circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057395A (en) * 2001-01-04 2002-07-11 송재인 A bias circuit of smart power amplifier for mobile communication terminals
KR20020064870A (en) * 2002-06-29 2002-08-10 학교법인 한국정보통신학원 Bias current control circuit of the power amplifier
KR20050078781A (en) * 2004-02-02 2005-08-08 엘지이노텍 주식회사 Bias circuit for power amplifier
JP2006191358A (en) 2005-01-06 2006-07-20 Nec Compound Semiconductor Devices Ltd Bias circuit

Also Published As

Publication number Publication date
KR20090068094A (en) 2009-06-25

Similar Documents

Publication Publication Date Title
KR101101575B1 (en) Systems and methods for self-mixing adaptive bias circuit for power amplifier
US8149055B2 (en) Semiconductor integrated circuit device
US20150188500A1 (en) Power amplifier
US7728672B2 (en) RF amplifier
KR20040028963A (en) Active bias circuit
KR100489693B1 (en) Amplifier and Mixer with Improved Linearity
KR100748721B1 (en) Push-pull amplifier and method for low noise amplification
KR20160113350A (en) Power amplifier
KR101327551B1 (en) Low noise amplifier
US20130063214A1 (en) Quiescent Control Circuit for Providing Control Current for an Amplifier
CN111147032A (en) Amplifier and radio frequency integrated circuit
KR100801872B1 (en) Low noise amplifier with improved linearity
CN111193477B (en) Composite amplifier
KR100281647B1 (en) RF integrated circuit for small signal linearity improvement using active element balun
CN107579715B (en) Broadband linear CMOS low-noise amplifier circuit
KR100958721B1 (en) Rf amplifier
US8432226B1 (en) Amplifier circuits and methods for cancelling Miller capacitance
US8482355B2 (en) Power amplifier
KR20100060107A (en) Millimeter-wave amplifier and bias circuit for the same
JP2010213141A (en) Gain variable amplifier and communication device employing the same
JP2009077142A (en) Low-noise amplifying circuit
KR101062749B1 (en) Signal amplification device with improved linearity
JP3970454B2 (en) High frequency isolation amplifier
KR101891619B1 (en) Linearizing Bias Circuit for GaN MMIC Amplifier
KR102449479B1 (en) Power Amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee