KR100956705B1 - Plasma oxidation method and method for manufacturing semiconductor device - Google Patents

Plasma oxidation method and method for manufacturing semiconductor device Download PDF

Info

Publication number
KR100956705B1
KR100956705B1 KR1020077029149A KR20077029149A KR100956705B1 KR 100956705 B1 KR100956705 B1 KR 100956705B1 KR 1020077029149 A KR1020077029149 A KR 1020077029149A KR 20077029149 A KR20077029149 A KR 20077029149A KR 100956705 B1 KR100956705 B1 KR 100956705B1
Authority
KR
South Korea
Prior art keywords
plasma oxidation
oxidation treatment
layer
plasma
polysilicon layer
Prior art date
Application number
KR1020077029149A
Other languages
Korean (ko)
Other versions
KR20080009755A (en
Inventor
마사루 사사키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080009755A publication Critical patent/KR20080009755A/en
Application granted granted Critical
Publication of KR100956705B1 publication Critical patent/KR100956705B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명에 따르면, 실리콘층과, 고융점 금속 함유층을 갖는 구조체에 대해, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 실시하는 것과, 제 1 플라즈마 산화 처리 후에, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 실시하는 것을 포함하는 플라즈마 산화 처리를 수행하여, 실리콘 산화막을 형성한다.According to the present invention, the structure having the silicon layer and the high melting point metal-containing layer is subjected to the first plasma oxidation treatment at a treatment pressure of 1.33 to 66.67 kPa using a processing gas containing at least hydrogen gas and oxygen gas. After the first plasma oxidation treatment, using a processing gas containing at least hydrogen gas and oxygen gas, performing a plasma oxidation treatment at a treatment pressure of 133.3 to 1333 kPa, thereby performing a silicon oxide film. To form.

Description

플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법{PLASMA OXIDATION METHOD AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}Plasma oxidation treatment method and manufacturing method of semiconductor device {PLASMA OXIDATION METHOD AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

본 발명은, 플라즈마를 이용하여 반도체 기판을 처리하는 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the plasma oxidation processing method which processes a semiconductor substrate using plasma, and the manufacturing method of a semiconductor device.

최근, LSI의 고집적화, 고속화의 요청으로 LSI를 구성하는 반도체 소자의 디자인 룰이 점점 미세화되고 있다. 그에 따라, DRAM이나 플래쉬 메모리 등에 이용되는 트랜지스터의 게이트 전극의 저저항화가 요구되고 있다. 게이트 전극으로서는, 종래 폴리실리콘이 이용되고 있었지만, 폴리실리콘은 시트 저항이 높다고 하는 결점이 있었다. 그 때문에, 저항치가 낮고, 실리콘과의 밀착성, 가공성이 우수한 금속으로서, 텅스텐 등의 고융점 금속의 실리사이드층을 폴리실리콘층에 적층하는 것이 제안되어 있다. 구체적으로는, 예컨대 텅스텐 폴리사이드(WSi／poly-Si의 적층막) 등의 금속 폴리사이드 구조의 게이트 전극이 주목받고 있다.In recent years, the design rules of semiconductor devices constituting LSIs have become increasingly finer due to requests for higher integration and higher speed of LSIs. Accordingly, there is a demand for lowering the gate electrodes of transistors used in DRAMs, flash memories, and the like. Polysilicon has conventionally been used as the gate electrode, but polysilicon has a drawback that sheet resistance is high. Therefore, it is proposed to laminate a silicide layer of a high melting point metal such as tungsten on a polysilicon layer as a metal having low resistance and excellent adhesion to silicon and workability. Specifically, the gate electrode of the metal polyside structure, such as tungsten polyside (Laminated film of WSi / poly-Si), attracts attention.

그런데, 트랜지스터의 게이트는, 일반적으로 웰, 게이트 절연막, 게이트 전극의 순(順)으로 형성된다. 게이트 전극을 형성하기 위해서는, 에칭 처리가 실시 된다. 이에 따라, 게이트 전극 중의 폴리실리콘층의 측면이 노출되기 때문에, 게이트 전극에 전압을 인가하면, 이 노출 부분에서 전계 집중이 발생하여, 리크 전류 증대 등의 제품 불량을 야기하는 원인이 된다. 이 때문에, 게이트 전극 중의 폴리실리콘의 노출 부분을 산화하여 절연막을 형성하는 산화 처리를 할 필요가 있다. 이 폴리실리콘의 산화는, 종래 열 산화에 의해 행해지고 있었지만, 최근에는 플라즈마를 이용하여 실시하는 플라즈마 산화가 제안되어 있다(예컨대, WO 2004／073073호 공보).By the way, the gate of a transistor is generally formed in order of a well, a gate insulating film, and a gate electrode. In order to form a gate electrode, an etching process is performed. Accordingly, since the side surface of the polysilicon layer in the gate electrode is exposed, when voltage is applied to the gate electrode, electric field concentration occurs at this exposed portion, which causes a product defect such as an increase in leakage current. For this reason, it is necessary to oxidize the exposed part of polysilicon in the gate electrode to form an insulating film. Although oxidation of this polysilicon is conventionally performed by thermal oxidation, plasma oxidation performed using plasma is proposed recently (for example, WO 2004/073073).

플라즈마에 의한 폴리실리콘층의 산화에서는, 플라즈마 산화의 조건을 선택함으로써, 금속 함유층의 산화를 억제하여, 선택적으로 폴리실리콘층만을 산화할 수 있는 동시에, 폴리실리콘층의 에지부에 버즈 비크라고 불리는 산화막의 잠식 부분이 형성되는 것을 억제할 수 있다.In the oxidation of the polysilicon layer by plasma, by selecting the conditions for plasma oxidation, oxidation of the metal-containing layer can be suppressed, and only the polysilicon layer can be selectively oxidized, and an oxide film called a buzz beak at the edge portion of the polysilicon layer. The formation of the encroaching portion of can be suppressed.

그런데, 플라즈마에 의해 폴리실리콘층을 산화할 때에 버즈 비크의 형성이 지나치게 억제되면, 폴리실리콘층의 에지부의 형상이 거의 변화하지 않아 예각적으로 되고, 이 부위에 전계가 집중하여 리크 전류를 증대시켜 버린다고 하는 문제가 발생하는 경우가 있다. 그 때문에, 상기와는 반대로, 플라즈마 산화의 조건을 선택함으로써, 의도적으로 폴리실리콘층의 에지부에 있어서 횡방향으로 산화를 진행시켜서, 이른바 버즈 비크를 형성하는 것도 행해지고 있다.However, if the formation of the buzz beak is excessively suppressed when the polysilicon layer is oxidized by plasma, the shape of the edge portion of the polysilicon layer hardly changes and becomes acute, and the electric field concentrates on this portion to increase the leakage current. The problem of throwing away may occur. Therefore, contrary to the above, by selecting the conditions for plasma oxidation, the oxidation of the polysilicon layer is intentionally advanced in the transverse direction to form a so-called buzz beak.

그러나, 금속 폴리사이드 구조의 게이트 전극에 대하여, 플라즈마 산화 처리에 의해 폴리실리콘층을 산화하는 동시에, 그 에지부에 버즈 비크를 형성하려고 하면, 비교적 산화 작용이 강한 처리 조건을 선택하지 않으면 안 되기 때문에, 금속 실리사이드층 중의 금속에 대한 폴리실리콘의 산화의 선택성이 저하한다. 그 결과, 금속 실리사이드층 중의 금속이 산화되어 버려, 금속 실리사이드층의 팽창 등의 형상 변화나, 금속 산화물에 기인하는 파티클의 발생 등의 문제가 발생하여, 반도체 장치의 신뢰성을 크게 저하시켜 버린다.However, when the polysilicon layer is oxidized to the gate electrode of the metal polyside structure by plasma oxidation treatment, and a buzz beak is to be formed at the edge portion thereof, a relatively strong oxidation treatment condition must be selected. The selectivity of oxidation of polysilicon with respect to the metal in a metal silicide layer falls. As a result, the metal in the metal silicide layer is oxidized, and problems such as shape change such as expansion of the metal silicide layer, generation of particles due to metal oxide, etc. occur, thereby greatly reducing the reliability of the semiconductor device.

본 발명의 목적은, 실리콘층과 금속 함유층을 갖는 구조체 내의 실리콘층을 산화하여 실리콘 산화막을 형성하는 경우에, 실리콘층의 에지부의 산화막을 적절한 두께의 버즈 비크 형상으로 하면서, 금속 함유층 중의 금속의 산화를 억제하는 것이 가능한 플라즈마 산화 처리 방법을 제공하는 것에 있다.An object of the present invention is to oxidize a metal in a metal-containing layer while oxidizing a silicon layer in a structure having a silicon layer and a metal-containing layer to form a silicon oxide film, while making the oxide film at the edge portion of the silicon layer a buzz beak of appropriate thickness. It is to provide a plasma oxidation treatment method capable of suppressing.

본 발명의 제 1 관점에 따르면, 적어도, 실리콘층과, 금속 함유층을 갖는 구조물을 산화 처리하여, 적어도 상기 실리콘층에 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법으로서, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 실시하는 것과, 상기 제 1 플라즈마 산화 처리를 한 후, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 실시하는 것을 포함하는 플라즈마 산화 처리 방법이 제공된다.According to a first aspect of the present invention, a plasma oxidation treatment method for forming a silicon oxide film on at least the silicon layer by oxidizing a structure having at least a silicon layer and a metal containing layer, the method comprising at least hydrogen gas and oxygen gas Process pressure using a process gas using a process gas containing at least hydrogen gas and oxygen gas after performing a 1st plasma oxidation process at a process pressure of 1.33-66.67 kPa, and after performing the said 1st plasma oxidation process. A plasma oxidation treatment method comprising performing a second plasma oxidation treatment at 133.3 to 1333 Hz is provided.

본 발명의 제 2 관점에 따르면, 반도체 기판 위에 절연막을 형성하는 것과, 이 절연막 상에, 적어도, 폴리실리콘층 및 금속 함유층을 갖는 적층막을 형성하는 것과, 상기 적층막을 에칭 처리하여 폴리실리콘층 및 금속 실리사이드층의 적층체를 형성하는 것과, 상기 적층체에 대해, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 실시하는 것과, 상기 제 1 플라즈마 산화 처리 후에, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 실시하는 것을 포함하는 반도체 장치의 제조 방법이 제공된다.According to a second aspect of the present invention, an insulating film is formed on a semiconductor substrate, at least, a laminated film having a polysilicon layer and a metal containing layer is formed on the insulating film, and the laminated film is etched to form a polysilicon layer and a metal. Forming a laminate of silicide layers, subjecting the laminate to a first plasma oxidation treatment at a treatment pressure of 1.33 to 66.67 kPa using a processing gas containing at least hydrogen gas and oxygen gas; After 1 plasma oxidation process, the manufacturing method of the semiconductor device which includes performing a 2nd plasma oxidation process at the process pressure of 133.3-1333 kPa using the process gas containing at least hydrogen gas and oxygen gas is provided.

본 발명의 제 3 관점에 따르면, 아래에서부터 순서대로 산화막, 제 1 폴리실리콘층, 절연막, 제 2 폴리실리콘층, 및 금속 함유층이 순차 형성된 기판을 산화 처리하여, 적어도 상기 제 1 및 제 2 폴리실리콘층에 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법으로서, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 실시하는 것과, 상기 제 1 플라즈마 산화 처리 후, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 실시하는 것을 포함하는 플라즈마 산화 처리 방법이 제공된다.According to a third aspect of the present invention, a substrate in which an oxide film, a first polysilicon layer, an insulating film, a second polysilicon layer, and a metal containing layer are sequentially subjected to oxidation is subjected to oxidation treatment at least from the first and second polysilicon. A plasma oxidation treatment method for forming a silicon oxide film in a layer, comprising: performing a first plasma oxidation treatment at a treatment pressure of 1.33 to 66.67 kPa using a treatment gas containing at least hydrogen gas and oxygen gas; After the treatment, a plasma oxidation treatment method is provided which includes performing a second plasma oxidation treatment at a treatment pressure of 133.3 to 1333 Pa using a process gas containing at least hydrogen gas and oxygen gas.

상기 제 1 관점에 있어서, 전형적으로는, 상기 실리콘층은 폴리실리콘층으로 이루어지고, 상기 금속 함유층은 금속 실리사이드층으로 이루어지며, 상기 구조체는 이들이 적층되어 이루어지는 적층체이다. 금속 실리사이드층으로서는 텅스텐 실리사이드층을 이용할 수 있다.In the first aspect, typically, the silicon layer is made of a polysilicon layer, the metal-containing layer is made of a metal silicide layer, and the structure is a laminate in which they are laminated. A tungsten silicide layer can be used as the metal silicide layer.

상기 제 1∼제 3 관점에 있어서, 실리콘층이 폴리실리콘층이며, 금속 함유층이 금속 실리사이드인 경우에, 상기 제 1 플라즈마 산화 처리의 처리 온도, 상기 제 2 플라즈마 산화 처리의 처리 온도는 250∼800℃인 것이 바람직하다.In the first to third aspects, when the silicon layer is a polysilicon layer and the metal-containing layer is a metal silicide, the treatment temperature of the first plasma oxidation treatment and the treatment temperature of the second plasma oxidation treatment are 250 to 800. It is preferable that it is ° C.

또한, 상기 제 1 플라즈마 산화 처리는, 상기 폴리실리콘층의 표면을 산화하는 동시에, 상기 금속 실리사이드층의 표면의 실리콘을 산화하여, 상기 폴리실리콘층의 표면 및 상기 금속 실리사이드층의 표면에, 실리콘 산화막을 형성하는 것이면 되며, 이 경우, 상기 제 2 플라즈마 산화 처리는, 상기 폴리실리콘층의 표면 및 상기 금속 실리사이드층의 표면의 산화를 더욱 진행시키는 동시에, 상기 폴리실리콘층의 에지부의 산화를 진행시키도록 할 수 있다.Further, the first plasma oxidation treatment oxidizes the surface of the polysilicon layer, oxidizes silicon on the surface of the metal silicide layer, and forms a silicon oxide film on the surface of the polysilicon layer and the surface of the metal silicide layer. In this case, the second plasma oxidation treatment further advances the oxidation of the surface of the polysilicon layer and the surface of the metal silicide layer, and also advances the oxidation of the edge portion of the polysilicon layer. can do.

또한, 상기 제 1∼제 3 관점에 있어서, 플라즈마 산화 처리는, 복수의 슬롯을 갖는 평면 안테나에 의해 처리실 내에 마이크로파를 도입하여 플라즈마를 발생시키는 플라즈마 처리 장치를 이용하여 실행할 수 있다.In the first to third aspects, the plasma oxidation process can be performed using a plasma processing apparatus that generates a plasma by introducing microwaves into the processing chamber by a planar antenna having a plurality of slots.

상기 제 2 관점에 있어서, 상기 반도체 장치로서, MOS형 반도체 장치를 이용할 수 있다.In the second aspect, a MOS semiconductor device can be used as the semiconductor device.

상기 제 2 관점에 있어서, 상기 폴리실리콘층은, 제 1 폴리실리콘층과 제 2 폴리실리콘층을 갖고, 이들 사이에 절연막이 개재되어 있는 구조로 할 수 있다. 이 경우에, 상기 제 1 폴리실리콘층은, 플로팅 게이트 전극을 구성하는 것으로 할 수 있으며, 또한 상기 제 2 폴리실리콘층은, 콘트롤 게이트 전극을 구성하는 것으로 할 수 있다. 또한, 상기 절연막으로서는, 산화막, 질화막, 산화막을 순차적으로 적층하여 이루어지는 것으로 할 수 있다. 이러한 구조를 갖는 것으로서 플래쉬 메모리 소자를 예로 들 수 있다.In the second aspect, the polysilicon layer may have a first polysilicon layer and a second polysilicon layer, and an insulating film is interposed therebetween. In this case, the first polysilicon layer may constitute a floating gate electrode, and the second polysilicon layer may constitute a control gate electrode. The insulating film may be formed by sequentially stacking an oxide film, a nitride film, and an oxide film. Examples of such a structure include a flash memory device.

본 발명의 제 4 관점에 따르면, 플라즈마 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행시에, 적어도, 실리콘층과, 금속 함유층을 갖는 구조체를 산화 처리하여, 적어도 상기 폴리실리콘층의 표면에 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법으로서, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 실시하는 것과, 상기 제 1 플라즈마 산화 처리를 한 후, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 실시하는 것을 포함하는 플라즈마 산화 처리 방법이 행해지도록, 컴퓨터에 상기 처리 장치를 제어시키는 기억 매체가 제공된다.According to a fourth aspect of the present invention, there is provided a storage medium in which a program for controlling a plasma processing apparatus is stored, wherein the program, when executed, oxidizes a structure having at least a silicon layer and a metal-containing layer, so that at least the poly A plasma oxidation treatment method for forming a silicon oxide film on a surface of a silicon layer, comprising: performing a first plasma oxidation treatment at a processing pressure of 1.33 to 66.67 kPa using a processing gas containing at least hydrogen gas and oxygen gas; After the plasma oxidation treatment, a plasma oxidation treatment method comprising performing a second plasma oxidation treatment at a treatment pressure of 133.3 to 1333 Pa using a process gas containing at least hydrogen gas and oxygen gas is performed. A storage medium for controlling the processing apparatus is provided.

본 발명의 제 5 관점에 따르면, 플라즈마를 이용하여 피처리체를 처리하기 위한 진공 배기 가능한 처리실과, 상기 처리실 내에 마이크로파를 도입하는 복수의 슬롯을 갖는 평면 안테나와, 상기 처리 용기 내에서, 적어도, 실리콘층과, 금속 함유층을 갖는 구조체를 산화 처리하여, 적어도 상기 폴리실리콘층의 표면에 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법으로서, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 실시하는 것과, 상기 제 1 플라즈마 산화 처리를 한 후, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 실시하는 것을 포함하는 플라즈마 산화 처리 방법이 행해지도록 제어하는 제어부를 구비한 플라즈마 처리 장치가 제공된다.According to a fifth aspect of the present invention, there is provided a vacuum evacuation process chamber for processing an object to be processed using plasma, a planar antenna having a plurality of slots for introducing microwaves into the process chamber, and, at least, silicon in the process vessel. A plasma oxidation treatment method of oxidizing a structure having a layer and a metal containing layer to form a silicon oxide film on at least the surface of the polysilicon layer, using a treatment gas containing at least hydrogen gas and oxygen gas, and a treatment pressure of 1.33. After performing the first plasma oxidation treatment at -66.67 kPa and performing the first plasma oxidation treatment, the second plasma oxidation is carried out at a processing pressure of 133.3 to 1333 kPa using a processing gas containing at least hydrogen gas and oxygen gas. A control unit for controlling the plasma oxidation treatment method including performing the processing is performed. A comparative plasma processing apparatus is provided.

본 발명에 따르면, 적어도, 실리콘층과, 금속 함유층을 갖는 구조체를 산화 처리하여, 폴리실리콘층의 표면에 실리콘 산화막을 형성할 때에, 상기한 바와 같은 2 단계의 플라즈마 산화 처리를 실시하는 것에 의해, 실리콘층의 에지부의 산화를 적절히 제어하여, 그 부분의 산화막을 적절한 두께의 버즈 비크 형상으로 하면서, 고융점 금속 함유층 중의 금속의 산화를 억제하는 것이 가능하게 된다.According to the present invention, at least, when the structure having the silicon layer and the metal-containing layer is oxidized to form a silicon oxide film on the surface of the polysilicon layer, by performing the two-step plasma oxidation treatment as described above, Oxidation of the metal in the high melting point metal-containing layer can be suppressed while appropriately controlling the oxidation of the edge portion of the silicon layer and making the oxide film of the portion into a buzz beak shape having an appropriate thickness.

즉, 처리 압력이 서로 다른 2 단계의 플라즈마 산화 처리에서는, 우선, 금속에 대하여 실리콘 산화의 선택성이 높은 조건의 제 1 플라즈마 산화 처리에서 금속 함유층, 전형적으로는 금속 실리사이드층의 표면에 산화막을 형성해 놓음으로써, 이것이 보호막으로서 기능하여, 제 1 플라즈마 산화 처리보다도 높은 압력으로 행해지는 제 2 플라즈마 산화 처리에서 금속 실리사이드 중의 금속이 산화하는 것을 억제할 수 있다. 따라서, 금속 산화물에 의한 파티클의 발생이나 금속 실리사이드층의 팽창 등을 방지할 수 있다.That is, in the two-step plasma oxidation treatment having different treatment pressures, an oxide film is first formed on the surface of the metal-containing layer, typically the metal silicide layer, in the first plasma oxidation treatment under conditions of high silicon oxide selectivity with respect to the metal. As a result, it functions as a protective film, and the oxidation of the metal in the metal silicide can be suppressed in the second plasma oxidation treatment performed at a higher pressure than the first plasma oxidation treatment. Therefore, generation of particles and expansion of the metal silicide layer due to the metal oxide can be prevented.

또한, 제 1 플라즈마 산화 처리보다도 높은 압력으로 행해지는 제 2 플라즈마 산화 처리에서는, 실리콘층의 에지부의 산화를 적극적으로 진행시킬 수 있기 때문에, 실리콘층의 에지부의 산화막을 적절한 두께의 버즈 비크 형상으로 할 수 있다. 이에 따라, 반도체 장치에 있어서의 리크 전류를 억제하여 전기적 특성의 향상을 도모하는 것이 가능하게 된다.In addition, in the second plasma oxidation treatment performed at a higher pressure than the first plasma oxidation treatment, since the oxidation of the edge portion of the silicon layer can be actively proceeded, the oxide film of the edge portion of the silicon layer can be made into a buzz beak of appropriate thickness. Can be. As a result, it is possible to suppress the leakage current in the semiconductor device and to improve the electrical characteristics.

또한, 복수의 슬롯을 갖는 평면 안테나에 의해 처리실 내에 마이크로파를 도입하여 플라즈마를 발생시키는 플라즈마 처리 장치를 사용하는 경우에는, 고밀도의 플라즈마에 의한 저전자 온도에서의 처리가 가능하게 되기 때문에, 기판에의 손상(damage)이 적고, 또한 제어성 좋게 산화막을 형성할 수 있으며, 특히 제어성 좋게 실리콘막의 에지부에 버즈 비크 형상의 산화막을 형성할 수 있다.In the case of using a plasma processing apparatus that generates a plasma by introducing microwaves into the processing chamber by a planar antenna having a plurality of slots, processing at a low electron temperature by high density plasma can be performed. The oxide film can be formed with little damage and with good controllability, and in particular, a buzz beak oxide film can be formed at the edge of the silicon film with good controllability.

도 1은 본 발명 방법의 실시에 적절한 플라즈마 처리 장치의 일례를 나타내는 개략 단면도,1 is a schematic cross-sectional view showing an example of a plasma processing apparatus suitable for implementing the method of the present invention;

도 2는 평면 안테나 부재의 구조를 도시한 도면,2 illustrates a structure of a planar antenna member;

도 3은 게이트 전극의 구조를 모식적으로 도시한 도면,3 is a diagram schematically showing the structure of a gate electrode;

도 4(a)는 플라즈마 산화 처리 전의 게이트 전극을 모식적으로 도시한 도면,4 (a) is a diagram schematically showing a gate electrode before plasma oxidation treatment;

도 4(b)는 제 1 산화 공정 후의 게이트 전극을 모식적으로 도시한 도면,4 (b) is a diagram schematically showing a gate electrode after the first oxidation process;

도 4(c)는 제 2 산화 공정 후의 게이트 전극을 모식적으로 도시한 도면,4 (c) is a diagram schematically showing a gate electrode after the second oxidation process;

도 5는 플라즈마 산화 처리의 주요한 공정 수순을 나타내는 플로우차트,5 is a flowchart showing a main process procedure of the plasma oxidation treatment;

도 6(a)는 6.7㎩로 처리한 경우의 게이트 전극의 폴리실리콘층 하부의 에지 부분의 형상을 나타내는 TEM 사진,6 (a) is a TEM photograph showing the shape of the edge portion of the lower portion of the polysilicon layer of the gate electrode when treated at 6.7 kPa;

도 6(b)는 400㎩로 처리한 경우의 게이트 전극의 폴리실리콘층 하부의 에지 부분의 형상을 나타내는 TEM 사진,6 (b) is a TEM photograph showing the shape of the edge portion of the lower portion of the polysilicon layer of the gate electrode when treated at 400 Hz;

도 7은 XPS 장치를 이용한 표면 분석에 의한 텅스텐 2p 스펙트럼의 그래프도,7 is a graph of tungsten 2p spectrum by surface analysis using XPS apparatus;

도 8은 XPS 장치를 이용한 표면 분석에 의한 텅스텐 2p 스펙트럼의 그래프도,8 is a graph of tungsten 2p spectrum by surface analysis using XPS apparatus;

도 9(a)는 플래쉬 메모리 소자의 구조를 모식적으로 도시한 도면,9 (a) is a diagram schematically showing the structure of a flash memory device;

도 9(b)는 도 9(a)에 도시하는 플래쉬 메모리 소자에 플라즈마 산화 처리를 실시한 상태를 나타내는 도면,FIG. 9B is a view showing a state in which a plasma oxidation process is performed on the flash memory device shown in FIG. 9A;

도 10은 산화 처리 후의 플래쉬 메모리 소자의 상태를 나타내는 TEM 사진.10 is a TEM photograph showing a state of the flash memory element after the oxidation treatment.

이하, 적절히 첨부 도면을 참조하여 본 발명의 실시예에 대해 구체적으로 설명한다. 도 1은 본 발명의 플라즈마 산화 처리 방법에 바람직하게 이용 가능한 플라즈마 처리 장치의 일례를 모식적으로 나타내는 단면도이다. 이 플라즈마 처리 장치(100)는, 복수의 슬롯을 갖는 평면 안테나, 특히 RLSA(Radial Line Slot Antenna ; 래디얼 라인 슬롯 안테나)에 의해 처리실 내에 마이크로파를 도입하여 플라즈마를 발생시키는 것에 의해, 고밀도이면서 저전자 온도의 마이크로파 여기 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 처리 장치로서 구성되어 있으며, 1×1010∼5×1012／㎤의 플라즈마 밀도로, 또한 0.7∼2eV의 저전자 온도의 플라즈마에 의한 저(低) 손상의 플라즈마 처리가 가능하다. 따라서, 각종 반도체 장치의 제조 과정에 있어서의 실리콘 산화막의 형성 등의 목적으로 바람직하게 이용 가능한 것이다.EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described concretely with reference to attached drawing suitably. BRIEF DESCRIPTION OF THE DRAWINGS It is sectional drawing which shows typically an example of the plasma processing apparatus which can be preferably used for the plasma oxidation processing method of this invention. The plasma processing apparatus 100 generates a plasma by introducing a microwave into a processing chamber by a planar antenna having a plurality of slots, in particular, a radial line slot antenna (RLSA), thereby generating a high density and low electron temperature. It is configured as an RLSA microwave plasma processing apparatus capable of generating a microwave excited plasma of 1 × 10 10 to 5 × 10 12 / cm 3 and has a low electron temperature of 0.7 to 2 eV. ) Plasma treatment of damage is possible. Therefore, it can use suitably for the purpose of formation of the silicon oxide film in the manufacturing process of various semiconductor devices.

상기 플라즈마 처리 장치(100)는, 기밀하게 구성되고, 접지된 대략 원통 형상의 챔버(1)를 갖고 있다. 챔버(1)의 저벽(底壁)(1a)의 대략 중앙부에는 원형의 개구부(10)가 형성되어 있고, 저벽(1a)에는 이 개구부(10)와 연통하여, 하방을 향해 돌출되는 배기실(11)이 마련되어 있다. 이 배기실(11)은 배기관(23)을 거쳐 배기 장치(24)에 접속되어 있다.The plasma processing apparatus 100 is airtight and has a substantially cylindrical chamber 1 grounded. The circular opening 10 is formed in the substantially center part of the bottom wall 1a of the chamber 1, and the exhaust wall which communicates with this opening part 10 and protrudes below is formed in the bottom wall 1a ( 11) is provided. The exhaust chamber 11 is connected to the exhaust device 24 via the exhaust pipe 23.

챔버(1) 내에는 피처리 기판인 실리콘 웨이퍼(이하, 간단히 「웨이퍼」라고 기재함) W를 수평으로 지지하기 위하여, 열전도성이 높은 AlN 등의 세라믹으로 이루어지는 탑재대(2)가 마련되어 있다. 이 탑재대(2)는, 배기실(11)의 바닥부 중앙으로부터 상방으로 연장되는 원통 형상의 AlN 등의 세라믹으로 이루어지는 지지 부재(3)에 의해 지지되어 있다. 탑재대(2)에는, 그 외연부를 커버하고, 웨이퍼 W를 가이드하기 위한 커버링(4)이 마련되어 있다. 이 커버링(4)은, 예컨대 석영, AlN, Al2O3, SiN 등의 유전체로 구성되어 있다.In the chamber 1, a mounting table 2 made of ceramic, such as AlN having high thermal conductivity, is provided in order to horizontally support a silicon wafer (hereinafter simply referred to as "wafer") W as a substrate to be processed. This mounting table 2 is supported by a supporting member 3 made of ceramic, such as cylindrical AlN, which extends upward from the bottom center of the exhaust chamber 11. The mounting table 2 is provided with a covering 4 for covering the outer edge portion and guiding the wafer W. As shown in FIG. The covering 4 is made of a dielectric such as quartz, AlN, Al 2 O 3 , SiN, or the like.

탑재대(2)에는 저항 가열형의 히터(5)가 매립되어 있으며, 이 히터(5)는 히터 전원(5a)으로부터 급전되는 것에 의해 탑재대(2)를 가열하여, 그 열로 피처리 기판인 웨이퍼 W를 균일하게 가열한다. 또한, 탑재대(2)에는, 열전쌍(6)이 배비(配備)되어 있으며, 웨이퍼 W의 가열 온도를, 예컨대 실온에서부터 900℃까지의 범위에서 온도 제어 가능하도록 되어 있다. 탑재대(2)에는, 웨이퍼 W를 지지하여 승강시키기 위한 웨이퍼 지지 핀(도시하지 않음)이 탑재대(2)의 표면에 대하여 돌몰(突沒) 가능하게 마련되어 있다.A heater 5 of resistance heating type is embedded in the mounting table 2. The heater 5 heats the mounting table 2 by being fed from the heater power supply 5a, and the heat is applied to the substrate to be processed. The wafer W is heated uniformly. Moreover, the thermocouple 6 is arranged in the mounting table 2, and the temperature of the heating of the wafer W can be controlled, for example in the range from room temperature to 900 degreeC. On the mounting table 2, wafer support pins (not shown) for supporting and lifting the wafer W are provided so as to be capable of being driven against the surface of the mounting table 2.

챔버(1)의 내주(內周)에는, 석영으로 이루어지는 원통 형상의 라이너(7)가 마련되어, 챔버 구성 재료에 의한 금속 오염을 방지하고 있다. 또한, 탑재대(2)의 외주 측에는, 챔버(1) 내를 균일 배기하기 위한 배플 플레이트(8)가 환(環)형상으로 마련되고, 이 배플 플레이트(8)는 복수의 지주(9)에 의해 지지되어 있다.A cylindrical liner 7 made of quartz is provided on the inner circumference of the chamber 1 to prevent metal contamination by the chamber constituent material. Further, on the outer circumferential side of the mounting table 2, a baffle plate 8 for uniformly evacuating the inside of the chamber 1 is provided in a ring shape, and the baffle plate 8 is provided on a plurality of struts 9. Supported by

챔버(1)의 측벽에는 환형상을 이루는 가스 도입부(15)가 마련되어 있으며, 이 가스 도입부(15)에는 가스 공급계(16)가 접속되어 있다. 또, 가스 도입부는 노즐 형상 또는 샤워 형상으로 배치하여도 좋다. 가스 공급계(16)는, 예컨대 Ar 가스 공급원(17), O2 가스 공급원(18) 및 H2 가스 공급원(19)을 갖고 있고, Ar 가스, O2 가스 및 H2 가스가, 각각 가스 라인(20)을 거쳐서 가스 도입부(15)에 도달하여, 가스 도입부(15)로부터 챔버(1) 내에 도입된다. 가스 라인(20)의 각각에는, 매스플로우 콘트롤러(21) 및 그 전후의 개폐 밸브(22)가 마련되어 있다. 또, Ar 가스 대신에, 예컨대 Kr 가스, Xe 가스, He 가스 등의 다른 희가스를 이용하는 것도 가능하다.An annular gas introduction portion 15 is provided on the side wall of the chamber 1, and a gas supply system 16 is connected to the gas introduction portion 15. Moreover, you may arrange | position a gas introduction part in nozzle shape or shower shape. The gas supply system 16 has, for example, an Ar gas supply source 17, an O 2 gas supply source 18, and an H 2 gas supply source 19, and Ar gas, O 2 gas, and H 2 gas are each a gas line. The gas introduction part 15 is reached through 20 and is introduced into the chamber 1 from the gas introduction part 15. Each of the gas lines 20 is provided with a mass flow controller 21 and an on-off valve 22 before and after. It is also possible to use other rare gases such as Kr gas, Xe gas, He gas and the like instead of Ar gas.

상기 배기실(11)의 측면에는 배기관(23)이 접속되어 있고, 이 배기관(23)에는 고속 진공 펌프를 포함하는 전술한 배기 장치(24)가 접속되어 있다. 그리고, 이 배기 장치(24)를 작동시킴으로써, 챔버(1) 내의 가스가, 배플 플레이트(8)를 거쳐 배기실(11)의 공간(11a) 내로 균일하게 배출되며, 배기관(23)을 거쳐 배기된다. 이에 따라, 챔버(1) 내는 소정의 진공도, 예컨대 0.133㎩까지 고속으로 감압하는 것이 가능하게 되어 있다.An exhaust pipe 23 is connected to a side surface of the exhaust chamber 11, and the exhaust device 24 described above including a high speed vacuum pump is connected to the exhaust pipe 23. By operating the exhaust device 24, the gas in the chamber 1 is uniformly discharged into the space 11a of the exhaust chamber 11 via the baffle plate 8, and exhausted via the exhaust pipe 23. do. As a result, the chamber 1 can be decompressed at a high speed up to a predetermined degree of vacuum, for example, 0.133 kPa.

챔버(1)의 측벽에는, 플라즈마 처리 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼 W의 반출입을 하기 위한 반출입구(25)와, 이 반출입구(25)를 개폐하는 게이트 밸브(26)가 마련되어 있다.The sidewalls of the chamber 1 open and close the carrying in and out ports 25 for carrying in and out of the wafer W between a transfer chamber (not shown) adjacent to the plasma processing apparatus 100, and the carrying in and out 25. A gate valve 26 is provided.

챔버(1)의 상부는 개구부로 되어 있으며, 이 개구부에는 환형상의 어퍼(upper) 플레이트(27)가 접합된다. 어퍼 플레이트(27)의 내주 하부는, 내측의 챔버 내 공간으로 향하여 돌출되어, 환형상의 지지부(27a)를 형성하고 있다. 이 지지부(27a) 상에, 유전체, 예컨대 석영이나 Al2O3, AlN 등의 세라믹으로 이루어지고, 마이크로파를 투과하는 마이크로파 투과판(28)이 밀봉 부재(29)를 거쳐서 기밀하게 마련되어 있다. 따라서, 챔버(1) 내는 기밀하게 유지된다.The upper part of the chamber 1 is an opening part, and to this opening part, the annular upper plate 27 is joined. The inner circumferential lower portion of the upper plate 27 protrudes toward the inner chamber inner space to form an annular support portion 27a. On this support part 27a, a microwave permeable plate 28 made of a dielectric such as quartz, ceramics such as Al 2 O 3 , AlN, and the like, which transmits microwaves, is airtightly provided through the sealing member 29. Therefore, the inside of the chamber 1 is kept airtight.

투과판(28)의 상방에는, 탑재대(2)와 대향하도록, 원판 형상의 평면 안테나 부재(31)가 마련되어 있다. 또, 평면 안테나 부재(31)의 형상은, 원판 형상에 한정되지 않고, 예컨대 사각판 형상이어도 좋다. 이 평면 안테나 부재(31)는 챔버(1)의 측벽 상단에 맞물려 있다. 평면 안테나 부재(31)는, 예컨대 표면이 금 또는 은 도금된 동판 또는 알루미늄판으로 이루어지며, 마이크로파를 방사하는 다수의 슬롯 형상의 마이크로파 방사 구멍(32)이 소정의 패턴으로 관통하여 형성된 구성으로 되어 있다.The disk-shaped flat antenna member 31 is provided above the transmission plate 28 so as to face the mounting table 2. In addition, the shape of the planar antenna member 31 is not limited to a disk shape, For example, it may be a square plate shape. This planar antenna member 31 is engaged with the upper end of the side wall of the chamber 1. The planar antenna member 31 is made of, for example, a copper or aluminum plate whose surface is gold or silver plated, and has a configuration in which a plurality of slot-shaped microwave radiation holes 32 for emitting microwaves penetrate in a predetermined pattern. have.

마이크로파 방사 구멍(32)은, 예컨대 도 2에 도시하는 바와 같이 긴 홈 형상을 이루며, 전형적으로는 인접하는 마이크로파 방사 구멍(32)끼리가 「T」자 형상으로 배치되고, 이들 복수의 마이크로파 방사 구멍(32)이 동심원 형상으로 배치되어 있다. 마이크로파 방사 구멍(32)의 길이나 배열 간격은, 마이크로파의 파장(λg)에 따라 결정되며, 예컨대 마이크로파 방사 구멍(32)의 간격은, λg／4, λg／2 또는 λg로 되도록 배치된다. 또, 도 2에 있어서, 동심원 형상으로 형성된 인접하는 마이크로파 방사 구멍(32)끼리의 간격을 Δr로 나타내고 있다. 또한, 마이크로파 방사 구멍(32)은, 원형상, 원호 형상 등의 다른 형상이어도 좋다. 또한, 마이 크로파 방사 구멍(32)의 배치 형태는 특별히 한정되지 않고, 동심원 형상 외에, 예컨대, 나선 형상, 방사상으로 배치할 수도 있다.The microwave radiation holes 32 form a long groove shape, for example, as shown in FIG. 2, and typically, adjacent microwave radiation holes 32 are arranged in a “T” shape, and the plurality of microwave radiation holes are provided. 32 is arrange | positioned in concentric shape. The length and arrangement intervals of the microwave radiation holes 32 are determined according to the wavelength λg of the microwaves, and for example, the intervals of the microwave radiation holes 32 are arranged to be λg / 4, λg / 2 or λg. In addition, in FIG. 2, the space | interval of the adjacent microwave radiation holes 32 formed concentrically is shown by (DELTA) r. In addition, the microwave radiation hole 32 may have other shapes, such as circular shape and circular arc shape. In addition, the arrangement | positioning form of the microwave radiation hole 32 is not specifically limited, In addition to a concentric shape, it can also be arrange | positioned spirally or radially, for example.

이 평면 안테나 부재(31)의 상면에는, 진공보다도 큰 유전율을 갖는 지파재(遲波材)(33)가 마련되어 있다. 이 지파재(33)는, 진공 중에서는 마이크로파의 파장이 길어진다는 점에서, 마이크로파의 파장을 짧게 하여 플라즈마를 조정하는 기능을 갖고 있다. 또, 평면 안테나 부재(31)와 투과판(28) 사이, 또한, 지파재(33)와 평면 안테나 부재(31) 사이는, 각각 밀착시켜도, 이간시켜도 무방하지만, 밀착시키는 것이 바람직하다.On the upper surface of this planar antenna member 31, a slow wave material 33 having a dielectric constant larger than that of vacuum is provided. This slow wave material 33 has a function of adjusting the plasma by shortening the wavelength of the microwaves in that the wavelength of the microwaves is increased in the vacuum. The planar antenna member 31 and the transmissive plate 28 and the slow wave material 33 and the planar antenna member 31 may be in close contact with each other or may be spaced apart from each other.

챔버(1)의 상면에는, 이들 평면 안테나 부재(31) 및 지파재(33)를 덮도록, 예컨대 알루미늄이나 스테인리스강 등의 금속재로 이루어지는 쉴드 덮개(34)가 마련되어 있다. 챔버(1)의 상면과 쉴드 덮개(34)는 밀봉 부재(35)에 의해 밀봉되어 있다. 쉴드 덮개(34)에는, 냉각수 유로(34a)가 형성되어 있고, 거기에 냉각수를 통류시킴으로써, 쉴드 덮개(34), 지파재(33), 평면 안테나 부재(31), 투과판(28)을 냉각시키도록 되어 있다. 또, 쉴드 덮개(34)는 접지되어 있다.On the upper surface of the chamber 1, a shield cover 34 made of, for example, a metal material such as aluminum or stainless steel is provided to cover the planar antenna member 31 and the slow wave material 33. The upper surface of the chamber 1 and the shield cover 34 are sealed by the sealing member 35. In the shield cover 34, a cooling water flow path 34a is formed, and cooling the shield cover 34, the slow wave material 33, the planar antenna member 31, and the transmission plate 28 by flowing the cooling water therein. It is supposed to be. In addition, the shield cover 34 is grounded.

쉴드 덮개(34)의 상벽(上壁)의 중앙에는 개구부(36)가 형성되어 있고, 이 개구부에는 도파관(37)이 접속되어 있다. 이 도파관(37)의 단부에는, 매칭 회로(38)를 거쳐 마이크로파를 발생하는 마이크로파 발생 장치(39)가 접속되어 있다. 이에 따라, 마이크로파 발생 장치(39)에서 발생한, 예컨대 주파수 2.45㎓의 마이크로파가 도파관(37)을 거쳐서 상기 평면 안테나 부재(31)로 전파되도록 되어 있다. 마이크로파의 주파수로서는, 8.35㎓, 1.98㎓ 등을 이용하는 것도 가능하다.The opening part 36 is formed in the center of the upper wall of the shield cover 34, and the waveguide 37 is connected to this opening part. To the end of the waveguide 37, a microwave generator 39 for generating microwaves via a matching circuit 38 is connected. As a result, microwaves generated at the microwave generating device 39, for example, at a frequency of 2.45 GHz are propagated to the planar antenna member 31 via the waveguide 37. As the frequency of the microwave, 8.35 GHz, 1.98 GHz, etc. can be used.

도파관(37)은, 상기 쉴드 덮개(34)의 개구부(36)로부터 상방으로 연장되는 단면 원형 형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 모드 변환기(40)를 거쳐서 접속된 수평 방향으로 연장되는 직사각형 도파관(rectangular waveguide)(37b)을 갖고 있다. 직사각형 도파관(37b)과 동축 도파관(37a) 사이의 모드 변환기(40)는, 직사각형 도파관(37b) 내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 갖고 있다. 동축 도파관(37a)의 중심에는 내도체(41)가 연장되어 있고, 내도체(41)는, 그 하단부에 있어서 평면 안테나 부재(31)의 중심에 접속 고정되어 있다. 이에 따라, 마이크로파는, 동축 도파관(37a)의 내도체(41)를 거쳐 평면 안테나 부재(31)로 방사상으로 효율적이고 균일하게 전파된다.The waveguide 37 is connected to the coaxial waveguide 37a having a circular cross-sectional shape extending upward from the opening 36 of the shield cover 34 via the mode converter 40 at the upper end of the coaxial waveguide 37a. It has a rectangular waveguide 37b extending in the horizontal direction. The mode converter 40 between the rectangular waveguide 37b and the coaxial waveguide 37a has a function of converting microwaves propagated in the rectangular waveguide 37b into the TE mode to the TEM mode. The inner conductor 41 extends in the center of the coaxial waveguide 37a, and the inner conductor 41 is connected and fixed to the center of the planar antenna member 31 at the lower end thereof. Thereby, the microwave propagates radially efficiently and uniformly to the planar antenna member 31 via the inner conductor 41 of the coaxial waveguide 37a.

플라즈마 처리 장치(100)의 각 구성부는, CPU를 구비한 프로세스 콘트롤러(50)에 접속되어 제어되는 구성으로 되어 있다. 프로세스 콘트롤러(50)에는, 공정 관리자가 플라즈마 처리 장치(100)를 관리하기 위하여 커맨드의 입력 조작 등을 하는 키보드나, 플라즈마 처리 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(51)가 접속되어 있다.Each component of the plasma processing apparatus 100 is connected to the process controller 50 provided with a CPU, and is controlled. The process controller 50 includes a user interface including a keyboard for the process manager to input commands for managing the plasma processing apparatus 100, a display for visualizing and displaying the operation status of the plasma processing apparatus 100, and the like. 51 is connected.

또한, 프로세스 콘트롤러(50)에는, 플라즈마 처리 장치(100)에서 실행되는 각종 처리를 프로세스 콘트롤러(50)의 제어에 의해 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(52)가 접속되어 있다.The process controller 50 also stores a recipe in which control programs (software), processing condition data, and the like are recorded for realizing various processes executed in the plasma processing apparatus 100 by the control of the process controller 50. The unit 52 is connected.

그리고, 필요에 따라서, 사용자 인터페이스(51)로부터의 지시 등에 의해 임의의 레시피를 기억부(52)로부터 불러내어 프로세스 콘트롤러(50)에 실행시킴으로 써, 프로세스 콘트롤러(50)의 제어 하에서, 플라즈마 처리 장치(100)에서의 소망하는 처리가 행해진다. 또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터 판독 가능한 기억 매체, 예컨대 CD－ROM, 하드 디스크, 플렉서블 디스크, 플래쉬 메모리 등에 저장된 상태의 것을 이용하거나, 혹은, 다른 장치로부터, 예컨대 전용 회선을 거쳐서 수시로 전송시켜 온라인으로 이용하거나 하는 것도 가능하다.Then, if necessary, an arbitrary recipe is retrieved from the storage unit 52 and executed by the process controller 50 by an instruction from the user interface 51 or the like, so that the plasma processing apparatus can be controlled under the control of the process controller 50. The desired process at 100 is performed. The recipe such as the control program and the processing condition data may be a computer-readable storage medium such as a CD-ROM, a hard disk, a flexible disk, a flash memory, or the like stored in a state, or from another device, for example, on a dedicated line. It is also possible to use it online from time to time through.

이와 같이 구성된 플라즈마 처리 장치(100)는, 800℃ 이하의 저온에서 하지막 등에의 손상이 없는(damage-free) 플라즈마 처리를 진행시킬 수 있는 동시에, 플라즈마 균일성이 우수하여, 프로세스의 균일성을 실현할 수 있다.The plasma processing apparatus 100 configured as described above can perform a plasma treatment that is free of damage to an underlayer or the like at a low temperature of 800 ° C. or lower, and is excellent in plasma uniformity, thereby improving process uniformity. It can be realized.

이 플라즈마 처리 장치(100)는, 전술한 바와 같이, 예컨대 게이트 전극의 폴리실리콘층의 산화 처리에 바람직하게 이용 가능한 것이다. 게이트 전극으로서는, LSI의 고집적화, 고속화에 수반되는 디자인 룰의 미세화의 요청으로부터, 게이트 전극의 측벽 산화의 고정밀도의 제어 및 게이트 전극의 저저항화가 요구되고 있으며, 도 3에 도시하는 바와 같은, Si 기판(61) 상에 게이트 절연막(62)을 거쳐서 폴리실리콘층(63)을 형성하고, 또한 그 위에 금속 함유층으로서 텅스텐 실리사이드(WSi)층(64)을 형성한 텅스텐 폴리사이드 구조의 게이트가 이용되고 있다. 금속 함유층을 구성하는 금속으로서는, 텅스텐에 한정되지 않고, 예컨대, 몰리브덴, 탄탈, 티탄과 같은 다른 고융점 금속을 들 수 있다. 또한, 고융점 이외의 다른 금속이어도 좋다. 또한, 이들 실리사이드 외에, 나이트라이드, 합금, 단체 금속 등을 성막한 게이트 전극이어도 좋다.As described above, the plasma processing apparatus 100 can be suitably used for, for example, oxidation treatment of the polysilicon layer of the gate electrode. As the gate electrode, from the request for miniaturization of the design rule accompanying high integration and high speed of the LSI, high-precision control of sidewall oxidation of the gate electrode and low resistance of the gate electrode are required. As shown in FIG. A gate of a tungsten polyside structure in which a polysilicon layer 63 is formed on the substrate 61 via a gate insulating film 62 and a tungsten silicide (WSi) layer 64 is formed thereon as a metal containing layer is used. have. As a metal which comprises a metal containing layer, it is not limited to tungsten, For example, other high melting metals, such as molybdenum, tantalum, and titanium, are mentioned. Moreover, other metals other than a high melting point may be sufficient. In addition to these silicides, the gate electrode may be formed by depositing a nitride, an alloy, a single metal, or the like.

또, 도 3에 있어서, 부호 "67"은 게이트 전극을 에칭할 때에 이용되는, 예컨대 질화 실리콘(SiN) 등의 절연막으로 이루어지는 하드 마스크층, 부호 "68"은 선택 산화에 의해 형성된 실리콘 산화막이다.3, reference numeral 67 denotes a hard mask layer made of an insulating film such as silicon nitride (SiN) used for etching the gate electrode, and reference numeral 68 denotes a silicon oxide film formed by selective oxidation.

다음에, 본 발명 방법에 따른 반도체 장치의 제조 공정을, MOS형 반도체 장치(MOS 전계 효과형 트랜지스터)를 구성하는 게이트 전극을 예로 들어 설명한다. 도 4(a)∼도 4(c)는 텅스텐 실리사이드층(64)을 갖는 텅스텐 폴리사이드 구조로 실리콘 산화막(68)이 형성되는 모양을 모식적으로 나타내고 있다. 도 4(a)는 에칭 후의 게이트 전극(200)을 나타내고 있다. 부호 "61"은 Si 기판이다.Next, the manufacturing process of the semiconductor device which concerns on the method of this invention is demonstrated taking the gate electrode which comprises a MOS type semiconductor device (MOS field effect transistor) as an example. 4 (a) to 4 (c) schematically show a form in which a silicon oxide film 68 is formed in a tungsten polyside structure having a tungsten silicide layer 64. 4A illustrates the gate electrode 200 after etching. Reference numeral 61 denotes a Si substrate.

게이트 전극(200)의 제작 수순으로서는, 우선, Si 기판(61)에, p형 불순물 또는 n형 불순물이 도핑된 P＋ 또는 N＋ 웰 영역(확산 영역 ; 도시하지 않음)이 형성되고, 이어서 열산화 처리 등에 의해, 게이트 절연막(62)(SiO2막)이 형성된다. 게이트 절연막(62) 상에는 CVD에 의해 폴리실리콘을 성막하여, 폴리실리콘층(63)을 형성하고, 그 위에 또한, 게이트 전극(200)을 고속화하기 위해 비(比)저항을 낮출 목적으로, 고융점 전극 재료인 텅스텐 실리사이드층(64)을 형성한다. 텅스텐 실리사이드층(64)의 형성에는, 예컨대, 텅스텐 실리사이드층(64)을 직접 퇴적하여 성막하는 CVD법이나, 텅스텐막을 스퍼터링법으로 성막한 후, 열 어닐링 처리에 의해 텅스텐 실리사이드층(64)을 형성하는 방법 등을 이용할 수 있다.As the manufacturing procedure of the gate electrode 200, first, a P + or N + well region (diffusion region; not shown) doped with a p-type impurity or an n-type impurity is formed in the Si substrate 61, followed by heat. By the oxidation process or the like, the gate insulating film 62 (SiO 2 film) is formed. Polysilicon is formed on the gate insulating film 62 by CVD to form the polysilicon layer 63, and thereon, a high melting point for lowering the specific resistance in order to speed up the gate electrode 200. A tungsten silicide layer 64, which is an electrode material, is formed. In the formation of the tungsten silicide layer 64, for example, the tungsten silicide layer 64 is formed by a thermal annealing process after the tungsten silicide layer 64 is deposited by direct deposition or the tungsten film is formed by sputtering. Can be used.

텅스텐 실리사이드층(64) 위에는, 질화 실리콘 등의 하드 마스크층(67)을 형성하고, 또한 포토레지스트막(도시하지 않음)을 형성해 놓는다.On the tungsten silicide layer 64, a hard mask layer 67 such as silicon nitride is formed, and a photoresist film (not shown) is formed.

그 후, 포토리소그래피에 의해 포토레지스트막을 마스크로 하여 하드 마스크층(67)을 에칭하고, 또한 포토레지스트막＋하드 마스크층(67) 또는 하드 마스크층(67)을 마스크로 하여 텅스텐 실리사이드층(64), 폴리실리콘층(63)을 순차적으로 에칭하여 게이트 전극(200)을 형성한다. 일련의 에칭 처리에 의해, 게이트 전극(200)의 측면에는 폴리실리콘층(63) 및 텅스텐 실리사이드층(64)의 측벽이 노출되고, 또한 게이트 절연막(62)도 에칭된 상태로 되어 있다.After that, the hard mask layer 67 is etched using photoresist as a mask, and the tungsten silicide layer 64 is formed using the photoresist film + hard mask layer 67 or the hard mask layer 67 as a mask. ), The polysilicon layer 63 is sequentially etched to form the gate electrode 200. By the series of etching treatments, sidewalls of the polysilicon layer 63 and the tungsten silicide layer 64 are exposed on the side surfaces of the gate electrode 200, and the gate insulating film 62 is also etched.

이와 같이 형성된 게이트 전극(200)에 대하여, 플라즈마 처리 장치(100)를 이용하여, 처리 압력을 바꿔 제 1 산화 공정과 제 2 산화 공정을 실시한다. 이 플라즈마 산화 처리의 주요한 공정 수순을 도 5에 나타낸다.The gate electrode 200 thus formed is subjected to the first oxidation process and the second oxidation process by varying the processing pressure using the plasma processing apparatus 100. The main process procedure of this plasma oxidation process is shown in FIG.

우선, 게이트 밸브(26)를 개방으로 하여 반출입구(25)로부터 게이트 전극(200)이 형성된 웨이퍼 W를 챔버(1) 내에 반입하고, 서셉터(2) 상에 탑재한다(단계 S1). 그리고, 제 1 산화 공정을 실시한다. 제 1 산화 공정에서는, 우선, 챔버(1) 내를 진공으로 하고(단계 S2), 가스 공급계(16)의 Ar 가스 공급원(17), O2 가스 공급원(18) 및 H2 가스 공급원(19)으로부터, Ar 가스, H2 가스, 및 O2 가스를 소정의 유량으로 가스 도입 부재(15)를 거쳐 챔버(1) 내로 도입한다(단계 S3). 이 때의 조건으로서는, 예컨대 유량은, Ar 가스:0∼2000mL／min(sccm), H2 가스:10∼500mL／min(sccm), O2 가스:10∼500mL／min(sccm)으로 하는 것이 바람직하다. 여기서, H2와 O2의 유량비(H2／O2)는 1 이상으로 하는 것이 바람직하고, 2 이상, 예컨대 2∼8로 하는 것이 보다 바람직하다. 이와 같이 H2의 양을 O2의 양 이상으로 함으로써, 복수의 막에 대한 최적의 산화 처리로 제어할 수 있다.First, the gate valve 26 is opened, and the wafer W in which the gate electrode 200 is formed from the carrying in and out 25 is loaded into the chamber 1 and mounted on the susceptor 2 (step S1). And a 1st oxidation process is performed. In the first oxidation step, first, the chamber 1 is evacuated (step S2), and the Ar gas supply source 17, the O 2 gas supply source 18, and the H 2 gas supply source 19 of the gas supply system 16 are operated. ), The Ar gas, the H 2 gas, and the O 2 gas are introduced into the chamber 1 via the gas introducing member 15 at a predetermined flow rate (step S3). As conditions at this time, for example, the flow rate is set to Ar gas: 0 to 2000 mL / min (sccm), H 2 gas: 10 to 500 mL / min (sccm), and O 2 gas: 10 to 500 mL / min (sccm). desirable. Here, the flow rate of H 2 and O 2 (H 2 / O 2 ) or more preferably not less than 1, and 2, for example, it is more preferable that 2 to 8. Thus, by making the amount of H 2 equal to or more than the amount of O 2 , it is possible to control the optimum oxidation treatment for a plurality of films.

다음에, 챔버(1) 내를 제 1 산화 공정의 처리 압력으로 설정한다(단계 S4). 텅스텐 실리사이드층(64) 중의 텅스텐의 산화를 억제하고, 실리콘만을 산화하여 텅스텐 실리사이드층(64)의 표면에 산화막을 형성한다는 관점에서, 챔버 내 압력은 1.33∼66.67㎩로 하는 것이 바람직하고, 1.33∼6.67㎩가 보다 바람직하다. 또한, 동일한 관점에서, 처리 온도(웨이퍼 온도로서)는 250∼800℃로 하는 것이 바람직하고, 300∼500℃로 하는 것이 보다 바람직하다.Next, the chamber 1 is set to the processing pressure of the first oxidation process (step S4). In view of suppressing oxidation of tungsten in the tungsten silicide layer 64 and oxidizing only silicon to form an oxide film on the surface of the tungsten silicide layer 64, the pressure in the chamber is preferably 1.33 to 66.67 kPa, 6.67 ms is more preferable. In addition, from the same viewpoint, the treatment temperature (as the wafer temperature) is preferably 250 to 800 ° C, more preferably 300 to 500 ° C.

이어서, 마이크로파 발생 장치(39)로부터의 마이크로파를, 매칭 회로(38)를 거쳐 도파관(37)으로 도입한다. 이 때, 마이크로파 파워는, 1000∼4000W로 하는 것이 바람직하다. 마이크로파는, 직사각형 도파관(37b), 모드 변환기(40), 및 동축 도파관(37a)을 순차적으로 지나 평면 안테나 부재(31)에 공급되고, 평면 안테나 부재(31)로부터 마이크로파 투과판(28)을 지나 챔버(1) 내에 있어서의 웨이퍼 W의 상방 공간에 방사된다. 마이크로파는, 직사각형 도파관(37b) 내에서는 TE 모드로 전파되고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되어, 동축 도파관(37a) 내를 평면 안테나 부재(31)를 향하여 전파되어 간다.Next, the microwaves from the microwave generator 39 are introduced into the waveguide 37 via the matching circuit 38. At this time, it is preferable to make microwave power into 1000-4000W. The microwave is sequentially passed through the rectangular waveguide 37b, the mode converter 40, and the coaxial waveguide 37a, and is supplied to the planar antenna member 31, and passes from the planar antenna member 31 through the microwave transmission plate 28. It radiates to the space above the wafer W in the chamber 1. The microwave propagates in the TE mode in the rectangular waveguide 37b, and the microwave in the TE mode is converted into the TEM mode in the mode converter 40, and propagates in the coaxial waveguide 37a toward the planar antenna member 31. Going.

평면 안테나 부재(31)의 마이크로파 방사 구멍(32)으로부터 마이크로파 투과판(28)을 지나 챔버(1)를 향해 방사된 마이크로파에 의해 챔버(1) 내에서 전자계가 형성되어, H2 가스, Ar 가스 및 O2 가스가 플라즈마화된다(단계 S5). 이 플라즈마 에 의해 웨이퍼 W의 게이트 전극(200)에 노출된 폴리실리콘층(63)의 측벽을 선택적으로 산화하여, 실리콘 산화막을 형성한다(단계 S6). 이 마이크로파 플라즈마는, 마이크로파가 평면 안테나 부재(31)의 다수의 마이크로파 방사 구멍(32)으로부터 방사되는 것에 의해, 대략 1×1010∼5×1012／㎤의 전자 밀도 혹은 그 이상의 고밀도의 플라즈마로 되고, 그 전자 온도는, 0.7∼2eV 정도, 플라즈마 밀도의 균일성은, ±5％ 이하이다. 따라서, 저온이면서 단시간에 폴리실리콘층(63) 표면을 선택적으로 산화하여 실리콘 산화막(68)을 형성할 수 있다. 또한, 하지막에의 이온 등의 플라즈마 손상이 작다고 하는 장점도 있다. 이렇게 하여, 도 4(b)에 도시하는 바와 같이, 텅스텐 실리사이드층(64) 중의 텅스텐의 산화를 억제하면서, 노출되는 폴리실리콘층(63)의 표면에, 선택적으로 실리콘 산화막(SiO2막)(68)을 형성할 수 있다.Electromagnetic fields are formed in the chamber 1 by the microwaves radiated toward the chamber 1 from the microwave radiation hole 32 of the planar antenna member 31 through the microwave transmission plate 28, and H 2 gas, Ar gas And O 2 gas is plasmalated (step S5). The sidewalls of the polysilicon layer 63 exposed to the gate electrode 200 of the wafer W are selectively oxidized by this plasma to form a silicon oxide film (step S6). This microwave plasma is a plasma having an electron density of approximately 1 × 10 10 to 5 × 10 12 / cm 3 or more by microwaves emitted from a plurality of microwave radiation holes 32 of the planar antenna member 31. The electron temperature is about 0.7 to 2 eV and the uniformity of the plasma density is ± 5% or less. Therefore, the silicon oxide film 68 can be formed by selectively oxidizing the surface of the polysilicon layer 63 at a low temperature and in a short time. There is also an advantage that plasma damage such as ions to the underlying film is small. In this way, as shown in Fig. 4B, a silicon oxide film (SiO 2 film) (optionally) is formed on the surface of the exposed polysilicon layer 63 while suppressing oxidation of tungsten in the tungsten silicide layer 64 ( 68).

이와 같이, 저온, 단시간에, 또한 H2를 포함하는 가스에 의해 형성되는 고밀도 플라즈마에 의해 폴리실리콘층(63) 표면의 산화 처리를 하기 때문에, 텅스텐(W)의 산화에 의한 WOx(WO3, WO2 또는 WO)의 형성을 극력 억제하여 고정밀도의 처리를 할 수 있다.As described above, since the oxidation treatment of the surface of the polysilicon layer 63 is performed by a high-density plasma formed by a gas containing H 2 at low temperature and in a short time, WO x (WO 3 ) by oxidation of tungsten (W) , WO 2 or WO) can be suppressed to the highest degree and high precision treatment can be performed.

처리 가스 중의 수소가 텅스텐의 산화를 억제하는 기구에 대해서는, 하기의 화학식 1 및 화학식 2의 반응에 의한 것으로 생각된다.The mechanism by which hydrogen in the processing gas suppresses the oxidation of tungsten is considered to be due to the reaction of the following formulas (1) and (2).

즉, 처리 가스가 Ar／O2인 경우에는, 화학식 1만의 반응이 일어나기 때문에, 텅스텐이 산화되어, WO3으로 된다. 그러나, 처리 가스가 Ar／O2／H2인 경우에는, 화학식 2의 반응이 일어나, 화학식 1에서 생성한 WO3이 H*와 반응하여 WO3을 환원시키는 반응이 발생하여, 텅스텐을 생성하는 방향으로 반응이 진행되기 때문에, 텅스텐의 산화가 억제된다.That is, when the processing gas is Ar / O 2 , since only the reaction of Chemical Formula 1 takes place, tungsten is oxidized to WO 3 . However, when the processing gas is Ar / O 2 / H 2 , a reaction of Formula 2 occurs, and a reaction in which WO 3 generated in Formula 1 reacts with H * to reduce WO 3 occurs to generate tungsten. Since the reaction proceeds in the direction, the oxidation of tungsten is suppressed.

Figure 112007089683038-pct00001
Figure 112007089683038-pct00001

Figure 112007089683038-pct00002
Figure 112007089683038-pct00002

이와 같이, 저압력 조건으로 처리함으로써, 도 4(b)의 게이트 전극(201)에 도시하는 바와 같이, 텅스텐 실리사이드층(64) 중의 실리콘을 선택적으로 산화하면서 텅스텐 실리사이드층(64)의 표면에도 실리콘 산화막(SiO2막)을 얇게 형성하는 것이 가능하게 된다.As described above, by treating under a low pressure condition, as shown in the gate electrode 201 of FIG. 4B, the silicon in the tungsten silicide layer 64 is selectively oxidized while the silicon in the tungsten silicide layer 64 is selectively oxidized. It is possible to form an oxide film (SiO 2 film) thinly.

즉, 상기 저압력 처리에 있어서, H2／O2비를 1 이상, 바람직하게는 2∼8로 함으로써, 텅스텐 등의 금속에 대한 산화레이트에 대해 실리콘의 산화레이트를 높게 하여 실리콘의 산화의 선택성을 높여서, 도 4(b)에 도시하는 바와 같이, 폴리실리콘층(63)뿐만 아니라, 텅스텐 실리사이드층(64)(및 하드 마스크층(67))의 표면에도 실리콘 산화막(68)이 형성된다. 여기서, 텅스텐 실리사이드층(64)의 표면의 실리콘 산화막(68)은, 이후에 행해지는 제 2 산화 공정에 있어서, 텅스텐 실리사이드 층(64) 중의 텅스텐(W)의 산화를 억제하는 보호막으로서 기능하게 할 수 있다.That is, in the low pressure treatment, the H 2 / O 2 ratio is set to 1 or more, preferably 2 to 8, thereby increasing the silicon oxide rate relative to the oxide rate of the metal such as tungsten and thus the selectivity of oxidation of silicon. As shown in Fig. 4B, the silicon oxide film 68 is formed not only on the polysilicon layer 63 but also on the surface of the tungsten silicide layer 64 (and the hard mask layer 67). Here, the silicon oxide film 68 on the surface of the tungsten silicide layer 64 can function as a protective film that suppresses the oxidation of tungsten (W) in the tungsten silicide layer 64 in the second oxidation step performed later. Can be.

실리콘 산화막(68)이 소정의 막두께로 될 때까지 플라즈마 산화 처리를 실시한 후, 마이크로파 파워를 차단(오프)으로 하여 제 1 산화 공정을 종료시킨다(단계 S7).After the plasma oxidation treatment is performed until the silicon oxide film 68 reaches a predetermined film thickness, the first oxidation process is terminated by turning off the microwave power (step S7).

다음에, 제 1 산화 공정 후에는, 게이트 산화막의 양단에 있어서 버즈 비크 형상 부분을 형성하기 위하여, 고압력 조건에서 산화 처리를 제 2 산화 공정을 실시한다.Next, after the first oxidation step, in order to form a buzz beak-shaped portion at both ends of the gate oxide film, an oxidation treatment is performed under a high pressure condition to perform a second oxidation step.

우선, 챔버(1) 내를 진공으로 하고(단계 S8), 다음에 가스 공급계(16)의 Ar 가스 공급원(17), O2 가스 공급원(18) 및 H2 가스 공급원(19)으로부터, Ar 가스, H2 가스 및 O2 가스를 소정의 유량으로 가스 도입 부재(15)를 거쳐 챔버(1) 내에 도입한다(단계 S9). 다음에, 챔버(1) 내를 소정의 압력으로 설정한다(단계 S10). 제 2 산화 공정에서는, 제 1 산화 공정의 처리 압력보다도 상대적으로 높은 압력으로 설정하고, 산화 처리를 실시한다.First, the chamber 1 is vacuumed (step S8), and then Ar gas is supplied from the Ar gas supply source 17, the O 2 gas supply source 18 and the H2 gas supply source 19 of the gas supply system 16. , H 2 gas and O 2 gas are introduced into the chamber 1 via the gas introduction member 15 at a predetermined flow rate (step S9). Next, the chamber 1 is set to a predetermined pressure (step S10). In a 2nd oxidation process, it sets to the pressure comparatively higher than the process pressure of a 1st oxidation process, and performs an oxidation process.

제 2 산화 공정의 조건으로서는, 챔버 내 압력은 133.3∼1333㎩의 고압력으로 하는 것이 바람직하고, 266.6∼666.5㎩가 보다 바람직하다. 또한, 처리 온도(웨이퍼 온도로서)는 250∼800℃로 하는 것이 바람직하고, 300∼500℃가 보다 바람직하다. 그 밖의 조건으로서, 예컨대 유량은, Ar 가스:0∼2000mL／min(sccm), H2 가스:10∼500mL／min(sccm), O2 가스:10∼500mL／min(sccm)으로 하는 것이 바람직하 다. 여기서, H2와 O2의 유량비(H2／O2)는 1 이상으로 하는 것이 바람직하고, 2 이상, 예컨대 2∼8이 보다 바람직하다.As conditions of a 2nd oxidation process, it is preferable to set the internal pressure as the high pressure of 133.3-1333 kPa, and 266.6-666.5 kPa is more preferable. Moreover, it is preferable to set it as 250-800 degreeC, and, as for processing temperature (as wafer temperature), 300-500 degreeC is more preferable. As other conditions, for example, the flow rate is preferably Ar gas: 0 to 2000 mL / min (sccm), H 2 gas: 10 to 500 mL / min (sccm), and O 2 gas: 10 to 500 mL / min (sccm). Do. Here, the flow rate of H 2 and O 2 (H 2 / O 2 ) or more preferably not less than 1, and 2, for example 2 to 8 is more preferable.

또, 제 2 산화 공정은, 제 1 산화 공정을 수행한 플라즈마 처리 장치(100)의 동일 챔버 내에서 계속해서 실시할 수 있지만, 제 1 산화 공정과는 별도의 플라즈마 처리 장치에 있어서 실시하는 것도 가능하다.In addition, although the second oxidation process can be continuously performed in the same chamber of the plasma processing apparatus 100 on which the first oxidation process has been performed, the second oxidation process can also be performed in a plasma processing apparatus separate from the first oxidation process. Do.

이어서, 마이크로파 발생 장치(39)로부터의 마이크로파를, 매칭 회로(38)를 거쳐 도파관(37)으로 도입한다. 이 때, 마이크로파 파워는 100∼4000W로 하는 것이 바람직하다. 그리고, 제 1 산화 공정과 마찬가지로, 평면 안테나 부재(31)로부터 마이크로파 투과판(28)을 지나 챔버(1)에 방사된 마이크로파에 의해 챔버(1) 내에서 전자계가 형성되어, H2 가스, Ar 가스 및 O2 가스가 플라즈마화된다(단계 S11). 이 플라즈마에 의해 다시 산화를 진행시키는데, 이 때에는 제 1 산화 공정보다도 높은 처리 압력으로 하여 산화 처리함으로써, 폴리실리콘층(63)의 하면 에지부의 산화를 진행시켜서 게이트 산화막의 양 단부에 적절한 버즈 비크 형상 부분(69)을 형성한다(단계 S12). 또한, 이 때의 플라즈마 산화 처리에 의해, 실리콘 산화막(68) 자체의 막두께도 다소 증대된다. 이에 따라, 도 4(c)에 나타내는 게이트 전극(202)과 같은 상태로 된다.Next, the microwaves from the microwave generator 39 are introduced into the waveguide 37 via the matching circuit 38. At this time, the microwave power is preferably set to 100 to 4000W. As in the first oxidation process, an electromagnetic field is formed in the chamber 1 by microwaves radiated from the planar antenna member 31 through the microwave transmission plate 28 to the chamber 1 to form an H 2 gas, Ar The gas and the O 2 gas are converted into plasma (step S11). The plasma is further oxidized. At this time, the oxidation process is performed at a processing pressure higher than that of the first oxidation process, thereby oxidizing the lower edge portion of the polysilicon layer 63 so as to be suitable for both ends of the gate oxide film. The portion 69 is formed (step S12). In addition, by the plasma oxidation process at this time, the film thickness of the silicon oxide film 68 itself is also slightly increased. Thereby, it will be in the same state as the gate electrode 202 shown in FIG.4 (c).

또한, 상기한 바와 같이, 제 1 산화 공정에 있어서, 텅스텐 실리사이드층(64)의 표면에도 선택적으로 실리콘 산화막(68)이 형성되어 있고, 이 실리콘 산화막(68)이, 제 2 산화 공정에서는 텅스텐 실리사이드층(64) 중의 텅스텐(W)의 산 화를 억제하는 보호막으로서 기능한다. 따라서, 텅스텐 실리사이드층(64) 중의 텅스텐의 산화(산화물 WOx가 생성되어 비산됨)가 억제되어, 당해 산화물에 기인하는 웨이퍼 W의 파티클 오염이나, 텅스텐 실리사이드층(64)의 팽창 등을 피할 수 있다. 따라서, 게이트 전극(202)을 이용하는 반도체 장치의 신뢰성을 확보할 수 있다. 또한, 처리 챔버(1) 내의 파티클 오염도 억제할 수 있다.As described above, the silicon oxide film 68 is selectively formed on the surface of the tungsten silicide layer 64 in the first oxidation step, and the silicon oxide film 68 is tungsten silicide in the second oxidation step. It functions as a protective film which suppresses the oxidation of tungsten (W) in the layer 64. Therefore, oxidation of tungsten (oxide WO x is generated and scattered) in the tungsten silicide layer 64 is suppressed, so that particle contamination of the wafer W due to the oxide, expansion of the tungsten silicide layer 64, and the like can be avoided. have. Therefore, the reliability of the semiconductor device using the gate electrode 202 can be ensured. In addition, particle contamination in the processing chamber 1 can also be suppressed.

실리콘 산화막(68)이 소정의 막두께로 될 때까지 플라즈마 산화 처리를 실시한 후, 마이크로파 파워를 차단(오프)으로 하여 제 2 산화 공정을 종료시킨다(단계 S13). 그 후, 챔버(1) 내를 진공 배기하고(단계 S14), 게이트 밸브(26)를 개방으로 하여 반출입구(25)로부터 웨이퍼 W를 반출한다(단계 S15). 이렇게 하여 1장의 웨이퍼 W에 대한 처리가 종료한다.After the plasma oxidation process is performed until the silicon oxide film 68 reaches a predetermined film thickness, the second oxidation process is terminated by turning off the microwave power (step S13). Thereafter, the inside of the chamber 1 is evacuated (step S14), and the gate valve 26 is opened to take out the wafer W from the delivery opening 25 (step S15). In this way, the process with respect to one wafer W is complete | finished.

다음에, 본 발명의 기초가 된 시험 결과에 대하여 설명한다.Next, the test result which became the basis of this invention is demonstrated.

도 4(a)와 마찬가지 구조의 게이트 전극(200)에 대하여, 도 1에 도시하는 플라즈마 처리 장치(100)를 이용하여, 처리 압력을 바꿔 폴리실리콘층(63)의 측벽 산화를 실시하였다. 처리 압력은, 저압의 6.7㎩(50mTorr) 및 고압의 400㎩(3Torr)로 하였다.The sidewall oxidation of the polysilicon layer 63 was performed with respect to the gate electrode 200 of the structure similar to FIG. 4 (a) using the plasma processing apparatus 100 shown in FIG. The processing pressure was 6.7 kPa (50 mTorr) at low pressure and 400 kPa (3 Torr) at high pressure.

플라즈마 산화 처리에 있어서의 처리 가스로서는, Ar과 O2와 H2를 유량비 Ar／O2／H2＝1000／100／200mL／min(sccm)으로 공급하고, 처리 온도는, 설정 온도 600℃(웨이퍼 온도 450℃)이며, 플라즈마에의 공급 파워는 3400W, 처리 시간은 폴리실리콘층(63)의 측벽에 형성되는 실리콘 산화막(68)의 막두께가 10㎚로 되도록 설정 하였다.As the processing gas in the plasma oxidation treatment, Ar, O 2, and H 2 were supplied at a flow rate ratio Ar / O 2 / H 2 = 1000/100/200 mL / min (sccm), and the treatment temperature was set to 600 ° C. ( Wafer temperature of 450 ° C.), the supply power to the plasma was 3400 W, and the processing time was set such that the thickness of the silicon oxide film 68 formed on the sidewall of the polysilicon layer 63 was 10 nm.

플라즈마 산화 처리의 전후에 있어서, 폴리실리콘층(63)의 하부의 에지 부분의 형상을 TEM(투과형 전자 현미경)에 의해 관찰한 바, 도 6(a)에 도시하는 바와 같이, 저압 조건(6.7㎩)에서는, 에지 부분(동그라미 표시 부위)의 산화가 진행되지 않아, 버즈 비크 형상 부분은 형성되지 않았지만, 도 6(b)에 도시하는 바와 같이, 고압 조건(400㎩)에서는 에지 부분(상동)의 산화가 진행되어, 버즈 비크 형상 부분이 형성된 것이 확인되었다.Before and after the plasma oxidation treatment, the shape of the edge portion of the lower portion of the polysilicon layer 63 was observed by a TEM (transmission electron microscope), and as shown in FIG. In (), oxidation of the edge portion (circle display portion) did not proceed, and a buzz beak-shaped portion was not formed. However, as shown in FIG. Oxidation progressed and it was confirmed that a buzz beak-shaped portion was formed.

다음에, 실리콘 기판 상에 텅스텐층을 형성한 웨이퍼를 준비하고, 플라즈마 처리 장치(100)를 이용하여 처리 압력을 바꿔 플라즈마 산화 처리를 실시하였다. 처리 압력은, 6.7㎩(50mTorr) 및 400㎩(3Torr)로 하였다. 플라즈마 산화 처리에 있어서의 처리 가스로서는, Ar 가스와 O2 가스와 H2 가스를 유량비 Ar／O2／H2＝1000／100／200mL／min(sccm), 처리 온도는 설정 온도 600℃(웨이퍼 온도 450℃)이며, 플라즈마에의 공급 파워는 3400W, 처리 시간은 폴리실리콘층(63)의 측벽에 형성되는 실리콘 산화막(68)의 막두께가 10㎚로 되도록 설정하였다.Next, the wafer in which the tungsten layer was formed on the silicon substrate was prepared, and the plasma pressure treatment was performed by changing the processing pressure using the plasma processing apparatus 100. The processing pressures were 6.7 kPa (50 mTorr) and 400 kPa (3 Torr). As the processing gas in the plasma oxidation treatment, the Ar gas, the O 2 gas, and the H 2 gas were flow rate ratio Ar / O 2 / H 2 = 1000/100/200 mL / min (sccm), and the treatment temperature was a set temperature of 600 ° C. (wafer Temperature of 450 DEG C), the supply power to the plasma was 3400 W, and the processing time was set such that the thickness of the silicon oxide film 68 formed on the sidewall of the polysilicon layer 63 was 10 nm.

도 7과 도 8은, 플라즈마 처리의 전후에 있어서, 상기 블랭킷 웨이퍼의 센터(중심)와 에지(주연)에 있어서의 텅스텐층을 XPS 분석 장치(X-Ray Photoelectron Spectroscopy Analysis)에 의해 표면 분석한 결과를 나타내고 있다. 도 7은 플라즈마 산화 처리의 처리 압력을 6.7㎩(50mTorr)로 한 경우의 결과이며, 도 8은 처리 압력을 400㎩(3Torr)로 한 경우의 결과이다. 또, 양 도면에 있어서, 곡선 A는 As depo(미처리 ; 산화를 실시하지 않은 상태)의 측정 결과를 나타내고, 곡선 C는 플라즈마 처리 후의 센터부의 측정 결과를 나타내며, 곡선 E는 플라즈마 처리 후의 에지부의 측정 결과를 각각 나타내고 있다.7 and 8 show the results of surface analysis of the tungsten layer at the center (center) and the edge (periphery) of the blanket wafer by XPS analysis device (X-Ray Photoelectron Spectroscopy Analysis) before and after the plasma treatment. Indicates. FIG. 7 shows the result when the processing pressure of the plasma oxidation treatment is 6.7 kPa (50 mTorr), and FIG. 8 shows the result when the processing pressure is 400 kPa (3 Torr). In both figures, the curve A shows the measurement result of As depo (untreated; no oxidation), the curve C shows the measurement result of the center portion after the plasma treatment, and the curve E shows the measurement of the edge portion after the plasma treatment. Each result is shown.

도 7과 도 8의 비교로부터, 저압 조건(도 7 ; 6.7㎩)에서는, 플라즈마 처리 후의 텅스텐(W)의 피크가 As depo에 비해 크고, 환원성을 가져 텅스텐의 산화가 억제되어 있지만, 고압 조건(도 8 ; 400㎩)에서는, As depo에 비해 WOx의 피크가 크고, 저압 조건(6.7㎩)에 비하면 환원성이 불충분하여, 텅스텐이 산화되어 있는 것이 확인되었다.From the comparison between FIG. 7 and FIG. 8, in the low pressure condition (FIG. 7; 6.7 kPa), the peak of tungsten (W) after the plasma treatment is larger than that of As depo, and the reduction of tungsten oxidation is suppressed. 8: 400 kPa), it was confirmed that the peak of WO x was larger than that of As depo, the reducibility was insufficient compared to the low pressure condition (6.7 kPa), and tungsten was oxidized.

이상의 기초 실험의 결과를 종합하면, 플라즈마 처리 장치 1에 있어서, 폴리실리콘층(63)의 에지부의 산화막에 버즈 비크 형상 부분을 형성하기 위해서는, 저압 조건(6.7㎩)보다도 고압 조건(400㎩)에서 플라즈마 산화 처리를 실시하는 것이 바람직하며, 한편, 저압 조건(6.7㎩)에서는, 텅스텐(W)의 산화가 진행되기 어렵기 때문에, 예컨대 텅스텐 실리사이드층(64) 중에 포함되는 텅스텐의 산화를 억제하면서, 실리콘만을 산화하는 목적에 적당하다는 것이 확인되었다. 따라서, 저압 조건(1.33∼66.67㎩)에서의 산화 처리와, 고압 조건(133.3∼1333㎩)에서의 산화 처리를 조합하는 것에 의해, 텅스텐 실리사이드층(64)의 텅스텐의 산화를 억제하면서, 폴리실리콘층(63)의 하면의 게이트 산화막(62)의 에지부에 적절한 버즈 비크 형상 부분을 형성할 수 있음이 추측되었다.To sum up the results of the above basic experiments, in the plasma processing apparatus 1, in order to form a buzz beak-shaped portion in the oxide film of the edge portion of the polysilicon layer 63, under the high pressure condition (400 kPa) rather than the low pressure condition (6.7 kPa) It is preferable to perform plasma oxidation treatment. On the other hand, since the oxidation of tungsten (W) is less likely to proceed under low pressure condition (6.7 kPa), for example, while suppressing the oxidation of tungsten contained in the tungsten silicide layer 64, It was confirmed that it is suitable for the purpose of oxidizing only silicon. Therefore, polysilicon is suppressed while the oxidation of tungsten silicide layer 64 is suppressed by combining the oxidation treatment under low pressure conditions (1.33 to 66.67 kPa) and the oxidation treatment under high pressure conditions (133.3 to 1333 kPa). It was estimated that an appropriate buzz bee shaped portion can be formed at the edge portion of the gate oxide film 62 on the lower surface of the layer 63.

다음에, 본 발명의 효과를 확인한 시험 결과에 대하여 설명한다.Next, the test result which confirmed the effect of this invention is demonstrated.

플래쉬 메모리 소자를 작성하고, 도 1의 플라즈마 처리 장치(100)를 이용하여 처리 압력을 바꿔서 2 단계의 플라즈마 산화 처리를 실시하였다.The flash memory device was created, and the plasma processing apparatus 100 of FIG. 1 was used to change the processing pressure to perform two stages of plasma oxidation treatment.

이 시험에서는, 도 9(a)에 도시하는 바와 같은 구조의 플래쉬 메모리 소자(300)에 대하여 플라즈마 산화 처리를 실시하였다.In this test, the plasma oxidation process was performed on the flash memory device 300 having the structure as shown in Fig. 9A.

즉, 실리콘 기판(301) 상에는, LOCOS 산화막(302)에 의해 구획된 메모리 셀 영역에 터널 산화막(304)이 소정 막두께로 형성되어 있고, 터널 산화막(304) 위에는, 플로팅 게이트로서의 제 1 폴리실리콘층(305)(FG Poly)이 형성되고, 또한 그 위에, 제 1 실리콘 산화막(306), 질화막(307), 제 2 실리콘 산화막(308)이 순서대로 형성되어, 이른바 ONO 적층 구조의 절연막(ONO 적층막(330))이 형성되어 있다. 또한, ONO 적층막(330) 위에, 콘트롤 게이트로서의 제 2 폴리실리콘층(309)(CG Poly), 및 텅스텐 실리사이드층(310)(WSi)이 형성되어 있다. 또한, 텅스텐 실리사이드층(310)(WSi) 위에는, SiN 등의 에지 스토퍼층(도시하지 않음)이 형성되어 있다. 그리고, 에칭 등에 의해서, 제 1 폴리실리콘층(305)(FG Poly) 및 제 2 폴리실리콘층(309)(CG Poly)과, 텅스텐 실리사이드층(310)(WSi)의 측면이 노출된 구조로 형성되어 있다.That is, on the silicon substrate 301, the tunnel oxide film 304 is formed in a memory cell region partitioned by the LOCOS oxide film 302 with a predetermined film thickness, and on the tunnel oxide film 304, the first polysilicon as a floating gate is formed. A layer 305 (FG Poly) is formed, and a first silicon oxide film 306, a nitride film 307, and a second silicon oxide film 308 are formed in this order to form an insulating film (ONO) having a so-called ONO laminated structure. The laminated film 330 is formed. A second polysilicon layer 309 (CG Poly) and a tungsten silicide layer 310 (WSi) are formed on the ONO laminate film 330 as a control gate. On the tungsten silicide layer 310 (WSi), an edge stopper layer (not shown) such as SiN is formed. The sidewalls of the first polysilicon layer 305 (FG Poly) and the second polysilicon layer 309 (CG Poly) and the tungsten silicide layer 310 (WSi) are formed by etching or the like. It is.

다음에, 폴리실리콘 및 텅스텐 실리사이드가 노출된 상기 구조의 실리콘 기판(301)을 챔버(1) 내에 반입하고, 처리 압력을 6.7㎩(50mTorr), 처리 가스로서 Ar과 O2와 H2를 이용하여, 유량비 Ar／O2／H2＝1000／100／200mL／min(sccm)으로 하고, 처리 온도는 설정 온도 800℃(웨이퍼 온도 650℃)이며, 플라즈마에의 공급 파워는 3.4㎾, 처리 시간은 실리콘 기판(301)에 형성되는 산화막의 막두께가 4㎚로 되도록 설정하여, 챔버(1) 내에서 저압 조건의 제 1 산화 공정을 실시하였다.Next, the silicon substrate 301 having the above-described structure exposed to polysilicon and tungsten silicide was loaded into the chamber 1, and the processing pressure was 6.7 kPa (50 mTorr), using Ar, O 2 and H 2 as the processing gas. The flow rate ratio Ar / O 2 / H 2 = 1000/100/200 mL / min (sccm), the treatment temperature is a set temperature of 800 deg. C (wafer temperature 650 deg. C), the supply power to the plasma is 3.4 kW, The film thickness of the oxide film formed on the silicon substrate 301 was set to 4 nm, and the 1st oxidation process of the low pressure condition was implemented in the chamber 1.

제 1 산화 공정 후에, 처리 압력을 400㎩(3Torr), 처리 가스로서 Ar과 O2와 H2를 이용하여, 유량비 Ar／O2／H2＝1000／100／200mL／min(sccm)으로 하고, 처리 온도는, 설정 온도 800℃(웨이퍼 온도 650℃)이며, 플라즈마에의 공급 파워는 3.4㎾, 처리 시간은 실리콘 기판(301)에 형성되는 산화막의 막두께가 8㎚로 되도록 설정하고, 챔버(1) 내에서 고압 조건의 제 2 산화 공정을 실시하여, 제 1 폴리실리콘층(305)(FG Poly) 및 제 2 폴리실리콘층(309)(CG Poly)과, 텅스텐 실리사이드층(310)(WSi)의 노출면에 선택적으로 실리콘 산화막을 형성하였다.After the first oxidation process, the treatment pressure was 400 Pa (3 Torr) and Ar and O 2 and H 2 were used as the processing gases, and the flow rate ratio Ar / O 2 / H 2 = 1000/100/200 mL / min (sccm). The processing temperature is a set temperature of 800 ° C. (wafer temperature 650 ° C.), the power supply to the plasma is 3.4 kW, and the processing time is set so that the film thickness of the oxide film formed on the silicon substrate 301 is 8 nm. A second oxidation process under a high pressure condition is carried out in (1), so that the first polysilicon layer 305 (FG Poly) and the second polysilicon layer 309 (CG Poly) and the tungsten silicide layer 310 ( A silicon oxide film was selectively formed on the exposed surface of WSi).

상기한 바와 같이 플라즈마 산화 처리한 플래쉬 메모리 소자(300)를 TEM(투과형 전자 현미경)에 의해 관찰하였다. 그 결과를 도 10에 나타내었다. 이 도 10으로부터, 플로팅 게이트로서의 제 1 폴리실리콘층(305)(FG Poly), 콘트롤 게이트로서의 제 2 폴리실리콘층(309)(CG Poly) 및 텅스텐 실리사이드층(310)(WSi)의 측부에는, 대략 균일한 막두께로 실리콘 산화막이 형성되어 있는 것이 확인되었다. 또한, 텅스텐 실리사이드층(310)(WSi)의 팽창은 보이지 않고, 텅스텐(W)의 산화가 억제되어 있었다.As described above, the flash memory device 300 subjected to plasma oxidation was observed by a TEM (transmission electron microscope). The results are shown in FIG. 10, the sides of the first polysilicon layer 305 (FG Poly) as the floating gate, the second polysilicon layer 309 (CG Poly) as the control gate, and the tungsten silicide layer 310 (WSi), It was confirmed that a silicon oxide film was formed with a substantially uniform film thickness. In addition, no expansion of the tungsten silicide layer 310 (WSi) was observed, and oxidation of tungsten (W) was suppressed.

제 1 폴리실리콘층(305)(FG Poly)의 하부의 에지 부분(도 10 중, 동그라미 표시한 부위)에서는 산화가 진행되어, 버즈 비크 형상 부분이 형성되어 있었다. 이상의 결과로부터, 저압 조건과 고압 조건의 2 단계의 플라즈마 산화 처리를 실시 함으로써, 텅스텐 등의 고융점 금속의 산화가 억제되어, 파티클의 발생이나 형상 이상을 피할 수 있는 것이 확인되었다. 또한, 폴리실리콘층의 에지부에 적절한 버즈 비크를 형성할 수 있기 때문에, 에지 부분으로부터의 리크 전류의 증가가 억제되어, 미세화에의 대응도 가능한 신뢰성이 높은 플래쉬 메모리 소자를 제조할 수 있는 것을 확인할 수 있었다.Oxidation progressed in the edge part (circle in FIG. 10) of the lower part of the 1st polysilicon layer 305 (FG Poly), and the buzz beak-shaped part was formed. From the above results, it was confirmed that the oxidation of high melting point metals such as tungsten can be suppressed by performing two-step plasma oxidation treatment under low pressure conditions and high pressure conditions, and generation of particles and shape abnormalities can be avoided. In addition, since an appropriate buzz beak can be formed in the edge portion of the polysilicon layer, it is confirmed that an increase in the leakage current from the edge portion is suppressed and a highly reliable flash memory device capable of coping with miniaturization can be manufactured. Could.

이상의 플라즈마 산화 처리 후의 플래쉬 메모리 소자(300)를 모식적으로 나타내면 도 9(b)와 같이 된다. 즉, 플로팅 게이트로서의 제 1 폴리실리콘층(305)(FG Poly)의 측벽에는 실리콘 산화막(311)이 균일한 두께로 형성되고, 콘트롤 게이트로서의 제 2 폴리실리콘층(309)(CG Poly)의 측벽에는 실리콘 산화막(312)이 균일한 두께로 형성되며, 텅스텐 실리사이드층(310)(WSi)의 측벽에는 극박의 실리콘 산화막(313)이 균일한 두께로 형성되어 있었다. 또한, 제 1 폴리실리콘층(305)(FG Poly) 하면의 터널 산화막(304)의 에지부에는 버즈 비크 형상 부분(311a)이 형성되고, 제 1 폴리실리콘층(305) 상면의 제 1 실리콘 산화막(306)의 에지부에는 버즈 비크 형상 부분(311b)가 형성되어 있었다. 또한, 콘트롤 게이트로서의 제 2 폴리실리콘층(309)(CG Poly) 하면의 제 2 실리콘 산화막(308)의 에지부에는 버즈 비크 형상 부분(312a)이 형성되어 있었다.The flash memory device 300 after the plasma oxidation process described above is schematically shown in FIG. 9B. That is, the silicon oxide film 311 is formed to have a uniform thickness on the sidewalls of the first polysilicon layer 305 (FG Poly) as the floating gate, and the sidewalls of the second polysilicon layer 309 (CG Poly) as the control gate. The silicon oxide film 312 was formed to have a uniform thickness, and the ultrathin silicon oxide film 313 was formed to have a uniform thickness on the sidewall of the tungsten silicide layer 310 (WSi). In addition, the edge portion of the tunnel oxide film 304 on the lower surface of the first polysilicon layer 305 (FG Poly) is formed with a buzz beak shaped portion 311a, and the first silicon oxide film on the upper surface of the first polysilicon layer 305. A buzz bee shaped portion 311b was formed at the edge portion of 306. Further, a buzz beak-shaped portion 312a was formed at the edge portion of the second silicon oxide film 308 on the lower surface of the second polysilicon layer 309 (CG Poly) as a control gate.

또, 본 발명은 상기 실시예에 한정되지 않고 여러 가지의 변형이 가능하다. 예컨대, 상기 실시예에서는, 본 발명을 폴리실리콘층과 텅스텐 실리사이드층의 적층체의 산화 처리에 적용한 예에 대하여 나타내었지만, 이것에 한정되지 않고, 텅스텐 실리사이드층 대신에 다른 고융점 금속의 실리사이드층을 이용할 수 있으며, 실리사이드 이외의 금속 함유층을 이용하는 것도 가능하다. 또한, 폴리실리콘층 이외의 실리콘층을 이용하여도 좋다. 또한, 상기 실시예에서는 폴리실리콘층과 텅스텐 실리사이드층이 적층체를 형성하는 예에 대하여 나타내었지만, 반드시 적층되어 있을 필요는 없다. 또, 플라즈마 처리 장치로서는, RLSA 마이크로파 플라즈마 처리 장치에 한정되지 않고, ICP(유도 결합형 플라즈마) 방식, 표면파 플라즈마 방식, ECR 플라즈마 방식, 마그네트론 방식 등의 여러 가지 플라즈마 처리 장치를 이용하는 것도 가능하다.Incidentally, the present invention is not limited to the above embodiment, and various modifications are possible. For example, in the above embodiment, the present invention has been described with respect to an example in which the present invention is applied to the oxidation treatment of a laminate of a polysilicon layer and a tungsten silicide layer. However, the present invention is not limited thereto. It is also possible to use metal-containing layers other than silicide. Moreover, you may use silicon layers other than a polysilicon layer. In addition, in the said Example, although the polysilicon layer and the tungsten silicide layer were shown about the example which forms a laminated body, it does not necessarily need to be laminated | stacked. The plasma processing apparatus is not limited to the RLSA microwave plasma processing apparatus, and various plasma processing apparatuses such as an ICP (inductively coupled plasma) system, a surface wave plasma system, an ECR plasma system, and a magnetron system can be used.

또한, 본 발명은, 트랜지스터의 게이트 전극이나 플래쉬 메모리 소자 이외에, 예컨대, 금속 실리사이드 중의 금속의 산화를 억제하면서, 실리콘을 포함하는 재료를 선택적으로 산화시킬 필요가 있는 여러 가지의 반도체 장치의 제조에 적용 가능하다. 또, 반도체 기판으로서는 실리콘 기판에 한정되지 않고 화합물 반도체 기판을 이용할 수 있으며, 또한, 반도체 기판에 한정되지 않고, 액정 장치용의 유리 기판 등의 다른 기판에도 적용 가능하다.Further, the present invention is applied to the manufacture of various semiconductor devices that need to selectively oxidize a material containing silicon while suppressing the oxidation of metals in metal silicides, for example, in addition to the gate electrodes and flash memory devices of transistors. It is possible. Moreover, as a semiconductor substrate, a compound semiconductor substrate can be used without being limited to a silicon substrate, Moreover, it is not limited to a semiconductor substrate, It is applicable also to other board | substrates, such as a glass substrate for liquid crystal devices.

Claims (32)

적어도, 실리콘층과, 금속 함유층을 갖는 구조체를 산화 처리하여, 적어도 상기 실리콘층에 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법으로서,A plasma oxidation treatment method for forming a silicon oxide film on at least the silicon layer by oxidizing a structure having at least a silicon layer and a metal-containing layer, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 실시하는 단계와,Performing a first plasma oxidation treatment at a processing pressure of 1.33 to 66.67 kPa using at least a processing gas containing hydrogen gas and oxygen gas, 상기 제 1 플라즈마 산화 처리를 행한 후, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 실시하는 단계Performing the second plasma oxidation treatment at a treatment pressure of 133.3 to 1333 Pa using a processing gas containing at least hydrogen gas and oxygen gas after performing the first plasma oxidation treatment. 를 포함하는 플라즈마 산화 처리 방법.Plasma oxidation treatment method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 실리콘층은 폴리실리콘층으로 이루어지고, 상기 금속 함유층은 금속 실리사이드층으로 이루어지며, 상기 구조체는 이들이 적층되어 이루어지는 적층체인 플라즈마 산화 처리 방법.The silicon layer is made of a polysilicon layer, the metal-containing layer is made of a metal silicide layer, and the structure is a laminate in which they are laminated. 제 2 항에 있어서,The method of claim 2, 상기 금속 실리사이드층은 텅스텐 실리사이드층인 플라즈마 산화 처리 방법.The metal silicide layer is a tungsten silicide layer. 제 2 항에 있어서,The method of claim 2, 상기 제 1 플라즈마 산화 처리의 처리 온도는 250∼800℃인 플라즈마 산화 처리 방법.The plasma oxidation treatment method is a treatment temperature of the first plasma oxidation treatment is 250 to 800 ° C. 제 2 항에 있어서,The method of claim 2, 상기 제 2 플라즈마 산화 처리의 처리 온도는 250∼800℃인 플라즈마 산화 처리 방법.The plasma oxidation treatment method is a treatment temperature of the second plasma oxidation treatment is 250 to 800 ° C. 제 2 항에 있어서,The method of claim 2, 상기 제 1 플라즈마 산화 처리에서는, 상기 폴리실리콘층의 표면을 산화함과 아울러, 상기 금속 실리사이드층의 표면의 실리콘을 산화하여, 상기 폴리실리콘층의 표면 및 상기 금속 실리사이드층의 표면에, 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법.In the first plasma oxidation treatment, the surface of the polysilicon layer is oxidized, and silicon on the surface of the metal silicide layer is oxidized to form a silicon oxide film on the surface of the polysilicon layer and the surface of the metal silicide layer. A plasma oxidation treatment method to form. 제 6 항에 있어서,The method of claim 6, 상기 제 2 플라즈마 산화 처리에서는, 상기 폴리실리콘층의 표면 및 상기 금속 실리사이드층의 표면의 산화를 더욱 진행시킴과 아울러, 상기 폴리실리콘층의 에지부의 산화를 진행시키는 플라즈마 산화 처리 방법.In the second plasma oxidation treatment, the oxidation of the surface of the polysilicon layer and the surface of the metal silicide layer is further promoted, and the oxidation of the edge portion of the polysilicon layer is performed. 제 1 항에 있어서,The method of claim 1, 복수의 슬롯을 갖는 평면 안테나에 의해 처리실 내에 마이크로파를 도입하여 플라즈마를 발생시키는 플라즈마 처리 장치를 이용해서 행하는 플라즈마 산화 처리 방법.A plasma oxidation processing method performed using a plasma processing apparatus that generates a plasma by introducing microwaves into a processing chamber by a planar antenna having a plurality of slots. 반도체 기판 위에 산화막을 형성하는 단계와,Forming an oxide film on the semiconductor substrate, 상기 산화막 상에, 적어도, 폴리실리콘층 및 금속 함유층을 갖는 적층막을 형성하는 단계와,Forming a laminated film having at least a polysilicon layer and a metal containing layer on the oxide film; 상기 적층막을 에칭 처리하여 폴리실리콘층 및 금속 함유층의 적층체를 형성하는 단계와,Etching the laminated film to form a laminate of a polysilicon layer and a metal containing layer; 상기 적층체에 대해, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 행하는 단계와,Performing a first plasma oxidation treatment on the laminate at a treatment pressure of 1.33 to 66.67 kPa using a processing gas containing at least hydrogen gas and oxygen gas; 상기 제 1 플라즈마 산화 처리 후에, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 행하는 단계After the first plasma oxidation treatment, performing a second plasma oxidation treatment at a treatment pressure of 133.3 to 1333 Pa using a process gas containing at least hydrogen gas and oxygen gas. 를 포함하는 반도체 장치의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제 9 항에 있어서,The method of claim 9, 상기 금속 함유층은 금속 실리사이드층인 반도체 장치의 제조 방법.The metal-containing layer is a method for producing a semiconductor device, which is a metal silicide layer. 제 10 항에 있어서,The method of claim 10, 금속 실리사이드층은 텅스텐 실리사이드층인 반도체 장치의 제조 방법.The metal silicide layer is a tungsten silicide layer. 제 10 항에 있어서,The method of claim 10, 상기 제 1 플라즈마 산화 처리의 처리 온도는 250∼800℃인 반도체 장치의 제조 방법.The process temperature of the said 1st plasma oxidation process is a manufacturing method of the semiconductor device which is 250-800 degreeC. 제 10 항에 있어서,The method of claim 10, 상기 제 2 플라즈마 산화 처리의 처리 온도는 250∼800℃인 반도체 장치의 제조 방법.The process temperature of the said 2nd plasma oxidation process is a manufacturing method of the semiconductor device which is 250-800 degreeC. 제 10 항에 있어서,The method of claim 10, 상기 제 1 플라즈마 산화 처리에서는, 상기 폴리실리콘층의 표면을 산화함과 아울러, 상기 금속 실리사이드층의 표면의 실리콘을 산화하여, 상기 폴리실리콘층의 표면 및 상기 금속 실리사이드층의 표면에 실리콘 산화막을 형성하는 반도체 장치의 제조 방법.In the first plasma oxidation treatment, the surface of the polysilicon layer is oxidized, and silicon on the surface of the metal silicide layer is oxidized to form a silicon oxide film on the surface of the polysilicon layer and the surface of the metal silicide layer. The manufacturing method of the semiconductor device. 제 14 항에 있어서,The method of claim 14, 상기 제 2 플라즈마 산화 처리에서는, 상기 폴리실리콘층의 표면 및 상기 금속 실리사이드층의 표면의 산화를 더욱 진행시킴과 아울러, 상기 폴리실리콘층의 에지부의 산화를 진행시키는 반도체 장치의 제조 방법.In the second plasma oxidation treatment, the surface of the polysilicon layer and the surface of the metal silicide layer are further oxidized, and the edge portion of the polysilicon layer is further oxidized. 제 9 항에 있어서,The method of claim 9, 복수의 슬롯을 갖는 평면 안테나에 의해 처리실 내에 마이크로파를 도입하여 플라즈마를 발생시키는 플라즈마 처리 장치를 이용해서 행하는 반도체 장치의 제조 방법.A method of manufacturing a semiconductor device, which is performed using a plasma processing apparatus that generates plasma by introducing microwaves into a processing chamber by a planar antenna having a plurality of slots. 제 9 항에 있어서,The method of claim 9, 상기 반도체 장치는 MOS형 트랜지스터인 반도체 장치의 제조 방법.And the semiconductor device is a MOS transistor. 제 9 항에 있어서,The method of claim 9, 상기 폴리실리콘층은, 제 1 폴리실리콘층과 제 2 폴리실리콘층을 갖고, 이들 사이에 절연막이 개재되어 있는 반도체 장치의 제조 방법.The polysilicon layer has a first polysilicon layer and a second polysilicon layer, and an insulating film is interposed therebetween. 제 18 항에 있어서,The method of claim 18, 상기 산화막은 터널 산화막인 반도체 장치의 제조 방법.And the oxide film is a tunnel oxide film. 제 18 항에 있어서,The method of claim 18, 상기 제 1 폴리실리콘층은 플로팅 게이트 전극이며, 상기 제 2 폴리실리콘층은 콘트롤 게이트 전극인 반도체 장치의 제조 방법.The first polysilicon layer is a floating gate electrode, and the second polysilicon layer is a control gate electrode. 제 18 항에 있어서,The method of claim 18, 상기 절연막은 산화막, 질화막, 산화막을 순차 적층하여 이루어지는 반도체 장치의 제조 방법.The said insulating film is a manufacturing method of the semiconductor device formed by laminating | stacking an oxide film, a nitride film, and an oxide film sequentially. 제 18 항에 있어서,The method of claim 18, 상기 반도체 장치는 플래쉬 메모리 소자인 반도체 장치의 제조 방법.And the semiconductor device is a flash memory device. 아래에서부터 순서대로 산화막, 제 1 폴리실리콘층, 절연막, 제 2 폴리실리콘층, 및 금속 함유층이 순차 형성된 기판을 산화 처리하여, 적어도 상기 제 1 및 제 2 폴리실리콘층에 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법으로서,Plasma oxidation to form a silicon oxide film on at least the first and second polysilicon layers by subjecting the substrate on which the oxide film, the first polysilicon layer, the insulating film, the second polysilicon layer, and the metal containing layer are sequentially processed from below As a treatment method, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 행하는 단계와,Performing a first plasma oxidation treatment at a processing pressure of 1.33 to 66.67 kPa using a processing gas containing at least hydrogen gas and oxygen gas; 상기 제 1 플라즈마 산화 처리 후, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 행하는 단계After the first plasma oxidation treatment, performing a second plasma oxidation treatment at a treatment pressure of 133.3 to 1333 Pa using a processing gas including at least hydrogen gas and oxygen gas. 를 포함하는 플라즈마 산화 처리 방법.Plasma oxidation treatment method comprising a. 제 23 항에 있어서,The method of claim 23, 상기 금속 함유층은 금속 실리사이드층인 플라즈마 산화 처리 방법.And said metal-containing layer is a metal silicide layer. 제 24 항에 있어서,The method of claim 24, 금속 실리사이드층은 텅스텐 실리사이드층인 플라즈마 산화 처리 방법.And the metal silicide layer is a tungsten silicide layer. 제 23 항에 있어서,The method of claim 23, 상기 제 1 플라즈마 산화 처리의 처리 온도는 250∼800℃인 플라즈마 산화 처리 방법.The plasma oxidation treatment method is a treatment temperature of the first plasma oxidation treatment is 250 to 800 ° C. 제 23 항에 있어서,The method of claim 23, 상기 제 2 플라즈마 산화 처리의 처리 온도는 250∼800℃인 플라즈마 산화 처리 방법.The plasma oxidation treatment method is a treatment temperature of the second plasma oxidation treatment is 250 to 800 ° C. 제 24 항에 있어서,The method of claim 24, 상기 제 1 플라즈마 산화 처리에서는, 상기 폴리실리콘층의 표면을 산화함과 아울러, 상기 금속 실리사이드층의 표면의 실리콘을 산화하여, 상기 폴리실리콘층의 표면 및 상기 금속 실리사이드층의 표면에 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법.In the first plasma oxidation treatment, the surface of the polysilicon layer is oxidized, and silicon on the surface of the metal silicide layer is oxidized to form a silicon oxide film on the surface of the polysilicon layer and the surface of the metal silicide layer. Plasma oxidation treatment method. 제 28 항에 있어서,29. The method of claim 28, 상기 제 2 플라즈마 산화 처리에서는, 상기 폴리실리콘층의 표면 및 상기 금 속 실리사이드층의 표면의 산화를 더욱 진행시킴과 아울러, 상기 폴리실리콘층의 에지부의 산화를 진행시키는 플라즈마 산화 처리 방법.In the second plasma oxidation treatment, the oxidation of the surface of the polysilicon layer and the surface of the metal silicide layer is further promoted, and the oxidation of the edge portion of the polysilicon layer is performed. 제 23 항에 있어서,The method of claim 23, 복수의 슬롯을 갖는 평면 안테나에 의해 처리실 내에 마이크로파를 도입하여 플라즈마를 발생시키는 플라즈마 처리 장치를 이용해서 행하는 플라즈마 산화 처리 방법.A plasma oxidation processing method performed using a plasma processing apparatus that generates a plasma by introducing microwaves into a processing chamber by a planar antenna having a plurality of slots. 컴퓨터 상에서 동작하고, 플라즈마 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서,As a storage medium storing a program operating on a computer and controlling a plasma processing apparatus, 상기 프로그램은, 실행시에, 적어도, 폴리실리콘층과, 금속 함유층을 갖는 구조체를 산화 처리하여, 적어도 상기 폴리실리콘층의 표면에 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법으로서, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 행하는 것과, 상기 제 1 플라즈마 산화 처리를 행한 후, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 행하는 것을 포함하는 플라즈마 산화 처리 방법이 행해지도록, 컴퓨터에 상기 처리 장치를 제어시키는The program is a plasma oxidation treatment method which, upon execution, forms a silicon oxide film on at least the surface of the polysilicon layer by oxidizing a structure having at least a polysilicon layer and a metal-containing layer, at least hydrogen gas and oxygen gas. Performing a first plasma oxidation treatment at a treatment pressure of 1.33 to 66.67 kPa using the process gas containing the gas and performing the first plasma oxidation treatment, and then using a process gas including at least hydrogen gas and oxygen gas, The computer is controlled so that the plasma oxidation treatment method including performing the second plasma oxidation treatment at a processing pressure of 133.3 to 1333 kPa is performed. 기억 매체.Storage media. 플라즈마를 이용하여 피처리체를 처리하기 위한 진공 배기 가능한 처리실과,A vacuum evacuation process chamber for processing a target object using plasma; 상기 처리실 내에 마이크로파를 도입하는 복수의 슬롯을 갖는 평면 안테나와,A planar antenna having a plurality of slots for introducing microwaves into the processing chamber; 상기 처리 용기 내에서, 적어도, 폴리실리콘층과, 금속 함유층을 갖는 구조체를 산화 처리하여, 적어도 상기 폴리실리콘층의 표면에 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법으로서, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 1.33∼66.67㎩로 제 1 플라즈마 산화 처리를 행하는 것과, 상기 제 1 플라즈마 산화 처리를 행한 후, 적어도 수소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 처리 압력 133.3∼1333㎩로 제 2 플라즈마 산화 처리를 행하는 것을 포함하는 플라즈마 산화 처리 방법이 행해지도록 제어하는 제어부A plasma oxidation treatment method for forming a silicon oxide film on at least a surface of the polysilicon layer by oxidizing a structure having at least a polysilicon layer and a metal-containing layer in the processing vessel, wherein at least hydrogen gas and oxygen gas are included. The first plasma oxidation treatment at a treatment pressure of 1.33 to 66.67 kPa and the first plasma oxidation treatment after the first plasma oxidation treatment, using a treatment gas containing at least hydrogen gas and oxygen gas. Control unit for controlling to perform the plasma oxidation treatment method including performing the second plasma oxidation treatment from 133.3 to 1333 Hz 를 구비한 플라즈마 처리 장치.Plasma processing apparatus provided with.
KR1020077029149A 2006-02-28 2007-02-27 Plasma oxidation method and method for manufacturing semiconductor device KR100956705B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00052014 2006-02-28
JP2006052014 2006-02-28

Publications (2)

Publication Number Publication Date
KR20080009755A KR20080009755A (en) 2008-01-29
KR100956705B1 true KR100956705B1 (en) 2010-05-06

Family

ID=38459028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077029149A KR100956705B1 (en) 2006-02-28 2007-02-27 Plasma oxidation method and method for manufacturing semiconductor device

Country Status (6)

Country Link
US (1) US7825018B2 (en)
JP (1) JP5073645B2 (en)
KR (1) KR100956705B1 (en)
CN (1) CN101313393B (en)
TW (1) TWI396234B (en)
WO (1) WO2007099922A1 (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090068020A (en) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 Method for forming gate of non-volatile memory device having charge trapping layer
WO2009114617A1 (en) * 2008-03-14 2009-09-17 Applied Materials, Inc. Methods for oxidation of a semiconductor device
US8679970B2 (en) 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
US20090309150A1 (en) * 2008-06-13 2009-12-17 Infineon Technologies Ag Semiconductor Device And Method For Making Semiconductor Device
US8435906B2 (en) * 2009-01-28 2013-05-07 Applied Materials, Inc. Methods for forming conformal oxide layers on semiconductor devices
US8492292B2 (en) * 2009-06-29 2013-07-23 Applied Materials, Inc. Methods of forming oxide layers on substrates
JP5396180B2 (en) * 2009-07-27 2014-01-22 東京エレクトロン株式会社 Selective oxidation treatment method, selective oxidation treatment apparatus, and computer-readable storage medium
JP5567392B2 (en) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 Plasma processing equipment
JP2012216633A (en) * 2011-03-31 2012-11-08 Tokyo Electron Ltd Plasma nitriding processing method, plasma nitriding processing device, and method of manufacturing semiconductor device
CN104106128B (en) 2012-02-13 2016-11-09 应用材料公司 Method and apparatus for the selective oxidation of substrate
JP6096470B2 (en) * 2012-10-29 2017-03-15 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
KR102157839B1 (en) * 2014-01-21 2020-09-18 삼성전자주식회사 Methods of selectively growing source and drain regions of fin field effect transistor
CN103871859A (en) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 Method for forming side wall silicon oxide protective layer
TWI639227B (en) 2015-01-07 2018-10-21 聯華電子股份有限公司 Memory device and method for fabricating the same
JP2017022377A (en) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 Semiconductor device
JP6456893B2 (en) * 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device manufacturing method, recording medium, and substrate processing apparatus
CN108766887B (en) * 2018-05-25 2019-07-30 中国科学院微电子研究所 The manufacturing method of groove MOSFET element based on two step microwave plasma oxidations
JP7165743B2 (en) 2018-09-13 2022-11-04 株式会社Kokusai Electric Semiconductor device manufacturing method, substrate processing apparatus, and program
CN116844939A (en) * 2023-07-06 2023-10-03 北京屹唐半导体科技股份有限公司 Low pressure oxidation process and apparatus for semiconductor workpieces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074199A (en) * 1999-05-19 2000-12-15 김영환 Method of manufacturing a semiconductor device
JP2001015753A (en) * 1999-04-28 2001-01-19 Toshiba Corp Semiconductor device and manufacture thereof
KR20040037957A (en) * 2002-10-31 2004-05-08 삼성전자주식회사 Method for forming a gate electrode and forming a semiconductor device having the gate electrode and method for oxidation of substrate
WO2006016642A1 (en) 2004-08-13 2006-02-16 Tokyo Electron Limited Semiconductor device manufacturing method and plasma oxidation treatment method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1361605A4 (en) * 2001-01-22 2006-02-15 Tokyo Electron Ltd Method for producing material of electronic device
KR100871465B1 (en) * 2003-02-13 2008-12-03 도쿄엘렉트론가부시키가이샤 Method for manufacturing semiconductor device and forming silicon oxide film, and apparatus for manufacturing semiconductor device
JP2006049779A (en) 2004-08-09 2006-02-16 Renesas Technology Corp Semiconductor device and its manufacturing method
JP2006186245A (en) * 2004-12-28 2006-07-13 Tokyo Electron Ltd Tunnel oxide film nitriding method, nonvolatile memory element manufacturing method, nonvolatile memory element, computer program, and recording medium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015753A (en) * 1999-04-28 2001-01-19 Toshiba Corp Semiconductor device and manufacture thereof
KR20000074199A (en) * 1999-05-19 2000-12-15 김영환 Method of manufacturing a semiconductor device
KR20040037957A (en) * 2002-10-31 2004-05-08 삼성전자주식회사 Method for forming a gate electrode and forming a semiconductor device having the gate electrode and method for oxidation of substrate
WO2006016642A1 (en) 2004-08-13 2006-02-16 Tokyo Electron Limited Semiconductor device manufacturing method and plasma oxidation treatment method

Also Published As

Publication number Publication date
KR20080009755A (en) 2008-01-29
JP5073645B2 (en) 2012-11-14
TW200739730A (en) 2007-10-16
JPWO2007099922A1 (en) 2009-07-16
TWI396234B (en) 2013-05-11
US20090047778A1 (en) 2009-02-19
CN101313393A (en) 2008-11-26
US7825018B2 (en) 2010-11-02
WO2007099922A1 (en) 2007-09-07
CN101313393B (en) 2010-06-09

Similar Documents

Publication Publication Date Title
KR100956705B1 (en) Plasma oxidation method and method for manufacturing semiconductor device
JP5252913B2 (en) Semiconductor device manufacturing method and plasma oxidation processing method
KR101088233B1 (en) Semiconductor device manufacturing method, plasma oxidation treatment method and plasma processing apparatus
JP5073482B2 (en) Silicon oxide film manufacturing method, control program thereof, storage medium, and plasma processing apparatus
KR101020334B1 (en) Microwave plasma processing apparatus
TWI415187B (en) Selective plasma treatment
JP4509864B2 (en) Plasma processing method and plasma processing apparatus
KR100966927B1 (en) Method of fabricating insulating layer and method of fabricating semiconductor device
JP2008251855A (en) Formation method of silicon oxide film
KR101070568B1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
TW201303999A (en) Plasma processing method and element separation method
KR101063102B1 (en) Method and apparatus for forming silicon oxide film
JP5231232B2 (en) Plasma oxidation processing method, plasma processing apparatus, and storage medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 10