KR100956402B1 - Method for fabricating a gallium nitride pattern and method for fabricating flash memory device and flash memory device using thereof - Google Patents
Method for fabricating a gallium nitride pattern and method for fabricating flash memory device and flash memory device using thereof Download PDFInfo
- Publication number
- KR100956402B1 KR100956402B1 KR1020080013811A KR20080013811A KR100956402B1 KR 100956402 B1 KR100956402 B1 KR 100956402B1 KR 1020080013811 A KR1020080013811 A KR 1020080013811A KR 20080013811 A KR20080013811 A KR 20080013811A KR 100956402 B1 KR100956402 B1 KR 100956402B1
- Authority
- KR
- South Korea
- Prior art keywords
- gallium
- gas
- gallium nitride
- reactor
- insulating film
- Prior art date
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 61
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000007789 gas Substances 0.000 claims abstract description 62
- 239000002073 nanorod Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 230000005641 tunneling Effects 0.000 claims abstract description 41
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 20
- UPWPDUACHOATKO-UHFFFAOYSA-K gallium trichloride Chemical class Cl[Ga](Cl)Cl UPWPDUACHOATKO-UHFFFAOYSA-K 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910052733 gallium Inorganic materials 0.000 claims description 15
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 6
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 40
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 19
- -1 supersaturated gallium halide Chemical class 0.000 abstract description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 239000002086 nanomaterial Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 37
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000039 hydrogen halide Inorganic materials 0.000 description 2
- 239000012433 hydrogen halide Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910004611 CdZnTe Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical compound ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자 제조방법과 플래시 기억소자가 개시된다. 본 발명에 따른 플래시 기억소자 제조방법은 터널링 절연막이 형성된 기판을 반응기 내부에 로딩하고, 반응기 내부에 과포화된 할로겐화 갈륨 가스와 질소를 포함하는 가스를 형성시킨 후, 과포화된 할로겐화 갈륨 가스와 질소를 포함하는 가스를 이용하여 터널링 절연막 상에 질화갈륨 나노로드를 성장시킨다. 그리고 터널링 절연막과 질화갈륨 나노로드가 함께 덮이도록 터널링 절연막 상에 게이트 절연막을 형성하고, 터널링 절연막 양측 하부의 기판에 소스 영역과 드레인 영역을 형성한다. 그리고 게이트 절연막, 소스 영역 및 드레인 영역 상에 각각 게이트 전극, 소스 전극 및 드레인 전극을 형성한다. 본 발명에 따른 질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자 제조방법에 의하면, 종래의 질화갈륨 나노구조를 형성하기 위해 이용되는 장비보다 저렴한 장비를 이용하고 질화갈륨 나노구조 형성과정이 보다 간단하기 때문에 소자의 생산 효율이 증가하게 된다.A method of forming a gallium nitride pattern, a method of manufacturing a flash memory device using the same, and a flash memory device are disclosed. In the flash memory device manufacturing method according to the present invention, a substrate including a tunneling insulating film is loaded into a reactor, a gas containing supersaturated gallium halide gas and nitrogen is formed in the reactor, and then a supersaturated gallium halide gas and nitrogen are included. Gallium nitride nanorods are grown on the tunneling insulating film using a gas. A gate insulating film is formed on the tunneling insulating film so that the tunneling insulating film and the gallium nitride nanorod are covered together, and a source region and a drain region are formed on the substrate under both sides of the tunneling insulating film. A gate electrode, a source electrode, and a drain electrode are formed on the gate insulating film, the source region, and the drain region, respectively. According to the method of forming a gallium nitride pattern according to the present invention and a method of manufacturing a flash memory device using the same, the process of forming a gallium nitride nanostructure is simpler than that of a conventional apparatus used to form a gallium nitride nanostructure. The production efficiency of the device is increased.
질화갈륨, 플래시 메모리, 나노로드, 과포화, 플로팅 게이트 Gallium Nitride, Flash Memory, Nanorods, Supersaturated, Floating Gates
Description
본 발명은 반도체 비휘발성 기억소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 플래시 기억소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor nonvolatile memory device and a method for manufacturing the same, and more particularly, to a flash memory device and a method for manufacturing the same.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 기억소자의 수요가 증가하고 있다. 특히 휴대용 단말기, MP3 플레이어 등에 필요한 기억소자는 전원이 꺼지더라도 기록된 데이터가 지워지지 않는 비휘발성(nonvolatile)이 요구되고 있다. 이러한 비휘발성 기억소자는 전기적으로 데이터의 저장과 소거가 가능하고 전원이 공급되지 않아도 데이터의 보존이 가능하기 때문에, 다양한 분야에서 그 응용이 증가하고 있다.Recently, due to the remarkable development of the information and communication industry, the demand for various memory devices is increasing. In particular, memory devices required for portable terminals, MP3 players and the like are required to be nonvolatile, in which recorded data is not erased even when the power is turned off. Such nonvolatile memory devices can be electrically stored and erased, and data can be stored even when power is not supplied. Therefore, their applications are increasing in various fields.
대표적인 비휘발성 기억소자는 전기적으로 격리된 플로팅 게이트를 갖는 플래시 기억소자(flash memory device)이다. 플래시 기억소자는 수십 또는 수백 바이트 이상의 블록 단위로 데이터를 소거하고 바이트 또는 페이지 단위로 기록할 수 있는 반도체 비휘발성 기억소자의 일종이다.Exemplary nonvolatile memory devices are flash memory devices having electrically isolated floating gates. Flash memory devices are a type of semiconductor nonvolatile memory device capable of erasing data in blocks of tens or hundreds of bytes or more and writing data in bytes or pages.
도 1은 종래의 플로팅 게이트 형태의 플래시 기억소자의 구조를 나타내는 단면도이다. 1 is a cross-sectional view showing the structure of a conventional flash memory device in the form of a floating gate.
도 1을 참조하면, 종래의 플로팅 게이트 형태의 플래시 기억소자는 반도체 기판(100) 상에 터널링(tunneling) 절연막(110), 폴리 실리콘(poly-Si) 플로팅 게이트(120), 게이트 절연막(130) 및 콘트롤 게이트(140)가 차례로 적층되는 구조를 갖는다. 이러한 종래의 플로팅 게이트 형태의 플래시 기억소자는 기본적으로 프로그래밍(programming)과 소거(erasing)가 고전압에서 이루어진다. 따라서 필연적으로 각각의 절연막(110, 130)에 원치 않는 누설전류(leakage current)가 발생할 가능성이 높을 뿐 아니라 반복적인 프로그래밍과 소거에 의해 터널링 절연막(110)의 열화가 진행된다. 이러한 특성으로 인하여 타 기억소자에 비해 높은 수준의 신뢰성과 저 누설전류 특성을 요구받는다. 따라서 데이터의 저장과 보존에 중요한 역할을 하는 게이트 절연막(130)과 터널링 절연막(110)의 두께는 축소되지 못하고 일정 두께를 유지하여야만 한다. 결국 이러한 구조상의 한계로 인하여 나노미터 영역으로 갈수록 소자 축소화에 한계를 보이고 있다. Referring to FIG. 1, a flash memory device having a conventional floating gate type includes a tunneling
이러한 한계를 극복하기 위한 일환으로 Si, Ge 등의 반도체 나노점(nanodot) 이나 실리콘 질화막, 혹은 금속 나노결정(nanocrystal) 등을 전하트랩층(charge trap layer)으로 사용하는 전하트랩 플래시 기억소자(charge-trap flash memory, CTF)가 연구되고 있다. 이 중 질화갈륨(GaN) 나노입자(nanoparticle) 또는 나노와이어(nanowire)를 전하트랩층으로 이용한 전하트랩 플래시 기억소자가 연구되고 있다. 이때 질화갈륨 나노구조는 분자선 에피 성장법(molecular beam epitaxy ; MBE) 또는 금속유기화학기상증착법(metal organic chemical vapor deposition ; MOCVD)과 같은 일반적인 박막 제조공정을 이용하여 형성하였다. 그러나 이러한 방법은 모두 고가의 장비를 필요로 하며, 장비 운영에 많은 유지비용을 필요로 하는 문제점이 있다.As part of overcoming these limitations, a charge trap flash memory device using a semiconductor nanodot such as Si or Ge, a silicon nitride film, or a metal nanocrystal as a charge trap layer is used as a charge trap layer. trap flash memory (CTF) is being studied. Among them, a charge trap flash memory device using gallium nitride (GaN) nanoparticles or nanowires as a charge trap layer has been studied. In this case, the gallium nitride nanostructures were formed using a general thin film manufacturing process such as molecular beam epitaxy (MBE) or metal organic chemical vapor deposition (MOCVD). However, all of these methods require expensive equipment and have a problem of requiring high maintenance costs for equipment operation.
본 발명이 해결하고자 하는 기술적 과제는 공정이 간단하며 비용이 적게 소요되는 질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of forming a gallium nitride pattern in which a process is simple and low in cost, and a method of manufacturing a flash memory device using the same.
본 발명이 해결하고자 하는 다른 기술적 과제는 기판과 수직하게 형성된 나노로드를 이용한 플래시 기억소자를 제공하는 데 있다.Another technical problem to be solved by the present invention is to provide a flash memory device using a nanorod formed perpendicular to the substrate.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 질화갈륨 패턴 형성방법은 반응기 내부에 과포화된 할로겐화 갈륨(Ga) 가스와 질소(N)를 포함하는 가스를 형성시키는 단계; 및 상기 과포화된 할로겐화 갈륨 가스와 질소를 포함하는 가스를 이용하여 상기 반응기 내부에 로딩된 기판 상에 질화갈륨(GaN) 나노로드(nanorod)를 성장시키는 단계;를 갖는다.In order to solve the above technical problem, the gallium nitride pattern forming method according to the present invention comprises the steps of forming a gas containing a supersaturated gallium halide (Ga) gas and nitrogen (N) in the reactor; And growing gallium nitride (GaN) nanorods on the substrate loaded in the reactor using a gas containing the supersaturated gallium halide gas and nitrogen.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 플래시 기억소자 제조방법은 터널링 절연막이 형성된 기판을 반응기 내부에 로딩하는 단계; 상기 반응기 내부에 과포화된 할로겐화 갈륨 가스와 질소를 포함하는 가스를 형성시키는 단계; 상기 과포화된 할로겐화 갈륨 가스와 질소를 포함하는 가스를 이용하여 상기 터널링 절연막 상에 질화갈륨 나노로드를 성장시키는 단계; 상기 터널링 절연막과 상기 질화갈륨 나노로드가 함께 덮이도록 상기 터널링 절연막 상에 게이트 절연막을 형성하는 단계; 상기 터널링 절연막 양측 하부의 상기 기판에 소스 영역과 드레인 영 역을 형성하는 단계; 및 상기 게이트 절연막, 상기 소스 영역 및 상기 드레인 영역 상에 각각 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계;를 갖는다.In order to solve the above technical problem, a flash memory device manufacturing method according to the present invention comprises the steps of loading a substrate with a tunneling insulating film formed inside the reactor; Forming a gas containing supersaturated gallium halide gas and nitrogen in the reactor; Growing gallium nitride nanorods on the tunneling insulating film using a gas containing the supersaturated gallium halide gas and nitrogen; Forming a gate insulating film on the tunneling insulating film to cover the tunneling insulating film and the gallium nitride nanorod together; Forming a source region and a drain region on the substrate below both sides of the tunneling insulating layer; And forming a gate electrode, a source electrode, and a drain electrode on the gate insulating layer, the source region, and the drain region, respectively.
상기의 다른 기술적 과제를 해결하기 위한, 본 발명에 따른 플래시 기억소자는 기판; 상기 기판 상에 형성된 터널링 절연막; 상기 터널링 절연막 상에 상기 기판과 수직하게 형성된 나노로드 패턴; 상기 터널링 절연막과 상기 나노로드 패턴이 함께 덮이도록 상기 터널링 절연막 상에 형성된 게이트 절연막; 상기 터널링 절연막 양측 하부의 상기 기판에 형성된 소스 영역과 드레인 영역; 상기 게이트 절연막 상에 형성된 게이트 전극; 및 상기 소스 영역과 상기 드레인 영역 상에 각각 형성된 소스 전극과 드레인 전극;을 구비한다.In order to solve the above other technical problem, a flash memory device according to the present invention comprises a substrate; A tunneling insulating film formed on the substrate; A nanorod pattern formed on the tunneling insulating layer to be perpendicular to the substrate; A gate insulating film formed on the tunneling insulating film to cover the tunneling insulating film and the nanorod pattern together; Source and drain regions formed on the substrate under both sides of the tunneling insulating layer; A gate electrode formed on the gate insulating film; And a source electrode and a drain electrode respectively formed on the source region and the drain region.
본 발명에 따른 질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자 제조방법에 의하면, 종래의 질화갈륨 나노구조를 형성하기 위해 이용되는 장비보다 저렴한 장비를 이용하고 질화갈륨 나노구조 형성과정이 보다 간단하기 때문에 소자의 생산 효율이 증가하게 된다.According to the method of forming a gallium nitride pattern according to the present invention and a method of manufacturing a flash memory device using the same, the process of forming a gallium nitride nanostructure is simpler than that of a conventional apparatus used to form a gallium nitride nanostructure. The production efficiency of the device is increased.
또한 본 발명에 따른 플래시 기억소자에 의하면, 기판과 수직하게 정렬된 나노로드를 전하트랩층으로 이용하므로 종래의 플래시 기억소자에 비하여 훨씬 작은 크기를 가지는 초소형의 플래시 기억소자를 제조할 수 있게 된다.In addition, according to the flash memory device according to the present invention, since the nanorods aligned perpendicular to the substrate are used as the charge trap layer, it is possible to manufacture a compact flash memory device having a much smaller size than the conventional flash memory device.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자 제조방법과 플래시 기억소자의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. Hereinafter, a method of forming a gallium nitride pattern, a method of manufacturing a flash memory device using the same, and a preferred embodiment of a flash memory device will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you.
도 2는 본 발명에 따른 질화갈륨 패턴 형성방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도이다.2 is a flowchart illustrating a process of performing a preferred embodiment of the gallium nitride pattern forming method according to the present invention.
도 2를 참조하면, 본 발명에 따른 질화갈륨 패턴 형성방법은 우선 과포화된 할로겐화 갈륨(Ga) 가스와 질소(N)를 포함하는 가스를 반응기 내부에 형성시킨다(S210). 반응기 내부에 과포화된 할로겐화 갈륨 가스와 질소를 포함하는 가스를 형성시키기 위한 과정(S210)에 대한 바람직한 일 실시예의 흐름도를 도 3에 나타내었다.2, the gallium nitride pattern forming method according to the present invention first forms a gas containing supersaturated gallium halide (Ga) gas and nitrogen (N) in the reactor (S210). 3 is a flow chart of a preferred embodiment for the process (S210) for forming a gas containing a supersaturated gallium halide gas and nitrogen in the reactor.
도 3을 참조하면, 우선 반응기 내에 위치하는 갈륨과 할로겐화 수소를 반응시켜 할로겐화 갈륨 가스를 생성한다(S310). 이때 할로겐화 수소로 염화수소(HCl)를 사용하여 염화갈륨(GaClx) 가스를 생성시킬 수 있다. 염화수소를 반응기 내로 공급하기 위해서 불활성가스 예컨대 질소(N2) 가스를 운반체로 이용할 수 있다. 그리고 갈륨과 염화수소를 반응시켜 염화갈륨을 생성하기 위해서는 반응기 내부의 온도를 800 내지 900℃로 유지하는 것이 바람직하다. 이 온도 범위에서 갈륨과 염화수소를 반응시켜야 안정적으로 염화갈륨이 생성된다.Referring to FIG. 3, gallium halide gas is first generated by reacting gallium and hydrogen halide positioned in a reactor (S310). At this time, gallium chloride (GaCl x ) gas may be generated using hydrogen chloride (HCl) as hydrogen halide. Inert gas such as nitrogen (N 2 ) gas may be used as a carrier to supply hydrogen chloride into the reactor. And in order to produce gallium chloride by reacting gallium and hydrogen chloride, it is preferable to maintain the temperature inside a reactor at 800-900 degreeC. In this temperature range, gallium and hydrogen chloride must react to form gallium chloride stably.
다음으로, 질소를 포함하는 가스를 반응기 내부로 공급하여 S310 단계에서 생성된 할로겐화 갈륨 가스와 질소를 포함하는 가스의 혼합가스를 형성시킨다(S320). 이때 질소를 포함하는 가스는 암모니아(NH3)를 사용할 수 있다. Next, a gas containing nitrogen is supplied into the reactor to form a mixed gas of a gallium halide gas generated in step S310 and a gas containing nitrogen (S320). In this case, the gas containing nitrogen may use ammonia (NH 3 ).
그리고 반응기 내부의 온도를 낮추어 할로겐화 갈륨 가스와 질소를 포함하는 가스를 과포화 상태로 만든다(S330). 할로겐화 갈륨 가스와 질소를 포함하는 가스의 혼합가스를 형성시키는 S320 단계는 900 내지 1000℃로 설정된 온도 범위에서 이루어지는 것이 바람직하다. 그리고 반응기 내부의 온도를 낮추어 할로겐화 갈륨 가스와 질소를 포함하는 가스를 과포화 상태로 만드는 S330 단계는 600 내지 700℃로 설정된 온도 범위에서 이루어지는 것이 바람직하다. 할로겐화 갈륨가스와 질소를 포함하는 가스를 과포화 상태로 만드는 S330 단계를 600℃보다 낮은 온도에서 수행하면 질화갈륨 나노로드 성장 속도가 너무 느리게 되고, 700℃보다 높으면 과포화 정도가 작아져서 원하는 정도의 질화갈륨 나노로드를 성장시킬 수 없게 된다. 이에 따라 할로겐화 갈륨 가스와 질소를 포함하는 가스의 혼합가스를 형성시키는 S320 단계를 900℃보다 낮은 온도에서 수행하면 과포화 정도가 작아지게 되고, 1000℃보다 높은 온도에서 수행하면 혼합가스의 상태가 불안정하게 된다.Then, by lowering the temperature inside the reactor, a gas containing gallium halide gas and nitrogen is made into a supersaturated state (S330). S320 step of forming a mixed gas of a gas containing gallium halide gas and nitrogen is preferably made in a temperature range set to 900 to 1000 ℃. The step S330 of lowering the temperature inside the reactor to make the gas containing gallium halide gas and nitrogen into a supersaturated state is preferably performed in a temperature range set to 600 to 700 ° C. If the S330 step of supersaturating a gas containing gallium halide and nitrogen is performed at a temperature lower than 600 ° C., the growth rate of gallium nitride nanorods becomes too slow, and if it is higher than 700 ° C., the degree of supersaturation decreases, so that the desired amount of gallium nitride You will not be able to grow nanorods. Accordingly, when the S320 step of forming a mixed gas of a gallium halide gas and a nitrogen-containing gas is performed at a temperature lower than 900 ° C., the degree of supersaturation is reduced. When the temperature is higher than 1000 ° C., the mixed gas becomes unstable. do.
그리고 도 2로 돌아가서 과포화된 할로겐화 갈륨 가스와 질소를 포함하는 가스를 이용하여 반응기 내부에 로딩된 기판 상에 질화갈륨(GaN) 나노로드(nanorod)를 성장시킨다(S220). 이와 같은 방법으로 질화갈륨 나노로드를 성장시키면 일정 직경을 갖는 질화갈륨 나노로드가 기판과 수직하게 형성된다. 그리고 질화갈륨 나노로드의 높이는 S220 단계의 시간을 조절함으로써 간단하게 조절하는 것이 가능하 다. 또한 질화갈륨 나노로드를 필요한 길이에 맞게 식각하여 그 높이를 조절하는 것도 가능하다. 상기의 방법으로 질화갈륨 나노로드의 주사전자현미경(scanning electron microscopy ; SEM) 이미지를 도 4에 나타내었고, 투과전자현미경(transmission electron microscopy ; TEM) 이미지를 도 5에 나타내었다. 도 4 및 도 5에 도시된 바와 같이, 질화갈륨 나노로드가 수백 나노미터의 높이로 일정한 직경을 가지고 성장되었음을 알 수 있다.Referring to FIG. 2, gallium nitride (GaN) nanorods are grown on a substrate loaded in the reactor using a supersaturated gallium halide gas and a gas containing nitrogen (S220). When the gallium nitride nanorods are grown in this manner, gallium nitride nanorods having a predetermined diameter are formed perpendicular to the substrate. And the height of the gallium nitride nanorods can be easily adjusted by adjusting the time of the step S220. It is also possible to adjust the height by etching the gallium nitride nanorods to the required length. Scanning electron microscopy (SEM) images of gallium nitride nanorods by the above method are shown in FIG. 4, and transmission electron microscopy (TEM) images are shown in FIG. 5. As shown in Figures 4 and 5, it can be seen that the gallium nitride nanorods were grown with a constant diameter to a height of several hundred nanometers.
결국 상기의 방법을 이용하면 기판 상에 질화갈륨 나노로드를 기판과 수직하게 일정하고 규칙적으로 정렬하는 것이 가능하므로 이러한 질화갈륨 패턴을 이용하면 소자의 크기를 매우 작게 만드는 것이 가능하다.As a result, by using the above method, it is possible to align the gallium nitride nanorods on the substrate vertically and regularly and perpendicularly to the substrate, thereby making the size of the device very small by using such a gallium nitride pattern.
이상에서 과포화된 할로겐화 갈륨 가스와 질소를 포함하는 가스를 반응기 내부에 형성하는 방법으로 도 3의 예를 들어 설명하였으나, 이에 한정되는 것은 아니다. 예컨대, 과포화된 할로겐화 갈륨 가스와 질소를 포함하는 가스를 반응기 외부에서 형성시켜 반응기 내부로 공급하는 방식도 가능하다. The method of forming a gas containing supersaturated gallium halide gas and nitrogen in the reactor as described above with reference to the example of FIG. 3, but is not limited thereto. For example, a gas containing supersaturated gallium halide gas and nitrogen may be formed outside the reactor and supplied into the reactor.
도 6은 본 발명에 따른 플래시 기억소자 제조방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도이다.6 is a flowchart illustrating a process of performing a preferred embodiment of the method of manufacturing a flash memory device according to the present invention.
도 6을 참조하면, 우선 터널링 절연막이 형성되어 있는 기판을 반응기 내부에 로딩한다(S610). 이때 기판을 실리콘(Si) 기판을 이용하는 경우, 터널링 절연막은 실리콘 기판을 열산화시킨 실리콘 산화막(SiO2)을 이용하는 것이 바람직하다. Referring to FIG. 6, first, a substrate on which a tunneling insulating layer is formed is loaded into a reactor (S610). In this case, when the substrate uses a silicon (Si) substrate, the tunneling insulating layer preferably uses a silicon oxide film (SiO 2 ) obtained by thermally oxidizing the silicon substrate.
다음으로, 터널링 절연막 상에 질화갈륨 나노로드를 형성한다(S620). 질화갈 륨 나노로드는 도 2 및 도 3에서 설명한 방법과 동일한 방법으로 형성시킨다. Next, gallium nitride nanorods are formed on the tunneling insulating film (S620). The gallium nitride nanorods are formed in the same manner as described in FIGS. 2 and 3.
다음으로, 질화갈륨 나노로드와 기판이 함께 덮이도록 터널링 절연막 상에 게이트 절연막을 형성한다(S630). 게이트 절연막은 SiO2를 화학기상증착법(chemical vapor deposition ; CVD)으로 형성시킬 수 있다. 게이트 절연막은 질화갈륨 나노로드에 포획된 전자의 누출을 막기 위하여 질화갈륨 나노로드의 상단으로부터 게이트 절연막의 상면까지의 거리가 터널링 절연막의 두께보다 2배 이상이 되도록 형성한다. Next, a gate insulating film is formed on the tunneling insulating film so that the gallium nitride nanorods and the substrate are covered together (S630). The gate insulating film may form SiO 2 by chemical vapor deposition (CVD). The gate insulating film is formed such that the distance from the top of the gallium nitride nanorods to the top surface of the gate insulating film is more than twice the thickness of the tunneling insulating film in order to prevent leakage of electrons trapped in the gallium nitride nanorods.
그리고 터널링 절연막 양측 하부의 기판에 소스 영역과 드레인 영역을 형성한다(S640). 이를 위해 소스 영역과 드레인 영역이 형성될 부분의 게이트 절연막, 질화갈륨 나노로드 및 터널링 절연막을 에칭하고, 이온주입법을 이용하여 소스 영역과 드레인 영역을 형성한다.A source region and a drain region are formed on the substrate under both sides of the tunneling insulating layer (S640). To this end, the gate insulating film, the gallium nitride nanorods, and the tunneling insulating film of the portion where the source region and the drain region are to be formed are etched, and the source region and the drain region are formed by ion implantation.
그리고 게이트 절연막, 소스 영역 및 드레인 영역 상에 각각 게이트 전극, 소스 전극 및 드레인 전극을 형성한다(S650). 각각의 전극은 열적 화학기상증착법에 의하여 형성할 수 있다.A gate electrode, a source electrode, and a drain electrode are formed on the gate insulating layer, the source region, and the drain region, respectively (S650). Each electrode can be formed by thermal chemical vapor deposition.
이와 같이 도 2 및 도 3에서 설명한 방법으로 형성한 질화갈륨 나노로드를 플로팅 게이트로 이용하면 종래의 공정에 비해 공정과정은 간단하면서 제작비용을 절감할 수 있게 된다. 또한 질화갈륨 나노로드를 기판과 수직한 방향으로 규칙적으로 형성시킬 수 있어서 소자의 크기를 매우 작게 만드는 것이 가능하다.As such, when the gallium nitride nanorods formed by the method described with reference to FIGS. 2 and 3 are used as floating gates, the process is simpler than the conventional process and manufacturing cost can be reduced. In addition, gallium nitride nanorods can be formed regularly in a direction perpendicular to the substrate, making it possible to make the device very small in size.
도 7은 본 발명에 따른 플래시 기억소자에 대한 바람직한 일 실시예의 개략 적인 구조를 나타낸 단면도이다.7 is a sectional view showing the schematic structure of a preferred embodiment of a flash memory device according to the present invention.
도 7을 참조하면, 본 발명에 따른 플래시 기억소자(700)는 기판(710), 터널링 절연막(740), 나노로드 패턴(750), 게이트 절연막(760), 게이트 전극(770), 소스 전극(780) 및 드레인 전극(790)을 구비한다.Referring to FIG. 7, the
기판(710)은 p형 기판이 이용되며, 실리콘, GaAs 및 InP 중 어느 하나로 이루어질 수 있으며 바람직하게는 p-Si 기판이 이용된다. 그리고 기판(710)의 양측에는 5족 원소가 도핑된 n형의 소스 영역(720) 및 드레인 영역(730)이 형성된다.The
터널링 절연막(740)은 기판(710) 상에 형성되며, 전자가 터널링되어 나노로드 패턴(750)에 포획되는 경로가 된다. 기판으로 실리콘이 이용되는 경우에는 터널링 절연막(740)은 실리콘 기판이 열산화된 실리콘 산화막으로 이루어질 수 있다.The tunneling insulating
나노로드 패턴(750)은 기판(710)과 수직하게 터널링 절연막(740) 상에 형성되며, 전자를 포획하는 역할을 한다. 나노로드 패턴(750)은 도 2 및 도 3에서 설명한 방법으로 형성되는 것이 바람직하다. 나노로드 패턴(750)은 GaN, ZnO, Si, SiGe, InP, InAs, InSb, CdTe, AnTe, GaMnN, GaMnAs, InMnAs, GaInMnN, CdZnTe 및 AlGaAs 중에서 선택된 1종으로 이루어진다. The
게이트 절연막(760)은 터널링 절연막(740) 상에 터널링 절연막(740)과 나노로드 패턴(750)이 덮이도록 형성된다. 게이트 절연막(760)은 터널링 절연막과 동일하게 SiO2로 이루어질 수 있다. 그리고 게이트 절연막(760)은 나노로드 패턴(750)에 포획된 전자의 누출을 막기 위하여, 나노로드 패턴(750)의 상부로부터 게이트 절연 막의 상면까지의 거리가 터널링 절연막의 두께보다 2배 이상이 되도록 형성된다. The
게이트 전극(770)은 게이트 절연막(760) 상에 형성되며, 소스 전극(780) 및 드레인 전극(790)은 각각 소스 영역(720) 및 드레인 영역(730) 상에 형성된다.The
(( 실시예Example ))
도 8 내지 도 14는 본 발명에 따른 플래시 기억소자 제조방법의 바람직한 일 실시예의 수행과정을 나타낸 도면이다.8 to 14 are diagrams illustrating a process of performing a preferred embodiment of the method of manufacturing a flash memory device according to the present invention.
우선 붕소(B)가 1×1015cm-3의 농도로 도핑된 p형 실리콘 기판(810)을 준비한다. 그리고 트리클로로에틸렌(trichloroethylene ; TCE) 용액에 담근 후 탈이온수(deionized water)로 세척하여 기판(810)의 불순물을 제거한다. 그리고 기판(810) 표면에 형성된 자연 산화막(native oxide)을 제거하기 위해서 증류수와 불산(HF)을 1:1로 섞은 용액에 5분간 담근다.First, a p-
상술한 방법으로 기판(810) 표면의 불순물과 자연 산화막을 제거한 후, 900℃에서 1분 동안 열을 가해 기판(810) 표면 위에 10nm 두께의 실리콘 산화막(820)을 도 8에 도시된 바와 같이 형성한다. 형성된 실리콘 산화막(820)은 터널링 절연막의 역할을 한다.After removing impurities and the natural oxide film on the surface of the
그리고 반응기 내에 위치한 갈륨 금속 소스를 850℃에서 질소 기체를 운반체로 하는 염화수소와 반응시킨다. 이 반응을 통해 반응기 내부에는 염화갈륨 가스가 생성된다. 그리고 암모니아를 반응기 내에 공급하여 도 9에 도시된 바와 같이 염화갈륨 가스와 암모니아 가스를 950℃에서 혼합시킨다. 다음으로 반응기 내의 온도를 도 10에 도시된 바와 같이 670℃로 낮추게 되면 염화갈륨 가스와 암모니아 가스는 과포화 상태로 존재하게 되어 실리콘 산화막(820) 상에 질화갈륨이 결정화되어 성장하기 시작한다. 그리고 도 11에 도시된 바와 같이 원하는 높이의 질화갈륨 나노로드(830)가 성장하면 염화갈륨 가스와 암모니아 가스를 제거한다. 이때 질화갈륨 나노로드(830)의 높이는 실리콘 산화막(820) 상에 과포화된 염화갈륨 가스와 암모니아 가스가 존재하는 시간에 의하여 결정된다. 그리고 질화갈륨 나노로드(830)의 높이를 원하는 것 이상으로 성장했을 경우에는 건식식각을 통하여 질화갈륨 나노로드(830)의 높이를 조절할 수 있다. The gallium metal source located in the reactor is then reacted with hydrogen chloride having nitrogen gas as a carrier at 850 ° C. This reaction produces gallium chloride gas inside the reactor. Then, ammonia is supplied into the reactor, and the gallium chloride gas and the ammonia gas are mixed at 950 ° C as shown in FIG. 9. Next, when the temperature in the reactor is lowered to 670 ° C as shown in FIG. 10, the gallium chloride gas and the ammonia gas are present in a supersaturated state, and gallium nitride is crystallized on the
원하는 높이의 질화갈륨 나노로드(830)가 형성되면 도 12에 도시된 바와 같이 실리콘 산화막(820)과 질화갈륨 나노로드(830)가 함께 덮이도록 다른 실리콘 산화막(840)을 증착한다. 이 다른 실리콘 산화막(840)은 게이트 절연막 역할을 하므로 질화갈륨 나노로드(830)에 포획된 전자의 누출을 막기 위해 질화갈륨 나노로드(830)의 상단에서부터 다른 실리콘 산화막(840)의 상부까지의 두께가 20nm 이상이 되도록 한다. 이 다른 실리콘 산화막(840)은 화학기상증착법에 의해 형성한다.When the
게이트 절연막 역할을 하는 실리콘 산화막(840)까지 형성되면 소스 영역(850)과 드레인 영역(860)이 노출되도록 두 종류의 실리콘 산화막(820, 840)과 질화갈륨 나노로드(830)를 식각하여 제거한다. 그리고 도 13에 도시된 바와 같이 이온 주입을 통해 인(P)을 소스 영역(850)과 드레인 영역(860)에 각각 주입하여 n형의 소스와 드레인을 형성한다. 그리고 도 14에 도시된 바와 같이 게이트 전극(870), 소스 전극(880) 및 드레인 전극(890)을 다른 실리콘 산화막(840), 소스 영역(850) 및 드레인 영역(860) 상에 각각 형성한다. 각각의 전극(870, 880, 890)은 알루미늄(Al)을 열적 화학기상증착법에 의해 형성한다.When the
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific preferred embodiments described above, and the present invention belongs to the present invention without departing from the gist of the present invention as claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.
도 1은 종래의 플로팅 게이트 형태의 플래시 기억소자의 구조를 나타내는 단면도이다. 1 is a cross-sectional view showing the structure of a conventional flash memory device in the form of a floating gate.
도 2는 본 발명에 따른 질화갈륨 패턴 형성방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도이다.2 is a flowchart illustrating a process of performing a preferred embodiment of the gallium nitride pattern forming method according to the present invention.
도 3은 본 발명에 따른 질화갈륨 패턴 형성방법에 있어서, 과포화된 할로겐화 갈륨 가스와 질소를 포함하는 가스를 반응기 내부에 형성시키는 과정의 일 예의 수행과정을 나타내는 흐름도이다.3 is a flowchart illustrating an example of a process of forming a gas containing a supersaturated gallium halide gas and nitrogen in a reactor in the gallium nitride pattern forming method according to the present invention.
도 4는 본 발명에 따라 형성된 질화갈륨 패턴을 나타내는 주사전자현미경(scanning electron microscopy ; SEM) 이미지이다.4 is a scanning electron microscopy (SEM) image showing a gallium nitride pattern formed in accordance with the present invention.
도 5는 본 발명에 따라 형성된 질화갈륨 패턴을 나타내는 투과전자현미경(transmission electron microscopy ; TEM) 이미지이다.5 is a transmission electron microscopy (TEM) image showing a gallium nitride pattern formed according to the present invention.
도 6은 본 발명에 따른 플래시 기억소자 제조방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도이다.6 is a flowchart illustrating a process of performing a preferred embodiment of the method of manufacturing a flash memory device according to the present invention.
도 7은 본 발명에 따른 플래시 기억소자에 대한 바람직한 일 실시예의 구조를 나타내는 단면도이다.7 is a cross-sectional view showing the structure of a preferred embodiment of a flash memory device according to the present invention.
도 8 내지 도 14는 본 발명에 따른 플래시 기억소자 제조방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 도면이다.8 to 14 are diagrams illustrating a process of performing a preferred embodiment of the method of manufacturing a flash memory device according to the present invention.
Claims (22)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080013811A KR100956402B1 (en) | 2008-02-15 | 2008-02-15 | Method for fabricating a gallium nitride pattern and method for fabricating flash memory device and flash memory device using thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080013811A KR100956402B1 (en) | 2008-02-15 | 2008-02-15 | Method for fabricating a gallium nitride pattern and method for fabricating flash memory device and flash memory device using thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090088505A KR20090088505A (en) | 2009-08-20 |
| KR100956402B1 true KR100956402B1 (en) | 2010-05-06 |
Family
ID=41207092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080013811A KR100956402B1 (en) | 2008-02-15 | 2008-02-15 | Method for fabricating a gallium nitride pattern and method for fabricating flash memory device and flash memory device using thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100956402B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102467561B1 (en) * | 2018-01-08 | 2022-11-16 | 한양대학교 산학협력단 | Triboelectric nanogenerator and the manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040061703A (en) * | 2002-12-31 | 2004-07-07 | 김화목 | Method for fabricating single crystal GaN substrate using GaN nanorods |
| KR20060038059A (en) * | 2004-10-29 | 2006-05-03 | 삼성전기주식회사 | Nitride based semiconductor device using nanorods and method for manufacturing the same |
| JP2006143581A (en) * | 2004-11-23 | 2006-06-08 | Samsung Corning Co Ltd | Single crystalline gallium nitride thick film and its production method |
| KR100659897B1 (en) * | 2006-02-10 | 2006-12-20 | 엘지전자 주식회사 | Method of manufacturing substrate having nano rod structure |
-
2008
- 2008-02-15 KR KR1020080013811A patent/KR100956402B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040061703A (en) * | 2002-12-31 | 2004-07-07 | 김화목 | Method for fabricating single crystal GaN substrate using GaN nanorods |
| KR20060038059A (en) * | 2004-10-29 | 2006-05-03 | 삼성전기주식회사 | Nitride based semiconductor device using nanorods and method for manufacturing the same |
| JP2006143581A (en) * | 2004-11-23 | 2006-06-08 | Samsung Corning Co Ltd | Single crystalline gallium nitride thick film and its production method |
| KR100659897B1 (en) * | 2006-02-10 | 2006-12-20 | 엘지전자 주식회사 | Method of manufacturing substrate having nano rod structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090088505A (en) | 2009-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11222965B2 (en) | Oxide-nitride-oxide stack having multiple oxynitride layers | |
| US9685454B2 (en) | Method of forming 3D vertical NAND with III-V channel | |
| US9443865B2 (en) | Fabricating 3D NAND memory having monolithic crystalline silicon vertical NAND channel | |
| US9761604B2 (en) | 3D vertical NAND with III-V channel | |
| US9257552B2 (en) | Semiconductor device and method of manufacturing same | |
| US20110018053A1 (en) | Memory cell and methods of manufacturing thereof | |
| US9741803B2 (en) | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region | |
| US8134142B2 (en) | Tunneling transistor with barrier | |
| US20090008631A1 (en) | Nanowire tunneling transistor | |
| US20130309826A1 (en) | Radical oxidation process for fabricating a nonvolatile charge trap memory device | |
| CN111180525B (en) | Oxide nitride oxide stack with multiple oxynitride layers | |
| CN109585453A (en) | Memory transistor with multiple charge storage layers | |
| US10825681B2 (en) | 3D CTF integration using hybrid charge trap layer of sin and self aligned SiGe nanodot | |
| KR100956402B1 (en) | Method for fabricating a gallium nitride pattern and method for fabricating flash memory device and flash memory device using thereof | |
| KR102115156B1 (en) | Nonvolatile charge trap memory device having a deuterated layer in a multy-layer charge-trapping region | |
| JP2006120663A (en) | Non-volatile semiconductor storage and manufacturing method thereof | |
| TWI594327B (en) | Radical oxidation process for fabricating a nonvolatile charge trap memory device | |
| JP2005333146A (en) | Semiconductor apparatus and method for manufacturing the same | |
| Tang et al. | Demonstration of High-Growth-Rate Epitaxially Grown Si Channel on 3D NAND Test Vehicle with Memory Functionality | |
| US20160190349A1 (en) | e-Flash Si Dot Nitrogen Passivation for Trap Reduction | |
| EP3465737A2 (en) | Method for producing complimentary devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130410 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |