KR100952048B1 - 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의실리콘박막 결정화방법 - Google Patents

실리콘 나노 구조체를 이용한 액상 제조 공정 기반의실리콘박막 결정화방법 Download PDF

Info

Publication number
KR100952048B1
KR100952048B1 KR1020070115517A KR20070115517A KR100952048B1 KR 100952048 B1 KR100952048 B1 KR 100952048B1 KR 1020070115517 A KR1020070115517 A KR 1020070115517A KR 20070115517 A KR20070115517 A KR 20070115517A KR 100952048 B1 KR100952048 B1 KR 100952048B1
Authority
KR
South Korea
Prior art keywords
silicon
thin film
manufacturing process
nanostructure
metal
Prior art date
Application number
KR1020070115517A
Other languages
English (en)
Other versions
KR20090049307A (ko
Inventor
김현재
김건희
정태훈
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020070115517A priority Critical patent/KR100952048B1/ko
Publication of KR20090049307A publication Critical patent/KR20090049307A/ko
Application granted granted Critical
Publication of KR100952048B1 publication Critical patent/KR100952048B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition

Abstract

본 발명은 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법에 관한 것으로, 일정 형태의 촉매 금속을 기판 상부에 형성하는 단계와, 상기 촉매 금속을 통해 상기 기판 상부에 결정화된 실리콘 나노 구조체를 형성하는 단계와, 상기 결정화된 실리콘 나노 구조체를 포함한 기판 상부에 액상 제조 공정을 이용하여 폴리실란(Polysilane)을 증착하는 단계와, 상기 폴리실란(Polysilane)을 열처리하여 결정화된 실리콘 박막을 형성하는 단계를 포함함으로써, 실리콘 나노 구조체의 결정성을 이용하여 보다 낮은 온도에서 높은 결정성을 갖는 실리콘박막을 얻을 수 있으며, 액상 제조 공정을 이용하기 때문에 보다 저렴한 비용으로 실리콘박막을 제조할 수 있게 된다.
다결정 실리콘, 나노 구조체, 폴리실란(Polysilane), 액상 제조 공정

Description

실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법{CRYSTALLIZATION METHOD USING SOLUTION FABRICATING PROCESS AND SILICON NANO-STRUCTURES}
본 발명은 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법에 관한 것으로, 보다 상세하게는 실리콘 나노 구조체의 결정성을 이용하여 보다 낮은 온도에서 높은 결정성을 갖는 실리콘 박막을 얻을 수 있으며, 액상 제조 공정을 이용하여 보다 저렴한 비용으로 실리콘 박막을 제조할 수 있는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법에 관한 것이다.
일반적으로, 액정 표시 장치(Liquid Crystal Display; LCD)는 화소 전극, 스토리지 커패시터 및 각 화소를 스위칭하는 박막 트랜지스터(Thin Film Transistor; TFT) 등으로 형성되는 박막 트랜지스터 기판과, 공통 전극으로 형성된 공통 전극 기판 및 상기 기판들 사이에 밀봉된 액정으로 구성된다. 여기서, 액정 표시 장치는 두 기판 사이에 전압을 인가하여 액정을 구동시킨 후 광의 투과율을 제어함으로써 화상을 디스플레이 하게 된다.
이러한 액정 표시 장치의 박막 트랜지스터는, 반도체 층으로써 비정질 실리콘 또는 다결정 실리콘을 주로 사용하여 형성되는데, 비정질 실리콘으로 제조된 박막 트랜지스터(TFT)는 균일성이 우수하여 특성이 안정된 장점을 갖는다.
하지만, 비정질 실리콘 박막 트랜지스터(TFT)는 전하 이동도가 낮아 소자의 응답속도가 느리기 때문에 비정질 실리콘 박막 트랜지스터(TFT)는 빠른 응답속도를 요하는 고해상도 표시 패널이나 게이트 또는 데이터 드라이버의 구동 소자에 적용하기에는 어려운 단점이 있다.
한편, 다결정 실리콘으로 제조된 박막 트랜지스터(TFT)는 전하 이동도가 높아 빠른 응답속도를 요하는 고해상도 표시 패널에 적합할 뿐 아니라 주변 구동 회로들을 표시 패널 내에 내장할 수 있다는 장점을 갖고 있다.
때문에 현재 다결정 실리콘 박막 트랜지스터(TFT)를 이용한 액정 표시 장치(LCD)가 대두되고 있다.
이러한 특성을 갖는 다결정 실리콘 박막은 비정질 실리콘 박막을 높은 열이나 에너지를 통하여 재결정함으로써 형성되는데, 실제로 실리콘의 재결정화를 위해서는 1400℃이상의 고온의 열에너지를 가해야만 한다.
하지만, 고온에서는 유리 기판을 사용할 수 없기 때문에 보다 낮은 온도에서 실리콘을 결정화 할 수 있는 방법이 제시되고 있는데, 그 중, 금속 유도 결정화방법(Metal Induced Crystallization; MIC), 금속 유도 측면 결정화방법(Metal Induced Lateral Crystallization; MILC) 또는 레이저 결정화방법이 일반적으로 알려져 있다.
먼저, 금속 유도 결정화방법(MIC) 및 금속 유도 측면 결정화방법(MILC)은 실리콘의 재결정화를 위한 녹는점을 낮추기 위해, 실리콘 박막에 금속을 포함시켜 실리콘과 공정 합금(Eutectic Alloy)을 형성시킨다.
하지만 이때 포함시킨 금속은, 박막 트랜지스터(TFT)를 제작하였을 때 누설전류의 원인이 되며, 박막 트랜지스터(TFT)의 오프 커런트(Off Current)를 증가시키게 된다는 문제점이 있다.
또한, 레이저 결정화방법은 주로 레이저 열처리 방법(Excimer Laser Annealing; ELA)이 이용되는데, 레이저 열처리 방법(ELA)은 30~200나노초의 짧은 시간동안 레이저빔을 박막에 조사시켜 비정질 실리콘을 용융상태로 만든 후, 냉각함으로써 다결정 실리콘을 형성한다. 이러한 방법은 400℃ 이하의 저온에서도 결정화가 가능하고 형성된 박막의 특성이 우수하기 때문에, 전 세계 액정 표시 장치(LCD)를 양산하는 대부분의 업체에서 사용하고 있다.
하지만 이러한 방법은 공정 과정이 복잡하고, 공정 단가가 비싸다고 하는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 비정질 실리콘 박막으로 형성된 박막 트랜지스터(TFT)의 이동도를 높이기 위해서, 비정질 실리콘박막을 결정화시킬 수 있는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법을 제공하는데 있다.
본 발명의 다른 목적은 실리콘 나노 구조체의 높은 결정성을 이용하여, 낮은 온도에서도 높은 결정성을 갖는 다결정 실리콘 박막을 형성할 수 있는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 일정 형태의 촉매 금속을 기판 상부에 형성하는 단계; 상기 촉매 금속을 통해 상기 기판 상부에 결정화된 실리콘 나노 구조체를 형성하는 단계; 상기 결정화된 실리콘 나노 구조체를 포함한 기판 상부에 액상 제조 공정을 이용하여 폴리실란(Polysilane)을 증착하는 단계; 및 상기 폴리실란(Polysilane)을 열처리하여 결정화된 실리콘 박막을 형성하는 단계를 포함하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법을 제공한다.
여기서, 상기 촉매 금속은 금속 박막 또는 금속 파우더의 형태로 하는 것이 바람직하다.
바람직하게는, 상기 금속 박막은 상기 기판 상부에 증착하여 형성하는 것으로써, 1Å~100nm의 두께를 가질 수 있다.
바람직하게는, 상기 금속 박막은 하나 또는 그 이상의 금속 조각으로써, 기판 상부에 일정 패턴을 형성할 수 있다.
바람직하게는, 상기 금속 파우더는 스핀 코팅(Spin Coating) 방법을 이용하여 상기 기판 상부에 분산시켜 형성하는 것으로써, 1nm~1000nm의 지름을 가질 수 있다.
바람직하게는, 상기 촉매 금속은 금(Au), 철(Fe) 또는 니켈(Ni) 중 선택된 어느 하나의 종으로 이루어질 수 있다.
바람직하게는, 상기 결정화된 실리콘 나노 구조체는 VLS(Vaper-Liquid-Solid) 또는 SLS(Solution-Liquid-Solid) 방법을 이용하여 상기 기판 상부에 형성할 수 있다.
바람직하게는, 상기 결정화된 실리콘 나노 구조체는 금속-실리콘 합금으로써, 실리콘 나노와이어(Nano Wire), 실리콘 나노로드(Nano Rod) 또는 실리콘 나노리본(Nano Ribbon)중 선택된 어느 하나의 구조체일 수 있다.
바람직하게는, 상기 결정화된 실리콘 나노 구조체의 지름은 1nm~1000nm이며, 길이는 100nm~100μm일 수 있다.
바람직하게는, 상기 폴리실란(Polysilane)은 스핀 코팅(Spin Coating), 딥 코팅(Dip Coating), 스프레이 피로시스(Spray Pyrosis) 또는 잉크 분사(Ink Jetting) 방법 중 선택된 어느 하나의 방법으로 할 수 있다.
바람직하게는, 상기 폴리실란(Polysilane)은 시클로펜타실란(Cyclopentasilane)을 광중합 또는 열중합하여 형성할 수 있다.
바람직하게는, 상기 결정화된 실리콘박막은 다결정 실리콘박막으로 할 수 있다.
이상에서 설명한 바와 같은 본 발명의 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법에 따르면, 실리콘 나노 구조체의 높은 결정성을 이용하여, 낮은 온도에서도 높은 결정성을 갖는 다결정 실리콘 박막을 형성할 수 있는 이점이 있다.
또한, 본 발명에 따르면, 다결정 실리콘 박막을 형성함에 있어서, 기존의 금속 유도 결정화방법(MIC), 금속 유도 측면 결정화방법(MILC) 또는 레이저 결정화방법이 아닌 액상 제조 공정에 의한 결정화방법을 이용하기 때문에 제조비용을 절감할 수 있는 이점이 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭하며, 중복되는 요소에 대해서는 설명을 생략하기로 한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 일정 두께를 갖는 촉매 금속을 준비한 기판(100) 상부에 증착하여 형성한다.
여기서, 기판(100)은 반도체 소자의 기판으로서 사용되는 것이라면 특히 한정하지 않고 적용가능하며, 기판(100) 상부에 증착하는 촉매 금속은 금속 박막(200)으로써, 그 두께를 약 1Å~100nm로 하는 것이 바람직하다.
특히, 금속 박막(200)은 후술하는 결정화된 실리콘 나노 구조체(300, 도 1b참조)를 형성하기 위한 촉매로써 이용하게 되는데, 이러한 금속 박막(200)은 실리콘의 녹는점을 낮출 수 있는 예컨대, 금(Au), 철(Fe) 또는 니켈(Ni) 등의 금속으로 할 수 있으며, 다양한 패터닝을 통하여 기판(100) 상부에 증착하는 것이 가능하다.
즉, 금속 박막(200)을 단 하나의 금속 층으로 하여 기판(100) 상부에 증착하거나, 둘 또는 그 이상의 조각으로 분할하여 일정한 패턴에 의해 분산시켜 증착할 수 있는데, 이러한 패턴들은 결정화된 실리콘 나노 구조체(300)를 형성함에 있어서, 그 구조체의 형태를 결정하는 요인이 될 수 있다.
이때, 본 발명의 일 실시예에 따른 촉매 금속으로는, 도면상에 도시되지는 않았지만, 금속 박막(200)의 형태가 아닌, 금속 파우더의 형태로써 기판 상부에 형성하는 것도 가능하다.
이러한 경우 예컨대, 스핀 코팅(Spin Coating) 등의 방법을 이용하여 기판(100) 상부에 금속 파우더를 분산시켜 형성하게 되는데, 이때, 금속 파우더의 지름은 약 1nm~1000nm로 하는 것이 바람직하다.
여기서, 금속 파우더는 금속 박막(200)과 비교했을 때, 기판(100) 상부에 형성되는 방법 및 형태만이 다를 뿐, 촉매 금속으로써의 역할은 금속 박막(200)과 동일하다.
도 1b를 참조하면, 촉매 금속 즉, 금속 박막(200) 또는 금속 파우더(미 도시)를 통하여 기판(100) 상부에 결정화된 실리콘 나노 구조체(300)를 형성하게 되는데, 이러한 구조체는 금속-실리콘 합금으로써 예컨데, 실리콘 나노와이어(Nano Wire), 실리콘 나노로드(Nano Rod) 또는 실리콘 나노리본(Nano Ribbon) 등의 형태로 할 수 있으며, 이에 국한하지는 않는다.
또한, 결정화된 실리콘 나노 구조체(300)는 후술하는 결정화된 실리콘 박막(500, 도 1d참조)을 형성하기 위한 시드(Seed)로써의 역할을 하게 되는데. 이러한 결정화된 실리콘 나노 구조체(300)의 지름은 약 1nm~1000nm로 하고, 그 길이는 약 100nm~100μm로 하는 것이 바람직하다.
이때, 결정화된 실리콘 나노 구조체(300)의 결정성은 단결정 또는 다결정 등의 실리콘 나노 구조체를 모두 포함할 수 있는 것이 바람직하다.
한편, 결정화된 실리콘 나노 구조체(300)를 형성하는 방법으로는 예컨데, VLS(Vaper-Liquid-Solid) 또는 SLS(Solution-Liquid-Solid) 방법 등을 이용할 수 있다.
VLS(Vaper-Liquid-Solid) 방법을 이용하여 결정화된 실리콘 나노 구조체(300)를 제작하기 위해서는 촉매제가 필요한데, 이러한 촉매제로는 실리콘의 녹는점을 낮출 수 있는 금속으로써, 예컨데, 금(Au), 니켈(Ni), 철(Fe) 등의 금속을 이용할 수 있다.
이러한 VLS(Vaper-Liquid-Solid) 방법은, 촉매 금속의 기판(100) 상부에서의 위치와 크기를 통하여 결정화된 실리콘 나노 구조체(300)의 위치와 지름을 제어할 수 있으며, 높은 결정성을 갖는 결정화된 실리콘 나노 구조체(300)를 합성할 수 있게 한다는 특징을 갖는다.
한편, 결정화된 실리콘 나노 구조체(300)를 형성하기 위한 또 다른 방법인 SLS(Solution-Liquid-Solid) 방법도 VLS(Vaper-Liquid-Solid) 방법에서와 같이 촉매제를 필요로 하는데, 이러한 촉매제 또한 실리콘의 녹는점을 낮출 수 있는 금속을 촉매 금속으로 하여 이용할 수 있으며, 이러한 촉매 금속 역시 결정화된 실리콘 나노 구조체(300)의 위치와 지름을 제어하는 역할을 하게 된다.
다만, SLS(Solution-Liquid-Solid) 방법은 촉매제뿐만 아니라 실리콘 액체 전구체(Silicon Liquid Precursor)를 더 필요로 한다는 점과, SLS(Solution-Liquid-Solid) 방법으로 제작한 결정화된 실리콘 나노 구조체(300)는, VLS(Vaper-Liquid-Solid) 방법으로 제작한 결정화된 실리콘 나노 구조체(300)와 비교했을 때, 그 성장 온도가 낮으며, 실리콘의 결정성이 더 떨어진다고 하는 점에서 VLS(Vaper- Liquid-Solid)방법과는 구별된다고 할 수 있다.
이하에는, 결정화된 실리콘 나노 구조체를 형성하기 위한 방법으로써 이용되는 VLS(Vaper-Liquid-Solid) 및 SLS(Solution-Liquid-Solid) 방법에 대해서 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 적용된 VLS방법을 이용한 실리콘 나노 구조체의 형성 과정을 나타낸 도면이다.
도 2를 참조하면, 도 2의 A는 레이저 어블레이션(Laser ablation)에 의해 Si1-xFex 타겟으로부터 실리콘(Si) 원자와 소량의 철(Fe) 원자가 기화되어 기판으로 이동하는 것을 보여준다.
이때, 레이저 어블레이션 방법 외에도, 화학 기상 성장(Chemical Vapor Deposition; CVD) 방법으로 실란(SiH4) 기체를 주입시키는 방법을 이용할 수 있다.
도 2의 B는 실리콘(Si)과 철(Fe)이 액상 얼로이(Liquid alloy)가 되어있는 상태를 나타낸다. 이때, 철(Fe)은 실리콘(Si) 나노 구조체 성장의 시드(Seed)가 되며, 철(Fe)은 실리콘(Si)과 같이 액상 얼로이를 이룰 수 있을 정도로 실리콘(Si)의 녹는점을 크게 낮추는 역할을 한다.
이러한 사실은 도면상에 도시되지는 않았지만, 실리콘(Si)과 철(Fe)의 상평형도를 통해 알 수 있다.
한편, 도 2의 C에서는 실리콘(Si)과 철(Fe)의 액상 얼로이(Liquid alloy)에서 실리콘(Si)이 계속 주입되면, Si-Fe 액상 얼로이의 실리콘이 과포화 되어 액상 얼로이로부터 석출되게 되고 결정성을 가지며 자라나게 되는 것을 보여주고 있는데, 이러한 일련의 과정을 통하여 VLS(Vaper-Liquid-Solid)방법을 이용한 실리콘(Si)나노 구조체를 형성할 수 있다{참고문헌; Alfredo M. Morales et al. "A Laser Ablation Method for the Synthesis of Crystalline Semiconductor Nanowires" Science 279, 208, (1998)}.
도 3은 본 발명의 일 실시예에 적용된 VLS방법을 이용한 게르마늄(Ge) 나노 구조체 형성 과정을 나타낸 도면이다.
도 3의 B는 게르마늄(Ge)과 금(Au)의 상평형도를 나타내는 그래프로써, Ge-Au의 액상 얼로이를 이루어 게르마늄(Ge)의 녹는점을 낮추고 있는 것을 확인할 수 있다.
도 3의 A와 같이 VLS방법은 실리콘(Si)뿐만 아니라 게르마늄(Ge)은 물론, ZnO, ZnSe, GaAs, GaP, GaN, InP, CdS 또는 CdSe 등 1차원적인 나노 구조체를 얻는 대표적인 방법이라 할 수 있다{참고문헌; Younan Xia et al. "One Dimensional Nanostructures : Synthesis, Characaterizaiton, and Application" Advanced Materials 15, 353, (2003)}.
도 4는 본 발명의 일 실시예에 적용된 SLS 방법을 이용한 실리콘 나노 구조체의 형성 과정을 나타내는 도면이다.
도 4를 참조하면, 금속 촉매제로써 금(Au) 나노 파티클을 사용하였으며, 실리콘(Si) 액상 프리커서(Precursor)와 용매로는 (C6H5)2SiH2 및 헥산을 사용하였다.
이때, (C6H5)2SiH2 이 실리콘(Si) 원자로 분해되고 마찬가지로 실리콘(Si)과 금(Au)이 액상 얼로이(Liquid alloy)를 이루어 실리콘(Si)이 석출되는 방식으로 실리콘(Si) 나노 구조체가 합성된다{참고문헌; Xianmao Lu et al. "Growth of Single Crystal Silicon Nanowires in Supercritical Solution from Tethered Gold Particles on a Silicon Substrate" Nano letters 3, 93, (2003)}.
도 5는 금(Au) 나노 클러스터 분산에 의해 제작된 실리콘 나노 구조체를 나타내기 위한 도면이다.
도 5를 참조하면, 금(Au) 나노 파티클이 존재하는 부분에서만 실리콘 나노 구조체가 형성된 것을 알 수 있다. 즉, 금속 촉매제는 나노 구조체의 지름을 결정지을 수 있으며, 위치를 제어할 수 있다{참고문헌; Yi Cui et al. "Diameter-controlled synthesis of single-crystal silicon nanowire" Applied Physics Letters 78, 2214, (2001)}.
도 6은 금(Au)나노 클러스터의 지름에 따른 실리콘 나노 와이어의 지름을 비교하기 위한 그래프들이다.
도 6을 참조하면, 도 6의 (a)는 5nm의 금(Au)나노 클러스터, (b)는 10nm의 금(Au)나노 클러스터, (c)는 20nm의 금(Au)나노 클러스터, (d)는 30nm의 금(Au)나노 클러스터를 각각 도시하고 있는데, 이러한 각각의 그래프를 통하여 금(Au) 나노 파티클의 크기에 따른 실리콘 나노구조체의 지름이 달라지는 것을 확인할 수 있다{참고문헌; Yi Cui et al. "Diameter-controlled synthesis of single-crystal silicon nanowire" Applied Physics Letters 78, 2214, (2001)}.
도 7은 본 발명의 일 실시예에 적용된 VLS 방법으로 형성한 실리콘 나노 구조체의 결정성을 설명하기 위한 도면으로써, 도 7의 (a)는 주사전자현미경(SEM) 이미지이고, (b)는 투과전자현미경(TEM) 이미지와 선택된지역전자회절(SAED) 패턴 이미지이며, (c)는 고분해능투과전자현미경(HRTEM) 이미지를 각각 나타낸다.
도 7을 참조하면, VLS 또는 SLS 방법으로 제작한 실리콘 나노 구조체는 비정질 실리콘이 아닌 높은 결정성을 가지고 있는 결정화된 실리콘이라는 것을 알 수 있다{참고자료; Alfredo M. Morales et al. "A Laser Ablation Method for the Synthesis of Crystalline Semiconductor Nanowires" Science 279, 208, (1998)}.
전술한 바와 같이, 본 발명의 일 실시예에 따른 결정화된 실리콘 박막을 결정화하기 위하여 이용되는 실리콘 나노 구조체는 VLS 또는 SLS 방법을 통하여 형성할 수 있게 된다.
도 1c를 참조하면, 결정화된 실리콘 나노 구조체(300)를 포함한 기판(100) 상부에는 액상 제조 공정을 이용하여 폴리실란(Polysilane)(400)을 증착하게 된다.
여기서, 폴리실란(Polysilane)(400)을 결정화된 실리콘 나노 구조체(300)를 포함한 기판(100) 상부에 증착하는 방법으로는 예컨데, 스핀 코팅(Spin Coating), 딥 코팅(Dip Coating), 스프레이 피로시스(Spray Pyrosis) 또는 잉크 분사(Ink Jetting) 방법 등을 이용할 수 있는데, 이에 국한하지는 않는다.
이때, 폴리실란(Polysilane)(400)은 시클로펜타실란(Cyclopentasilane) 등과 같은 단위체(Monomer)의 액상 물질에 대한 광중합 또는 열중합을 통하여 얻을 수 있는데, 이에 국한하지는 않으며, 본 발명의 일 실시예에 적용이 가능하다고 한다면 시클로펜타실란(Cyclopentasilane) 이외의 단위체(Monomer)에 대해서도 적용 할 수 있다.
한편, 폴리실란(Polysilane)(400)을 형성하는 과정은 물론, 후술하는 결정화된 실리콘 박막(500, 도 1d참조)을 형성하는 과정까지의 전 공정은 액상 제조 공정을 이용하게 되는데, 이러한 공정은 결정화된 실리콘 박막(500)을 형성함에 있어서, 기존의 금속 유도 결정화방법(MIC), 금속 유도 측면 결정화방법(MILC) 또는 레이저 결정화방법을 이용하는 것과 비교하여 제조비용을 절감할 수 있게 된다는 이점이 있다.
도 1d는 폴리실란(Polysilane)(400)을 열처리하여 결정화된 실리콘 박막(500)을 형성하는 공정을 나타내는 것으로써, 이러한 공정은 본 발명의 일 실시예에 따른 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법의 최종 단계가 된다.
도 1d를 참조하면, 결정화된 실리콘 박막(500)은 폴리실란(Polysilane)(400)을 열처리하여 용매(Solvent)를 건조시키고, 실리콘의 결합을 통하여 형성할 수 있다.
즉, 실리콘 박막이 형성될 때, 높은 결정성의 결정화된 실리콘 나노 구조체(300)가 시드(Seed)역할을 함으로써 낮은 온도에서도 실리콘 박막이 결정성을 갖는 것을 가능하게 하는데, 이러한 과정을 통하여 실리콘 박막을 비정질 실리콘 박 막이 아닌 결정화된 실리콘 박막(예컨데, 다결정 실리콘 박막)(500)으로 형성할 수 있게 하는 것이다.
전술한 본 발명에 따른 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법을 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 적용된 VLS방법을 이용한 실리콘 나노 구조체의 형성 과정을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 적용된 VLS방법을 이용한 게르마늄(Ge) 나노 구조체 형성 과정을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 적용된 SLS 방법을 이용한 실리콘 나노 구조체의 형성 과정을 나타내는 도면이다.
도 5는 금(Au) 나노 클러스터 분산에 의해 제작된 실리콘 나노 구조체를 나타내기 위한 도면이다.
도 6은 금(Au)나노 클러스터의 지름에 따른 실리콘 나노 와이어의 지름을 비교하기 위한 그래프들이다.
도 7은 본 발명의 일 실시예에 적용된 VLS 방법으로 형성한 실리콘 나노 구조체의 결정성을 설명하기 위한 도면이다.

Claims (14)

  1. 일정 형태의 촉매 금속을 기판 상부에 형성하는 단계;
    상기 촉매 금속을 통해 상기 기판 상부에 결정화된 실리콘 나노 구조체를 형성하는 단계;
    상기 결정화된 실리콘 나노 구조체를 포함한 기판 상부에 액상 제조 공정을 이용하여 폴리실란(Polysilane)을 증착하는 단계; 및
    상기 폴리실란(Polysilane)을 열처리하여 결정화된 실리콘 박막을 형성하는 단계를 포함하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  2. 제 1 항에 있어서,
    상기 촉매 금속은 금속 박막 또는 금속 파우더의 형태인 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  3. 제 2 항에 있어서,
    상기 금속 박막은 상기 기판 상부에 증착하여 형성하는 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  4. 제 3 항에 있어서,
    상기 금속 박막은 1Å~100nm의 두께를 갖는 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  5. 제 3 항에 있어서,
    상기 금속 박막은 하나 또는 그 이상의 금속 조각으로써, 기판 상부에 일정 패턴을 형성하는 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  6. 제 2 항에 있어서,
    상기 금속 파우더는 스핀 코팅(Spin Coating) 방법을 이용하여 상기 기판 상부에 분산시켜 형성하는 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  7. 제 6 항에 있어서,
    상기 금속 파우더는 1nm~1000nm의 지름을 갖는 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  8. 제 1 항에 있어서,
    상기 촉매 금속은 금(Au), 철(Fe) 또는 니켈(Ni) 중 선택된 어느 하나의 종으로 이루어진 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  9. 제 1 항에 있어서,
    상기 결정화된 실리콘 나노 구조체는 VLS(Vaper-Liquid-Solid) 또는 SLS(Solution-Liquid-Solid) 방법을 이용하여 상기 기판 상부에 형성하는 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법.
  10. 제 1 항에 있어서,
    상기 결정화된 실리콘 나노 구조체는 금속-실리콘 합금으로써, 실리콘 나노와이어(Nano Wire), 실리콘 나노로드(Nano Rod) 또는 실리콘 나노리본(Nano Ribbon)중 선택된 어느 하나의 구조체인 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  11. 제 1 항에 있어서,
    상기 결정화된 실리콘 나노 구조체의 지름은 1nm~1000nm이며, 길이는 100nm~100μm인 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  12. 제 1 항에 있어서,
    상기 폴리실란(Polysilane)은 스핀 코팅(Spin Coating), 딥 코팅(Dip Coating), 스프레이 피로시스(Spray Pyrosis) 또는 잉크 분사(Ink Jetting) 방법 중 선택된 어느 하나의 방법을 이용하여 상기 기판 상부에 증착하는 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법.
  13. 제 1 항에 있어서,
    상기 폴리실란(Polysilane)은 시클로펜타실란(Cyclopentasilane)을 광중합 또는 열중합하여 형성하는 것을 특징으로 하는 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의 실리콘 박막 결정화방법.
  14. 제 1 항에 있어서,
    상기 결정화된 실리콘박막은 다결정 실리콘박막인 것을 특징으로 하는 실리콘 나노구조체를 이용한 액상 제조 공정 기반의 실리콘박막 결정화방법.
KR1020070115517A 2007-11-13 2007-11-13 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의실리콘박막 결정화방법 KR100952048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070115517A KR100952048B1 (ko) 2007-11-13 2007-11-13 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의실리콘박막 결정화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070115517A KR100952048B1 (ko) 2007-11-13 2007-11-13 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의실리콘박막 결정화방법

Publications (2)

Publication Number Publication Date
KR20090049307A KR20090049307A (ko) 2009-05-18
KR100952048B1 true KR100952048B1 (ko) 2010-04-07

Family

ID=40858076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115517A KR100952048B1 (ko) 2007-11-13 2007-11-13 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의실리콘박막 결정화방법

Country Status (1)

Country Link
KR (1) KR100952048B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121164B1 (ko) * 2009-07-10 2012-03-19 연세대학교 산학협력단 그래핀 나노리본의 제조방법
KR101940067B1 (ko) 2017-08-24 2019-01-18 건국대학교 산학협력단 중공와이어의 제조방법
KR102601668B1 (ko) * 2019-07-01 2023-11-10 주식회사 엘지화학 실리콘 웨이퍼 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060017888A (ko) * 2003-06-27 2006-02-27 상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 (쎄엔알에스) 결정체 재료를 합성하기 위한 방법, 및 이 방법으로 생성한재료
JP2006248893A (ja) * 2005-03-09 2006-09-21 Samsung Electronics Co Ltd ナノワイヤー及びその製造方法
KR20070010203A (ko) * 2004-05-21 2007-01-22 코닝 인코포레이티드 기판 상부에 결정성 물질을 제조하는 방법
KR20070011550A (ko) * 2004-04-30 2007-01-24 나노시스, 인크. 나노와이어 성장 및 획득 시스템 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060017888A (ko) * 2003-06-27 2006-02-27 상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 (쎄엔알에스) 결정체 재료를 합성하기 위한 방법, 및 이 방법으로 생성한재료
KR20070011550A (ko) * 2004-04-30 2007-01-24 나노시스, 인크. 나노와이어 성장 및 획득 시스템 및 방법
KR20070010203A (ko) * 2004-05-21 2007-01-22 코닝 인코포레이티드 기판 상부에 결정성 물질을 제조하는 방법
JP2006248893A (ja) * 2005-03-09 2006-09-21 Samsung Electronics Co Ltd ナノワイヤー及びその製造方法

Also Published As

Publication number Publication date
KR20090049307A (ko) 2009-05-18

Similar Documents

Publication Publication Date Title
US7919777B2 (en) Bottom gate thin film transistor and method of manufacturing the same
US7157737B2 (en) Structures with seeded single-crystal domains
US7629629B2 (en) Semiconductor nanowire and semiconductor device including the nanowire
US8513641B2 (en) Core-shell nanowire comprising silicon rich oxide core and silica shell
JP2008500745A (ja) 基板上の結晶質材料の製造
US20070155067A1 (en) Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same
US8445332B2 (en) Single crystal silicon rod fabrication methods and a single crystal silicon rod structure
KR100952048B1 (ko) 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의실리콘박막 결정화방법
JP5144135B2 (ja) ナノワイヤ及びナノワイヤを備える装置並びにその製造方法
KR100790059B1 (ko) 반도체장치, 그 제조방법 및 액정표시장치
KR100785019B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
US7662678B2 (en) Method of forming a more highly-oriented silicon layer and substrate having the same
KR101289055B1 (ko) 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
US8673750B2 (en) Single crystal silicon TFTs made by lateral crystallization from a nanowire seed
KR20100096812A (ko) 나노와이어의 합성 방법
JPH03290924A (ja) 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法
KR101738238B1 (ko) 적층형 전구체로 스피노달 상분리를 발생시켜 나노구조체를 합성하는 방법
JP3266185B2 (ja) 多結晶半導体薄膜の製造方法
KR20040061795A (ko) 다결정 실리콘 박막 제조 방법
JP2642587B2 (ja) 多結晶薄膜の形成方法
KR101024080B1 (ko) 단결정 실리콘 나노와이어를 템플레이트로 이용한 다결정실리콘 박막과 다결정 실리콘 박막 트랜지스터의 제조방법
US8022408B2 (en) Crystalline nanowire substrate, method of manufacturing the same, and method of manufacturing thin film transistor using the same
KR101095368B1 (ko) 다결정 박막 형성방법
MIYAO et al. LOW-TEMPERATURE FORMATION OF SiGe NANO-CRYSTALS BY METAL-INDUCED LATERAL CRYSTALLIZATION
WO2014172963A1 (zh) 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130313

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140305

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160420

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee