KR100950760B1 - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR100950760B1
KR100950760B1 KR1020080037742A KR20080037742A KR100950760B1 KR 100950760 B1 KR100950760 B1 KR 100950760B1 KR 1020080037742 A KR1020080037742 A KR 1020080037742A KR 20080037742 A KR20080037742 A KR 20080037742A KR 100950760 B1 KR100950760 B1 KR 100950760B1
Authority
KR
South Korea
Prior art keywords
film
contact hole
sod
sod film
trench
Prior art date
Application number
KR1020080037742A
Other languages
English (en)
Other versions
KR20090112063A (ko
Inventor
유창준
하가영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080037742A priority Critical patent/KR100950760B1/ko
Priority to US12/136,904 priority patent/US7550389B1/en
Publication of KR20090112063A publication Critical patent/KR20090112063A/ko
Application granted granted Critical
Publication of KR100950760B1 publication Critical patent/KR100950760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 듀얼 다마신(dual damascene) 공정을 이용한 반도체 소자의 배선 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 제조방법은, 콘택홀을 갖는 절연막 상에 상기 콘택홀을 매립하도록 SOD막을 형성하는 단계; 상기 SOD막을 어닐링하여 상기 콘택홀 상부 부분 및 절연막 상에 형성된 SOD막 부분을 선택적으로 경화시키는 단계; 상기 경화된 SOD막 부분 및 절연막을 식각하여 트렌치를 형성하는 단계; 및 상기 트렌치가 형성된 결과물을 세정하여 상기 콘택홀 하부 부분의 경화되지 않은 SOD막 부분을 제거하는 단계;를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 배선 형성방법{Method for forming wiring of semiconductor device}
본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 보다 상세하게는, 듀얼 다마신(dual damascene) 공정을 이용한 반도체 소자의 배선 형성방법에 관한 것이다.
일반적으로 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 그리고, 하부 금속배선과 상부 금속배선 간의 연결을 위해 콘택 플러그가 형성된다.
한편, 반도체 소자의 고집적화 추세에 따라 디자인 룰(Design Rule)이 감소하고, 상기 콘택 플러그가 형성되는 콘택홀의 종횡비가 점차 증가하고 있다. 이에, 금속배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 증가되고 있는 실정이다.
상기 금속배선의 재료로서는 전기 전도도가 우수한 알루미늄(Al) 및 텅스텐(W)이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐 보다 전기 전도도가 월등히 우수하고 저항이 낮아 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)에 대한 연구가 진행되고 있다.
그런데, 상기 구리는 배선 형태로 건식 식각하기가 용이하지 않기 때문에 구리 재질의 배선을 형성하기 위해 다마신(Damascene) 공정이 이용되고 있다. 상기 다마신 공정을 이용한 구리 배선은, 절연막을 식각해서 배선 형성 영역을 우선 형성한 후, 상기 배선 형성 영역 내에 구리막을 매립하는 것에 의해 형성된다.
여기서, 상기 배선 형성 영역은 싱글 다마신 공정과 듀얼 다마신 공정을 통해 형성될 수 있다. 특히, 상기 듀얼 다마신 공정을 이용하는 경우에는 상층 금속배선, 그리고, 상기 상층 금속배선과 하층 금속배선을 연결시키기 위한 콘택 플러그를 동시에 형성할 수 있을 뿐 아니라 금속배선에 의해 발생하는 단차를 제거할 수 있어서 후속 공정을 용이하게 할 수 있다.
상기 듀얼 다마신 공정을 이용하는 경우, 종래에는 1차로 층절연막을 식각해서 콘택홀을 형성한 후, 상기 콘택홀을 포함한 절연막 상에 BARC막과 감광막을 이용해서 배선 형성 영역을 한정하며, 그리고나서, 2차로 식각을 진행하여 절연막에 금속배선용 트렌치를 형성하는 방식으로 콘택 플러그를 포함한 배선을 형성하고 있다.
그런데, 전술한 종래의 듀얼 다마신 공정의 경우, 도 1에 도시된 바와 같이, 배선이 형성될 트렌치의 측벽에 산화막 잔류물(oxide residue)이 남을 가능성이 높으며, 이러한 산화막 잔류물로 인해 후속 공정에서 결함이 발생되고 있다.
도 1에서, 도면부호 100은 반도체 기판을, 110은 하부 금속배선을, 120은 절연막을, H는 콘택홀을, 그리고, T는 트렌치를 각각 나타낸다.
한편, 상기한 문제, 즉, 결함은 2차 식각을 과도 식각으로 진행하는 것에 의해 극복될 수 있다. 그러나, 이와 같은 조건에서는 하부 금속배선의 탑 어택(top attack)이 발생하는바, 최적의 공정 조건을 잡기에 어려움이 있다.
본 발명의 실시예는 트렌치 형성시의 결함 발생을 방지할 수 있는 반도체 소자의 배선 형성방법을 제공한다.
또한, 본 발명의 실시예는 트렌치 형성시의 결함 발생을 방지함으로써 공정 마진을 개선시킬 수 있는 반도체 소자의 배선 형성방법을 제공한다.
일 실시예에서, 본 발명에 따른 반도체 소자의 제조방법은, 콘택홀을 갖는 절연막 상에 상기 콘택홀을 매립하도록 SOD막을 형성하는 단계; 상기 SOD막을 어닐링하여 상기 콘택홀 상부 부분 및 절연막 상에 형성된 SOD막 부분을 선택적으로 경화시키는 단계; 상기 경화된 SOD막 부분 및 절연막을 식각하여 트렌치를 형성하는 단계; 및 상기 트렌치가 형성된 결과물을 세정하여 상기 콘택홀 하부 부분의 경화되지 않은 SOD막 부분을 제거하는 단계;를 포함한다.
상기 SOD막의 어닐링은 250∼350℃의 온도, 400∼700Torr의 압력 조건 하에서 30∼60분 동안 수행한다.
상기 경화된 SOD막 부분 및 절연막의 식각은 건식 식각 공정으로 수행한다.
상기 건식 식각 공정은 C3F6 가스를 사용하여 수행한다.
상기 트렌치는 상기 콘택홀과 연결되게 형성한다.
상기 트렌치가 형성된 결과물의 세정은 습식 세정 공정으로 수행한다.
상기 습식 세정 공정은 HF 용액을 사용하여 수행한다.
또한, 본 발명에 따른 반도체 소자의 배선 형성방법은, 상기 경화되지 않은 SOD막 부분을 제거하는 단계 후, 상기 콘택홀 및 트렌치 내에 도전막을 매립시켜 콘택 플러그 및 배선을 형성하는 단계;를 더 포함한다.
본 발명은 경화되었을 때 다른 산화막 물질과 유사한 건식 식각 속도를 보이고, 또한, 경화 유/무에 따라 습식 식각 속도가 매우 큰 차이를 보이는 SOD막의 특성을 이용하여 듀얼 다마신 공정을 진행한다.
따라서, 본 발명은 듀얼 다마신 공정에서의 콘택홀 식각 후의 트렌치 식각에서 발생되었던 각종 결함을 미연에 방지할 수 있으며, 이에 따라, 상기 듀얼 다마신 공정의 공정 마진을 확보함은 물론 반도체 소자의 제조 수율 및 신뢰성을 향상시킬 수 있다.
먼저, 본 발명의 기술적 원리를 설명하도록 한다.
본 발명은 듀얼 다마신 공정의 진행 시, SOD막을 이용하며, 이를 통해, 산화막 잔류물과 같은 결함 발생 및 하부 금속배선의 탑 어택 발생에 자유로운 공정 조건을 확보함으로써 공정 마진을 개선시킨다.
자세하게, 상기 SOD막은 경화가 이루어진 경우에 기존의 다른 산화막 물질과 유사한 건식 식각 속도를 보이는 반면, 경화 유/무에 따라 습식 식각 속도에서 매우 큰 차이를 보인다. 본 발명은 이러한 SOD막의 특성을 듀얼 다마신 공정에 적용 한다.
즉, 본 발명은 듀얼 다마신 공정의 진행 시, 1차 식각 과정인 콘택 식각을 실시한 후, SOD막으로 콘택홀을 채우고, 상기 SOD막의 경화를 위한 어닐링을 실시한다. 이와 같이 어닐링이 실시되면, 콘택홀 상부 부분 및 절연막 상의 SOD막 부분은 경화되는 반면, 콘택홀 하부 부분의 SOD막 부분은 거의 경화되지 않는다.
이와 같이 경화된 SOD막이 다른 산화막의 건식 식각 속도와 유사함을 이용하여 2차 식각 과정인 트렌치 식각을 진행하고, 이후, 습식 세정을 진행하면, 하부 금속배선의 탑 어택을 방지할 수 있음은 물론 SOD막의 경화되지 않은 부분, 즉, 콘택홀 하부 부분에 있는 경화되지 않은 SOD막 부분을 습식 식각 속도의 차이를 통해 완전히 제거할 수 있고, 그래서, 본 발명은 듀얼 다마신 공정을 통해 콘택 플러그 및 배선을 안정적으로 형성할 수 있게 된다. 그러므로, 본 발명은 안정적인 공정 조건을 확보할 수 있는 바, 공정 마진을 개선시킬 수 있다.
보다 구체적으로, 도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 하부 금속배선(210)이 형성된 반도체 기판(200) 상부에 상기 하부 금속배선(210)을 덮도록 산화막 재질, 예를 들어, HDP 산화막으로 이루어진 절연막(220)을 형성한다. 그런다음, 상기 절연막(220)을 1차로 식각하여 상기 하부 금속배선(210)을 노출시키는 콘택홀(H)을 형성한다. 상기 하부 금속배선(210)은 알루미늄 재질로 이루어지며, 상면에 TiN막이 형성될 수 있다.
도 2b를 참조하면, 상기 콘택홀(H)을 매립하도록 상기 절연막(210) 상에 SOD막(230)을 증착한다. 상기 SOD막(230)은, 전술한 바와 같이, 건식 식각 속도는 경화 유/무에 관계없이 다른 산화막 물질과 유사한 반면, 습식 식각 속도는 경화 유/무에 따라 현저한 차이를 보이는 특성이 있다.
도 2c를 참조하면, 상기 SOD막(230)이 증착된 기판 결과물에 대해 어닐링을 실시하고, 이를 통해, 상기 SOD막(230)을 경화시킨다. 상기 SOD막(230)의 어닐링은 250∼350℃의 온도 및 400∼700Torr의 압력 조건 하에서 30∼60분 동안 수행한다. 상기 어닐링 시, 상기 절연막(210) 상부 및 콘택홀(H) 상부에 증착된 SOD막(230) 부분은 경화되는 반면, 콘택홀(H) 하부에 증착된 SOD막 부분은 경화되지 않고 증착된 상태 그대로를 유지한다.
여기서, 도면부호 230a는 경화된 SOD막 부분을, 그리고, 230b는 경화되지 않은 SOD막 부분을 각각 나타낸다.
도 2d를 참조하면, 부분적으로 경화가 이루어진 SOD막(230) 상에 BARC막 및 감광막을 차례로 형성한 후, 상기 감광막을 노광 및 현상해서 상부 금속배선이 형성될 영역을 한정하는 감광막 패턴(244)을 형성한다. 그런 다음, 상기 감광막 패턴(244)을 식각 마스크로 이용해서 그 아래의 BARC막을 식각하여 BARC막 패턴(242)을 형성한다.
도 2e를 참조하면, 감광막 패턴(244) 및 BARC막 패턴(242)을 식각 마스크 이용해서 경화된 SOD막 부분(230a) 및 절연막(220)의 일부 두께를 건식 식각한다. 상 기 경화된 SOD막(230a) 및 절연막(220)의 건식 식각은 CxFy 가스, 바람직하게, C3F6 가스를 사용하여 수행한다. 여기서, 상기 SOD막(230)의 건식 식각 속도는 경화 유/무에 관계없이 반도체 제조 공정에서 통상 이용되는 다른 산화막 물질과 거의 유사하므로, 상기 경화된 SOD막 부분(230a) 및 산화막 재질의 절연막(220)이 동일 속도로 식각되며, 그 결과, 상기 경화된 SOD막 부분(230a)을 포함하여 절연막(220) 표면에 라인 형태로 상부 금속배선이 형성될 트렌치(T)가 형성된다. 상기 트렌치(T)는 콘택홀(H)과 연결되도록 형성된다.
한편, 상기 콘택홀(H) 내에 형성된 경화되지 않은 SOD막 부분(230b)은 상기 건식 식각 동안 제거되지 않고 그대로 잔류한다.
도 2f를 참조하면, 상기 트렌치(T)가 형성된 기판 결과물에 대해 HF 용액을 이용하여 습식 세정을 진행한다. 상기 SOD막(230)은 경화 유/무에 따라 습식 식각 속도가 다른 산화막 물질과 현저한 차이를 보이며, 예를 들어, 경화되지 않은 SOD막은 다른 산화막 물질 및 경화된 SOD막에 비해 현저하게 빠른 습식 식각 속도를 나타내므로, 상기 습식 세정 동안, 콘택홀(H) 내에 잔류되어 있는 경화되지 않은 SOD막 부분은 완전히 제거되는 반면에 경화된 SOD막 부분(230a) 및 산화막 재질의 절연막(220)은 거의 식각되지 않는다.
그러므로, 본 발명은 상기 습식 세정을 통해 경화된 SOD막 부분 및 절연막의 손상 없이 상기 콘택홀(H) 내에 잔류되어 있던 경화되지 않은 SOD막 부분만을 선택적으로 제거할 수 있다. 또한, 본 발명은 트렌치(T) 측벽에 산화막 잔류물이 남는 현상 또한 방지할 수 있으며, 그에 따라, 상기 산화막 잔류물 제거를 위해 과도 식각 조건의 식각 공정을 진행할 필요가 없으므로 하부 금속배선(210)의 탑 어택 등과 같은 결함 발생을 근본적으로 방지할 수 있다.
도 2g를 참조하면, 상기 콘택홀(H) 및 트렌치(T)를 매립하도록 도전막을 증착한 후, 상기 경화된 SOD막 부분(230a) 부분이 노출되도록 상기 도전막을 CMP하여 콘택 플러그(252)를 포함한 상부 금속배선(250)을 형성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래의 문제점을 설명하기 위한 단면도이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정별 단면도이다.
- 도면의 주요 부분에 대한 부호의 설명 -
200 : 반도체 기판 210 : 하부 금속배선
220 : 절연막 230 : SOD막
230a : 경화된 SOD막 부분 230b : 경화되지 않은 SOD막 부분
242 : BARC막 패턴 244 : 감광막 패턴
250 : 상부 금속배선 252 : 콘택 플러그

Claims (8)

  1. 콘택홀을 갖는 절연막 상에 상기 콘택홀을 매립하도록 SOD막을 형성하는 단계;
    상기 SOD막을 어닐링하여 상기 콘택홀 상부 부분 및 절연막 상에 형성된 SOD막 부분을 선택적으로 경화시키는 단계;
    상기 경화된 SOD막 부분 및 절연막을 식각하여 트렌치를 형성하는 단계; 및
    상기 트렌치가 형성된 결과물을 세정하여 상기 콘택홀 하부 부분의 경화되지 않은 SOD막 부분을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  2. 제 1 항에 있어서, 상기 SOD막의 어닐링은 250∼350℃의 온도, 400∼700Torr의 압력 조건 하에서 30∼60분 동안 수행하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  3. 제 1 항에 있어서, 상기 부분적으로 경화된 SOD막 및 절연막의 식각은 건식 식각 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  4. 제 3 항에 있어서, 상기 건식 식각 공정은 C3F6 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  5. 제 1 항에 있어서, 상기 트렌치는 상기 콘택홀과 연결되게 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  6. 제 1 항에 있어서, 상기 트렌치가 형성된 결과물의 세정은 습식 세정 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  7. 제 6 항에 있어서, 상기 습식 세정 공정은 HF 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  8. 제 1 항에 있어서, 상기 경화되지 않은 SOD막 부분을 제거하는 단계 후, 상기 콘택홀 및 트렌치 내에 도전막을 매립시켜 콘택 플러그 및 배선을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1020080037742A 2008-04-23 2008-04-23 반도체 소자의 배선 형성방법 KR100950760B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080037742A KR100950760B1 (ko) 2008-04-23 2008-04-23 반도체 소자의 배선 형성방법
US12/136,904 US7550389B1 (en) 2008-04-23 2008-06-11 Dual damascene method of forming a metal line of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080037742A KR100950760B1 (ko) 2008-04-23 2008-04-23 반도체 소자의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20090112063A KR20090112063A (ko) 2009-10-28
KR100950760B1 true KR100950760B1 (ko) 2010-04-05

Family

ID=40765891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080037742A KR100950760B1 (ko) 2008-04-23 2008-04-23 반도체 소자의 배선 형성방법

Country Status (2)

Country Link
US (1) US7550389B1 (ko)
KR (1) KR100950760B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078749A (zh) * 2020-08-18 2022-02-22 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000980A (ko) * 2006-06-28 2008-01-03 주식회사 하이닉스반도체 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000980A (ko) * 2006-06-28 2008-01-03 주식회사 하이닉스반도체 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20090112063A (ko) 2009-10-28
US7550389B1 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US6828229B2 (en) Method of manufacturing interconnection line in semiconductor device
KR20100122701A (ko) 반도체 소자의 제조방법
KR100641502B1 (ko) 반도체 소자 제조시 듀얼 다마신 공정을 이용한 콘텍형성방법
US20060194426A1 (en) Method for manufacturing dual damascene structure with a trench formed first
US20030181034A1 (en) Methods for forming vias and trenches with controlled SiC etch rate and selectivity
KR100486693B1 (ko) 금속 매립 방법
KR100688691B1 (ko) 반도체 소자의 제조 방법
KR100950760B1 (ko) 반도체 소자의 배선 형성방법
KR100602086B1 (ko) 반도체 소자의 배선 형성방법
KR100545220B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR20050046428A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법
KR100640947B1 (ko) 반도체 소자의 배선 형성방법
KR100591155B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20100036449A (ko) 반도체 소자의 제조방법
KR100511128B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100518084B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100789612B1 (ko) 금속 배선 형성 방법
KR100866121B1 (ko) 반도체 소자의 금속배선 형성방법
KR100613353B1 (ko) 단일 다마신 공정을 이용한 반도체 소자의 구리 배선 형성방법
KR100735479B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100755112B1 (ko) 반도체 소자의 인덕터 제조 방법
KR100587058B1 (ko) 금속다마신공정시의 금속쇼트 방지방법
KR20040009746A (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR20060026223A (ko) 듀얼 다마신 배선의 제조 방법 및 듀얼 다마신 배선 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee