KR100950551B1 - Semiconductor device prevented gate leaning and method for fabricating the same - Google Patents

Semiconductor device prevented gate leaning and method for fabricating the same Download PDF

Info

Publication number
KR100950551B1
KR100950551B1 KR1020070063617A KR20070063617A KR100950551B1 KR 100950551 B1 KR100950551 B1 KR 100950551B1 KR 1020070063617 A KR1020070063617 A KR 1020070063617A KR 20070063617 A KR20070063617 A KR 20070063617A KR 100950551 B1 KR100950551 B1 KR 100950551B1
Authority
KR
South Korea
Prior art keywords
silicon
film
nitrogen
nitride film
gradient
Prior art date
Application number
KR1020070063617A
Other languages
Korean (ko)
Other versions
KR20080114248A (en
Inventor
조흥재
주문식
임관용
성민규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063617A priority Critical patent/KR100950551B1/en
Publication of KR20080114248A publication Critical patent/KR20080114248A/en
Application granted granted Critical
Publication of KR100950551B1 publication Critical patent/KR100950551B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 기계적응력에 의한 게이트의 기울어짐을 방지할 수 있는 반도체소자 및 그 제조 방법을 제공하기 위한 것으로 본 발명의 게이트하드마스크막과 캡핑막은, Si3N4보다 실리콘 대 질소의 비율이 더 작은 실리콘질화막이거나, 실리콘 대 질소의 비율이 1.2 이하인 구배 및 1.2보다 큰 구배를 포함하는 단일 실리콘질화막이거나, 또는 두께가 증가할수록 실리콘 대비 질소의 비율이 1.2 이하인 구배, 1.2보다 큰 구배 및 1.2 이하인 구배가 되는 단일 실리콘질화막을 사용하고, 상술한 본 발명은 치밀하면서도 기계적응력이 낮은 실리콘질화막(실리콘부화질화막 또는 실리콘구배 질화막)을 형성할 수 있고, 특히 공정 조건에 의한 실리콘의 조성을 조정함으로써 기계적응력을 조절할 수 있으며, 실리콘질화막은 열화학기상증착법에 의해 증착하므로써 막내 불순물이 작기 때문에, 후속 열공정시 급격한 기계적응력 변화를 발생시키지 않게 되어 게이트의 기울어짐을 방지할 수 있다.The present invention is to provide a semiconductor device capable of preventing the tilt of the gate due to mechanical stress and a method of manufacturing the same. The gate hard mask film and the capping film of the present invention have a smaller silicon to nitrogen ratio than Si 3 N 4. A silicon nitride film, or a single silicon nitride film containing a gradient of silicon to nitrogen of 1.2 or less and a gradient greater than 1.2, or a gradient of nitrogen to 1.2 or less, a gradient greater than 1.2, and a gradient of 1.2 or less as the thickness increases By using a single silicon nitride film, the present invention described above can form a silicon nitride film (silicon sub-nitride film or silicon gradient nitride film) with a compact and low mechanical stress, and in particular, by adjusting the composition of the silicon by the process conditions to control the mechanical stress The silicon nitride film can be deposited by thermochemical vapor deposition. The small the impurities, are not incurring a subsequent tear-time rapid machine adaptation changes can prevent the load of the gate inclined.

게이트, 캡핑질화막, 기계적응력, 실리콘부화질화막, 실리콘구배질화막 Gate, capping nitride, mechanical stress, silicon nitride nitride, silicon gradient nitride

Description

게이트의 기울어짐 방지를 위한 반도체소자 및 그 제조 방법{SEMICONDUCTOR DEVICE PREVENTED GATE LEANING AND METHOD FOR FABRICATING THE SAME}Semiconductor device and method for fabricating the same for preventing gate inclination {SMICONDUCTOR DEVICE PREVENTED GATE LEANING AND METHOD FOR FABRICATING THE SAME}

도 1은 종래기술에 따른 반도체소자의 게이트 구조를 도시한 도면이다.1 is a view showing a gate structure of a semiconductor device according to the prior art.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 게이트 제조 방법을 도시한 도면.2A-2D illustrate a gate manufacturing method in accordance with an embodiment of the present invention.

도 3a는 본 발명의 실시예에 따른 실리콘 구배 질화막의 상세도.3A is a detailed view of a silicon gradient nitride film according to an embodiment of the present invention.

도 3b는 본 발명의 실시예에 따른 실리콘 구배 질화막의 다른 예를 도시한 도면.3B illustrates another example of a silicon gradient nitride film according to an embodiment of the present invention.

도 4a는 Si3N4의 조성을 AES로 분석한 결과.4A is a result of analyzing the composition of Si 3 N 4 by AES.

도 4b은 실리콘 대 질소의 조성비에 따른 기계적응력변화를 도시한 도면.Figure 4b is a diagram showing the change in mechanical stress according to the composition ratio of silicon to nitrogen.

도 5a는 실리콘부화질화막의 조성을 AES로 분석한 결과.Figure 5a is the result of analyzing the composition of the silicon nitride nitride film by AES.

도 5b는 열공정의 온도에 따른 Si3N4와 실리콘부화질화막의 응력 차이를 비교한 도면.Figure 5b is a comparison of the stress difference between the Si 3 N 4 and silicon nitride nitride film according to the temperature of the thermal process.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 기판 22A : 게이트절연막패턴21 substrate 22A gate insulating film pattern

23B : 폴리실리콘전극 24A : 장벽금속막패턴23B: polysilicon electrode 24A: barrier metal film pattern

25A : 텅스텐전극 26A : 게이트하드마스크막패턴25A: tungsten electrode 26A: gate hard mask film pattern

27A : 캡핑막패턴 27A: Capping Film Pattern

본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히, 기계적응력에 의한 게이트의 기울어짐을 방지할 수 있는 반도체소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technology, and more particularly, to a semiconductor device capable of preventing the inclination of a gate due to mechanical stress and a method of manufacturing the same.

반도체 소자의 집적도 향상에 따라 게이트길이(Gate length)가 계속 감소하고 있다. 이때, 공정 관점에서 여러 가지 문제점들이 발생하게 되는데, 그들 중에 한가지가 게이트가 기울어지는(Leaning) 현상이다. As the integration of semiconductor devices improves, gate lengths continue to decrease. At this time, various problems arise from the process point of view, one of them is the phenomenon of the gate (leaning).

도 1은 종래기술에 따른 반도체소자의 게이트 구조를 도시한 도면이다.1 is a view showing a gate structure of a semiconductor device according to the prior art.

도 1을 참조하면, 반도체기판(11) 상에 게이트절연막(12)이 형성되고, 게이트절연막(12) 상에 폴리실리콘막(13), 장벽금속막(14), 텅스텐막(15) 및 게이트하드마스크막(16)의 순서로 적층된 게이트패턴이 형성되며, 게이트패턴의 측벽에는 캡핑막(17)이 형성된다. Referring to FIG. 1, a gate insulating film 12 is formed on a semiconductor substrate 11, and a polysilicon film 13, a barrier metal film 14, a tungsten film 15, and a gate are formed on the gate insulating film 12. The gate patterns stacked in the order of the hard mask layer 16 are formed, and the capping layer 17 is formed on sidewalls of the gate pattern.

도 1과 같은 종래기술은 게이트길이(L)가 감소함에 따라, 게이트식각 공정 이후의 열공정에서 게이트패턴이 기울어지는 현상(18)이 발생하게 된다. 이는 게이트하드마스크막(16)과 캡핑막(17)으로 사용되는 실리콘질화막이 갖는 높은 기계적 응력(Mechanical stress)과 후속 열공정 중에 기계적응력이 증폭되면서 발생되는 현상이다. 종래기술에서 사용되는 실리콘질화막은 Si3N4이다.In the prior art as shown in FIG. 1, as the gate length L decreases, a phenomenon 18 in which the gate pattern is tilted in a thermal process after the gate etching process occurs. This is a phenomenon caused by the high mechanical stress of the silicon nitride film used as the gate hard mask film 16 and the capping film 17 and amplification of the mechanical stress during the subsequent thermal process. The silicon nitride film used in the prior art is Si 3 N 4 .

즉, 게이트하드마스크막(16)과 텅스텐막(15)간의 기계적응력의 부정합, 캡핑막(17)과 텅스텐막(15)간의 기계적응력의 부정합(mismatch), 후속 열공정 중에 발생되는 실리콘질화막의 치밀화(densification)에 의한 기계적응력의 증폭 때문이다.That is, the mismatch of the mechanical stress between the gate hard mask film 16 and the tungsten film 15, the mismatch of the mechanical stress between the capping film 17 and the tungsten film 15, and the silicon nitride film generated during the subsequent thermal process. This is due to the amplification of the mechanical stress by densification.

이와 같은 기울어짐 현상은 향후 서브 60nm급 반도체소자 이후의 고집적 반도체소자에서 더욱 심각하게 발생되며, 결국 소자의 신뢰성을 떨어뜨려 생산 수율 감소로 이어지게 된다. This tilting phenomenon occurs more seriously in the highly integrated semiconductor device after the sub-60nm class semiconductor device in the future, resulting in a decrease in the reliability of the device, leading to a decrease in production yield.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로, 기계적응력에 의한 게이트의 기울어짐을 방지할 수 있는 반도체소자 및 그 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems of the prior art, it is an object of the present invention to provide a semiconductor device and a method of manufacturing the same that can prevent the inclination of the gate due to mechanical stress.

상기 목적을 달성하기 위한 본 발명의 게이트전극과 게이트하드마스크막을 포함하는 게이트구조와, 상기 게이트구조의 측벽에 형성된 캡핑막을 구비하는 반도체소자에 있어서, 상기 게이트하드마스크막과 캡핑막은, 실리콘 대 질소의 비율이 Si3N4보다 더 큰 실리콘질화막을 포함하는 것을 특징으로 하고, 상기 실리콘질화막은 실리콘 대 질소의 비율이 1.2 이하인 것을 특징으로 한다.In a semiconductor device comprising a gate structure comprising a gate electrode and a gate hard mask film of the present invention for achieving the above object, and a capping film formed on the sidewall of the gate structure, the gate hard mask film and the capping film are formed of silicon to nitrogen. Is characterized in that it comprises a silicon nitride film having a ratio of greater than Si 3 N 4 , wherein the silicon nitride film has a silicon to nitrogen ratio of 1.2 or less.

또한, 본 발명의 반도체소자는 게이트전극과 게이트하드마스크막을 포함하는 게이트구조와, 상기 게이트구조의 측벽에 형성된 캡핑막을 구비하는 반도체소자에 있어서, 상기 게이트하드마스크막과 캡핑막은 실리콘 대 질소의 비율이 두께에 따라 구배(Gradient)를 갖는 실리콘질화막을 포함하는 것을 특징으로 하고, 상기 실리콘질화막은 상기 실리콘 대 질소의 비율이 1.2 이하인 구배 및 상기 실리콘 대 질소의 비율이 1.2보다 큰 구배를 포함하는 단일막인 것을 특징으로 하며, 상기 실리콘질화막은 두께가 증가할수록 상기 실리콘 대 질소의 비율이 1.2 이하인 구배, 상기 실리콘 대 질소의 비율이 1.2보다 큰 구배 및 상기 실리콘 대 질소의 비율이 1.2 이하인 구배가 되는 단일막인 것을 특징으로 한다.In addition, the semiconductor device of the present invention comprises a gate structure including a gate electrode and a gate hard mask film, and a capping film formed on sidewalls of the gate structure, wherein the gate hard mask film and the capping film have a ratio of silicon to nitrogen. And a silicon nitride film having a gradient according to the thickness, wherein the silicon nitride film comprises a single gradient having a ratio of silicon to nitrogen of 1.2 or less and a gradient of greater than 1.2 of silicon to nitrogen. And the silicon nitride film has a gradient in which the ratio of silicon to nitrogen is 1.2 or less, a gradient in which the ratio of silicon to nitrogen is greater than 1.2, and a gradient in which the ratio of silicon to nitrogen is 1.2 or less as the thickness increases. It is characterized by a single membrane.

그리고, 본 발명의 반도체소자의 제조 방법은 게이트전극과 게이트하드마스크막을 포함하는 게이트구조와, 상기 게이트구조의 측벽에 형성된 캡핑막을 구비하는 반도체소자의 제조 방법에 있어서, 상기 게이트하드마스크막과 캡핑막은 실리콘 대 질소의 비율이 Si3N4보다 더 큰 실리콘질화막으로 형성하는 것을 특징으로 하고, 상기 실리콘질화막은 실리콘 대 질소의 비율이 1.2 이하인 실리콘질화막으로 형성하는 것을 특징으로 한다.The semiconductor device manufacturing method includes a gate structure including a gate electrode and a gate hard mask film, and a capping film formed on sidewalls of the gate structure, wherein the gate hard mask film and the capping are formed. The film is formed of a silicon nitride film having a silicon to nitrogen ratio greater than Si 3 N 4 , and the silicon nitride film is formed of a silicon nitride film having a silicon to nitrogen ratio of 1.2 or less.

또한, 본 발명의 반도체소자의 제조 방법은 게이트전극과 게이트하드마스크막을 포함하는 게이트구조와, 상기 게이트구조의 측벽에 형성된 캡핑막을 구비하는 반도체소자의 제조 방법에 있어서, 상기 게이트하드마스크막과 캡핑막은 실리콘 대 질소의 비율이 두께에 따라 구배(Gradient)를 갖는 실리콘질화막으로 형성하는 것을 특징으로 하며, 상기 실리콘질화막은 상기 실리콘 대 질소의 비율이 1.2 이하인 구배 및 상기 실리콘 대 질소의 비율이 1.2보다 큰 구배를 포함하는 단일막으로 형성하는 것을 특징으로 하고, 상기 실리콘질화막은 두께가 증가할 수록 상기 실리콘 대 질소의 비율이 1.2 이하인 구배, 상기 실리콘 대 질소의 비율이 1.2보다 큰 구배 및 상기 실리콘 대 질소의 비율이 1.2 이하인 구배가 되는 단일막으로 형성하는 것을 특징으로 한다.In addition, the method of manufacturing a semiconductor device of the present invention includes a gate structure including a gate electrode and a gate hard mask film, and a capping film formed on sidewalls of the gate structure. The film is characterized in that the silicon nitride film is formed of a silicon nitride film having a gradient of silicon to nitrogen depending on the thickness, wherein the silicon nitride film has a gradient of silicon to nitrogen of 1.2 or less and the silicon to nitrogen ratio of 1.2 or more. And the silicon nitride film has a gradient in which the silicon to nitrogen ratio is 1.2 or less as the thickness increases, the gradient in which the silicon to nitrogen ratio is greater than 1.2 and the silicon to nitrogen ratio. It is characterized by forming as a single film which becomes a gradient whose ratio of nitrogen is 1.2 or less.

바람직하게, 상기 실리콘질화막은 화학기상증착법(CVD)으로 형성하는 것을 특징으로 하고, 더욱 바람직하게는 상기 실리콘질화막은 열화학기상증착법(Thermal CVD)으로 형성하는 것을 특징으로 한다. 상기 열화학기상증착법을 이용하여 실리콘질화막 증착시, 증착 온도는 600∼800℃의 범위로 하고, 공정 압력은 1mTorr∼100mTorr 범위로 하는 것을 특징으로 한다.Preferably, the silicon nitride film is formed by chemical vapor deposition (CVD), and more preferably, the silicon nitride film is formed by thermal chemical vapor deposition (Thermal CVD). When the silicon nitride film is deposited using the thermochemical vapor deposition method, the deposition temperature is in the range of 600 to 800 ° C., and the process pressure is in the range of 1 mTorr to 100 mTorr.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

후술하는 실시예는 게이트의 기울어짐을 극복하기 위해서 게이트하드마스크막 및 캡핑막 물질로 기계적응력이 낮으면서도 후속 열공정 중에 기계적응력의 변화가 적은 실리콘 부화 질화막(Si rich nitride)을 사용한다. 여기서, 실리콘부화질화막이란 실리콘이 다량 함유된 실리콘질화막으로서, 실리콘 대 질소의 비율이 1.2 이하, 즉 실리콘 대 질소의 비율이 1:1∼1:1.2인 실리콘질화막이다. 예를 들어, 실리콘부화질화막에서 실리콘 함량은 Si3N4에서의 실리콘함량보다 더 크다. Si3N4는 화학양론적인 실리콘질화막이다.In order to overcome the inclination of the gate, an embodiment described below uses a silicon rich nitride film having a low mechanical stress and a small change in mechanical stress during subsequent thermal processes as a gate hard mask film and a capping film material. Here, a silicon nitride nitride film is a silicon nitride film containing a large amount of silicon, and a silicon nitride film having a silicon to nitrogen ratio of 1.2 or less, that is, a silicon to nitrogen ratio of 1: 1 to 1: 1.2. For example, the silicon content in the silicon nitride nitride film is larger than the silicon content in Si 3 N 4 . Si 3 N 4 is a stoichiometric silicon nitride film.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 게이트 제조 방법을 도시한 도면이다.2A to 2D illustrate a gate manufacturing method according to an exemplary embodiment of the present invention.

도 2a에 도시된 바와 같이, 반도체기판(21) 상에 게이트절연막(22)을 형성한 후, 게이트절연막(22) 상에 폴리실리콘막(23), 장벽금속막(Barrier metal, 24), 텅스텐막(25) 및 게이트하드마스크막(26)을 차례로 형성한다. 여기서, 장벽금속막(24)은 텅스텐막(25)과 폴리실리콘막(23)간 상호확산을 방지하는 역할을 하며, 바람직하게는 텅스텐질화막을 사용할 수 있다. 게이트하드마스크막(26)은 실리콘부화질화막(Si rich nitride) 또는 실리콘구배 질화막(Si gradient nitride)이다.As shown in FIG. 2A, after the gate insulating film 22 is formed on the semiconductor substrate 21, the polysilicon film 23, the barrier metal film 24, and tungsten are formed on the gate insulating film 22. The film 25 and the gate hard mask film 26 are sequentially formed. Here, the barrier metal film 24 serves to prevent mutual diffusion between the tungsten film 25 and the polysilicon film 23, and preferably a tungsten nitride film may be used. The gate hard mask film 26 is a silicon rich nitride film or a silicon gradient nitride film.

도 2b에 도시된 바와 같이, 1차 게이트식각(First Gate etch)을 진행한다. 이때, 1차 게이트식각은 폴리실리콘막(23)의 일부까지 식각하는 공정으로서, 게이트하드마스크막(26), 텅스텐막(25), 장벽금속막(24)을 식각하고, 연속해서 폴리실리콘막(23)의 일부를 식각한다.As shown in FIG. 2B, first gate etching is performed. At this time, the primary gate etching is a process of etching up to a part of the polysilicon film 23, and the gate hard mask film 26, the tungsten film 25, and the barrier metal film 24 are etched, and the polysilicon film is continuously formed. A part of (23) is etched.

이러한 1차 게이트식각에 의해 폴리실리콘막패턴(23A), 장벽금속막패턴(24A), 텅스텐전극(25A), 게이트하드마스크막패턴(26A)으로 이루어진 1차 게이트구조물이 형성된다.By the primary gate etching, a primary gate structure including a polysilicon film pattern 23A, a barrier metal film pattern 24A, a tungsten electrode 25A, and a gate hard mask film pattern 26A is formed.

도 2c에 도시된 바와 같이, 1차 게이트구조물의 전면에 캡핑막(27)을 형성한다. 여기서, 캡핑막(27)은 게이트하드마스크막(26)과 동일하게 실리콘부화질화막(Si rich nitride) 또는 실리콘구배 질화막(Si gradient nitride)이다.As shown in FIG. 2C, a capping layer 27 is formed on the entire surface of the primary gate structure. Here, the capping film 27 is a silicon rich nitride film or a silicon gradient nitride film similarly to the gate hard mask film 26.

도 2d에 도시된 바와 같이, 2차 게이트식각을 진행한다. 이때, 2차 게이트식각은 캡핑막(27)을 식각하여 캡핑막패턴(27A)을 형성한 후에, 캡핑막패턴(27A) 아래에 노출되는 폴리실리콘막패턴(23A)을 식각하여 폴리실리콘전극(23B)을 형성하는 공정이다.As shown in FIG. 2D, secondary gate etching is performed. At this time, the secondary gate etching is performed by etching the capping layer 27 to form the capping layer pattern 27A, and then etching the polysilicon layer pattern 23A exposed under the capping layer pattern 27A to form a polysilicon electrode ( 23B) is formed.

결국, 2차 게이트식각에 의해 게이트절연막패턴(22A), 폴리실리콘전극(23B), 장벽금속막패턴(24A), 텅스텐전극(25A) 및 게이트하드마스크막패턴(26A)의 순서로 적층된 게이트구조가 완성되며, 게이트구조 중에서 폴리실리콘전극(23B)의 상부 일부와, 장벽금속막패턴(24A), 텅스텐전극(25A) 및 게이트하드마스크막패턴(26A)의 측벽에 캡핑막패턴(27A)이 형성된다.As a result, a gate stacked in the order of the gate insulating film pattern 22A, the polysilicon electrode 23B, the barrier metal film pattern 24A, the tungsten electrode 25A, and the gate hard mask film pattern 26A by secondary gate etching. The structure is completed, and the capping film pattern 27A is formed on the upper part of the polysilicon electrode 23B and the sidewalls of the barrier metal film pattern 24A, the tungsten electrode 25A, and the gate hard mask film pattern 26A among the gate structures. Is formed.

상술한 실시예에서, 게이트하드마스크막(26)과 캡핑막(27)은 모두 실리콘부화질화막(Si rich nitride) 또는 실리콘구배 질화막(Si gradient nitride)을 사용한다. 또한, 게이트하드마스크막(26)과 캡핑막(27) 중 어느 하나는 실리콘부화질화막이고 나머지 하나는 실리콘구배 질화막일 수 있다.In the above-described embodiment, both the gate hard mask film 26 and the capping film 27 use a silicon rich nitride film or a silicon gradient nitride film. In addition, any one of the gate hard mask layer 26 and the capping layer 27 may be a silicon nitride nitride layer, and the other may be a silicon gradient nitride layer.

실리콘부화질화막은 실리콘(Si) 대 질소(N)의 비율(N/Si ratio)가 1.2 이하가 되는 실리콘질화막이다. 통상적으로 실리콘질화막이라 일컫는 물질은 Si3N4이고, Si3N4는 실리콘(Si) 대 질소(N)의 비율(N/Si ratio)이 1.3 정도를 갖는 화학양론적으로 안정한 실리콘질화막이다. 따라서, 실리콘질화막에서 실리콘 대 질소의 비율이 1.2 이하가 되면 실리콘이 다량 함유되었다고 하며, 비율이 '0'에 근접하면 질소가 도핑된 폴리실리콘막이 된다.The silicon sub-nitride film is a silicon nitride film whose silicon (Si) to nitrogen (N) ratio (N / Si ratio) is 1.2 or less. A material commonly referred to as a silicon nitride film is Si 3 N 4 , and Si 3 N 4 is a stoichiometrically stable silicon nitride film having a ratio of silicon (Si) to nitrogen (N) of about 1.3. Therefore, when the silicon to nitrogen ratio is less than 1.2 in the silicon nitride film is said to contain a large amount of silicon, when the ratio is close to '0' it becomes a polysilicon film doped with nitrogen.

결국, 실리콘부화질화막은 Si3N4보다 실리콘 함량이 더 많은 실리콘질화막이다.After all, the silicon nitride nitride film is a silicon nitride film having a higher silicon content than Si 3 N 4 .

종래 게이트하드마스크막 및 캡핑막으로 사용된 실리콘질화막은 Si3N4를 포함하는 실리콘 대 질소의 비율이 1.3∼1.5인 실리콘질화막으로서 본 발명에서 사용하는 실리콘부화질화막보다 실리콘의 함량이 더 작은 물질이다. The silicon nitride film conventionally used as the gate hard mask film and the capping film is a silicon nitride film having a silicon-to-nitrogen ratio of 1.3 to 1.5 containing Si 3 N 4, and has a smaller content of silicon than the silicon sub-nitride film used in the present invention. to be.

실리콘부화 질화막을 형성하는 방법은, 화학기상증착법(CVD)을 이용하며, 증착조건의 조절을 통해 실리콘의 함량을 조절할 수 있다.The silicon-enriched nitride film is formed by chemical vapor deposition (CVD), and the content of silicon may be controlled by controlling deposition conditions.

여기서, 화학기상증착법은 모든 종류의 화학기상증착법을 지칭하며 일예로 대기압 화학기상 증착법(Atmospheric Pressure CVD; APCVD), 저압 화학기상 증착법(Low Pressure CVD; LPCVD), 플라즈마 화학기상 증착법(Plasma Enhanced CVD; PECVD), 금속 유기물 화학기상 증착법(Metal Organic CVD; MOCVD), 열화학기상증착법(Thermal CVD)이 있으며, 바람직하게는, 열화학기상증착법을 사용한다.Here, chemical vapor deposition refers to all kinds of chemical vapor deposition, for example, atmospheric pressure chemical vapor deposition (Atmospheric Pressure CVD; APCVD), low pressure chemical vapor deposition (Low Pressure CVD; LPCVD), plasma chemical vapor deposition (Plasma Enhanced CVD; PECVD), Metal Organic Chemical Vapor Deposition (MOCVD), and Thermal Chemical Vapor Deposition (Thermal CVD). Preferably, thermochemical vapor deposition is used.

열화학기상증착법은 퍼니스(furnace) 또는 단일웨이퍼형챔버(single wafer type chamber)에서 진행한다. 열화학기상증착법 적용시, 증착 온도는 600∼800℃의 높은 온도 범위로 할 수 있다. 이처럼, 열화학기상증착법 적용시 높은 온도에서 진 행하는 이유는, 증착시 막내 불순물을 제거하면서 막의 치밀화를 동시에 얻을 수 있기 때문이다. 열화학기상증착법을 제외한 나머지 화학기상증착법, 특히 플라즈마화학기상증착법(PECVD)으로 증착된 실리콘질화막의 경우는 500℃ 이하의 저온에서 증착이 이루어지므로, 막내에 존재하는 H2 등의 불순물에 의해서 후속 열공정 중에 큰 응력 변화를 일으킨다. 여기서, H2는 증착시 사용된 실리콘소스 또는 질소소스에 포함된 수소에 의한 불순물이다.Thermochemical vapor deposition is carried out in a furnace or single wafer type chamber. When the thermochemical vapor deposition method is applied, the deposition temperature may be in a high temperature range of 600 to 800 ° C. As such, the reason why the thermochemical vapor deposition is applied at a high temperature is that the film can be densified at the same time while removing impurities in the film during deposition. Thermochemical case of the silicon nitride film deposited with the remaining chemical vapor deposition, especially plasma enhanced chemical vapor deposition (PECVD) except for vapor deposition is a deposition done at temperatures below 500 ℃, subsequent column by impurities such as H 2 present in the film It causes large stress changes during the process. Here, H 2 is an impurity by hydrogen included in the silicon source or nitrogen source used in the deposition.

열화학기상증착법에 의한 실리콘부화질화막 증착시, 실리콘소스로는 SiH4 또는 SiCl2H2을 이용할 수 있으며, 질소 소스로는 NH3 또는 질소라디칼(radical N)을 사용할 수 있다. 한편, 질소라디칼은 고주파 플라즈마를 이용하여 생성시킨 라디칼이다.When depositing a silicon nitride nitride film by the thermochemical vapor deposition method, SiH 4 or SiCl 2 H 2 may be used as the silicon source, and NH 3 or nitrogen radicals (radical N) may be used as the nitrogen source. On the other hand, nitrogen radicals are radicals generated using high frequency plasma.

특히, 실리콘과 질소의 비율을 제어하기 위해 공정 압력은 1mTorr∼100mTorr 범위로 하고, 실리콘소스의 유량(gas flow)은 10∼1000 sccm, 질소소스의 유량은 10∼1000 sccm 범위로 한다. 예컨대, 실리콘소스와 질소소스의 유량비율을 1:1로 하여 실리콘 대 질소의 비율이 1이 되는 실리콘질화막이 증착되며, 비율이 1인 경우도 Si3N4보다 실리콘의 함량이 더 많은 실리콘부화질화막이 된다.In particular, in order to control the ratio of silicon and nitrogen, the process pressure is in the range of 1 mTorr to 100 mTorr, the flow rate of the silicon source is 10 to 1000 sccm, and the flow rate of the nitrogen source is 10 to 1000 sccm. For example, a silicon nitride film having a silicon-to-nitrogen ratio of 1 is deposited with a flow rate ratio of a silicon source and a nitrogen source of 1: 1, and even when the ratio is 1, the silicon enrichment is higher than that of Si 3 N 4 . It becomes a nitride film.

도 3a는 본 발명의 실시예에 따른 실리콘 구배 질화막의 상세도이다.3A is a detailed view of a silicon gradient nitride film according to an embodiment of the present invention.

도 3a를 참조하면, 실리콘구배 질화막이란 막내 실리콘 대 질소의 비율이 두께에 따라 구배(Gradient)를 갖는 질화막을 의미한다. 여기서, 구배라 함은 초기 증착시는 실리콘 대 질소의 비율을 1.2 이하로 하여 증착한 후 점차 두께가 증가할 수록 실리콘 대 질소의 비율을 1.2 보다 크게 하여 증착한다. Referring to FIG. 3A, a silicon gradient nitride film refers to a nitride film having a gradient of silicon to nitrogen in the film according to thickness. Here, the gradient refers to the deposition of silicon to nitrogen at a ratio of 1.2 or less during the initial deposition, and the deposition is performed by increasing the ratio of silicon to nitrogen to 1.2 as the thickness gradually increases.

예를 들어, 초기 두께(T1)는 실리콘부화질화막으로 증착하고, 일정 두께(T2) 이상에서는 Si3N4로 증착한다. 이로써 실리콘구배 질화막은 실리콘부화질화막과 Si3N4의 특성을 모두 갖는 단일막이 된다. 따라서, 실리콘구배 질화막은 실리콘 대질소의 비율이 1.2 이하인 구배 및 실리콘 대 질소의 비율이 1.2보다 큰 구배를 포함하는 단일막일 수 있다.For example, the initial thickness T1 is deposited by a silicon sub-nitride film, and is deposited by Si 3 N 4 above a predetermined thickness T2. As a result, the silicon gradient nitride film becomes a single film having both the silicon sub-nitride film and the Si 3 N 4 . Thus, the silicon gradient nitride film can be a single film comprising a gradient of silicon to nitrogen of 1.2 or less and a gradient of silicon to nitrogen of greater than 1.2.

도 3b는 본 발명의 실시예에 따른 실리콘 구배 질화막의 다른 예를 도시한 도면이다.3B illustrates another example of the silicon gradient nitride film according to the embodiment of the present invention.

도 3b를 참조하면, 실리콘구배 질화막은 초기 증착시는 실리콘 대 질소의 비율을 1.2 이하로 하여 증착한 후('T11' 참조) 점차 두께가 증가할수록 실리콘 대 질소의 비율을 1.2 보다 크게 하여 증착하고('T12' 참조), 다시 실리콘 대 질소의 비율을 1.2 이하로 하여 증착할 수도 있다('T13' 참조). 즉, 실리콘부화질화막, Si3N4 및 실리콘부화질화막의 순서로 형성되는 층상 구조와 유사한 막구조가 된다. 여기서, 층상구조가 되지 않는 이유는 실리콘 구배에 따라 연속적으로 증착되기 때문이다. 바람직하게, 실리콘 대 질소의 비율이 1.2 보다 큰 경우의 두께가 실리콘 대 질소의 비율을 1.2 이하로 하는 경우의 두께보다 더 두껍게 할 수 있다.Referring to FIG. 3B, a silicon gradient nitride film is deposited with a silicon-to-nitrogen ratio of 1.2 or less during initial deposition (see 'T11'), and is deposited with a silicon-to-nitrogen ratio greater than 1.2 as the thickness gradually increases. (See 'T12'), it may be deposited again with a silicon to nitrogen ratio of 1.2 or less (see 'T13'). That is, the film structure is similar to the layered structure formed in the order of the silicon sub-nitride film, Si 3 N 4 and the silicon sub-nitride film. The reason why the layered structure is not provided here is that it is continuously deposited according to the silicon gradient. Preferably, the thickness when the ratio of silicon to nitrogen is greater than 1.2 can be thicker than the thickness when the ratio of silicon to nitrogen is 1.2 or less.

이와 같이 실리콘 구배 질화막을 형성하면, 다른 막과 접촉하는 부분에서의 기계적응력은 낮추면서도 Si3N4 막의 특성을 유지할 수 있게 된다. In this way, when the silicon gradient nitride film is formed, it is possible to maintain the characteristics of the Si 3 N 4 film while lowering the mechanical stress at the portion in contact with the other film.

도 4a는 Si3N4의 조성을 AES로 분석한 결과로서, Si3N4는 질소(N)가 실리콘(Si)보다 더 많이 검출된 것을 알 수 있다.4A shows a result of analyzing the composition of Si 3 N 4 by AES, and it can be seen that Si 3 N 4 has detected more nitrogen (N) than silicon (Si).

도 4b은 실리콘 대 질소의 비율에 따른 기계적응력변화를 도시한 도면으로서, 실리콘 대 질소의 비율이 증가할수록 응력이 점차 증가하는 것을 알 수 있다. Si3N4는 실리콘 대 질소의 비율이 1.3 이상인 경우로서, 비율이 1.2 이하인 경우보다 응력이 매우 큼을 알 수 있다.Figure 4b is a diagram showing the change in mechanical stress according to the ratio of silicon to nitrogen, it can be seen that the stress gradually increases as the ratio of silicon to nitrogen increases. Si 3 N 4 is a case where the ratio of silicon to nitrogen is 1.3 or more, and it can be seen that the stress is much higher than that of the ratio of 1.2 or less.

도 5a는 실리콘부화질화막의 조성을 AES로 분석한 결과로서, 실리콘 부화 질화막은 질소(N)와 실리콘(Si)이 유사한 수준으로 검출됨을 알 수 있다. 유사한 수준으로 검출된다는 것은 실리콘 대 질소의 비율이 1이라는 것을 의미하며, 이는 도 4a의 Si3N4보다 실리콘이 더 많이 함유됨을 의미한다.FIG. 5A shows the results of analyzing the composition of the silicon nitride nitride film by AES. As shown in FIG. 5A, nitrogen (N) and silicon (Si) are detected at similar levels. Detecting at a similar level means that the silicon to nitrogen ratio is 1, which means that more silicon is contained than Si 3 N 4 in FIG. 4A.

도 5b는 열공정의 온도에 따른 Si3N4와 실리콘부화질화막의 응력 차이를 비교한 도면으로서, Si3N4는 매우 큰 응력(high tensile stress)을 갖지만, 실리콘부화질화막은 Si3N4보다 작은 응력을 갖는 것을 확인할 수 있다. FIG. 5B is a diagram comparing the difference in stress between Si 3 N 4 and silicon nitride nitride film according to the temperature of the thermal process. Si 3 N 4 has a very high stress, but the silicon nitride nitride film is less than Si 3 N 4 . It can be confirmed that it has a small stress.

상술한 도 4a, 4b, 도 5a 및 도 5b에 따르면, 실리콘질화막은 실리콘 대 질소의 비율이 작아질수록 응력이 낮아짐을 알 수 있다.4A, 4B, 5A, and 5B, the silicon nitride film may have a lower stress as the silicon to nitrogen ratio decreases.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 치밀하면서도 기계적응력이 낮은 실리콘질화막(실리콘부화질화막 또는 실리콘구배 질화막)을 형성할 수 있고, 특히 공정 조건에 의한 실리콘 조성을 조정함으로써 기계적응력을 조절할 수 있다.The present invention described above can form a silicon nitride film (silicon sub-nitride film or silicon gradient nitride film) with high density and low mechanical stress, and in particular, the mechanical stress can be adjusted by adjusting the silicon composition according to the process conditions.

또한, 본 발명에 따른 실리콘질화막은 열화학기상증착법에 의해 증착하므로써 막내 불순물이 작기 때문에, 후속 열공정시 급격한 기계적응력 변화를 발생시키지 않게 되어 게이트의 기울어짐을 방지할 수 있다.In addition, since the silicon nitride film according to the present invention is deposited by the thermochemical vapor deposition method, the impurities in the film are small, so that a sudden change in mechanical stress is not generated during the subsequent thermal process, thereby preventing the inclination of the gate.

또한, 실리콘부화질화막 및 실리콘구배질화막은 Si3N4에 비해서 유전율이 낮기 때문에 기생 캐패시터를 줄일 수 있는 효과도 있다.In addition, since the silicon sub-nitride film and the silicon gradient nitride film have a lower dielectric constant than Si 3 N 4 , parasitic capacitors can be reduced.

Claims (18)

게이트전극과 게이트하드마스크막을 포함하는 게이트구조와, 상기 게이트구조의 측벽에 형성된 캡핑막을 구비하는 반도체소자에 있어서,A semiconductor device comprising a gate structure including a gate electrode and a gate hard mask film, and a capping film formed on sidewalls of the gate structure. 상기 게이트하드마스크막과 캡핑막은, 실리콘 대 질소의 비율이 Si3N4보다 더 작은 실리콘질화막을 포함하는 반도체소자.And the gate hard mask film and the capping film include a silicon nitride film having a silicon to nitrogen ratio smaller than Si 3 N 4 . 제1항에 있어서,The method of claim 1, 상기 실리콘질화막은 상기 실리콘 대 질소의 비율(N/Si ratio)가 1.2 이하인 반도체소자.The silicon nitride film has a silicon-to-nitrogen ratio (N / Si ratio) of 1.2 or less. 게이트전극과 게이트하드마스크막을 포함하는 게이트구조와, 상기 게이트구조의 측벽에 형성된 캡핑막을 구비하는 반도체소자에 있어서,A semiconductor device comprising a gate structure including a gate electrode and a gate hard mask film, and a capping film formed on sidewalls of the gate structure. 상기 게이트하드마스크막과 캡핑막은, 실리콘 대 질소의 비율이 두께에 따라 구배(Gradient)를 갖는 실리콘질화막을 포함하고, 상기 구배는 상기 실리콘 대 질소의 비율이 1.2 이하인 구배를 포함하는 반도체소자.The gate hard mask layer and the capping layer may include a silicon nitride layer having a gradient of silicon to nitrogen in accordance with a thickness, and the gradient may include a gradient in which the ratio of silicon to nitrogen is 1.2 or less. 제3항에 있어서,The method of claim 3, 상기 실리콘질화막은,The silicon nitride film, 상기 두께가 증가할수록 상기 실리콘 대 질소의 비율이 1.2 이하인 구배 및 상기 실리콘 대비 질소의 비율이 1.2보다 큰 구배가 되는 단일막인 반도체소자.The semiconductor device is a single film having a gradient in which the ratio of silicon to nitrogen is 1.2 or less and a gradient in which the ratio of nitrogen to silicon is greater than 1.2 as the thickness increases. 제3항에 있어서,The method of claim 3, 상기 실리콘질화막은,The silicon nitride film, 상기 두께가 증가할수록 상기 실리콘 대 질소의 비율이 1.2 이하인 구배, 상기 실리콘 대 질소의 비율이 1.2보다 큰 구배 및 상기 실리콘 대 질소의 비율이 1.2 이하인 구배가 되는 단일막인 반도체소자.And a single film having a gradient in which the ratio of silicon to nitrogen is 1.2 or less, a gradient in which the ratio of silicon to nitrogen is greater than 1.2, and a gradient in which the ratio of silicon to nitrogen is 1.2 or less as the thickness increases. 제1항 내지 제5항 중 어느 한 항에 있어서,6. The method according to any one of claims 1 to 5, 상기 실리콘질화막은, The silicon nitride film, 열화학기상증착법(Thermal CVD)에 의한 실리콘질화막을 포함하는 반도체소자.A semiconductor device comprising a silicon nitride film by thermal chemical vapor deposition (Thermal CVD). 게이트전극과 게이트하드마스크막을 포함하는 게이트구조와, 상기 게이트구 조의 측벽에 형성된 캡핑막을 구비하는 반도체소자의 제조 방법에 있어서,A method of manufacturing a semiconductor device, comprising: a gate structure comprising a gate electrode and a gate hard mask film; and a capping film formed on sidewalls of the gate structure; 상기 게이트하드마스크막과 캡핑막은, 실리콘 대 질소의 비율이 Si3N4보다 더 작은 실리콘질화막으로 형성하는 반도체소자의 제조 방법.And the gate hard mask film and the capping film are formed of a silicon nitride film having a silicon to nitrogen ratio smaller than Si 3 N 4 . 제7항에 있어서,The method of claim 7, wherein 상기 실리콘질화막은 상기 실리콘 대 질소의 비율이 1.2 이하인 실리콘질화막으로 형성하는 반도체소자의 제조 방법.And the silicon nitride film is formed of a silicon nitride film having a silicon to nitrogen ratio of 1.2 or less. 게이트전극과 게이트하드마스크막을 포함하는 게이트구조와, 상기 게이트구조의 측벽에 형성된 캡핑막을 구비하는 반도체소자의 제조 방법에 있어서,A semiconductor device manufacturing method comprising: a gate structure including a gate electrode and a gate hard mask film; and a capping film formed on sidewalls of the gate structure. 상기 게이트하드마스크막과 캡핑막은, 실리콘 대비 질소의 비율이 두께에 따라 구배(Gradient)를 갖는 실리콘질화막으로 형성하고,The gate hard mask layer and the capping layer may be formed of a silicon nitride layer having a gradient of silicon to silicon in proportion to a thickness thereof. 상기 구배는 상기 실리콘 대 질소의 비율이 1.2 이하인 구배를 포함하는 반도체소자의 제조 방법.Wherein said gradient comprises a gradient in which the silicon to nitrogen ratio is 1.2 or less. 제9항에 있어서,10. The method of claim 9, 상기 실리콘질화막은,The silicon nitride film, 상기 두께가 증가할수록 상기 실리콘 대 질소의 비율이 1.2 이하인 구배 및 상기 실리콘 대 질소의 비율이 1.2보다 큰 구배가 되는 단일막으로 형성하는 반도체소자의 제조 방법.The semiconductor device manufacturing method of claim 1, wherein as the thickness increases, the silicon to nitrogen ratio is 1.2 or less and the silicon to nitrogen ratio is greater than 1.2. 제9항에 있어서,10. The method of claim 9, 상기 실리콘질화막은,The silicon nitride film, 상기 두께가 증가할수록 상기 실리콘 대 질소의 비율이 1.2 이하인 구배, 상기 실리콘 대 질소의 비율이 1.2보다 큰 구배 및 상기 실리콘 대 질소의 비율이 1.2 이하인 구배가 되는 단일막으로 형성하는 반도체소자의 제조 방법.As the thickness increases, a method of manufacturing a semiconductor device, which is formed as a single film having a gradient of silicon to nitrogen of 1.2 or less, a gradient of silicon to nitrogen of greater than 1.2, and a gradient of silicon to nitrogen of 1.2 or less. . 제7항 내지 제11항 중 어느 한 항에 있어서,The method according to any one of claims 7 to 11, 상기 실리콘질화막은, The silicon nitride film, 화학기상증착법(CVD)으로 형성하는 반도체소자의 제조 방법.A method for manufacturing a semiconductor device formed by chemical vapor deposition (CVD). 제12항에 있어서,The method of claim 12, 상기 실리콘질화막은, 열화학기상증착법(Thermal CVD)으로 형성하는 반도체소자의 제조 방법.The silicon nitride film is a method of manufacturing a semiconductor device is formed by thermal chemical vapor deposition (Thermal CVD). 제13항에 있어서,The method of claim 13, 상기 열화학기상증착법은, 퍼니스 또는 단일웨이퍼형 챔버에서 진행하는 반도체소자의 제조 방법.The thermochemical vapor deposition method is a semiconductor device manufacturing method that proceeds in a furnace or a single wafer chamber. 제13항에 있어서,The method of claim 13, 상기 열화학기상증착법을 이용하여 실리콘질화막 증착시, 증착 온도는 600∼800℃의 범위로 하는 반도체소자의 제조 방법.When the silicon nitride film is deposited using the thermochemical vapor deposition method, the deposition temperature is a method of manufacturing a semiconductor device in the range of 600 ~ 800 ℃. 제13항에 있어서,The method of claim 13, 상기 열화학기상증착법을 이용하여 실리콘질화막 증착시, 공정 압력은 1mTorr∼100mTorr 범위로 하는 반도체소자의 제조 방법.When the silicon nitride film is deposited using the thermochemical vapor deposition method, the process pressure is a semiconductor device manufacturing method of 1mTorr ~ 100mTorr range. 제13항에 있어서,The method of claim 13, 상기 실리콘질화막 증착시, 실리콘소스로는 SiH4 또는 SiCl2H2을 이용하며, 질소 소스로는 NH3 또는 질소라디칼(radical N)을 이용하는 반도체소자의 제조 방 법.When the silicon nitride film is deposited, a method of manufacturing a semiconductor device using SiH 4 or SiCl 2 H 2 as the silicon source, NH 3 or nitrogen radicals (radical N) as the nitrogen source. 제17항에 있어서,The method of claim 17, 상기 실리콘소스의 유량은 10∼1000 sccm으로 하고, 상기 질소소스의 유량은 10∼1000 sccm 범위로 하는 반도체소자의 제조 방법.And a flow rate of the silicon source is 10 to 1000 sccm, and a flow rate of the nitrogen source is 10 to 1000 sccm.
KR1020070063617A 2007-06-27 2007-06-27 Semiconductor device prevented gate leaning and method for fabricating the same KR100950551B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063617A KR100950551B1 (en) 2007-06-27 2007-06-27 Semiconductor device prevented gate leaning and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063617A KR100950551B1 (en) 2007-06-27 2007-06-27 Semiconductor device prevented gate leaning and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20080114248A KR20080114248A (en) 2008-12-31
KR100950551B1 true KR100950551B1 (en) 2010-03-30

Family

ID=40371378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063617A KR100950551B1 (en) 2007-06-27 2007-06-27 Semiconductor device prevented gate leaning and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100950551B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065151A (en) 1996-08-14 1998-03-06 Sony Corp Semiconductor device and its manufacturing method
KR20000048085A (en) * 1998-12-11 2000-07-25 포만 제프리 엘 Method and structure for surface state passivation to improve yield and reliability of integrated circuit structures
KR20060077159A (en) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 Method for fabricating a semiconductor memory device
KR100855281B1 (en) 2002-03-06 2008-09-01 매그나칩 반도체 유한회사 Method for fabricating semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065151A (en) 1996-08-14 1998-03-06 Sony Corp Semiconductor device and its manufacturing method
KR20000048085A (en) * 1998-12-11 2000-07-25 포만 제프리 엘 Method and structure for surface state passivation to improve yield and reliability of integrated circuit structures
KR100855281B1 (en) 2002-03-06 2008-09-01 매그나칩 반도체 유한회사 Method for fabricating semiconductor device
KR20060077159A (en) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 Method for fabricating a semiconductor memory device

Also Published As

Publication number Publication date
KR20080114248A (en) 2008-12-31

Similar Documents

Publication Publication Date Title
KR100313091B1 (en) Method of forming gate dielectric layer with TaON
US7368393B2 (en) Chemical oxide removal of plasma damaged SiCOH low k dielectrics
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
KR20060104232A (en) High density plasma chemical vapor deposition methods using a fluorine-based chemical etching gas and methods of fabricating a semiconductor device employing the same
KR20030093575A (en) Method for fabricating capacitor using high selectivity nitride
KR100470973B1 (en) High density plasma chemical vapor deposition process
KR20040079175A (en) The method for forming electrode in semiconductor device
KR20040059842A (en) Method for forming a contact hole in a semiconductor device
KR20110078064A (en) Method for manufacturing semiconductor device prevented warpage
KR100950551B1 (en) Semiconductor device prevented gate leaning and method for fabricating the same
US5869406A (en) Method for forming insulating layers between polysilicon layers
US7189659B2 (en) Method for fabricating a semiconductor device
KR100489650B1 (en) Capacitor Manufacturing Method for Semiconductor Devices
KR100303186B1 (en) Method for manufacturing gate electrode of semiconductor device
KR20080002548A (en) Method of manufacturing semiconductor device prevented abnormal oxidation of metal electrode
KR100200301B1 (en) Method of fabrication dual silicon layer semiconductor device
KR100326237B1 (en) Method for forming tantalum oxide layer using ozone gas and method for capacitor of semiconductor device by the same
KR100755072B1 (en) Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same
KR100811258B1 (en) Method of fabricating the semiconductor device having WSix gate structure
JP4695158B2 (en) Manufacturing method of semiconductor device
KR100377171B1 (en) A method for forming capacitor insemiconductor device using hemispherical grained silicon
KR100472518B1 (en) Method for depositing nitride film using single chamber type cvd device
KR100322890B1 (en) Method for forming oxide layer of semiconductor device
KR100650758B1 (en) Method for forming gate of semiconductor device
US8685826B2 (en) Method for manufacturing nano-crystalline silicon material from chloride chemistries for the semiconductor integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee