KR100948999B1 - Semiconductor package fabricating?method - Google Patents

Semiconductor package fabricating?method Download PDF

Info

Publication number
KR100948999B1
KR100948999B1 KR1020080002213A KR20080002213A KR100948999B1 KR 100948999 B1 KR100948999 B1 KR 100948999B1 KR 1020080002213 A KR1020080002213 A KR 1020080002213A KR 20080002213 A KR20080002213 A KR 20080002213A KR 100948999 B1 KR100948999 B1 KR 100948999B1
Authority
KR
South Korea
Prior art keywords
wafer
adhesive
grinding
support substrate
semiconductor package
Prior art date
Application number
KR1020080002213A
Other languages
Korean (ko)
Other versions
KR20090076331A (en
Inventor
백종식
박종욱
박성수
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080002213A priority Critical patent/KR100948999B1/en
Publication of KR20090076331A publication Critical patent/KR20090076331A/en
Application granted granted Critical
Publication of KR100948999B1 publication Critical patent/KR100948999B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Abstract

본 발명은 웨이퍼의 백그라인딩(back grinding)시 발생하는 웨이퍼의 파손(chipping)을 방지할 수 있는 반도체 패키지 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor package capable of preventing chipping of a wafer that occurs during backgrinding of the wafer.

이를 위해 본 발명의 반도체 패키지 제조 방법은 평평한 제 1 면과 상기 제 1 면의 반대면으로써 평평한 제 2 면과, 상기 제 1 면과 상기 2 면을 연결하는 라운드진 제 3 면을 갖고, 상기 제 1 면에 다수의 본드 패드 및 상기 본드 패드를 노출시키는 패시베이션층이 형성되며, 상기 본드 패드와 상기 제 1 면을 관통하는 관통 전극이 형성된 웨이퍼를 준비하는 웨이퍼 준비 단계; 상기 웨이퍼의 제 2 면에 임시 기판을 부착하는 임시 기판 부착 단계; 상기 웨이퍼의 제 3 면까지 감쌀 수 있도록 상기 웨이퍼의 제 1 면에 접착제를 도포하고, 상기 접착제를 통해 웨이퍼 지지 기판을 상기 웨이퍼의 제 1 면에 부착시키는 접착제 도포 및 웨이퍼 지지 기판 부착 단계; 및 상기 웨이퍼의 제 2 면을 그라인딩(grinding)하여 상기 관통 전극을 노출시키는 웨이퍼 그라인딩 단계를 포함하는 것을 특징으로 한다.To this end, the semiconductor package manufacturing method of the present invention has a flat first surface and a flat second surface as an opposite surface of the first surface, and a rounded third surface connecting the first surface and the second surface. A wafer preparation step of preparing a wafer having a plurality of bond pads and a passivation layer exposing the bond pads on one surface, and a through electrode penetrating through the bond pads and the first surface; Attaching a temporary substrate to the second side of the wafer; Applying an adhesive to the first side of the wafer so as to wrap up to the third side of the wafer and attaching the wafer supporting substrate to the first side of the wafer through the adhesive; And grinding the second surface of the wafer to expose the through electrode.

웨이퍼, 임시 기판, 접착제, 그라인딩, 관통 전극 Wafers, Temporary Substrates, Adhesives, Grinding, Through Electrodes

Description

반도체 패키지 제조 방법{SEMICONDUCTOR PACKAGE FABRICATING　METHOD}Semiconductor package manufacturing method {SEMICONDUCTOR PACKAGE FABRICATING METHOD}

본 발명은 웨이퍼의 백그라인딩(back grinding)시 발생하는 웨이퍼의 파손(chipping)을 방지할 수 있는 반도체 패키지 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor package capable of preventing chipping of a wafer that occurs during backgrinding of the wafer.

최근 모바일 폰이나 PMP 등 휴대용 전자기기는 고기능화와 동시에 소형, 경량 및 낮은 가격이 요구되고 있다. 이러한 추세에 따라 휴대용 전자기기에 탑재되는 반도체 패키지(Semiconductor Package) 역시 보다 혁신적이고 가격경쟁력이 있는 3D 패키지 형태로 발전하고 있다. 이 중에서도 실리콘 관통 전극(Through Silicon Via)을 이용한 적층 기술은 반도체 다이 또는 반도체 패키지를 수직으로 적층하는 기술로써, 반도체 다이나 반도체 패키지 사이의 연결 길이를 짧게 할 수 있어서 더욱 고성능, 초소형의 반도체 패키지의 구현이 가능한 기술로 주목받고 있다. Recently, portable electronic devices such as mobile phones and PMPs are required to be highly functional and at the same time small, lightweight and low price. In line with this trend, semiconductor packages mounted on portable electronic devices are also developing into more innovative and competitively priced 3D packages. Among them, stacking technology using through silicon via is a method of vertically stacking a semiconductor die or a semiconductor package, and it is possible to shorten the connection length between semiconductor dies or semiconductor packages, thereby realizing a higher performance and a smaller semiconductor package. It is attracting attention as a possible technology.

현재 반도체 패키지 제조 공정에서는 웨이퍼를 매우 얇은 상태로 하여 웨이퍼 레벨에서 패키징하는 백그라인딩(back grinding) 기술이 잘 알려져 있다. 이 백그라인딩 기술은 통상 웨이퍼의 뒷면, 즉 패턴이 형성되지 않은 면을 레이저, 에칭 또는 기계적 그라인딩 방법에 의해 일정 부분을 깍아 낸 상태에서 나머지 제조 공정인 회로기판부착, 전기적 접속, 봉지 및 입출력단자 형성 및 소잉(sawing)공정 등을 실시하는 기술이다.BACKGROUND OF THE INVENTION In the semiconductor package manufacturing process, a back grinding technique is known which packages a wafer at a very thin state and packages at a wafer level. This back-grinding technique is usually performed by laser, etching, or mechanical grinding methods on the back side of the wafer, that is, the surface on which the pattern is not formed, and the remaining manufacturing processes such as circuit board attachment, electrical connection, encapsulation, and input / output terminal formation. And a sawing process.

그런데, 상기와 같이 웨이퍼의 뒷면을 깎아낼 때 웨이퍼의 파손(chipping)이 발생하는 문제점이 있다. 특히, 웨이퍼의 에지부분은 웨이퍼의 백그라인딩시 웨이퍼의 중앙 부분보다 약한 부분(weak point)으로 작용하기 때문에, 파손(chipping) 위험이 크다. 이와 같은 문제점으로 인해, 웨이퍼의 백그라인딩시 웨이퍼의 불량이 증가하게 되어 웨이퍼 레벨에서의 반도체 패키지 생산 수율이 매우 저조해지는 문제가 있다However, when the back surface of the wafer is scraped as described above, there is a problem in that chipping of the wafer occurs. In particular, since the edge portion of the wafer acts as a weak point at the backgrinding of the wafer than the center portion of the wafer, there is a high risk of chipping. Due to this problem, the defect of the wafer is increased during the backgrinding of the wafer, and the yield of semiconductor package production at the wafer level is very low.

따라서, 웨이퍼의 백그라인딩시 웨이퍼의 에지부분에 대한 파손(chipping)을 방지하는 방안이 절실히 요구되고 있다.  Therefore, there is an urgent need for a method of preventing chipping of the edge portion of the wafer during backgrinding of the wafer.

본 발명의 목적은 웨이퍼의 가장자리를 접착제로 커버하여 웨이퍼의 백그라인딩시 취약한 웨이퍼의 가장자리의 파손(chipping)을 방지함으로써, 반도체 패키지의 제조 수율을 높일 수 있는 반도체 패키지 제조 방법을 제공하는 데 있다.An object of the present invention is to provide a semiconductor package manufacturing method that can increase the manufacturing yield of the semiconductor package by covering the edge of the wafer with an adhesive to prevent chipping of the weak edge of the wafer during backgrinding of the wafer.

또한, 본 발명의 다른 목적은 웨이퍼의 가로폭과 동일한 가로폭을 갖는 웨이퍼 지지 기판을 구비함으로써 웨이퍼 지지 기판을 위한 특수 지그를 준비할 필요가 없어, 반도체 패키지의 제조 공정을 단순화시킬 수 있는 반도체 패키지 제조 방법을 제공하는 데 있다.In addition, another object of the present invention is to provide a wafer supporting substrate having the same width as the width of the wafer, thereby eliminating the need to prepare a special jig for the wafer supporting substrate, thereby simplifying the manufacturing process of the semiconductor package. It is to provide a manufacturing method.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 반도체 패키지 제조 방법은 평평한 제 1 면과 상기 제 1 면의 반대면으로써 평평한 제 2 면과, 상기 제 1 면과 상기 2 면을 연결하는 라운드진 제 3 면을 갖고, 상기 제 1 면에 다수의 본드 패드 및 상기 본드 패드를 노출시키는 패시베이션층이 형성되며, 상기 본드 패드와 상기 제 1 면을 관통하는 관통 전극이 형성된 웨이퍼를 준비하는 웨이퍼 준비 단계; 상기 웨이퍼의 제 2 면에 임시 기판을 부착하는 임시 기판 부착 단계; 상기 웨이퍼의 제 3 면까지 감쌀 수 있도록 상기 웨이퍼의 제 1 면에 접착제를 도포하고, 상기 접착제를 통해 웨이퍼 지지 기판을 상기 웨이퍼의 제 1 면에 부착시키는 접착제 도포 및 웨이퍼 지지 기판 부착 단계; 및 상기 웨이퍼의 제 2 면을 그라인 딩(grinding)하여 상기 관통 전극을 노출시키는 웨이퍼 그라인딩 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a semiconductor package according to an embodiment of the present invention is a flat first surface and a round second surface that is opposite to the first surface, and connecting the first surface and the second surface. Preparation of a wafer having a third surface, a passivation layer exposing the plurality of bond pads and the bond pads on the first surface, and preparing a wafer on which the bond pad and the through electrode penetrating the first surface are formed step; Attaching a temporary substrate to the second side of the wafer; Applying an adhesive to the first side of the wafer so as to wrap up to the third side of the wafer and attaching the wafer supporting substrate to the first side of the wafer through the adhesive; And a wafer grinding step of grinding the second surface of the wafer to expose the through electrode.

또한, 본 발명의 실시예에 따른 반도체 패키지 제조 방법은 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계와 상기 웨이퍼 그라인딩 단계 사이에 상기 웨이퍼의 제 2 면으로부터 상기 임시 기판을 제거하는 임시 기판 제거 단계를 더 포함할 수 있다.In addition, the method of manufacturing a semiconductor package according to an embodiment of the present invention further includes a temporary substrate removing step of removing the temporary substrate from the second side of the wafer between the adhesive application and the wafer support substrate attaching step and the wafer grinding step. can do.

상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계에서 상기 웨이퍼의 제 3 면의 수직 단면 형상이 외측으로 돌출된 라운드 형상일 수 있다. The vertical cross-sectional shape of the third surface of the wafer may be a round shape that protrudes outward in the adhesive applying and the wafer supporting substrate attaching step.

상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계는 상기 웨이퍼의 가로폭과 동일한 가로폭을 갖는 상기 웨이퍼 지지 기판을 준비하는 것을 포함할 수 있다.The adhesive application and the wafer support substrate attaching step may include preparing the wafer support substrate having the same width as the width of the wafer.

상기 웨이퍼 그라인딩 단계 후, 상기 웨이퍼의 제 3 면과 상기 웨이퍼 지지 기판의 측면을 덮는 상기 접착제의 측면은 평평하게 이루어질 수 있다.After the wafer grinding step, the side of the adhesive covering the third side of the wafer and the side of the wafer support substrate may be flat.

상기 접착제는 액상 타입일 수 있으며, UV 큐어용 레진 또는 레지스트일 수 있다.The adhesive may be of a liquid type and may be a resin or resist for UV curing.

상기 목적을 달성하기 위하여, 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법은 평평한 제 1 면과 상기 제 1 면의 반대면으로써 평평한 제 2 면과, 상기 제 1 면과 상기 2 면을 연결하는 라운드진 제 3 면을 갖고, 상기 제 1 면에 다수의 본드 패드 및 상기 본드 패드를 노출시키는 패시베이션층이 형성되며, 상기 본드 패드와 상기 제 1 면을 관통하는 관통 전극이 형성된 웨이퍼를 준비하는 웨이퍼 준비 단계; 상기 웨이퍼의 제 3 면을 1차적으로 그라인딩 또는 소잉하는 웨이퍼 의 1차 그라인딩 또는 소잉 단계; 상기 웨이퍼의 제 3 면을 감쌀 수 있도록 상기 웨이퍼와 마주보는 웨이퍼 지지 기판에 접착제를 도포하고, 상기 접착제를 통해 상기 웨이퍼 지지 기판과 상기 웨이퍼의 제 1 면을 부착시키는 접착제 도포 및 웨이퍼 지지 기판 부착 단계; 및 상기 웨이퍼의 제 2 면을 2차적으로 그라인딩(grinding)하여 상기 관통 전극을 노출시키는 웨이퍼의 2차 그라인딩 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a semiconductor package manufacturing method according to another embodiment of the present invention is a flat first surface and the opposite surface of the first surface, the second flat surface, the first surface and the second surface is connected Preparing a wafer having a rounded third surface, a passivation layer exposing a plurality of bond pads and the bond pads on the first surface, and a through electrode penetrating through the bond pad and the first surface; Wafer preparation step; Primary grinding or sawing of the wafer, primarily grinding or sawing a third side of the wafer; Applying an adhesive to a wafer support substrate facing the wafer so as to cover the third surface of the wafer, and applying an adhesive and attaching the wafer support substrate to attach the wafer support substrate and the first surface of the wafer through the adhesive ; And a secondary grinding step of the wafer for secondly grinding the second surface of the wafer to expose the through electrode.

상기 웨이퍼의 1차 그라인딩 또는 소잉 단계는 상기 웨이퍼의 제 3 면을 전체적으로 그라인딩 또는 소잉하여, 상기 웨이퍼의 제 3 면의 수직 단면 형상을 평평하게 만드는 것일 수 있다. 또한, 상기 웨이퍼의 1차 그라인딩 또는 소잉 단계는 상기 웨이퍼의 제 3 면 중 상부 부분을 그라인딩하여, 상기 웨이퍼의 제 3 면의 수직 단면 형상을 단차지게 만드는 것일 수 있다.The primary grinding or sawing step of the wafer may be to grind or saw the third side of the wafer as a whole to flatten the vertical cross-sectional shape of the third side of the wafer. In addition, the primary grinding or sawing step of the wafer may be to grind the upper portion of the third surface of the wafer to level the vertical cross-sectional shape of the third surface of the wafer.

상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계는 상기 웨이퍼 1차 그라인딩 또는 소잉 단계 이전의 상기 웨이퍼 가로폭과 동일한 가로폭을 갖는 상기 웨이퍼 지지 기판을 준비하는 과정을 포함할 수 있다.The adhesive application and wafer support substrate attaching step may include preparing a wafer support substrate having the same width as the wafer width before the wafer primary grinding or sawing step.

상기 웨이퍼 그라인딩 단계 후, 상기 웨이퍼의 제 3 면과 상기 웨이퍼 지지 기판의 측면을 덮는 상기 접착제의 측면은 평평하게 이루어질 수 있다.After the wafer grinding step, the side of the adhesive covering the third side of the wafer and the side of the wafer support substrate may be flat.

상기 접착제는 액상 타입일 수 있으며, UV 큐어용 레진 또는 레지스트일 수 있다.The adhesive may be of a liquid type and may be a resin or resist for UV curing.

본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법은 평평한 제 1 면과 상기 제 1 면의 반대면으로써 평평한 제 2 면과, 상기 제 1 면과 상기 2 면을 연결하는 제 3 면을 갖고, 상기 제 1 면에 다수의 본드 패드 및 상기 본드 패드를 노출시키는 패시베이션층이 형성되며, 상기 본드 패드와 상기 제 1 면을 관통하는 관통 전극이 형성된 웨이퍼를 준비하는 웨이퍼 준비 단계; 상기 웨이퍼의 제 2 면에 임시 기판을 부착하는 임시 기판 부착 단계; 상기 웨이퍼의 제 1 면에 접착제를 1차적으로 도포하고 상기 접착제를 통해 웨이퍼 지지 기판을 상기 웨이퍼의 제 1 면에 부착시키는 접착제 1차 도포 및 웨이퍼 지지 기판 부착 단계; 상기 웨이퍼의 제 3 면과 제 2 면을 감싸도록 상기 접착제를 도포하는 접착제 2차 도포 단계; 및 상기 웨이퍼의 제 2 면을 그라인딩(grinding)하여 상기 관통 전극을 노출시키는 웨이퍼 그라인딩 단계를 포함하는 것을 특징으로 한다.A semiconductor package manufacturing method according to another embodiment of the present invention has a flat first surface and a second surface that is flat as an opposite surface of the first surface, and a third surface connecting the first surface and the second surface, A wafer preparation step of preparing a wafer having a plurality of bond pads and a passivation layer exposing the bond pads on the first surface, and a through electrode passing through the bond pads and the first surface; Attaching a temporary substrate to the second side of the wafer; An adhesive primary coating and wafer supporting substrate attaching step of first applying an adhesive to the first side of the wafer and attaching the wafer supporting substrate to the first side of the wafer through the adhesive; An adhesive secondary coating step of applying the adhesive to surround the third and second sides of the wafer; And grinding the second surface of the wafer to expose the through electrode.

본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법은 상기 접착제 1차 도포 및 웨이퍼 지지 기판 부착 단계와 상기 접착제 2차 도포 단계 사이에 상기 웨이퍼의 제 2 면으로부터 상기 임시 기판을 제거하는 임시 기판 제거 단계를 더 포함할 수 있다. A semiconductor package manufacturing method according to another embodiment of the present invention is a temporary substrate removal to remove the temporary substrate from the second side of the wafer between the adhesive first application and wafer support substrate attachment step and the adhesive secondary application step It may further comprise a step.

상기 접착제 1차 도포 및 웨이퍼 지지 기판 부착 단계에서 상기 웨이퍼의 제 3 면은 수직 단면 형상이 외측으로 돌출된 라운드 형상일 수 있다. In the adhesive primary coating and the wafer support substrate attaching step, the third surface of the wafer may have a round shape in which a vertical cross-sectional shape protrudes outward.

상기 접착제 1차 도포 및 웨이퍼 지지 기판 부착 단계는 상기 웨이퍼의 가로폭과 동일한 가로폭을 갖는 상기 웨이퍼 지지 기판을 준비하는 과정을 포함할 수 있다.The adhesive primary coating and the wafer supporting substrate attaching step may include preparing the wafer supporting substrate having the same width as the width of the wafer.

상기 접착제 2차 도포 단계는 스핀 코팅 방법을 이용해 상기 웨이퍼의 제 3 면에 상기 접착제를 도포하는 것일 수 있다.The adhesive second coating step may be to apply the adhesive to the third surface of the wafer by using a spin coating method.

상기 웨이퍼 그라인딩 단계 후, 상기 웨이퍼의 제 3 면과 상기 웨이퍼 지지 기판의 측면을 덮는 상기 접착제의 측면은 평평하게 이루어질 수 있다.After the wafer grinding step, the side of the adhesive covering the third side of the wafer and the side of the wafer support substrate may be flat.

상기 접착제는 액상 타입일 수 있으며, UV 큐어용 레진 또는 레지스트로 이루어질 수 있다.The adhesive may be of a liquid type and may be made of a resin or a resist for UV curing.

본 발명의 실시예에 따른 반도체 패키지 제조 방법은 웨이퍼의 가장자리를 접착제로 커버하여 웨이퍼의 백그라인딩시 취약한 웨이퍼의 가장자리의 파손(chipping)을 방지할 수 있다. 따라서, 본 발명의 실시예에 따른 반도체 패키지 제조 방법은 반도체 패키지의 제조 수율을 높일 수 있다.The method of manufacturing a semiconductor package according to an embodiment of the present invention may cover the edge of the wafer with an adhesive to prevent chipping of the edge of the wafer, which is vulnerable during backgrinding of the wafer. Therefore, the semiconductor package manufacturing method according to the embodiment of the present invention can increase the manufacturing yield of the semiconductor package.

또한, 본 발명의 실시예에 따른 반도체 패키지 제조 방법은 웨이퍼의 가로폭과 동일한 가로폭을 갖는 웨이퍼 지지 기판을 구비함으로써 웨이퍼 지지 기판을 위한 특수 지그를 준비할 필요가 없다. 따라서, 본 발명의 실시예에 따른 반도체 패키지 제조 방법은 반도체 패키지의 제조 공정을 단순화시킬 수 있다.In addition, the semiconductor package manufacturing method according to the embodiment of the present invention does not need to prepare a special jig for the wafer support substrate by having a wafer support substrate having the same width as the width of the wafer. Therefore, the semiconductor package manufacturing method according to the embodiment of the present invention can simplify the manufacturing process of the semiconductor package.

이하에서 첨부된 도면과 실시예를 참조하여 본 발명에 따른 반도체 패키지 제조 방법에 대해 상세히 설명하기로 한다. Hereinafter, a method of manufacturing a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings and embodiments.

도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 나타내는 플로우 챠트가 도시되어 있고, 도 2a 내지 도 2e를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 나타내는 웨이퍼의 단면도들이 도시되어 있다.Referring to FIG. 1, a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention is shown. Referring to FIGS. 2A to 2E, a method of manufacturing a semiconductor package according to an embodiment of the present invention is illustrated. Cross sections of the wafer are shown.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법은 웨이퍼 준비 단계(S1), 임시 기판 부착 단계(S2), 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S3), 임시 기판 제거 단계(S4), 및 웨이퍼 그라인딩 단계(S5)를 포함한다.As shown in Figure 1, the semiconductor package manufacturing method according to an embodiment of the present invention is a wafer preparation step (S1), temporary substrate attaching step (S2), adhesive application and wafer support substrate attaching step (S3), temporary substrate A removal step S4, and a wafer grinding step S5.

먼저, 도 2a를 참조하면, 상기 웨이퍼 준비 단계(S1)는 평평한 제 1 면(11), 평평한 제 2 면(12), 및 상기 제 1 면(11)과 상기 제 2 면(12)을 연결하는 라운드진 제 3 면(13)을 포함하는 웨이퍼(10)를 준비하는 단계이다.First, referring to FIG. 2A, the wafer preparation step S1 connects the first flat surface 11, the second flat surface 12, and the first surface 11 and the second surface 12. In this step, the wafer 10 including the rounded third surface 13 is prepared.

상기 웨이퍼(10)는 상기 제 1 면(11)에 형성되는 다수의 본드 패드(20)를 포함한다. 상기 본드 패드(20)는 상기 제 1 면(11) 중 대략 가장자리 또는 대략 중앙에 형성될 수 있다. The wafer 10 includes a plurality of bond pads 20 formed on the first surface 11. The bond pad 20 may be formed at an edge or a center of the first surface 11.

또한, 상기 웨이퍼(10)는 상기 본드 패드(20)의 일부를 노출시키도록 상기 제 1 면(11)에 형성되는 패시베이션층(30)을 포함한다. 여기서, 상기 패시베이션층(30)은 상기 본드 패드(20)의 외주연을 덮으며 상기 웨이퍼(10)의 제 1 면(11)을 보호하는 역할을 한다. 상기 패시베이션층(30)은 통상의 산화막, 질화막 및 폴리이미드 또는 그 등가물 중 선택되는 어느 하나의 재질로 이루어질 수 있으나, 본 발명에서 이를 한정하지 않는다. 또한, 상기 패시베이션층(30)은 화학적 증착 또는 이에 등가하는 어느 하나의 방법으로 형성될 수 있으나, 본 발명에서 이를 한정 하지 않는다. 이러한 패시베이션층(30)은 증착 후, 식각 과정을 통해서 상기 본드 패드(20)를 패시베이션층(30) 외부로 노출시킬 수 있다. In addition, the wafer 10 includes a passivation layer 30 formed on the first surface 11 to expose a portion of the bond pad 20. Here, the passivation layer 30 covers the outer periphery of the bond pad 20 and serves to protect the first surface 11 of the wafer 10. The passivation layer 30 may be made of any one material selected from a common oxide film, a nitride film, a polyimide, or an equivalent thereof, but is not limited thereto. In addition, the passivation layer 30 may be formed by any one method of chemical vapor deposition or the like, but is not limited thereto. After passivation, the passivation layer 30 may expose the bond pad 20 to the outside of the passivation layer 30 through an etching process.

또한, 상기 웨이퍼(10)는 상기 본드 패드(20)와 상기 제 1 면(11)을 관통하는 관통 전극(40)을 포함한다. 상기 관통 전극(40)은 하나의 반도체 패키지에 다른 반도체 패키지를 적층할 때 전기적인 연결 배선 역할을 하여, 얇고 고기능의 반도체 패키지의 형성을 가능하게 한다. 상기 관통 전극(40)은 상기 본드 패드(20)의 표면(20a)에 위치하는 머리부(40a)와 상기 머리부(40a)로부터 상기 웨이퍼(10)에 형성된 관통 홀(14)로 연장된 기둥부(40b)를 포함하여 형성되어, 상기 본드 패드(20)와 전기적으로 연결된다. 상기 관통 전극(40)은 구리(Cu), 금(Au), 은(Ag) 및 알루미늄(Al) 또는 이에 등가하는 재질 중 선택되는 어느 하나의 재질로 형성될 수 있으나, 본 발명에서 이를 한정하지는 않는다. 상기 관통 전극(40)은 물리 기상 증착법(PVD: Physical Vapor Deposition), 화학 기상 증착법(CVD : Chemical Vapor Deposition) 및 전해 또는 무전해 방식의 도금법 또는 이에 등가하는 방법 중 선택되는 어느 하나의 방법으로 형성될 수 있으나, 본 발명에서 이를 한정하지는 않는다. In addition, the wafer 10 includes a through electrode 40 penetrating through the bond pad 20 and the first surface 11. The through electrode 40 serves as an electrical connection line when the other semiconductor package is stacked on one semiconductor package, thereby enabling the formation of a thin and highly functional semiconductor package. The through electrode 40 has a head portion 40a positioned on the surface 20a of the bond pad 20 and a pillar extending from the head portion 40a to a through hole 14 formed in the wafer 10. It is formed to include a portion 40b, it is electrically connected to the bond pad 20. The through electrode 40 may be formed of any one material selected from copper (Cu), gold (Au), silver (Ag), aluminum (Al), or an equivalent thereof, but is not limited thereto. Do not. The through electrode 40 is formed by any one method selected from physical vapor deposition (PVD), chemical vapor deposition (CVD), electrolytic or electroless plating, or an equivalent thereof. However, the present invention is not limited thereto.

도 2b를 참조하면, 상기 임시 기판 부착 단계(S2)는 상기 웨이퍼(10)의 제 2 면(12)에 임시 기판(50)을 부착하는 단계이다.Referring to FIG. 2B, the temporary substrate attaching step S2 is a step of attaching the temporary substrate 50 to the second surface 12 of the wafer 10.

상기 임시 기판(50)은 이후 설명되는 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S3)에서 웨이퍼(10)에 접착제(60)를 도포시 접착제(60)가 웨이퍼 기판(10)의 외부로 떨어지는 것을 막는 역할을 한다. 상기 임시 기판(50)은 웨이퍼(10)에 접 착제(60)를 도포한 후에는 제거 가능하다. 상기 임시 기판(50)은 탈부착 가능한 금속판 또는 테프론 테이프 일 수 있으나, 본 발명에서 이러한 재질로 상기 임시 기판(50)을 한정하는 것은 아니다.The temporary substrate 50 prevents the adhesive 60 from falling out of the wafer substrate 10 when the adhesive 60 is applied to the wafer 10 in the adhesive applying and wafer supporting substrate attaching step S3 described later. Play a role. The temporary substrate 50 may be removed after applying the adhesive 60 to the wafer 10. The temporary substrate 50 may be a detachable metal plate or Teflon tape, but the temporary substrate 50 is not limited to the material in the present invention.

도 2c를 참조하면, 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S3)는 상기 웨이퍼(10)의 제 3 면(13)까지 도포 될 수 있도록 상기 웨이퍼(10)의 제 1 면(11)에 접착제(60)를 도포하고, 상기 접착제(60)를 통해 웨이퍼 지지 기판(70)을 상기 웨이퍼(10)의 제 1 면(11)에 부착시키는 단계이다.Referring to FIG. 2C, the adhesive application and the wafer support substrate attaching step S3 may be performed on the first surface 11 of the wafer 10 so that the adhesive may be applied to the third surface 13 of the wafer 10. 60, and attaching the wafer support substrate 70 to the first surface 11 of the wafer 10 through the adhesive 60.

상기 접착제(60)는 상기 웨이퍼(10)의 제 1 면(11)에 도포되어 상기 제 3 면(13)까지 퍼짐으로써 상기 제 3 면(13)을 감쌀 수 있도록 충분한 양으로 준비된다. 상기 접착제(60)는 액상 타입의 물질이며, 예를 들어 UV 큐어용 레진 또는 레지스트일 수 있다. 상기 UV 큐어용 레진 또는 레지스트로 이루어지는 상기 접착제(60)는 레이저와 같은 열이 가해지면 접착력이 약해지기 때문에, 이후에 웨이퍼 지지 기판(70)을 웨이퍼(10)로부터 분리시키는 공정이 있는 경우 유용하게 사용된다. 상기 접착제(60)의 접착 방법은 롤러 코팅 및 플로우 코팅 또는 이에 등가하는 방법 중 선택되는 어느 하나의 방법일 수 있으나, 본 발명에서 이를 한정하지는 않는다. 여기서, 상기 웨이퍼(10)의 제 3 면(13)의 수직 단면 형상은 외측으로 돌출된 라운드 형상을 유지하고 있다. The adhesive 60 is prepared in a sufficient amount so as to be applied to the first side 11 of the wafer 10 and spread to the third side 13 to cover the third side 13. The adhesive 60 is a liquid type material, and may be, for example, a resin or a resist for UV curing. Since the adhesive force 60 of the UV cured resin or resist is weakened when the heat such as a laser is applied, it is useful when there is a process of separating the wafer support substrate 70 from the wafer 10 thereafter. Used. The adhesive method of the adhesive 60 may be any one method selected from roller coating and flow coating or equivalent thereto, but is not limited thereto. Here, the vertical cross-sectional shape of the third surface 13 of the wafer 10 maintains a round shape protruding outward.

상기 웨이퍼 지지 기판(70)은 상기 웨이퍼(10)의 그라인딩시 상기 웨이퍼(10)를 홀딩해야하는 지그(jig)에 의해 실질적으로 홀딩되는 부분으로서, 상기 웨이퍼(10)에 도포된 접착제(60)를 통해 상기 웨이퍼(10)의 제 1 면(11)에 부착된 다. 여기서, 상기 웨이퍼 지지 기판(70)은 상기 웨이퍼(10)의 가로폭과 동일한 가로폭을 가지도록 형성될 수 있다. 이는, 상기 웨이퍼 지지 기판(70)이 상기 웨이퍼(10)의 가로폭보다 큰 가로폭을 가지도록 형성되면, 이후 설명될 웨이퍼 그라인딩 단계(S5) 이후의 다른 단계에서 상기 웨이퍼(10)보다 큰 웨이퍼 지지 기판(70)을 핸들링하기 위한 특수 지그를 별도로 준비해야 하기 때문이다. 따라서, 상기 웨이퍼(10)의 가로폭보다 큰 가로폭을 가지는 상기 웨이퍼 지지 기판(70)이 부착된 상기 웨이퍼(10)는 상기 웨이퍼 그라인딩 단계(S5) 후 웨이퍼 크기의 지그(jig)를 사용하는 표준 공정을 따를 수 없어 제조 수율을 높일 수 없게 된다. 상기 웨이퍼 지지 기판(70)은 글래스(glass) 재질로 이루어질 수 있지만, 이러한 재질로 상기 웨이퍼 지지 기판(70)을 한정하는 것은 아니다. 또한, 상기 웨이퍼 지지 기판(70)은 상기 웨이퍼(10)와 상기 웨이퍼 지지 기판(70)의 분리시 상기 접착제(60)에 가해지는 레이저와 같은 열에 의해 손상되지 않도록 특수 코팅되어 이루어질 수 있다. The wafer support substrate 70 is a portion that is substantially held by a jig that must hold the wafer 10 when grinding the wafer 10, and the adhesive 60 applied to the wafer 10 is applied to the wafer support substrate 70. It is attached to the first surface 11 of the wafer 10 through. Here, the wafer support substrate 70 may be formed to have the same width as the width of the wafer 10. This means that if the wafer support substrate 70 is formed to have a width larger than the width of the wafer 10, the wafer larger than the width ¼ 10 in another step after the wafer grinding step S5, which will be described later. This is because a special jig for handling the supporting substrate 70 must be separately prepared. Accordingly, the wafer 10 to which the wafer support substrate 70 having a width larger than the width of the wafer 10 is attached may use a jig of a wafer size after the wafer grinding step S5. It is not possible to follow standard processes and increase the manufacturing yield. The wafer support substrate 70 may be made of glass, but the wafer support substrate 70 is not limited thereto. In addition, the wafer support substrate 70 may be made of a special coating so as not to be damaged by heat such as a laser applied to the adhesive 60 when the wafer 10 and the wafer support substrate 70 are separated.

상기와 같이, 액상 타입의 접착제(60)를 상기 제 3 면(13)까지 감쌀 수 있도록 상기 웨이퍼(10)의 제 1 면(11)에 충분한 양으로 도포한 후, 상기 웨이퍼 지지 기판(70)을 상기 웨이퍼(10)의 제 1 면(11)에 부착시키면, 상기 접착제(60)는 상기 웨이퍼 지지 기판(70)이 상기 접착제(60)를 누르는 소정의 압력에 의해 퍼지게 되어 상기 웨이퍼 지지 기판(70)의 측면 일부와 상기 웨이퍼(10)의 제 3 면(13)을 덮게 된다. 따라서, 상기 웨이퍼(10)의 제 3 면(13)은 상기 접착제(60)에 의해 커버되어, 이후의 웨이퍼 그라인딩 단계(S5)에서 발생하는 외력으로부터 보호받을 수 있다. 여기서, 상기 접착제(60)는 상기 웨이퍼(10)의 제 2 면(12)에 부착된 임시 기판(50)으로 인해 더 이상 웨이퍼(10)의 제 2 면(12) 아래로 퍼지지 않고 상기 웨이퍼(10)의 라운드진 제 3 면(13)으로부터 수평방향으로 퍼지게 되어, 상기 접착제(60)의 측면(61) 중 상기 웨이퍼(10)의 제 3 면(13) 하부에 대응되는 부분은 다른 부분보다 외측으로 돌출되어 있다. As described above, after applying the liquid-type adhesive 60 to the first surface 11 of the wafer 10 in a sufficient amount so as to wrap up to the third surface 13, the wafer support substrate 70 Is attached to the first surface 11 of the wafer 10, the adhesive 60 is spread by the predetermined pressure at which the wafer supporting substrate 70 presses the adhesive 60, and thus the wafer supporting substrate ( A portion of the side surface of the substrate 70 and the third surface 13 of the wafer 10 are covered. Accordingly, the third surface 13 of the wafer 10 may be covered by the adhesive 60 to be protected from the external force generated in the subsequent wafer grinding step S5. Here, the adhesive 60 no longer spreads below the second side 12 of the wafer 10 due to the temporary substrate 50 attached to the second side 12 of the wafer 10. 10 is horizontally spread from the rounded third surface 13 of the adhesive layer 60, the portion of the side surface 61 of the adhesive 60 corresponding to the lower portion of the third surface 13 of the wafer 10 than the other portion It protrudes outward.

도 2d를 참조하면, 상기 임시 기판 제거 단계(S4)는 상기 웨이퍼(10)의 제 2 면(12)으로부터 상기 임시 기판(50)을 제거하는 단계이다.Referring to FIG. 2D, the temporary substrate removing step S4 is a step of removing the temporary substrate 50 from the second surface 12 of the wafer 10.

상기 임시 기판(50)은 이후 웨이퍼(10)의 제 2 면(12)을 용이하게 그라인딩하기 위해서 미리 제거되는 것이다. 한편, 상기 임시 기판(50)이 웨이퍼(10)의 제 2 면(12)에 남아 있더라도 웨이퍼(10)의 제 2 면(12)에 대한 그라인딩이 가능하므로, 상기 임시 기판 제거 단계(S4)는 생략될 수도 있다. The temporary substrate 50 is then removed in advance to facilitate grinding the second side 12 of the wafer 10. Meanwhile, even when the temporary substrate 50 remains on the second surface 12 of the wafer 10, grinding of the second surface 12 of the wafer 10 is possible, so that the temporary substrate removing step S4 may be performed. May be omitted.

도 2e를 참조하면, 상기 웨이퍼 그라인딩 단계(S5)는 상기 웨이퍼(10)의 제 2 면(12)을 일정 두께만큼 그라인딩하여 상기 관통 전극(40)을 노출시키는 단계이다.Referring to FIG. 2E, in the wafer grinding step S5, the second surface 12 of the wafer 10 is ground by a predetermined thickness to expose the through electrode 40.

구체적으로, 상기 관통 전극(40)의 기둥부(40b)가 상기 웨이퍼(10)의 제 2 면(12)을 그라인딩함으로써 노출된다. 이렇게 노출되는 상기 관통 전극(40)의 기둥부(40b)는 수직 적층형 반도체 패키지 형성시 상부에 위치하는 반도체 패키지와 하부에 위치하는 반도체 패키지 또는 인쇄회로기판을 전기적으로 연결하기 위해 실시되는 다수의 와이어 본딩을 제거하기 위해 인접한 반도체 패키지들의 전기적 패턴과 연결된다. 상기 웨이퍼(10)의 제 2 면(12)을 그라인딩하는 방법은 예를 들어 다이아몬드 그라인더 및 그 등가물을 이용하여 수행할 수 있으며, 이러한 방법으로 그라인딩 방법을 한정하는 것은 아니다. Specifically, the pillar portion 40b of the through electrode 40 is exposed by grinding the second surface 12 of the wafer 10. The pillar portion 40b of the through-electrode 40 thus exposed is a plurality of wires that are electrically connected to the semiconductor package positioned at the top and the semiconductor package or printed circuit board positioned at the bottom when the vertical stacked semiconductor package is formed. It is connected with the electrical pattern of adjacent semiconductor packages to remove the bonding. The method of grinding the second surface 12 of the wafer 10 may be performed using, for example, a diamond grinder and its equivalent, and the grinding method is not limited thereto.

한편, 상기 웨이퍼(10)의 제 2 면(12)을 그라인딩하면, 상기 접착제(60)의 측면(61) 중 상기 웨이퍼(10)의 제 3면(13) 하부에 대응되는 부분도 제거된다. 따라서, 상기 웨이퍼(10)의 제 3 면(13)과 상기 웨이퍼 지지 기판(70)의 측면을 덮는 상기 접착제(60)의 측면(61)은 전체적으로 평평하게 된다.Meanwhile, when the second surface 12 of the wafer 10 is ground, a portion of the side surface 61 of the adhesive 60 corresponding to the lower portion of the third surface 13 of the wafer 10 is also removed. Accordingly, the third surface 13 of the wafer 10 and the side surfaces 61 of the adhesive 60 covering the side surfaces of the wafer support substrate 70 are generally flat.

상술한 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법은 상기 웨이퍼(10)의 제 3 면(13)을 상기 접착제(60)로 감싼다. 이에 따라, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법은 웨이퍼(10)의 제 2 면(12)을 그라인딩시 발생하는 외력으로부터 취약한 상기 웨이퍼(10)의 제 3 면(13), 즉 가장자리를 보호함으로써, 웨이퍼(10)의 가장자리에서 쉽게 발생될 수 있는 파손(chipping) 현상을 방지할 수 있다. 따라서, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법은 반도체 패키지의 제조 수율을 높일 수 있다. As described above, the semiconductor package manufacturing method according to the exemplary embodiment of the present invention wraps the third surface 13 of the wafer 10 with the adhesive 60. Accordingly, the method of manufacturing a semiconductor package according to an embodiment of the present invention may include a third surface 13, that is, an edge, of the wafer 10 that is vulnerable to external force generated when grinding the second surface 12 of the wafer 10. By protecting the chip, it is possible to prevent a chipping phenomenon that may easily occur at the edge of the wafer 10. Therefore, the semiconductor package manufacturing method according to an embodiment of the present invention can increase the manufacturing yield of the semiconductor package.

또한, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법은 상기 웨이퍼(10)의 가로폭과 동일한 상기 웨이퍼 지지 기판(70)을 구비함으로써, 종래 반도체 패키지 제조 공정에서 웨이퍼 지지 기판의 가로폭이 웨이퍼의 가로폭보다 큰 경우 웨이퍼의 그라인딩 공정 이후의 다른 공정에서 웨이퍼를 홀딩하는 지그를 웨이퍼 지지 기판의 크기에 맞춰 별도로 준비해야 하는 과정을 없앨 수 있다. 따라서, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법은 반도체 패키지의 제조 공정을 단순화할 수 있다. In addition, the semiconductor package manufacturing method according to an embodiment of the present invention includes the wafer supporting substrate 70 which is the same as the width of the wafer 10, so that the width of the wafer supporting substrate is increased in the conventional semiconductor package manufacturing process. If larger than the width of the jig for holding the wafer in another process after the grinding process of the wafer can eliminate the process of separately prepared according to the size of the wafer support substrate. Therefore, the semiconductor package manufacturing method according to an embodiment of the present invention can simplify the manufacturing process of the semiconductor package.

다음은 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법에 대해 설명하기로 한다. Next, a method of manufacturing a semiconductor package according to another embodiment of the present invention will be described.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 플로우 챠트이고, 도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 웨이퍼의 단면도들이다.3 is a flowchart illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention, and FIGS. 4A to 4D are cross-sectional views of a wafer illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법은 웨이퍼 준비 단계(S11), 웨이퍼의 1차 그라인딩 또는 소잉(sawing) 단계(S12), 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S13), 및 웨이퍼의 2차 그라인딩 단계(S14)를 포함한다.As shown in FIG. 3, the method of manufacturing a semiconductor package according to another embodiment of the present invention includes a wafer preparation step S11, a primary grinding or sawing step S12, an adhesive application, and a wafer support substrate attached. Step S13, and the secondary grinding step S14 of the wafer.

먼저, 도 4a를 참조하면, 상기 웨이퍼 준비 단계(S11)는 평평한 제 1 면(11)과 상기 제 1 면(11)의 반대면으로써 평평한 제 2 면(12)과, 상기 제 1 면(11)과 상기 2 면(12)을 연결하는 라운드진 제 3 면(13)을 갖고, 상기 제 1 면(11)에 다수의 본드 패드(20) 및 상기 본드 패드(20)를 노출시키는 패시베이션층(30)이 형성되며, 상기 본드 패드(20)와 상기 제 1 면(11)을 관통하는 관통 전극(40)이 형성된 웨이퍼(10)를 준비하는 단계이다.First, referring to FIG. 4A, the wafer preparation step S11 may include a flat first surface 11 and a flat second surface 12 as the opposite surface of the first surface 11 and the first surface 11. ) And a passivation layer having a rounded third surface 13 connecting the two surfaces 12 and exposing a plurality of bond pads 20 and the bond pads 20 to the first surface 11. 30 is formed, and the wafer 10 having the through electrode 40 penetrating the bond pad 20 and the first surface 11 is prepared.

상기 웨이퍼 준비 단계(S11)는 도 2a에 도시된 상기 웨이퍼 준비 단계(S1)와 동일하게 이루어지므로, 중복된 설명은 생략하기로 한다. Since the wafer preparation step S11 is made in the same manner as the wafer preparation step S1 shown in FIG. 2A, duplicated description will be omitted.

도 4b를 참조하면, 상기 웨이퍼의 1차 그라인딩 또는 소잉 단계(S12)는 상기 웨이퍼(10)의 제 3 면(13)을 1차적으로 그라인딩 또는 소잉하는 단계이다.Referring to FIG. 4B, the primary grinding or sawing step S12 of the wafer is a step of primarily grinding or sawing the third surface 13 of the wafer 10.

상기 웨이퍼의 1차 그라인딩 또는 소잉 단계(S12)는 상기 웨이퍼(10)의 제 3 면(13)을 1차적으로 그라인딩 또는 소잉하여, 상기 웨이퍼(10)의 제 3 면(13)의 수직 단면 형상을 평평하게 만든다. 이는 이후 설명되는 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S13)에서 접착제(60)가 웨이퍼(10)의 평평해진 제 3 면(13)에 균일하게 도포되도록 하여, 웨이퍼(10)의 제 3 면(13)을 균일하게 보호하기 위함이다. 또한, 웨이퍼(10)의 크기를 작게 함으로써, 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S13)에서 접착제(60)를 먼저 웨이퍼 지지 기판(70)에 도포하여 상기 접착제(60)를 통해 웨이퍼(10)를 상기 웨이퍼 지지 기판(70)에 접착시키는데 용이하도록 하기 위함이다.The primary grinding or sawing step S12 of the wafer primarily grinds or saws the third face 13 of the wafer 10 to form a vertical cross-sectional shape of the third face 13 of the wafer 10. Make it flat. This allows the adhesive 60 to be uniformly applied to the flattened third surface 13 of the wafer 10 in the adhesive application and wafer support substrate attaching step S13 described later, so that the third surface of the wafer 10 ( This is to protect 13) uniformly. In addition, by reducing the size of the wafer 10, the adhesive 60 is first applied to the wafer support substrate 70 in the adhesive application and the wafer support substrate attaching step S13, and the wafer 10 is applied through the adhesive 60. Is to facilitate bonding to the wafer support substrate 70.

도 4c를 참조하면, 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S13)는 상기 웨이퍼(10)의 제 3 면(13)까지 도포될 수 있도록 상기 웨이퍼(10)와 마주보는 상기 웨이퍼 지지 기판(70)에 충분한 양의 접착제(60)를 도포하고, 상기 접착제(60)를 통해 웨이퍼 지지 기판(70)과 상기 웨이퍼(10)의 제 1 면(11)을 부착시키는 단계이다.Referring to FIG. 4C, the adhesive application and the wafer support substrate attaching step S13 may be performed on the wafer support substrate 70 facing the wafer 10 so that the third surface 13 of the wafer 10 may be applied. ) Is a step of applying a sufficient amount of adhesive (60), and attaching the wafer support substrate 70 and the first surface 11 of the wafer (10) through the adhesive (60).

상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S13)는 도 2c에 도시된 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S3)와 동일하게 이루어진다. 다만, 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S13)는 접착제(60)가 웨이퍼 지지 기판(70)에 먼저 도포 된다는 점에서, 도 2c에 도시된 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S3)에서 접착제(60)가 웨이퍼(10)의 1 면(11)에 먼저 도포되는 것과 다르다. 한편, 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단 계(S13)는 상기 웨이퍼 1차 그라인딩 또는 소잉 단계(S12) 이전의 상기 웨이퍼(10)의 가로폭과 동일한 가로폭을 갖는 웨이퍼 지지 기판(70)을 준비한다. 이는 이후 설명될 웨이퍼의 2차 그라인딩 단계(S14) 이후의 다른 단계에서 사용되는 지그(jig)가 상기 웨이퍼 1차 그라인딩 또는 소잉 단계(S12) 이전의 웨이퍼(10)의 크기로 맞춰져 있기 때문이다.The adhesive application and wafer support substrate attaching step S13 are performed in the same manner as the adhesive application and wafer support substrate attaching step S3 shown in FIG. 2C. However, in the adhesive applying and wafer supporting substrate attaching step S13, the adhesive 60 is first applied to the wafer supporting substrate 70, so that the adhesive applying and wafer supporting substrate attaching step S3 shown in FIG. 2C is performed. In which adhesive 60 is first applied to one side 11 of wafer 10. On the other hand, the adhesive application and the wafer support substrate attachment step (S13) is a wafer support substrate 70 having the same width as the width of the wafer 10 before the wafer primary grinding or sawing step (S12) Prepare. This is because the jig used in another step after the secondary grinding step S14 of the wafer to be described later is set to the size of the wafer 10 before the wafer primary grinding or sawing step S12.

도 4d를 참조하면, 상기 웨이퍼의 2차 그라인딩 단계(S14)는 상기 웨이퍼(10)의 제 2 면(12)을 일정 두께만큼 그라인딩하여 상기 관통 전극(40)을 노출시키는 단계이다.Referring to FIG. 4D, the second grinding step S14 of the wafer is to expose the through electrode 40 by grinding the second surface 12 of the wafer 10 by a predetermined thickness.

상기 웨이퍼의 2차 그라인딩 단계(S14)는 도 2e에 도시된 상기 웨이퍼 그라인딩 단계(S5)와 동일하게 이루어지므로, 중복된 설명은 생략하기로 한다. Since the secondary grinding step S14 of the wafer is performed in the same manner as the wafer grinding step S5 shown in FIG. 2E, duplicated description will be omitted.

상술한 바와 같이, 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법은 상기 웨이퍼(10)의 제 3 면(13)에 접착제(60)가 도포되기 전에 상기 웨이퍼(10)의 제 3 면(13)을 평평하게 만들어 접착제(60)가 상기 웨이퍼(10)의 제 3 면(13)에 균일하게 도포되도록 하여 상기 웨이퍼(10)의 제 3 면(13)을 균일하게 보호한다. 따라서, 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법은 상기 웨이퍼(10)의 그라인딩시 상기 웨이퍼(10)의 제 3 면(13)의 파손(chipping) 현상을 효과적으로 방지할 수 있다.As described above, in the method of manufacturing a semiconductor package according to another embodiment of the present invention, the third surface 13 of the wafer 10 before the adhesive 60 is applied to the third surface 13 of the wafer 10. ) Is flattened so that the adhesive 60 is uniformly applied to the third side 13 of the wafer 10 to uniformly protect the third side 13 of the wafer 10. Therefore, the semiconductor package manufacturing method according to another embodiment of the present invention can effectively prevent the chipping phenomenon of the third surface 13 of the wafer 10 during grinding of the wafer 10.

다음은 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법에 대해 설명하기로 한다. Next, a method of manufacturing a semiconductor package according to still another embodiment of the present invention will be described.

도 5를 참조하면, 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 플로우 챠트이고, 도 6a 내지 도 6d는 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 웨이퍼의 단면도들이다.5 is a flowchart illustrating a method of manufacturing a semiconductor package according to still another embodiment of the present invention, and FIGS. 6A to 6D are cross-sectional views of a wafer illustrating a method of manufacturing a semiconductor package according to still another embodiment of the present invention. .

도 5에 도시된 바와 같이, 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법은 웨이퍼 준비 단계(S21), 웨이퍼의 1차 그라인딩 또는 소잉(sawing) 단계(S22), 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S23), 및 웨이퍼의 2차 그라인딩 단계(S24)를 포함한다.As shown in FIG. 5, a method of manufacturing a semiconductor package according to another embodiment of the present invention includes a wafer preparation step (S21), a primary grinding or sawing step (S22), an adhesive coating, and a wafer support substrate. Attachment step S23, and secondary grinding step S24 of the wafer.

먼저, 도 6a를 참조하면, 상기 웨이퍼 준비 단계(S21)는 평평한 제 1 면(11)과 상기 제 1 면(11)의 반대면으로써 평평한 제 2 면(12)과, 상기 제 1 면(11)과 상기 2 면(12)을 연결하는 라운드진 제 3 면(13)을 갖고, 상기 제 1 면(11)에 다수의 본드 패드(20) 및 상기 본드 패드(20)를 노출시키는 패시베이션층(30)이 형성되며, 상기 본드 패드(20)와 상기 제 1 면(11)을 관통하는 관통 전극(40)이 형성된 웨이퍼(10)를 준비하는 단계이다.First, referring to FIG. 6A, the wafer preparation step S21 may include a flat first surface 11 and a flat second surface 12 as the opposite surface of the first surface 11 and the first surface 11. ) And a passivation layer having a rounded third surface 13 connecting the two surfaces 12 and exposing a plurality of bond pads 20 and the bond pads 20 to the first surface 11. 30 is formed, and the wafer 10 having the through electrode 40 penetrating the bond pad 20 and the first surface 11 is prepared.

상기 웨이퍼 준비 단계(S21)는 도 2a에 도시된 상기 웨이퍼 준비 단계(S1)와 동일하게 이루어지므로, 중복된 설명은 생략하기로 한다. Since the wafer preparation step S21 is performed in the same manner as the wafer preparation step S1 shown in FIG. 2A, duplicated description will be omitted.

도 6b를 참조하면, 상기 웨이퍼의 1차 그라인딩 또는 소잉 단계(S22)는 상기 웨이퍼(10)의 제 3 면(13)을 1차적으로 그라인딩 또는 소잉하는 단계이다.Referring to FIG. 6B, the primary grinding or sawing step S22 of the wafer is a step of primarily grinding or sawing the third surface 13 of the wafer 10.

상기 웨이퍼의 1차 그라인딩 또는 소잉 단계(S22)는 상기 웨이퍼(10)의 제 3 면(13) 중 상부 부분을 그라인딩 또는 소잉하여, 상기 웨이퍼(10)의 제 3 면(13)의 수직 단면 형상을 단차지게 만든다. 이는 이후 설명되는 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S24)에서 웨이퍼(10)의 제 3 면(13) 중 하부 부분이 웨이퍼(10)의 그라인딩시 제거되기 때문에, 접착제(60)가 웨이퍼(10)의 3 면(13) 중 단차진 부분(13a)에만 도포되도록 하여, 웨이퍼(10)의 제 3 면(13)을 감싸는 접착제(60)의 양을 줄이기 위함이다. 이에 따라, 접착제(60)에 대한 제조 비용을 줄일 수 있다.The primary grinding or sawing step S22 of the wafer grinds or saws an upper portion of the third face 13 of the wafer 10 to form a vertical cross-sectional shape of the third face 13 of the wafer 10. Make step Since the lower part of the third surface 13 of the wafer 10 is removed during grinding of the wafer 10 in the adhesive application and wafer support substrate attaching step S24 described later, the adhesive 60 is removed from the wafer 10. This is to reduce the amount of the adhesive 60 surrounding the third surface 13 of the wafer 10 by applying only to the stepped portion 13a of the three surfaces 13 of FIG. Accordingly, the manufacturing cost for the adhesive 60 can be reduced.

도 6c를 참조하면, 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S23)는 상기 웨이퍼(10)의 제 3 면(13) 중 단차진 부분까지 도포될 수 있도록 상기 웨이퍼(10)와 마주보는 상기 웨이퍼 지지 기판(70)에 충분한 양의 접착제(60)를 도포하고, 상기 접착제(60)를 통해 웨이퍼 지지 기판(70)과 상기 웨이퍼(10)의 제 1 면(11)을 부착시키는 단계이다. Referring to FIG. 6C, the adhesive application and the wafer support substrate attaching step S23 may be performed on the wafer facing the wafer 10 so as to be applied to the stepped portion of the third surface 13 of the wafer 10. Applying a sufficient amount of adhesive 60 to the support substrate 70, and attaching the wafer support substrate 70 and the first surface 11 of the wafer 10 through the adhesive 60.

상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S23)는 도 4c에 도시된 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계(S13)와 동일하게 이루어지므로, 중복된 설명은 생략하기로 한다. Since the adhesive application and the wafer support substrate attaching step S23 are performed in the same manner as the adhesive application and the wafer support substrate attaching step S13 shown in FIG. 4C, duplicated descriptions will be omitted.

도 6d를 참조하면, 상기 웨이퍼의 2차 그라인딩 단계(S24)는 상기 웨이퍼(10)의 제 2 면(12)을 일정 두께만큼 그라인딩하여 상기 관통 전극(40)을 노출시키는 단계이다.Referring to FIG. 6D, in the second grinding step S24 of the wafer, the second surface 12 of the wafer 10 is ground by a predetermined thickness to expose the through electrode 40.

상기 웨이퍼 2차 그라인딩 단계(S24)는 도 2e에 도시된 상기 웨이퍼 그라인딩 단계(S5)와 동일하게 이루어지므로, 중복된 설명은 생략하기로 한다. Since the wafer secondary grinding step S24 is performed in the same manner as the wafer grinding step S5 shown in FIG. 2E, duplicated description will be omitted.

상술한 바와 같이, 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법은 상기 웨이퍼(10)의 제 3 면(13)에 접착제(60)가 도포되기 전에 상기 웨이 퍼(10)의 제 3 면(13) 중 상부 부분만 그라인딩하여 상기 웨이퍼(10)의 제 3 면(13)의 수직 단면 형상을 단차지게 한다. 이에 따라, 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법은 상기 웨이퍼(10)의 제 3 면(13) 중 단차진 부분(13a)에만 접착제(60)가 도포될 수 있을 정도의 양으로 상기 웨이퍼 지지 기판(70)에 접착제(60)를 도포함으로써, 상기 웨이퍼(10)의 제 3 면(13) 전체에 접착제(60)가 도포되도록 하는 경우보다 접착제(60)의 양을 줄일 수 있다. 따라서, 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법은 제조 비용을 줄일 수 있다. As described above, in the method of manufacturing a semiconductor package according to another embodiment of the present invention, the third surface of the wafer 10 before the adhesive 60 is applied to the third surface 13 of the wafer 10. Only the upper portion of 13 is ground to step the vertical cross-sectional shape of the third surface 13 of the wafer 10. Accordingly, in the method of manufacturing a semiconductor package according to another embodiment of the present invention, the adhesive 60 may be applied only to the stepped portion 13a of the third surface 13 of the wafer 10. By applying the adhesive 60 to the wafer support substrate 70, the amount of the adhesive 60 can be reduced compared to when the adhesive 60 is applied to the entire third surface 13 of the wafer 10. . Therefore, the semiconductor package manufacturing method according to another embodiment of the present invention can reduce the manufacturing cost.

다음은 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법에 대해 설명하기로 한다. Next, a method of manufacturing a semiconductor package according to still another embodiment of the present invention will be described.

도 7을 참조하면, 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 플로우 챠트이고, 도 8a 내지 도 8f는 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 웨이퍼의 단면도들이다.7 is a flowchart illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention, and FIGS. 8A to 8F are cross-sectional views of a wafer illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention. .

도 7에 도시된 바와 같이, 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법은 웨이퍼 준비 단계(S31), 임시 기판 부착 단계(S32), 접착제 1차 도포 및 웨이퍼 지지 기판 부착 단계(S33), 임시 기판 제거 단계(S34), 접착제 2차 도포(S35), 및 웨이퍼 그라인딩 단계(S36)를 포함한다.As shown in FIG. 7, the semiconductor package manufacturing method according to another embodiment of the present invention includes a wafer preparation step S31, a temporary substrate attaching step S32, an adhesive primary coating, and a wafer support substrate attaching step S33. , Temporary substrate removing step S34, adhesive secondary application S35, and wafer grinding step S36.

먼저, 도 8a를 참조하면, 상기 웨이퍼 준비 단계(S31)는 평평한 제 1 면(11)과 상기 제 1 면(11)의 반대면으로써 평평한 제 2 면(12)과, 상기 제 1 면(11)과 상기 2 면(12)을 연결하는 라운드진 제 3 면(13)을 갖고, 상기 제 1 면(11)에 다수의 본드 패드(20) 및 상기 본드 패드(20)를 노출시키는 패시베이션층(30)이 형성되며, 상기 본드 패드(20)와 상기 제 1 면(11)을 관통하는 관통 전극(40)이 형성된 웨이퍼(10)를 준비하는 단계이다.First, referring to FIG. 8A, the wafer preparation step S31 may include a second flat surface 12 and a first flat surface 11 opposite to the first flat surface 11 and the first surface 11. ) And a passivation layer having a rounded third surface 13 connecting the two surfaces 12 and exposing a plurality of bond pads 20 and the bond pads 20 to the first surface 11. 30 is formed, and the wafer 10 having the through electrode 40 penetrating the bond pad 20 and the first surface 11 is prepared.

상기 웨이퍼 준비 단계(S31)는 도 2a에 도시된 상기 웨이퍼 준비 단계(S1)와 동일하게 이루어지므로, 중복된 설명은 생략하기로 한다. Since the wafer preparation step S31 is made in the same manner as the wafer preparation step S1 shown in FIG. 2A, duplicated descriptions will be omitted.

도 8b를 참조하면, 상기 임시 기판 부착 단계(S32)는 상기 웨이퍼(10)의 제 2 면(12)에 임시 기판(50)을 부착하는 단계이다.Referring to FIG. 8B, the temporary substrate attaching step S32 is a step of attaching the temporary substrate 50 to the second surface 12 of the wafer 10.

상기 임시 기판 부착 단계(S32)은 도 2b에 도시된 상기 임시 기판 부착 단계(S2)와 동일하게 이루어지므로, 중복된 설명은 생략하기로 한다.Since the temporary substrate attaching step S32 is performed in the same manner as the temporary substrate attaching step S2 shown in FIG. 2B, duplicated descriptions will be omitted.

도 8c를 참조하면, 상기 접착제 1차 도포 및 웨이퍼 지지 기판 부착 단계(S33)는 상기 웨이퍼(10)의 제 1 면(11)에 접착제(60)를 1차적으로 도포하고, 상기 접착제(60)를 통해 웨이퍼 지지 기판(70)을 상기 웨이퍼(10)의 제 1 면(11)을 부착시키는 단계이다.Referring to FIG. 8C, the adhesive primary application and the wafer support substrate attaching step (S33) may first apply an adhesive 60 to the first surface 11 of the wafer 10, and the adhesive 60. The step of attaching the wafer support substrate 70 to the first surface 11 of the wafer 10 is performed through the wafer support substrate 70.

상기 접착제(60)를 상기 웨이퍼(10)의 제 1 면(11)에만 도포 되도록 하는 이유는 상기 웨이퍼(10)의 제 3 면(13)을 감싸도록 충분한 양으로 상기 웨이퍼(10)의 제 1 면(11)에 상기 접착제(60)를 도포하고 상기 웨이퍼 지지 기판(70)을 상기 접착제(60)에 부착시키기 위해 누르면 상기 웨이퍼 지지 기판(70)의 누르는 압력에 의해 상기 웨이퍼(10)의 제 1 면(11)에 형성된 상기 본드 패드(20), 상기 패시베이션층(30), 및 상기 관통 전극(40)이 변형될 수 있기 때문이다. 상기 접착제(60)는 롤러 코팅 방법 또는 플로우 코팅 방법으로 상기 웨이퍼(10)의 제 1 면(11)에 도포될 수 있으나, 본 발명에서 이를 한정하지는 않는다. 여기서, 상기 웨이퍼의 제 3 면(13)은 수직 단면 형상이 외측으로 돌출된 라운드 형상을 유지하고 있다.The reason why the adhesive 60 is applied only to the first side 11 of the wafer 10 is that the first side of the wafer 10 is in an amount sufficient to surround the third side 13 of the wafer 10. Applying the adhesive 60 to the surface 11 and pressing to attach the wafer support substrate 70 to the adhesive 60 results in pressing of the wafer 10 by pressing pressure of the wafer support substrate 70. This is because the bond pad 20, the passivation layer 30, and the through electrode 40 formed on the first surface 11 may be deformed. The adhesive 60 may be applied to the first surface 11 of the wafer 10 by a roller coating method or a flow coating method, but is not limited thereto. Here, the third surface 13 of the wafer maintains a round shape in which the vertical cross-sectional shape protrudes outward.

도 8d를 참조하면, 상기 임시 기판 제거 단계(S34)는 상기 웨이퍼(10)의 제 2 면(12)으로부터 상기 임시 기판(50)을 제거하는 단계이다.Referring to FIG. 8D, the temporary substrate removing step S34 is a step of removing the temporary substrate 50 from the second surface 12 of the wafer 10.

상기 임시 기판 제거 단계(S34)는 도 2d에 도시된 상기 임시 기판 제거 단계(S4)와 동일하게 이루어지므로, 중복된 설명은 생략하기로 한다.Since the temporary substrate removing step S34 is performed in the same manner as the temporary substrate removing step S4 illustrated in FIG. 2D, duplicated descriptions will be omitted.

도 8e를 참조하면, 상기 접착제 2차 도포 단계(S35)는 상기 웨이퍼의 제 3 면(13)과 상기 제 2 면(12)을 감싸도록 상기 접착제(80)를 도포하는 단계이다.Referring to FIG. 8E, the adhesive second application step S35 is a step of applying the adhesive 80 to surround the third side 13 and the second side 12 of the wafer.

구체적으로, 상기 접착제(80)는 스핀 코팅 방법을 이용해 상기 웨이퍼의 제 3 면(13)과 상기 제 2 면(12)과 상기 웨이퍼 지지 기판(70)의 측면 일부에 도포된다. 상기 스핀 코팅 방법은 상기 접착제(80)를 빈틈없이 상기 웨이퍼(10)의 제 3 면(13)에 도포하는데 유리하므로, 상기 웨이퍼(10)의 그라인딩시 외력으로부터 상기 웨이퍼(10)의 제 3 면(13)을 효과적으로 보호할 수 있다. 한편, 상기 스핀 코팅 방법은 도포 두께를 정밀하게 제어하기 어렵기 때문에, 상기 접착제(80)가 상기 웨이퍼(10)의 제 2 면(12) 아래로 돌출된 부분(62)을 가질 수 있다. 상기 접착제(80)는 상기 접착제(60)와 마찬가지로 액상 타입일 수 있으며, 예를 들어 UV 큐어용 레진 또는 레지스트일 수 있다. Specifically, the adhesive 80 is applied to the third side 13, the second side 12, and a portion of the side surface of the wafer support substrate 70 of the wafer by using a spin coating method. The spin coating method is advantageous for applying the adhesive 80 to the third surface 13 of the wafer 10 without gaps, and thus, the third surface of the wafer 10 from external force when grinding the wafer 10. (13) can be effectively protected. On the other hand, since the spin coating method is difficult to precisely control the coating thickness, the adhesive 80 may have a portion 62 protruding below the second surface 12 of the wafer 10. The adhesive 80 may be a liquid type like the adhesive 60, and may be, for example, a resin or a resist for UV curing.

도 8f를 참조하면, 상기 웨이퍼 그라인딩 단계(S36)는 상기 웨이퍼(10)의 제 2 면(12)을 일정 두께만큼 그라인딩하여 상기 관통 전극(40)을 노출시키는 단계이 다.Referring to FIG. 8F, in the wafer grinding step S36, the second surface 12 of the wafer 10 is ground by a predetermined thickness to expose the through electrode 40.

상기 웨이퍼 그라인딩 단계(S36)는 도 2e에 도시된 상기 웨이퍼 그라인딩 단계(S5)와 동일하게 이루어지므로, 중복된 설명은 생략하기로 한다. Since the wafer grinding step S36 is performed in the same manner as the wafer grinding step S5 shown in FIG. 2E, duplicated descriptions will be omitted.

상술한 바와 같이, 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법은 스핀 코팅법을 이용해 상기 접착제(80)를 상기 웨이퍼(10)의 제 3 면(13)에 빈틈없이 도포한다. 이에 따라, 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법은 상기 웨이퍼(10)의 제 3 면(13)을 효과적으로 보호하여 웨이퍼(10)의 제 3 면(12)을 그라인딩시 발생하는 외력으로부터 취약한 상기 웨이퍼(10)의 제 3 면(13), 즉 가장자리를 보호함으로써, 웨이퍼(10)의 가장자리에서 쉽게 발생될 수 있는 파손(chipping) 현상을 방지할 수 있다. As described above, in the semiconductor package manufacturing method according to another embodiment of the present invention, the adhesive 80 is applied to the third surface 13 of the wafer 10 by using spin coating. Accordingly, the semiconductor package manufacturing method according to another embodiment of the present invention effectively protects the third surface 13 of the wafer 10 to generate external force generated when grinding the third surface 12 of the wafer 10. By protecting the third surface 13, ie the edge of the wafer 10, which is vulnerable from, it is possible to prevent a chipping phenomenon that can easily occur at the edge of the wafer 10.

본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 특허청구범위 기재의 범위 내에 있게 된다. The present invention is not limited to the above-described specific preferred embodiments, and any person skilled in the art to which the present invention pertains may make various modifications without departing from the gist of the present invention as claimed in the claims. Of course, such changes are within the scope of the claims.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 나타내는 플로우 챠트이다.1 is a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 나타내는 웨이퍼의 단면도들이다.2A through 2E are cross-sectional views of a wafer illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 플로우 챠트이다.3 is a flowchart illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 웨이퍼의 단면도들이다.4A to 4D are cross-sectional views of a wafer illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.

도 5는 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 플로우 챠트이다.5 is a flowchart illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.

도 6a 내지 도 6d는 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 웨이퍼의 단면도들이다.6A through 6D are cross-sectional views of a wafer illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.

도 7은 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 플로우 챠트이다.7 is a flowchart illustrating a method of manufacturing a semiconductor package in accordance with still another embodiment of the present invention.

도 8a 내지 도 8f는 본 발명의 또다른 실시예에 따른 반도체 패키지 제조 방법을 나타내는 웨이퍼의 단면도들이다.8A through 8F are cross-sectional views of a wafer illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10: 웨이퍼 20: 본드 패드10: wafer 20: bond pad

30: 패시베이션층 40: 관통 전극30: passivation layer 40: through electrode

50: 임시 기판 60, 80: 접착제50: temporary substrate 60, 80: adhesive

70: 웨이퍼 지지 기판70: wafer support substrate

Claims (22)

평평한 제 1 면과 상기 제 1 면의 반대면으로써 평평한 제 2 면과, 상기 제 1 면과 상기 2 면을 연결하는 라운드진 제 3 면을 갖고, 상기 제 1 면에 다수의 본드 패드 및 상기 본드 패드를 노출시키는 패시베이션층이 형성되며, 상기 본드 패드와 상기 제 1 면을 관통하는 관통 전극이 형성된 웨이퍼를 준비하는 웨이퍼 준비 단계;A first flat surface and an opposite surface of the first surface having a second flat surface and a rounded third surface connecting the first surface and the second surface, wherein the plurality of bond pads and the bond are formed on the first surface; A wafer preparation step of preparing a wafer having a passivation layer exposing the pad and having a through electrode penetrating through the bond pad and the first surface; 상기 웨이퍼의 제 2 면에 임시 기판을 부착하는 임시 기판 부착 단계;Attaching a temporary substrate to the second side of the wafer; 상기 웨이퍼의 제 3 면까지 감쌀 수 있도록 상기 웨이퍼의 제 1 면에 접착제를 도포하고, 상기 접착제를 통해 웨이퍼 지지 기판을 상기 웨이퍼의 제 1 면에 부착시키는 접착제 도포 및 웨이퍼 지지 기판 부착 단계; 및Applying an adhesive to the first side of the wafer so as to wrap up to the third side of the wafer and attaching the wafer supporting substrate to the first side of the wafer through the adhesive; And 상기 웨이퍼의 제 2 면을 그라인딩(grinding)하여 상기 관통 전극을 노출시키는 웨이퍼 그라인딩 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.And grinding the second side of the wafer to expose the through electrode. 제 1 항에 있어서,The method of claim 1, 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계와 상기 웨이퍼 그라인딩 단계 사이에 상기 웨이퍼의 제 2 면으로부터 상기 임시 기판을 제거하는 임시 기판 제거 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.And removing the temporary substrate from the second side of the wafer between the adhesive application and the wafer support substrate attaching step and the wafer grinding step. 제 1 항에 있어서,The method of claim 1, 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계에서 상기 웨이퍼의 제 3 면의 수직 단면 형상이 외측으로 돌출된 라운드 형상인 것을 특징으로 하는 반도체 패키지 제조 방법.The vertical cross-sectional shape of the third surface of the wafer in the adhesive application and the wafer support substrate attaching step is a round shape protruding outward. 제 3 항에 있어서,The method of claim 3, wherein 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계는The adhesive application and the wafer support substrate attaching step 상기 웨이퍼의 가로폭과 동일한 가로폭을 갖는 상기 웨이퍼 지지 기판을 준비하는 것을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.And preparing the wafer support substrate having the same width as the width of the wafer. 제 1 항에 있어서,The method of claim 1, 상기 웨이퍼 그라인딩 단계 후, 상기 웨이퍼의 제 3 면과 상기 웨이퍼 지지 기판의 측면을 덮는 상기 접착제의 측면은 평평한 것을 특징으로 하는 반도체 패키지 제조 방법.After the wafer grinding step, the side of the adhesive covering the third side of the wafer and the side of the wafer support substrate is flat. 제 1 항에 있어서,The method of claim 1, 상기 접착제는 액상 타입인 것을 특징으로 하는 반도체 패키지 제조 방법.The adhesive is a semiconductor package manufacturing method, characterized in that the liquid type. 제 6 항에 있어서,The method of claim 6, 상기 접착제는 UV 큐어용 레진 또는 레지스트인 것을 특징으로 하는 반도체 패키지 제조 방법. The adhesive is a semiconductor package manufacturing method, characterized in that the resin or resist for UV curing. 평평한 제 1 면과 상기 제 1 면의 반대면으로써 평평한 제 2 면과, 상기 제 1 면과 상기 2 면을 연결하는 라운드진 제 3 면을 갖고, 상기 제 1 면에 다수의 본드 패드 및 상기 본드 패드를 노출시키는 패시베이션층이 형성되며, 상기 본드 패드와 상기 제 1 면을 관통하는 관통 전극이 형성된 웨이퍼를 준비하는 웨이퍼 준비 단계;A first flat surface and an opposite surface of the first surface having a second flat surface and a rounded third surface connecting the first surface and the second surface, wherein the plurality of bond pads and the bond are formed on the first surface; A wafer preparation step of preparing a wafer having a passivation layer exposing the pad and having a through electrode penetrating through the bond pad and the first surface; 상기 웨이퍼의 제 3 면을 1차적으로 그라인딩 또는 소잉하는 웨이퍼의 1차 그라인딩 또는 소잉 단계;Primary grinding or sawing of the wafer to first grind or saw the third side of the wafer; 상기 웨이퍼의 제 3 면을 감쌀 수 있도록 상기 웨이퍼와 마주보는 웨이퍼 지지 기판에 접착제를 도포하고, 상기 접착제를 통해 상기 웨이퍼 지지 기판과 상기 웨이퍼의 제 1 면을 부착시키는 접착제 도포 및 웨이퍼 지지 기판 부착 단계; 및Applying an adhesive to a wafer support substrate facing the wafer so as to cover the third surface of the wafer, and applying an adhesive and attaching the wafer support substrate to attach the wafer support substrate and the first surface of the wafer through the adhesive ; And 상기 웨이퍼의 제 2 면을 2차적으로 그라인딩(grinding)하여 상기 관통 전극을 노출시키는 웨이퍼의 2차 그라인딩 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.And secondary grinding of the wafer to expose the through electrode by second grinding of the second surface of the wafer. 제 8 항에 있어서,The method of claim 8, 상기 웨이퍼의 1차 그라인딩 또는 소잉 단계는 상기 웨이퍼의 제 3 면을 전체적으로 그라인딩 또는 소잉하여, 상기 웨이퍼의 제 3 면의 수직 단면 형상을 평평하게 만드는 것을 특징으로 하는 반도체 패키지 제조 방법.And the primary grinding or sawing of the wafer comprises grinding or sawing the third side of the wafer as a whole to flatten the vertical cross-sectional shape of the third side of the wafer. 제 8 항에 있어서,The method of claim 8, 상기 웨이퍼의 1차 그라인딩 또는 소잉 단계는 상기 웨이퍼의 제 3 면 중 상부 부분을 그라인딩하여, 상기 웨이퍼의 제 3 면의 수직 단면 형상을 단차지게 만드는 것을 특징으로 하는 반도체 패키지 제조 방법.And wherein said primary grinding or sawing of said wafer grinds an upper portion of said third side of said wafer, thereby leveling the vertical cross-sectional shape of said third side of said wafer. 제 9 항 또는 제 10 항에 있어서,The method according to claim 9 or 10, 상기 접착제 도포 및 웨이퍼 지지 기판 부착 단계는The adhesive application and the wafer support substrate attaching step 상기 웨이퍼 1차 그라인딩 또는 소잉 단계 이전의 상기 웨이퍼 가로폭과 동일한 가로폭을 갖는 상기 웨이퍼 지지 기판을 준비하는 과정을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.And preparing the wafer supporting substrate having the same width as the wafer width before the wafer primary grinding or sawing step. 제 8 항에 있어서,The method of claim 8, 상기 웨이퍼 그라인딩 단계 후, 상기 웨이퍼의 제 3 면과 상기 웨이퍼 지지 기판의 측면을 덮는 상기 접착제의 측면은 평평한 것을 특징으로 하는 반도체 패키지 제조 방법.After the wafer grinding step, the side of the adhesive covering the third side of the wafer and the side of the wafer support substrate is flat. 제 8 항에 있어서,The method of claim 8, 상기 접착제는 액상 타입인 것을 특징으로 하는 반도체 패키지 제조 방법.The adhesive is a semiconductor package manufacturing method, characterized in that the liquid type. 제 13 항에 있어서,The method of claim 13, 상기 접착제는 UV 큐어용 레진 또는 레지스트인 것을 특징으로 하는 반도체 패키지 제조 방법. The adhesive is a semiconductor package manufacturing method, characterized in that the resin or resist for UV curing. 평평한 제 1 면과 상기 제 1 면의 반대면으로써 평평한 제 2 면과, 상기 제 1 면과 상기 2 면을 연결하는 제 3 면을 갖고, 상기 제 1 면에 다수의 본드 패드 및 상기 본드 패드를 노출시키는 패시베이션층이 형성되며, 상기 본드 패드와 상기 제 1 면을 관통하는 관통 전극이 형성된 웨이퍼를 준비하는 웨이퍼 준비 단계;A first surface flat and an opposite surface of the first surface having a second flat surface and a third surface connecting the first surface and the second surface, wherein a plurality of bond pads and the bond pads are provided on the first surface; A wafer preparation step of preparing a wafer on which a passivation layer is exposed and a through electrode penetrating the bond pad and the first surface is formed; 상기 웨이퍼의 제 2 면에 임시 기판을 부착하는 임시 기판 부착 단계;Attaching a temporary substrate to the second side of the wafer; 상기 웨이퍼의 제 1 면에 접착제를 1차적으로 도포하고 상기 접착제를 통해 웨이퍼 지지 기판을 상기 웨이퍼의 제 1 면에 부착시키는 접착제 1차 도포 및 웨이퍼 지지 기판 부착 단계;An adhesive primary coating and wafer supporting substrate attaching step of first applying an adhesive to the first side of the wafer and attaching the wafer supporting substrate to the first side of the wafer through the adhesive; 상기 웨이퍼의 제 3 면과 제 2 면을 감싸도록 상기 접착제를 도포하는 접착제 2차 도포 단계; 및An adhesive secondary coating step of applying the adhesive to surround the third and second sides of the wafer; And 상기 웨이퍼의 제 2 면을 그라인딩(grinding)하여 상기 관통 전극을 노출시키는 웨이퍼 그라인딩 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.And grinding the second side of the wafer to expose the through electrode. 제 15 항에 있어서,The method of claim 15, 상기 접착제 1차 도포 및 웨이퍼 지지 기판 부착 단계와 상기 접착제 2차 도 포 단계 사이에 상기 웨이퍼의 제 2 면으로부터 상기 임시 기판을 제거하는 임시 기판 제거 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.And removing the temporary substrate from the second side of the wafer between the adhesive primary application and wafer support substrate attachment steps and the adhesive secondary application step. . 제 15 항에 있어서,The method of claim 15, 상기 접착제 1차 도포 및 웨이퍼 지지 기판 부착 단계에서 상기 웨이퍼의 제 3 면은 수직 단면 형상이 외측으로 돌출된 라운드 형상인 것을 특징으로 하는 반도체 패키지 제조 방법.And wherein the third surface of the wafer has a round shape in which a vertical cross-sectional shape protrudes outward in the adhesive primary coating and wafer supporting substrate attaching step. 제 17 항에 있어서,The method of claim 17, 상기 접착제 1차 도포 및 웨이퍼 지지 기판 부착 단계는The adhesive primary coating and the wafer support substrate attaching step 상기 웨이퍼의 가로폭과 동일한 가로폭을 갖는 상기 웨이퍼 지지 기판을 준비하는 과정을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.And preparing the wafer support substrate having the same width as the width of the wafer. 제 15 항에 있어서,The method of claim 15, 상기 접착제 2차 도포 단계는 스핀 코팅 방법을 이용해 상기 웨이퍼의 제 3 면에 상기 접착제를 도포하는 것을 특징으로 하는 반도체 패키지 제조 방법. The second coating step of applying the adhesive is a semiconductor package manufacturing method, characterized in that for applying the adhesive on the third side of the wafer using a spin coating method. 제 15 항에 있어서,The method of claim 15, 상기 웨이퍼 그라인딩 단계 후, 상기 웨이퍼의 제 3 면과 상기 웨이퍼 지지 기판의 측면을 덮는 상기 접착제의 측면은 평평한 것을 특징으로 하는 반도체 패키 지 제조 방법.After the wafer grinding step, the side of the adhesive covering the third side of the wafer and the side of the wafer support substrate is flat. 제 15 항에 있어서,The method of claim 15, 상기 접착제는 액상 타입인 것을 특징으로 하는 반도체 패키지 제조 방법.The adhesive is a semiconductor package manufacturing method, characterized in that the liquid type. 제 21 항에 있어서,The method of claim 21, 상기 접착제는 UV 큐어용 레진 또는 레지스트인 것을 특징으로 하는 반도체 패키지 제조 방법. The adhesive is a semiconductor package manufacturing method, characterized in that the resin or resist for UV curing.
KR1020080002213A 2008-01-08 2008-01-08 Semiconductor package fabricating?method KR100948999B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080002213A KR100948999B1 (en) 2008-01-08 2008-01-08 Semiconductor package fabricating?method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080002213A KR100948999B1 (en) 2008-01-08 2008-01-08 Semiconductor package fabricating?method

Publications (2)

Publication Number Publication Date
KR20090076331A KR20090076331A (en) 2009-07-13
KR100948999B1 true KR100948999B1 (en) 2010-03-23

Family

ID=41333455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002213A KR100948999B1 (en) 2008-01-08 2008-01-08 Semiconductor package fabricating?method

Country Status (1)

Country Link
KR (1) KR100948999B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239171B2 (en) 2019-11-07 2022-02-01 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899272A (en) * 2018-07-06 2018-11-27 德淮半导体有限公司 Method for manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050098533A (en) * 2004-04-07 2005-10-12 삼성전자주식회사 Semiconductor package method for a thin wafer
KR20060004445A (en) * 2004-07-09 2006-01-12 삼성광주전자 주식회사 Hermetic compressor
KR20060096154A (en) * 2003-11-19 2006-09-07 어드밴스드 매터리얼 사이언시즈 인코포레이티드 Protecting thin semiconductor wafers during back-grinding in high-volume production
KR100665449B1 (en) 2004-12-24 2007-01-04 세이코 엡슨 가부시키가이샤 Method for manufacturing semiconductor device, semiconductor device, stacked semiconductor device, circuit board, and electronic instrument

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060096154A (en) * 2003-11-19 2006-09-07 어드밴스드 매터리얼 사이언시즈 인코포레이티드 Protecting thin semiconductor wafers during back-grinding in high-volume production
KR20050098533A (en) * 2004-04-07 2005-10-12 삼성전자주식회사 Semiconductor package method for a thin wafer
KR20060004445A (en) * 2004-07-09 2006-01-12 삼성광주전자 주식회사 Hermetic compressor
KR100665449B1 (en) 2004-12-24 2007-01-04 세이코 엡슨 가부시키가이샤 Method for manufacturing semiconductor device, semiconductor device, stacked semiconductor device, circuit board, and electronic instrument

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239171B2 (en) 2019-11-07 2022-02-01 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same
US11694963B2 (en) 2019-11-07 2023-07-04 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same

Also Published As

Publication number Publication date
KR20090076331A (en) 2009-07-13

Similar Documents

Publication Publication Date Title
US7727875B2 (en) Grooving bumped wafer pre-underfill system
KR100938970B1 (en) Semiconductor device and manufacturing method thereof
KR100517075B1 (en) Method for manufacturing semiconductor device
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US8590145B2 (en) Method of fabricating a circuit structure
US7838391B2 (en) Ultra thin bumped wafer with under-film
US20030045072A1 (en) Methods of thinning microelectronic workpieces
TW201742165A (en) Semiconductor device and method of forming insulating layers around semiconductor die
WO2001015223A1 (en) Semiconductor device and method of manufacture thereof
CN110838452A (en) Packaging method, panel assembly, wafer package and chip package
JP2017041638A (en) Pre-cut wafer applied underfill film
US10600752B2 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
KR100927778B1 (en) Semiconductor Package Manufacturing Method
KR100948999B1 (en) Semiconductor package fabricating?method
US20070087547A1 (en) Wafer structure with electroless plating metal connecting layer and method for fabricating the same
JP2011029370A (en) Multilayer semiconductor device and method of manufacturing the same
JP2001085363A (en) Method for manufacturing semiconductor device
KR100936070B1 (en) Manufacturing method for wafer stack
JP2004327724A (en) Semiconductor device and manufacturing method therefor
KR100984848B1 (en) Manufacturing method for wafer stack to protect wafer edge
TWI381508B (en) Semiconductor package device, semiconductor package structure, and method for fabricating the same
KR102365004B1 (en) Semiconductor package and a method of manufacturing the same
JP2003229381A (en) Method for manufacturing semiconductor device
US7297624B2 (en) Semiconductor device and method for fabricating the same
TW202245167A (en) Semiconductor package element

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130307

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140311

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150312

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170313

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190307

Year of fee payment: 10