KR100947921B1 - 연성인쇄회로기판의 고연성 Au 표면처리 도금방법 - Google Patents

연성인쇄회로기판의 고연성 Au 표면처리 도금방법 Download PDF

Info

Publication number
KR100947921B1
KR100947921B1 KR1020080042504A KR20080042504A KR100947921B1 KR 100947921 B1 KR100947921 B1 KR 100947921B1 KR 1020080042504 A KR1020080042504 A KR 1020080042504A KR 20080042504 A KR20080042504 A KR 20080042504A KR 100947921 B1 KR100947921 B1 KR 100947921B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
weight
flexible printed
surface treatment
Prior art date
Application number
KR1020080042504A
Other languages
English (en)
Other versions
KR20090116515A (ko
Inventor
이봉준
고상준
Original Assignee
(주)인터플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인터플렉스 filed Critical (주)인터플렉스
Priority to KR1020080042504A priority Critical patent/KR100947921B1/ko
Publication of KR20090116515A publication Critical patent/KR20090116515A/ko
Application granted granted Critical
Publication of KR100947921B1 publication Critical patent/KR100947921B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/43Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 연성인쇄회로기판의 고연성 Au 표면처리 도금방법에 관한 것으로, 보다 구체적으로는 반도체 실장을 위한 와이어본딩부 및 직접 외부 부품과의 결합되거나 부품이 실장되는 솔더링부로 이루어진 표면처리부를 구비하고, 일정한 회로패턴이 형성된 연성인쇄회로기판의 도금방법에 있어서, a)연성인쇄회로기판을 탈지, 산세 및 연마하는 단계; b)와이어본딩부 및 솔더링부에 무전해 니켈도금액을 이용하여 무전해 니켈도금층을 형성하는 단계;c)무전해 니켈도금층 위에 금도금층을 형성하는 단계; 및 d)인산염 유화제(Phosphate surfactant), 폴리아민계 환고리형 화합물 및 물이 함유된 봉공 처리제를 금도금층 위에 흡착 또는 코팅하는 단계를 포함한다.
본 발명에 의하면, 무전해 금도금 시 얇은 금도금층에 형성되는 핀홀을 봉공 처리함으로써 내식성을 향상시킬 수 있다.
고연성, Au, 봉공처리, 연성인쇄회로기판, 산세, 연마제

Description

연성인쇄회로기판의 고연성 Au 표면처리 도금방법{High ductility Au surface treatment plating method of flexible printed circuit board}
본 발명은 연성인쇄회로기판의 표면처리 도금방법에 관한 것으로, 보다 구체적으로는 연성인쇄회로기판의 구리층을 보호하기 위하여 표면에 도금층을 형성하는 연성인쇄회로기판의 표면처리 도금방법에 관한 것이다.
일반적으로 경성, 연성 또는 경연성 인쇄회로기판은 반도체의 실장을 위한 와이어본딩 부위 및 IC 칩, RAM 등과 같은 부품과 인쇄회로기판과의 실장을 위한 솔더링 부위로 이루어진 표면처리부를 구비한다.
상기 표면처리부는 보통 구리 재질로 이루어지는데, 외부로 노출된 구리는 시간 경과에 따라 산화되고 부식될 수 있으므로 종래에는 이와 같은 솔더링 및 와이어본딩 특성이 부식에 의해 손상되지 않도록 노출된 구리층 위에 전기 니켈도금 또는 무전해 니켈도금을 한 후, 전해 금도금 또는 무전해 금도금을 0.5㎛ 내외로 하여 직접 외부 부품이 결합되거나 부품실장이 되는 표면처리부를 형성하였다.
여기서, 상기 전기 니켈도금 또는 무전해 니켈도금은 부식이나 장기적인 저장 조건 하에서도 구리를 보호할 뿐 아니라 상기 구리층과 금도금 사이에서 계면 도금으로써 상호 확산을 방지하는 역할을 하였다.
그러나 종래 무전해 니켈도금 후 무전해 금도금하는 무전해 금도금 방법으로 연성인쇄회로기판을 표면 처리하는 경우 굴곡 시에 크랙이 발생한다는 문제점이 있었다.
종래 무전해 니켈도금 및 무전해 금도금 방법의 문제점을 개선하고자 무전해 니켈도금 없이 전해 방식으로 금을 직접 도금하는 전해 다이렉트 금도금 방법을 수행하는 경우 연성은 우수하게 나타나지만, 고가의 금을 다량 사용함에 따라 제조비용이 많이 소요된다는 문제가 있었으며, 상기 전해 다이렉트 금도금 방법의 경우 도금선이 필요하기 때문에 도금선에 의한 구김, 이물, 찍힘, 미도금 불량발생이 늘어날 수 있다는 문제점도 있었다.
아울러, 상기 무전해 금도금 방법은 금도금층이 얇게 형성되기 때문에 일정한 크기의 핀홀(pinhole)이 형성되는데, 상기 핀홀에 수분, 염화물, 유화물, 염류 등의 부식성 물질이 침입하여 바탕 소지를 부식하고, 상기 부식에 의해 생겨난 반응물이 표면에 석출하고, 접촉저항상승 등의 문제점을 일으켰다.
본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로서, 고가의 금을 많이 사용하지 않고도 고연성을 유지할 수 있는 연성인쇄회로기판의 고연성 Au 표면처리방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 연성인쇄회로기판의 고연성 Au 표면처리 도금방법은, 반도체 실장을 위한 와이어본딩부 및 직접 외부 부품과의 결합되거나 부품이 실장되는 솔더링부로 이루어진 표면처리부를 구비하고, 일정한 회로패턴이 형성된 연성인쇄회로기판의 도금방법에 있어서, a)상기 연성인쇄회로기판을 탈지, 산세 및 연마하는 단계; b)상기 와이어본딩부 및 솔더링부에 무전해 니켈도금액을 이용하여 무전해 니켈도금층을 형성하는 단계; c)상기 무전해 니켈도금층 위에 금도금층을 형성하는 단계; 및 d)인산염 유화제(Phosphate surfactant), 폴리아민계 환고리형 화합물 및 물이 함유된 봉공 처리제를 금도금층 위에 흡착 또는 코팅하는 단계를 포함한다.
여기서, 상기 c)단계는 상기 봉공 처리제를 40~80℃에서 10~100초 동안 침적하는 것이 바람직하다.
상기 봉공 처리제를 40℃ 미만의 온도에서 침적하는 경우 침적시간이 길어지므로 경제적이지 못하다는 문제점이 있으며, 80℃를 초과하는 온도에서 침적하는 경우 용액의 수명이 짧아진다는 문제점이 있다. 또한, 침적시간이 10초 미만인 경 우 봉공처리가 완전하게 이루어지지 않을 수 있다는 문제점이 있으며, 100초를 초과하는 경우 봉공처리 효과에 있어서 차이가 없어 생산시간만을 늘리므로 비경제적이라는 문제점이 있다.
아울러, 상기 봉공 처리제는 인산염 유화제(Phosphate surfactant) 1~3중량%, 폴리아민계 환고리형 화합물 1~4중량% 및 물 93~98중량%가 함유된 것이 바람직하다.
또한, 상기 무전해 니켈도금층의 두께는 1~8㎛이고, 상기 금도금층의 두께는 0.01 ~0.1㎛인 것이 바람직하다.
또한, 상기 무전해 니켈도금액은 황산니켈 30~40중량%와, 이온교환수 60~70중량%가 혼합된 제1용액 및 치아인산나트륨 35~45중량%와, 암모늄 말레이트 5~15중량%와, 이온교환수 45~55중량%가 혼합된 제2용액이 함유된 것이 바람직하다.
아울러, 상기 무전해 니켈도금액은 수산화나트륨 10~20중량%와, 호박산이나트륨 1~10중량%와, 이온교환수 75~90중량%가 혼합된 제3용액 또는 치아인산나트륨 25~35중량%와, 젖산암모늄 10~25중량%와, 이온 교환수 45~55중량%가 혼합된 제4용액 중 하나 이상의 용액이 더 첨가된 것이 바람직하다.
나아가, 상기 무전해 니켈도금액은 층 두께 등과 같은 다른 조건에 따라 상기 제1용액, 제2용액, 제3용액 및 제4용액을 다양한 혼합비율로 혼합한 것일 수 있으나, 바람직하게는 4:1:1:0.9의 비율로 혼합한 것을 사용한다.
상술한 바와 같은 본 발명의 연성인쇄회로기판의 고연성 Au 표면처리 도금방 법은,
첫째, 전해 다이렉트 금도금 방법에 비하여 금 사용량을 현저하게 줄일 수 있으므로 제조비용 절감 및 이에 따른 생산성 증대를 가져올 수 있다는 장점이 있다.
둘째, 얇은 금도금만으로도 연성에 우수하여 연성인쇄회로기판의 굴곡균열을 방지할 수 있다는 장점이 있다.
셋째, 얇은 금도금 시에 수반될 수 있는 핀홀을 봉공 처리함으로써 제품의 부식을 방지할 수 있고, 이에 따라 제품신뢰도를 향상시킬 수 있다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 도 1 및 도 2를 참고하여 본 발명의 바람직한 일 실시예에 따른 연성인쇄회로기판의 고연성 Au 표면처리 도금방법을 설명하도록 한다. 도 1은 본 발명 의 바람직한 일 실시예에 따른 연성인쇄회로기판의 고연성 Au 표면처리 도금방법을 나타낸 블록흐름도이고, 도 2는 도 1의 연성인쇄회로기판의 고연성 Au 표면처리 도금방법에 따른 공정흐름을 나타낸 개략도이다.
도 1을 참고하면, 본 발명의 바람직한 일 실시예에 따른 연성인쇄회로기판의 고연성 Au 표면처리 도금방법은 a)탈지, 산세 및 연마단계(S110), b)니켈도금단계(S120), c)금도금단계(S130) 및 d)봉공처리단계(S140)를 포함한다.
도 2를 참고하면, 일정한 회로패턴(미도시)이 형성된 연성인쇄회로기판(100)은 반도체 실장을 위한 와이어본딩부 및 외부 부품과의 결합을 위한 솔더링부로 이루어진 표면처리부(110)를 구비하는데, 이와 같은 공정은 당 업계에서 널리 알려진 연성인쇄회로기판(100)의 제조방법에 의한 것이므로 이에 대한 구체적인 설명은 생략하도록 한다.
상기 표면처리부(110)는 일반적으로 구리 재질로 이루어지는데 이와 같은 구리층을 보호하기 위하여 표면처리 도금방법을 수행하게 된다.
우선, 상기 연성인쇄회로기판(100)의 표면에 노출된 구리층을 보호하는 표면처리를 수행하기에 앞서 일반적으로 포토솔더레지스트(PSR)를 상기 연성인쇄회로기판(100) 중 상기 표면처리부(110)를 제외한 부분에 도포하여 포토솔더레지스트층(130)을 형성함으로써 후술하는 도금에 대한 레지스트(resist) 역할을 하도록 한다.
즉, 상기 포토솔더레지스트층(130)에 드라이 필름을 적용하고, 노광 및 현상을 거쳐 상기 표면처리부(110) 상의 포토솔더레지스트층(130) 부위만을 선택적으로 박리한다.
이와 같이 상기 연성인쇄회로기판에서 표면처리부(110)가 외부로 노출되면, 탈지에 의해 소재표면에 부착된 유지류의 오염물질을 제거한다.
상기 탈지방법으로는 에멀션 탈지법, 알칼리 탈지법, 전해 탈지법, 초음파 탈지법 등 다양한 방법들이 포함될 수 있으나 바람직하게는 전해 탈지법을 사용한다.
상기와 같이 탈지공정에 의해 표면의 오염물질을 제거한 후에 인청동의 주석과 인성분, 베릴륨 동의 산화필름을 제거하기 위해 불소 이온이 함유된 연마제를 이용하여 산세 및 연마한다(S110).
상기 불소 이온이 함유된 연마제는 과산화나트륨계 연마제와 달리 연마 시 기판이 변색되지 않도록 해주는 역할을 하며, 부식을 방지할 수 있다는 장점이 있다.
다음으로, 상기 무전해 니켈도금액을 접촉하여 무전해 니켈도금층(150)을 형성한다(S120).
여기서, 상기 무전해 니켈도금층(150)의 두께는 1~8㎛인 것이 바람직하다.
상기 무전해 니켈도금층(150)의 두께를 상기와 같이 두껍게 형성하므로 종래 전해 다이렉트 금도금 방법과 비교하여 도금되는 금의 양을 현저하게 줄일 수 있다는 장점이 있다.
또한, 상기 무전해 니켈도금액은 황산니켈 30~40중량%와, 이온교환수 60~70중량%가 혼합된 제1용액 및 치아인산나트륨 35~45중량%와, 암모늄 말레이트 5~15중 량%와, 이온교환수 45~55중량%가 혼합된 제2용액이 함유된 것이 바람직하다.
아울러, 상기 무전해 니켈도금액은 수산화나트륨 10~20중량%와, 호박산이나트륨 1~10중량%와, 이온교환수 75~90중량%가 혼합된 제3용액 또는 치아인산나트륨 25~35중량%와, 젖산암모늄 10~25중량%와, 이온 교환수 45~55중량%가 혼합된 제4용액 중 하나 이상의 용액이 더 첨가된 것이 보다 바람직하다.
상기 무전해 니켈도금액에 의해 도금된 무전해 니켈도금층(150)은 결정구조가 종방향으로 형성되며, 도금의 밀착성이 강하고 고연성을 나타낸다는 장점이 있다.
이어서, 상기 무전해 니켈도금층(150) 위에 금도금층(170)을 형성함으로써 연성인쇄회로기판(100)에 고연성 Au 표면처리를 한다(S130).
이와 같이 고연성 Au 표면처리된 연성인쇄회로기판(100)은 고가의 금이 다량 포함되지 않아도 우수한 연성을 나타내며, 솔더링 특성에 있어서도 우수한 특징을 나타낸다.
그러나 상기 금도금층(170)은 얇은 층으로 형성되기 때문에 c)금도금단계(S130)를 수행한 후에 핀홀(171)이 형성될 수 있는데, 상술한 바와 같이 상기 핀홀(171)에 의해 부식이 발생할 수 있다.
이에 봉공 처리제를 이용하여 상기 핀폴(171)을 봉공 처리함으로써 핀홀(171)에 의한 부식을 방지하고 내식성을 향상시킬 수 있다(S140).
상기 봉공 처리제는 흡착 또는 코팅 방식에 의해 봉공 처리층(190)을 형성한다. 또한, 상기 봉공 처리 시에는 상기 봉공 처리제를 40~80℃에서 10~100초 동안 침적하는 것이 바람직하다.
또한, 상기 봉공 처리제는 인산염 유화제(Phosphate surfactant) 1~3중량%, 폴리아민계 환고리형 화합물 1~4중량% 및 물 93~98중량%가 함유된 것이 바람직하다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 연성인쇄회로기판의 고연성 Au 표면처리 도금방법을 나타낸 블록흐름도이고,
도 2는 도 1의 연성인쇄회로기판의 고연성 Au 표면처리 도금방법에 따른 공정흐름을 나타낸 개략도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 연성인쇄회로기판 110 : 표면처리부
130 : 포토솔더레지스트층 150 : 무전해 니켈도금층
170 : 금도금층 171 : 핀홀
190 : 봉공 처리층

Claims (5)

  1. 반도체 실장을 위한 와이어본딩부 및 연성인쇄회로기판이 직접 외부 부품과의 결합되거나 부품이 실장되는 솔더링부로 이루어진 표면처리부를 구비하고, 일정한 회로패턴이 형성된 연성인쇄회로기판의 도금방법에 있어서,
    a)상기 연성인쇄회로기판을 탈지, 산세 및 연마하는 단계;
    b)상기 와이어본딩부 및 솔더링부에 무전해 니켈도금액을 이용하여 무전해 니켈도금층을 형성하는 단계;
    c)상기 무전해 니켈도금층 위에 금도금층을 형성하는 단계; 및
    d)인산염 유화제(Phosphate surfactant), 폴리아민계 환고리형 화합물 및 물이 함유된 봉공 처리제를 금도금층 위에 흡착 또는 코팅하는 단계를 포함하되,
    상기 봉공 처리제를 40~80℃에서 10~100초 동안 침적하는 것을 특징으로 하는 연성인쇄회로기판의 고연성 Au 표면처리 도금방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 봉공 처리제는 인산염 유화제(Phosphate surfactant) 1~3중량%, 폴리아민계 환고리형 화합물 1~4중량% 및 물 93~98중량%가 함유된 것을 특징으로 하는 연 성인쇄회로기판의 고연성 Au 표면처리 도금방법.
  4. 제 1항에 있어서,
    상기 무전해 니켈도금액은 황산니켈 30~40중량%와, 이온교환수 60~70중량%가 혼합된 제1용액 및 치아인산나트륨 35~45중량%와, 암모늄 말레이트 5~15중량%와, 이온교환수 45~55중량%가 혼합된 제2용액이 함유된 것을 특징으로 하는 연성인쇄회로기판의 고연성 Au 표면처리 도금방법.
  5. 제 4항에 있어서,
    상기 무전해 니켈도금액은 수산화나트륨 10~20중량%와, 호박산이나트륨 1~10중량%와, 이온교환수 75~90중량%가 혼합된 제3용액 또는 치아인산나트륨 25~35중량%와, 젖산암모늄 10~25중량%와, 이온 교환수 45~55중량%가 혼합된 제4용액 중 하나 이상의 용액이 더 첨가된 것을 특징으로 하는 연성인쇄회로기판의 고연성 Au 표면처리 도금방법.
KR1020080042504A 2008-05-07 2008-05-07 연성인쇄회로기판의 고연성 Au 표면처리 도금방법 KR100947921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080042504A KR100947921B1 (ko) 2008-05-07 2008-05-07 연성인쇄회로기판의 고연성 Au 표면처리 도금방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080042504A KR100947921B1 (ko) 2008-05-07 2008-05-07 연성인쇄회로기판의 고연성 Au 표면처리 도금방법

Publications (2)

Publication Number Publication Date
KR20090116515A KR20090116515A (ko) 2009-11-11
KR100947921B1 true KR100947921B1 (ko) 2010-03-17

Family

ID=41601278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042504A KR100947921B1 (ko) 2008-05-07 2008-05-07 연성인쇄회로기판의 고연성 Au 표면처리 도금방법

Country Status (1)

Country Link
KR (1) KR100947921B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102138341B1 (ko) 2019-09-03 2020-07-27 주식회사 갤트로닉스 코리아 고연성 니켈/주석 도금을 이용한 필름형 안테나 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101969211B1 (ko) * 2017-04-03 2019-04-15 정을연 방수용 커넥터의 컨택트 생산방법
KR102301221B1 (ko) 2020-11-25 2021-09-09 박현배 대기압 플라즈마 처리로 도금성이 향상된 인쇄회로기판의 제조방법 및 이에 의해 제조된 인쇄회로기판
KR102515271B1 (ko) * 2021-05-31 2023-03-29 주식회사 다이브 다층 금속박막 및 이의 제조방법
CN114107986A (zh) * 2021-11-22 2022-03-01 深圳市宏钢机械设备有限公司 一种混合集成电路外壳引线局部镀金工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237262A (ja) * 2000-02-21 2001-08-31 Matsushita Electric Works Ltd ワイヤーボンディング用表面処理方法
KR20040061376A (ko) * 2002-12-30 2004-07-07 삼성전기주식회사 PCB 상에 Cu, Ni 및 Au를 단일 공정으로도금하는 방법
KR100759452B1 (ko) 2007-05-17 2007-09-20 주식회사 비에이치 니켈 패턴이 형성된 질화알루미늄 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237262A (ja) * 2000-02-21 2001-08-31 Matsushita Electric Works Ltd ワイヤーボンディング用表面処理方法
KR20040061376A (ko) * 2002-12-30 2004-07-07 삼성전기주식회사 PCB 상에 Cu, Ni 및 Au를 단일 공정으로도금하는 방법
KR100525224B1 (ko) 2002-12-30 2005-10-28 삼성전기주식회사 PCB 상에 Cu, Ni 및 Au를 단일 공정으로도금하는 방법
KR100759452B1 (ko) 2007-05-17 2007-09-20 주식회사 비에이치 니켈 패턴이 형성된 질화알루미늄 기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102138341B1 (ko) 2019-09-03 2020-07-27 주식회사 갤트로닉스 코리아 고연성 니켈/주석 도금을 이용한 필름형 안테나 및 그 제조방법

Also Published As

Publication number Publication date
KR20090116515A (ko) 2009-11-11

Similar Documents

Publication Publication Date Title
JP5402939B2 (ja) 銅の表面処理方法及び銅
JP3921341B2 (ja) リードフレームの製造方法
CN101790903B (zh) 多层印刷线路板以及多层印刷线路板的制造方法
TWI653723B (zh) Lead frame and method of manufacturing same
US6677056B2 (en) Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the plating film
KR100947921B1 (ko) 연성인쇄회로기판의 고연성 Au 표면처리 도금방법
CN101810063A (zh) 多层印刷线路板以及多层印刷线路板的制造方法
TW201022484A (en) Method for improving the adhesion between silver surfaces and resin materials
JP3314754B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
US10867895B2 (en) Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
CN108476611B (zh) 印刷电路表面抛光、使用方法和由此制成的组件
WO2003040432A1 (fr) Pellicules de traitement de surface a base de nickel presentant une excellente adherence thermoresistante a une resine
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
JP2007088211A (ja) リードフレーム及びその製造方法
JP2009141180A (ja) 半導体装置製造用基板とその製造方法
KR100981445B1 (ko) 연성인쇄회로기판의 고연성 Au 표면처리방법
RU2821166C1 (ru) Способ изготовления металлополимерного корпуса микросхемы
JPH03270193A (ja) プリント基板の製造方法
JPH11307710A (ja) メッキリードフレーム及びその製造方法及びそれを用いた半導体装置
JP2004087826A (ja) 配線基板およびその製造方法
KR100378485B1 (ko) 리드 프레임과 이의 제조방법
JPH10284668A (ja) 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置
JPH04338692A (ja) 金属ベース回路基板の製造方法
JPH01171257A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 11