KR100947539B1

KR100947539B1 - 패턴 인식 패널

Info

Publication number: KR100947539B1
Application number: KR1020030086179A
Authority: KR
Inventors: 주인수; 최준후; 허종무
Original assignee: 삼성전자주식회사
Priority date: 2003-12-01
Filing date: 2003-12-01
Publication date: 2010-03-12
Also published as: KR20050052670A

Abstract

개구율을 증가시키기 위한 패턴 인식 패널이 개시된다. 전원 라인들은 게이트 라인들에 교차하고, 리드 아웃 라인은 서로 인접하는 홀수 게이트 라인 및 짝수 게이트 라인과, 감소 방향으로 형성된 제1 전원 라인에 의해 제1 영역을 정의하고, 서로 인접하는 홀수 게이트 라인 및 짝수 게이트 라인과, 증가 방향으로 형성된 제2 전원 라인에 의해 제2 영역을 정의한다. 제1 패턴 인식셀은 제1 영역에 형성되고, 광누설 전류를 제1 영역을 정의하는 리드 아웃 라인에 제공하고, 제2 패턴 인식셀은 제2 영역에 형성되고, 광누설 전류를 제2 영역을 정의하는 리드 아웃 라인에 제공한다. 이에 따라, 2개의 패턴 인식셀을 하나의 리드 아웃에 공유시키므로써, 리드 아웃 라인의 수를 줄이고, 상기 패턴 인식셀을 채용하는 액정 표시 장치의 개구율을 증가시킬 수 있다.

Description

패턴 인식 패널{PANEL FOR COGNITION OF PATTERN}

도 1은 본 발명의 실시예에 따른 패턴 인식 장치를 설명하기 위한 도면이다.

도 2는 본 발명의 실시예에 따른 패턴 인식 패널의 등가 회로도를 나타낸 도면이다.

도 3은 상기한 도 2의 패턴 인식셀의 구동 방법을 설명하기 위한 도면이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 패턴 인식 장치 110 : 제어부

120 : 전원공급부 130 : 백라이트 유니트

140 : 패턴 인식 게이트 구동부 150 : 패턴 인식 패널

160 : 패턴 인식 데이터 구동부 200, 210, 220 ~ 270 : 패턴 인식셀

본 발명은 패턴 인식 패널에 관한 것으로서, 보다 상세하게는 개구율을 증가시키기 위한 패턴 인식 패널에 관한 것이다.

일반적으로, 휴대 정보기기(PDA, 핸드폰, 휴대용 컴퓨터...)가 개인들에게 보급됨에 따라 개개인의 정보가 이들에 입력되어 있으며, 이러한 정보들에 대한 보 안이 중요하다. 또한, 인터넷이 보급됨에 따라 이러한 기기들을 이용한 전자 상거래, 개인 정보 교환이 이루어짐에 따라 암호화된 패스워드들이 많이 쓰이나, 숫자에 기반된 패스워드들은 기억하기 어렵고, 타인에게 노출되기 쉬워 보완성이 떨어진다.

이를 보완하기 위해 생체 인식(biometrics)에 기반을 둔 보안 체계들이 대안으로 제시되고 있는데 이중의 하나가 손가락의 지문을 이용한 방식이다. 특히, 박막 트랜지스터(Thin Film Transistor, 이하 TFT)를 이용하는 지문 센서는 투명하여 디스플레이 위에 장착할 수 있으며, 타 방식의 센서보다 정전기에 강하다. 또한, 액정 표시 장치와 같이 디스플레이 패널을 제조하는 공정과 함께 상기 TFT를 내재시킬 수 있다.

상기 TFT를 이용하는 지문 센서는 상기 TFT의 커런트-오프(current-off) 특성을 이용한다. 즉, 상기 TFT의 전도층인 아몰퍼스-실리콘(a-Si)의 경우 빛을 받으면 전기 전도도가 변하는데 전압 조건에 따라 다르기는 하지만 빛의 노출양에 따라 a-Si을 흐르는 전류의 크기가 빛이 없을 때 대비하여 보통 1000배 이상 차이가 난다.

일반적인 각 센서에는 외부에서 게이트 오프 라인, 게이트 온 라인, 전원 전압, 및 리드 아웃 라인 등의 4개의 배선으로 되어 있고, 상기 배선에는 각각의 전압이 인가된다.

따라서, 하나의 센스에는 2개의 트랜지스터, 1개의 커패시터 외에도 4개의 배선이 지나가고, 이는 개구율를 감소시킨다. 감소되는 상기 개구율은 디스플레이 패널상에 탑재시에 패널 자체의 밝기를 감소시킨다.

또한, 다른 탑재를 제약하는 요소로써 지문 센서의 제조원가를 들 수 있다. IC(Integrated Circuit, 이하 IC)의 단가는 무엇보다도 상기 IC 자체의 크기와 밀접한 관계가 있으며 센서의 크기는 어레이(array)의 채널수가 증가할수록 커지게 된다. 즉, 센서의 해상도가 증가할수록 센서를 위한 상기 IC의 크기가 증가하여 센서 자체의 제조원가가 증가하게 된다.

그러므로, 종래 기술은 상기한 바와 같은 개구율이 감소하여 밝기가 감소되고, 또한 배선의 증가에 따른 상기 IC 자체의 크기가 크짐에 따라 제조원가가 증대되는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 리드 아웃 라인의 공유를 통해 개구율을 증가시키기 위한 패턴 인식 패널을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 패턴 인식 패널은 게이트 라인들; 상기 게이트 라인들에 교차하는 전원 라인들; 서로 인접하는 홀수 게이트 라인 및 짝수 게이트 라인과, 감소 방향으로 형성된 제1 전원 라인에 의해 제1 영역을 정의하고, 상기 서로 인접하는 홀수 게이트 라인 및 짝수 게이트 라인과, 증가 방향으로 형성된 제2 전원 라인에 의해 제2 영역을 정의하는 다수의 리드 아웃 라인; 상기 제1 영역에 형성되고, 상기 제1 전원 라인을 경유하는 전원전압과 외부광에 응 답하여 광누설 전류를 상기 제1 영역을 정의하는 리드 아웃 라인에 제공하는 제1 패턴 인식셀; 및 상기 제2 영역에 형성되고, 상기 제2 전원 라인을 경유하는 전원전압과 외부광에 응답하여 광누설 전류를 상기 제2 영역을 정의하는 리드 아웃 라인에 제공하는 제2 패턴 인식셀을 포함한다.

이러한 패턴 인식 장치에 의하면, 2개의 패턴 인식셀을 하나의 리드 아웃에 공유시키므로써, 리드 아웃 라인의 수를 줄이고, 상기 패턴 인식셀을 채용하는 액정 표시 장치의 개구율을 증가시킬 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예에 따른 패턴 인식 장치를 첨부 도면을 참조하여 상세하게 설명하고자 한다.

도 1을 참조하면, 본 발명의 실시예에 따른 패턴 인식 장치(100)는 제어부(110), 전원공급부(120), 백라이트 유니트(130), 패턴 인식 게이트 구동부(140), 패턴 인식 패널(150) 및 패턴 인식 데이터 구동부(160)를 포함한다.

제어부(110)는 패턴 인식 제어부(112), 타이밍 제어부(114) 및 아날로그-디지털 변환기(이하, A/D 컨버터라 칭함)(116)를 포함하여, 전원공급부(120), 패턴 인식 게이트 구동부(140) 및 패턴 인식 데이터 구동부(160)의 동작을 제어하고, 상기 패턴 데이터를 제공받는다.

구체적으로, 패턴 인식 제어부(112)는 사용자의 조작 등에 응답하여 패턴 인식 장치의 동작 모드를 설정하는 제1 타이밍 신호(TS1)를 타이밍 제어부(114)에 제공하고, A/D 컨버터(116)로부터 디지털 변환된 패턴 데이터를 제공받아 상기 동작 모드에 대응하는 패턴을 인식한다. 물론 도시하지는 않았지만, 별도의 메모리를 구비한다면 상기 패턴 인식 제어부(112)는 상기 디지털 변환된 패턴 데이터를 저장할 수도 있다.

타이밍 제어부(114)는 상기 제1 타이밍 신호(TS1)를 제공받아, 제2 타이밍 신호(TS2)를 전원공급부(120)에 제공하고, 제3 타이밍 신호(TS3)를 패턴 인식 게이트 구동부(140)에 제공하며, 제4 타이밍 신호(TS4)를 패턴 인식 데이터 구동부(160)에 제공하고, 제5 타이밍 신호(TS5)를 A/D 컨버터(116)에 제공한다.

A/D 컨버터(116)는 상기 제5 타이밍 신호(TS5)를 근거로 기동되어, 패턴 인식 데이터 구동부(160)로부터 제공되는 아날로그 타입의 패턴 신호를 제공받아, 이를 디지털 타입의 패턴 데이터로 변환하여 패턴 인식 제어부(112)에 제공한다.

전원공급부(120)는 타이밍 제어부(144)로부터 제공되는 상기 제2 타이밍 신호(TS2)를 근거로 백라이트 유니트(130)에 전원을 공급한다.

백라이트 유니트(130)는 전원공급부(120)로부터 제공되는 전원에 응답하여 기동되어, 소정의 광을 패턴 인식 패널(150)에 제공한다.

패턴 인식 게이트 구동부(140)는 상기 제3 타이밍 신호(TS3)를 제공받고, 패턴 인식 패널(150)을 구동하는 스캔 신호(G1, G2,...,Gm)를 순차적으로 제공한다. 상기 스캔 신호(G1, G2,...,Gm)는 리셋용 펄스와 리드 아웃용 펄스로 이루어져, 패턴 인식 패널(150)에 제공된다.

패턴 인식 패널(150)은 m개의 게이트 라인과, 상기 게이트 라인에 전기적으로 교차하는 n개의 데이터 라인과, 상기 게이트 라인과 데이터 라인에 의해 정의되 는 영역에 형성된 패턴 인식셀(200)을 포함한다. 패턴 인식셀(200)에 대해서는 후술하는 도 2에서 상세히 설명한다.

패턴 인식 데이터 구동부(160)는 제어부(110)로부터 제공되는 상기 제4 타이밍 신호(TS4)에 응답하여 패턴 인식 패널(150)로부터 추출된 아날로그 타입의 패턴 신호들(R1, R2,...,Rn)을 제어부(110), 바람직하게는 A/D 컨버터(116)에 제공한다.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 패턴 인식 패널은 다수의 게이트 라인(Gq-1, Gq, Gq+1, Gq+2), 다수의 전원 라인(Dp, Dp+1, Dp+2), 다수의 리드 아웃 라인(ROp, ROp+1), 다수의 제1 패턴 인식셀(200, 220, 240, 260), 다수의 제2 패턴 인식셀(210, 230, 250, 270)을 포함한다.

게이트 라인들(Gq-1, Gq, Gq+1, Gq+2)은 가로 방향으로 신장되고, 세로 방향으로 배열되고, 전원 라인들(Dp, Dp+1, Dp+2)은 게이트 라인들(Gq-1, Gq, Gq+1, Gq+2)에 교차하여 세로 방향으로 신장되고, 가로 방향으로 배열된다.

리드 아웃 라인들(ROp, ROp+1)은 상기 전원 라인들(Dp, Dp+1, Dp+2)간에 평행하게 형성되되, 서로 인접하는 홀수 게이트 라인(Gq-1, Gq+1) 및 짝수 게이트 라인(Gq, Gq+2)과, 감소 방향으로 형성된 제1 전원 라인(Dp, Dp+2)에 의해 제1 영역을 정의하고, 상기 서로 인접하는 홀수 게이트 라인(Gq-1, Gq+1) 및 짝수 게이트 라인(Gq, Gq+2)과, 증가 방향으로 형성된 제2 전원 라인(Dp+1)에 의해 제2 영역을 정의한다.

제1 패턴 인식셀(200, 220, 240, 260)은 상기 제1 영역에 형성되고, 상기 제1 전원 라인(Dp, Dp+2)을 경유하는 전원전압과 외부광에 응답하여 광누설 전류를 상기 제1 영역을 정의하는 리드 아웃 라인(ROp, ROp+1)에 제공한다.

구체적으로, 제1 패널 인식셀(200)들은 제1 센스 TFT(Q1), 제1 스토리지 캐패시터(Qs1), 제1 스위칭 TFT(Q2)를 각각 포함한다.

제1 센스 TFT(Q1)는 제1 전류전극이 상기 제1 전원 라인(Dp)에 연결되고, 제어전극이 상기 홀수 게이트 라인(Gq-1)에 연결되어, 상기 외부광에 따른 광누설 전류를 제2 전류전극을 경유하여 제1 스토리지 캐패시터(Qs1)에 출력한다. 상기 제어전극은 TFT의 게이트 전극이고, 제1 전류전극은 드레인 전극이며, 제2 전류전극은 소오스 전극이다. 물론, 상기 제1 전류전극이 소오스 전극이면, 상기 제2 전류전극은 드레인 전극이다.

제1 스토리지 커패시터(Qs1)는 일단이 상기 제1 센스 TFT(Q1)의 제어전극에 연결되고, 타단이 상기 제1 센스 TFT(Q1)의 제2 전류전극에 연결되어, 제1 센스 TFT(Q1)로부터 제공되는 광누설 전류에 따른 전하를 충전한다.

제1 스위치 TFT(Q2)는 제1 전류전극이 상기 제1 스토리지 캐패시터(Qs1)의 타단에 연결되고, 제어전극이 짝수 게이트 라인에 연결되며, 제2 전류전극이 상기 제1 영역을 정의하는 리드 아웃 라인에 연결된다.

동작시, 제1 패턴 인식셀(200)은 상기 제1 전원 라인(Dp)을 경유하는 전원과 외부광에 응답하여 광누설 전류를 충전하고, 상기 짝수 게이트 라인을 경유하는 스캔 신호에 응답하여 충전된 광누설 전류를 상기 제1 영역을 정의하는 리드 아웃 라 인(ROp)에 출력한다.

제2 패턴 인식셀(210, 230, 250, 270)은 상기 제2 영역에 형성되고, 상기 제2 전원 라인(Dp+1)을 경유하는 전원전압과 외부광에 응답하여 광누설 전류를 상기 제2 영역을 정의하는 리드 아웃 라인(ROp, ROp+1)에 제공한다.

구체적으로, 제2 패턴 인식셀(210, 230, 250, 270)은 제2 센스 TFT(Q22), 제2 스토리지 커패시터(Qs2) 및 제2 스위치 TFT(Q11)를 포함한다.

제2 센스 TFT(Q22)는 제1 전류전극이 상기 제2 전원 라인(Dp+1)에 연결되고, 제어전극이 상기 짝수 게이트 라인(Gq)에 연결되어, 상기 외부광에 따른 광누설 전류를 출력한다. 제2 스토리지 커패시터(Qs2)는 일단이 상기 제2 센스 TFT(Q22)의 제어전극에 연결되고, 타단이 상기 제2 센스 TFT(Q22)의 제2 전류전극에 연결되어, 상기 광누설 전류에 따른 전하를 충전한다.

제2 스위치 TFT(Q11)는 제1 전류전극이 상기 제2 스토리지 캐패시터(Qs2)의 타단에 연결되고, 제어전극이 홀수 게이트 라인에 연결되며, 제2 전류전극이 상기 제1 영역을 정의하는 리드 아웃 라인(ROp)에 연결된다.

동작시, 제2 패턴 인식셀(210)은 상기 제2 전원 라인(Dp+1)을 경유하는 전원과 외부광에 응답하여 광누설 전류를 충전하고, 상기 홀수 게이트 라인을 경유하는 스캔 신호에 응답하여 충전된 광누설 전류를 상기 제2 영역을 정의하는 리드 아웃 라인(ROp)에 출력한다.

이상에서는 제1 패턴 인식셀(200)이 제1 영역에 형성되고, 제2 패턴 인식셀(210)이 제2 영역에 형성된 것을 설명하였으나, 상기 제1 패턴 인식셀(200) 이 제2 영역에 형성되고, 상기 제2 패턴 인식셀(210)이 제1 영역에 형성되도록 구현할 수도 있다. 또한, 홀수번째 패턴 인식셀들과 짝수번째 패턴 인식셀들의 순서도 변경이 가능하고, 상하대칭 및 좌우대칭의 변경도 가능하다.

도 2 및 도 3을 참조하면, 제q-1 게이트 전압이 턴-온전압으로 바뀌면, 짝수번째 패턴 인식셀(210, 230)들의 스위치 TFT(Q22)가 턴-온이 되고, 제q 게이트 전압은 게이트 오프 전압을 유지한다.

짝수번째 패턴 인식셀(210, 230)의 스토리지 커패시터(Qs2)에 충전되어 있는 전하들이 스위치 TFT(Q22)가 온이 됨에 따라서, 리더 아웃 라인(ROp, ROp+1)을 통해서 출력한다.

제q-1 게이트 전압이 오프전압으로 바뀌면, 제q-1 게이트 라인과 제q 게이트 라인이 온되는 사이에 리더 아웃 IC는 리셋 신호를 온시켜서, 스토리지 커패시터(Qs2)에 충전되어 있는 전하를 리더 아웃 라인(ROp, ROp+1)을 통해서 출력한다.

또한, 제q-1 게이트 라인이 온이 될 때, 제q-1 게이트 라인에 센스 TFT(Q21)가 구동이 되어 스토리지 커패시터(Qs2)가 전하가 충전된다. 이 경우, 상기 충전 전압이 센스 TFT(Q21)의 게이트 전압보다 큰 조건으로 구동을 하면, 게이트 전압이 온상태가 되더라도, 양단의 전압이 게이트 전압보다 높기 때문에 센스 TFT(Q21)가 온이 되지 않아 스토리지 커패시터(Qs2)의 전압에는 영향을 미치지 않는다.

제q 게이트 전압이 온전압으로 바뀌면, 홀수번째 패턴 인식셀(200, 220)들의 스위치 TFT(Q12)가 온이 되고, 제q+1 게이트 전압은 게이트 오프 전압을 유지한다.

홀수번째 패턴 인식셀(200, 220)의 스토리지 커패시터(Qs1)에 충전되어 있는 전하들이 스위치 TFT(Q12)가 온이 됨에 따라서, 리더 아웃 라인(ROp, ROp+1)을 통해서 출력한다.

제q 게이트 전압이 오프전압으로 바뀌면, 제q 게이트 라인과 제q+1 게이트 라인이 온되는 사이에 리더 아웃 IC는 리드 리셋 신호를 온시켜서, 스토리지 커패시터(Qs1)에 충전되어 있는 전하를 리더 아웃 라인(ROp, ROp+1)을 통해서 출력한다.

이처럼, 제1 패턴 인식셀들(200, 220, 240, 260)과 제2 패턴 인식셀들(210, 230, 250, 270)을 하나의 리드 아웃 라인(ROp, ROp+1)에 공유시키므로써, 상기한 패턴 인식셀을 포함하는 패턴 인식 패널이나, 액정 표시 패널의 개구율을 증가시킬 수 있다.

또한, 제1 패턴 인식셀들(200, 220, 240, 260)과 제2 패턴 인식셀들(210, 230, 250, 270)은 하나의 리드 아웃 라인에 연결되므로, 서로 다른 리드 아웃 라인에 충전되는 라인 커패시턴스의 차이로 인한 광전류 신호의 출력의 차이를 없앤다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명에 따르면 패턴 인식셀이 근접하는 리드 아웃 라인을 공유함으로, 개구율을 증가시키고, 패턴 인식셀의 라인 커패시터의 차이로 인한 출력의 차이를 없앨 수 있다.

또한, 리드 아웃 라인의 종단에 배치되는 리드 아웃 IC의 배선 공용화를 통해서 리드 아웃 라인의 수를 줄일 수 있어, 광센서의 개구율을 증가시킬 수 있고, 이에 따라, 밝기를 증가시킬 수 있다.

또한, 상기 배선 공용화를 통해서 동일 해상도 내에서 IC의 채널수를 감소시켜 IC의 크기를 작게 만들어 제조 원가를 낮출 수 있다.

Claims

게이트 라인들;

상기 게이트 라인들에 교차하는 전원 라인들;

서로 인접하는 홀수 게이트 라인 및 짝수 게이트 라인과, 감소 방향으로 형성된 제1 전원 라인에 의해 제1 영역을 정의하고, 상기 서로 인접하는 홀수 게이트 라인 및 짝수 게이트 라인과, 증가 방향으로 형성된 제2 전원 라인에 의해 제2 영역을 정의하는 다수의 리드 아웃 라인;

상기 제1 영역에 형성되고, 상기 제1 전원 라인을 경유하는 전원전압과 외부광에 응답하여 광누설 전류를 상기 제1 영역을 정의하는 리드 아웃 라인에 제공하는 제1 패턴 인식셀; 및

상기 제2 영역에 형성되고, 상기 제2 전원 라인을 경유하는 전원전압과 외부광에 응답하여 광누설 전류를 상기 제2 영역을 정의하는 리드 아웃 라인에 제공하는 제2 패턴 인식셀을 포함하는 패턴 인식 패널.
제1항에 있어서, 상기 제1 패턴 인식셀은 상기 제1 전원 라인을 경유하는 전원과 외부광에 응답하여 광누설 전류를 충전하고, 상기 짝수 게이트 라인을 경유하는 스캔 신호에 응답하여 충전된 광누설 전류를 상기 제1 영역을 정의하는 리드 아웃 라인에 출력하는 것을 특징으로 하는 패턴 인식 패널.
제2항에 있어서, 상기 제1 패턴 인식셀은,

제1 전류전극이 상기 제1 전원 라인에 연결되고, 제어전극이 상기 홀수 게이트 라인에 연결되어, 상기 외부광에 따른 광누설 전류를 출력하는 제1 센스 TFT;

일단이 상기 제1 센스 TFT의 제어전극에 연결되고, 타단이 상기 제1 센스 TFT의 제2 전류전극에 연결되어, 상기 광누설 전류에 따른 전하를 충전하는 제1 스토리지 커패시터; 및

제1 전류전극이 상기 제1 스토리지 캐패시터의 타단에 연결되고, 제어전극이 짝수 게이트 라인에 연결되며, 제2 전류전극이 상기 제1 영역을 정의하는 리드 아웃 라인에 연결된 제1 스위치 TFT를 포함하는 패턴 인식 패널.
제1항에 있어서, 상기 제2 패턴 인식셀은 상기 제2 전원 라인을 경유하는 전원과 외부광에 응답하여 광누설 전류를 충전하고, 상기 홀수 게이트 라인을 경유하는 스캔 신호에 응답하여 충전된 광누설 전류를 상기 제2 영역을 정의하는 리드 아웃 라인에 출력하는 것을 특징으로 하는 패턴 인식 패널.
제4항에 있어서, 상기 제2 패턴 인식셀은

제1 전류전극이 상기 제2 전원 라인에 연결되고, 제어전극이 상기 짝수 게이트 라인에 연결되어, 상기 외부광에 따른 광누설 전류를 출력하는 제2 센스 TFT;

일단이 상기 제2 센스 TFT의 제어전극에 연결되고, 타단이 상기 제2 센스 TFT의 제2 전류전극에 연결되어, 상기 광누설 전류에 따른 전하를 충전하는 제2 스 토리지 커패시터; 및

제1 전류전극이 상기 제2 스토리지 캐패시터의 타단에 연결되고, 제어전극이 홀수 게이트 라인에 연결되며, 제2 전류전극이 상기 제1 영역을 정의하는 리드 아웃 라인에 연결된 제2 스위치 TFT를 포함하는 패턴 인식 패널.