KR100946601B1 - 디스플레이 유닛의 드라이버 - Google Patents

디스플레이 유닛의 드라이버 Download PDF

Info

Publication number
KR100946601B1
KR100946601B1 KR1020080032788A KR20080032788A KR100946601B1 KR 100946601 B1 KR100946601 B1 KR 100946601B1 KR 1020080032788 A KR1020080032788 A KR 1020080032788A KR 20080032788 A KR20080032788 A KR 20080032788A KR 100946601 B1 KR100946601 B1 KR 100946601B1
Authority
KR
South Korea
Prior art keywords
test
output
circuit
signal
switch
Prior art date
Application number
KR1020080032788A
Other languages
English (en)
Other versions
KR20080092280A (ko
Inventor
요시히코 호리
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20080092280A publication Critical patent/KR20080092280A/ko
Application granted granted Critical
Publication of KR100946601B1 publication Critical patent/KR100946601B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 양상에 따르면, 계조 정보를 보유하는 래치 회로, 래치 회로에 의해 보유되는 계조 정보에 기초하여 아날로그 신호를 출력하는 D/A 변환기, 래치 회로와 D/A 변환기 사이에 제공되는 테스트 회로, 래치 회로에 관한 테스트 신호를 입력 또는 출력하는 테스트 회로, 정상 동작에서 D/A 변환기의 전압 출력과 드라이버 출력 단자를 연결하는 스위치, 테스트 동작에서 테스트 회로와 드라이버 출력 단자를 연결하고 정상 동작에서 테스트 회로와 드라이버 출력 단자의 연결을 끊는 테스트 스위치를 포함하는 디스플레이 유닛의 드라이버가 제공된다.
디스플레이 유닛, 계조 정보, 드라이버

Description

디스플레이 유닛의 드라이버{DRIVER OF DISPLAY UNIT}
본 발명은, 액정 디스플레이, 유기발광 디스플레이, 플라즈마 디스플레이 또는 그와 같은 디스플레이 유닛의 드라이버와 관련된다. 더 상세히는, 본 발명은 컬럼 드라이버 (column driver), 소스 드라이버, 수평 드라이버 (horizontal driver) 또는 그와 같은 디스플레이 유닛의 드라이버와 관련된다.
디스플레이 유닛은, 제조 기술의 발달로 인하여 최근 그 사이즈가 점점 커지고 있다. 큰 사이즈를 가지는 디스플레이 유닛은, 드라이버 출력에 대해 큰 커패시턴스 로드 (load) 를 드라이빙하는 능력을 요구한다. 그것은 드라이버의 출력 임피던스가 감소되어야 한다는 것을 의미한다. 만약 출력 임피던스가 실질적으로 작지 않다면, 드라이빙 능력 부족, 파워 소비 증가 또는 열 생성과 같은 문제점들이 생긴다.
더욱이, 최근의 디스플레이 유닛은 멀티-계조 디스플레이를 수행하고, 디스플레이 유닛의 멀티-비트 드라이버가 개발되었다. 게다가, 전형적인 디스플레이 유닛의 드라이버는 수백 개의 드라이빙 출력을 가지고, 래치 회로, 레벨 쉬프터, D/A 변환기 및 버퍼 증폭기를 포함한다.
도 13 은 종래기술에 따라 드라이버 유닛의 드라이버 내부에 있는 드라이빙 출력 회로의 예를 도시한 것이다.
도 13 에서 도시된 드라이버는 두 개의 출력을 가지는 출력 회로이다. 디스플레이 유닛의 드라이버 (10) 는, 래치 회로 (11), 레벨 쉬프터 (12), D/A 변환기 (13), 출력 증폭기 (15), 출력 스위치 (16), 및 출력 핀 (17) 을 포함한다. 이 예에서, 디스플레이 유닛은 액정 디스플레이이고, 극성 스위칭 회로 (14) 및 출력 스위치 (16) 을 포함하는 것으로 가정된다. 이 예에서, 극성 스위칭 회로 (14) 는 D/A 변환기 (13) 와 출력 증폭기 (15) 사이에 제공된다. 그러나, 극성 스위칭 회로 (14) 는 출력 증폭기 (15) 와 출력 핀 (17) 사이에 제공될 수도 있다. 이 경우, 극성 스위칭 회로는 출력 스위치로서 기능할 수도 있다.
이하에서는, 도 13 에 도시된 디스플레이 유닛의 드라이버의 동작은 간단히 서술된다. 래치 회로 (11) 는, 각 드라이빙 출력에 대한 디지털 계조 정보를 보유하고, 디지털 계조 정보를 출력 신호로서 레벨 쉬프터 (12) 로 출력한다. 레벨 쉬프터 (12) 는, 낮은 전압 회로인 래치 회로 (11) 와 높은 전압 회로인 D/A 변환기 (13) 사이에서 전압 레벨 변환을 수행한다. 레벨 쉬프터 (12) 로부터의 디지털 계조 정보 출력은, D/A 변환기 (13) 에 의해 그 디지털 값에 따른 아날로그 값을 가지는 계조 정보 신호로 변환된다. D/A 변환기 (13) 로부터의 출력인 아날로그 값을 가지는 계조 정보 신호는, 극성 스위칭 회로 (14) 에 의해 소정의 사이클로 교대로 스위치되고, 출력 증폭기 (15) 로 입력된다. 출력 증폭기 (15) 는, 아날로그 계조 정보 신호를 증폭하고, 출력 스위치 (16) 가 온 (ON) 상태일 때 출력 핀 (17) 으로 증폭된 신호를 출력한다.
위에서 밝힌 것처럼 멀티-비트 드라이버에서의 테스트는 오랜 시간이 걸릴 수도 있고, 정확성이 높지 않다. 이 문제들을 해결하기 위해서, 일본 미심사 특허 출원 공보 제 2006-227168 호는 검사 시간이 감소되고 검사 정확성이 개선된 디스플레이 유닛의 드라이버를 제공하는 기술을 개시한다.
일본 미심사 특허 출원 공보 제 2006-227168 호에 개시된 종래기술에서의 드라이버는 소정의 비트로부터 래치 데이터를 출력하기 위해 래치 회로의 출력을 선택하는 선택기 (selector) 를 포함하고, 소정의 비트 및 계조 전압 출력에 대응하는 레벨 쉬프터 출력을 스위칭하는 출력 선택기를 포함한다. 정상 동작에서, 선택기는 드라이빙 출력 핀으로 계조 전압을 출력하도록 스위칭된다. 테스트 동작에서, 선택기는 소정의 비트에 대응되는 레벨 쉬프터 출력에 따라 전압 (테스트 출력 전압) 을 출력하도록 스위칭된다.
위에서 밝힌 것처럼, 큰 사이즈를 갖는 디스플레이 유닛은, 드라이버의 출력의 큰 커패시턴스 로드를 드라이빙하는 능력을 요구한다. 만약 드라이버의 출력 임피던스가 실질적으로 작지 않다면, 드라이빙 능력의 부족, 파워 소비의 증가 또는 열 생성과 같은 문제점이 생긴다.
일본 미심사 특허 출원 공보 제 2006-227168 호의 종래기술에는, 정상 동작 에서는 계조 전압이 드라이버의 드라이빙 출력 핀으로 출력되고, 테스트 동작에서는 테스트 출력 전압이 출력되는, 출력 선택기가 제공된다. 이 출력 선택기는, 출력 선택기가 집적회로로 구현되어 있기 때문에 트랜지스터로 구성되어야 한다. 트랜지스터로 만들어진 스위치는 그 사이즈에 따른 임피던스가 있다. 그러므로, 만약 더 낮은 임피던스를 갖는 트랜지스터가 큰 드라이빙 능력을 보유하기 위해 사용된다면, 선택기를 구성하는 집적회로의 사이즈는 커지게 된다. 반면에 크기가 커지는 것을 방지하기 위해 선택기를 작은 트랜지스터로 구성한다면, 출력 임피던스는 증가하고, 출력 로드 드라이빙 능력은 부족하게 될 것이다. 또한, 드라이빙 능력 부족을 보충하기 위해 만약 증폭기의 드라이빙 능력이 강화된다면, 파워 소비의 증가와 열 생성과 같은 다른 문제가 생길 것이다.
그러므로, 드라이빙 능력을 요구하는 드라이빙 출력 핀에 임피던스를 증가시키는 원인의 하나인 선택기를 직접 추가하지 않은 채 드라이빙 출력 핀과 테스트 신호를 연결할 필요가 있다.
종래기술로서 일본 미심사 특허 출원 공보 제 2006-053480 호가 있다.
디스플레이 유닛은, 제조 기술의 발달로 인하여 최근 그 사이즈가 점점 커지고 있다. 큰 사이즈를 가지는 디스플레이 유닛은, 드라이버 출력에 대해 큰 커패시턴스 로드 (load) 를 드라이빙하는 능력을 요구한다. 그것은 드라이버의 출력 임피던스가 감소되어야 한다는 것을 의미한다. 만약 출력 임피던스가 실질적으로 작지 않다면, 드라이빙 능력 부족, 파워 소비 증가 또는 열 생성과 같은 문제점들이 생긴다.
더욱이, 최근의 디스플레이 유닛은 멀티-계조 디스플레이를 수행하고, 디스플레이 유닛의 멀티-비트 드라이버가 개발되었다. 게다가, 전형적인 디스플레이 유닛의 드라이버는 수백 개의 드라이빙 출력을 가지고, 래치 회로, 레벨 쉬프터, D/A 변환기 및 버퍼 증폭기를 포함한다.
멀티-비트 드라이버에서의 테스트는 오랜 시간이 걸릴 수도 있고, 정확성이 높지 않다. 이 문제들을 해결하기 위해서, 일본 미심사 특허 출원 공보 제 2006-227168 호는 검사 시간이 감소되고 검사 정확성이 개선된 디스플레이 유닛의 드라이버를 제공하는 기술을 개시한다.
일본 미심사 특허 출원 공보 제 2006-227168 호의 종래기술에는, 정상 동작 에서는 계조 전압이 드라이버의 드라이빙 출력 핀으로 출력되고, 테스트 동작에서는 테스트 출력 전압이 출력되는, 출력 선택기가 제공된다. 이 출력 선택기는, 출력 선택기가 집적회로로 구현되어 있기 때문에 트랜지스터로 구성되어야 한다. 트랜지스터로 만들어진 스위치는 그 사이즈에 따른 임피던스가 있다. 그러므로, 만약 더 낮은 임피던스를 갖는 트랜지스터가 큰 드라이빙 능력을 보유하기 위해 사용된다면, 선택기를 구성하는 집적회로의 사이즈는 커지게 된다. 반면에 크기가 커지는 것을 방지하기 위해 선택기를 작은 트랜지스터로 구성한다면, 출력 임피던스는 증가하고, 출력 로드 드라이빙 능력은 부족하게 될 것이다. 또한, 드라이빙 능력 부족을 보충하기 위해 만약 증폭기의 드라이빙 능력이 강화된다면, 파워 소비의 증가와 열 생성과 같은 다른 문제가 생길 것이다.
드라이빙 능력을 요구하는 드라이빙 출력 핀에 임피던스를 증가시키는 원인의 하나인 선택기를 직접 추가하지 않은 채 드라이빙 출력 핀과 테스트 신호를 연결할 필요가 있다.
본 발명의 일 양상에 따르면, 계조 정보를 보유하는 래치 회로, 래치 회로에 의해 보유되는 계조 정보에 기초하여 아날로그 신호를 출력하는 D/A 변환기, 래치 회로와 D/A 변환기 사이에 제공되는 테스트 회로, 래치 회로에 관한 테스트 신호를 입력 또는 출력하는 테스트 회로, 정상 동작에서 D/A 변환기의 전압 출력과 드라이버 출력 단자를 연결하는 스위치, 테스트 동작에서 테스트 회로와 드라이버 출력 단자를 연결하고 정상 동작에서 테스트 회로와 드라이버 출력 단자의 연결을 끊는 테스트 스위치를 포함하는 디스플레이 유닛의 드라이버가 제공된다.
본 발명의 디스플레이 유닛의 드라이버에 따르면, 디스플레이 유닛의 드라이 버의 출력 성능의 변화가 거의 없거나 아예 없이 드라이버의 출력 단자로부터 내부 회로의 테스트 결과를 출력하고, 드라이버의 출력 단자로 테스트 신호를 입력하는 것이 가능하다.
본 발명의 디스플레이 유닛의 드라이버에 따르면, 드라이버의 성능의 실질적인 감소 없이 테스트를 수행할 수 있다. 그러므로, 테스트를 더 쉬운 방법으로 수행할 수 있고, 테스트 시간과 테스트 비용 모두 감소될 수 있다.
본 발명에 대한 일 양상에 따르면, 계조 정보를 보유하는 래치 회로, 래치 회로에 의해 보유된 계조 정보에 기초하여 아날로그 신호를 출력하는 D/A 변환기, 래치 회로와 D/A 변환기 사이에 제공된 테스트 회로, 래치 회로와 관련하여 테스트 신호를 입력 또는 출력하는 테스트 회로, 정상 동작에서 D/A 변환기의 전압 출력과 드라이버 출력 단자를 연결하는 스위치, 테스트 동작에서 테스트 회로와 드라이버 출력 단자를 연결하고 정상 동작에서 테스트 회로와 드라이버 출력 단자의 연결을 끊는 테스트 스위치를 포함하는 디스플레이 유닛의 드라이버가 제공된다.
본 발명의 디스플레이 유닛의 드라이버에 따르면, 디스플레이 유닛의 드라이버의 출력 성능의 변화가 거의 없거나 아예 없이 드라이버의 출력 단자로부터 내부 회로의 테스트 결과를 출력하고, 드라이버의 출력 단자로 테스트 신호를 입력하는 것이 가능하다.
본 발명의 디스플레이 유닛의 드라이버에 따르면, 드라이버의 성능의 실질적인 감소 없이 테스트를 수행할 수 있다. 그러므로, 테스트를 더 쉬운 방법으로 수행할 수 있고, 테스트 시간과 테스트 비용 모두 감소될 수 있다.
본 발명은, 예시적인 실시형태를 참조하여 여기에서 서술될 것이다. 당업자는, 본 발명에 대한 가르침을 이용하여 많은 대안적인 실시형태를 만들어 낼 수 있다는 것을 인식할 수 있을 것이고, 본 발명이 설명 목적을 위해 예시된 실시형태에 한정되지 않는다는 것을 인식할 수 있다.
제 1 실시형태
이하, 본 발명이 적용된 구체적인 제 1 실시형태가 도면을 참조하여 상세히 서술될 것이다. 제 1 실시형태에서, 본 발명은, 디스플레이 유닛의 드라이버에 적용된다.
도 1 은, 본 발명의 제 1 실시형태에 따른 디스플레이 유닛의 드라이버의 구성의 예를 도시한다. 도 1 에 도시된 드라이버는 액정 디스플레이를 디스플레이 유닛으로 하여 적용된 것임을 주목해야한다. 도 1 은 간단함을 위해, 오직 2 개의 출력을 가지는 출력 회로의 예를 도시한 것이다.
드라이버 (100) 는, 래치 회로(101), 테스트 회로 (102), D/A 변환기 (103), 극성 스위칭 회로 (104), 출력 증폭기 (105), 출력 스위치 (106), 출력 핀 (107), 테스트 스위치 (108), 테스트 제어기 (109) 및 테스트 신호 라인 (110) 을 포함한다. 상기 서술한 대로, 제 1 실시형태의 드라이버 (100) 는 2 개의 출력을 갖는다. 따라서, 구별의 필요성에 따라, 구성의 각 신호에 a 또는 b 의 기호가 주어진다.
래치 회로 (101) 은, 각 드라이빙 출력에 대한 디지털 계조 정보를 보유하 고, 디지털 계조 정보를 출력 신호로 하여 테스트 회로 (102) 로 출력한다. 디지털 계조 정보의 출력 신호는, 데이터 버스 DB0 내지 DB7 를 통해 테스트 회로에 입력된다.
테스트 회로 (102) 는, 래치 회로 (101) 의 출력 신호를 테스트하고, 테스트 신호 라인 (110) 에 연결된다. 테스트 회로 (102) 는, 테스트 스위칭 신호가 로우 (low) 레벨일 때 정상 동작을 수행하고, 래치 회로 (101) 로부터의 신호를 D/A 변환기 (103) 로 직접 출력한다. 테스트 회로 (102) 는, 테스트 스위칭 신호가 하이 (high) 레벨일 때 테스트 동작을 수행하고, 래치 회로 (101) 의 출력 신호의 테스트 정보인 테스트 신호를 테스트 신호 라인 (110) 으로 출력한다. 테스트 회로 (102) 의 테스트 신호는 테스트 회로 (102) 의 구성에 의해 결정되고, 테스트 신호는 입력 신호 또는 출력 신호가 될 수도 있다. 테스트 데이터는 테스트 회로 (102) 의 동작을 제어한다. 이 테스트 데이터는, 전형적으로 테스트 디바이스 (미도시) 로부터 드라이버 (100) 로의 입력이다.
래치 회로 (101) 와 D/A 변환기 (103) 는, 데이터 버스 DB0 내지 DB7 에 의해 연결된다. 편의를 위해, 기호 "DB0 내지 DB7" 는, 데이터 버스의 이름과 데이터 버스로의 신호 (0 또는 1의 값을 가지는) 출력, 둘 다를 가리킨다.
도 2 는 테스트 회로 (102) 의 구체적 구성 예 1 을 도시한다. 간단함을 위해, 도 2 는 테스트 동작이 수행되는 테스트 회로 (102) 의 부분의 구성만을 도시한 것이다. 따라서, 비록 구체적으로 도시하지는 않았지만, 테스트 회로 (102) 는, 위에서 서술한 것처럼 정상 동작에서, 래치 회로 (101) 로부터의 신호를 D/A 변환기 (103) 로 직접 출력한다.
도 2 에서 도시한 대로, 테스트 회로 (102) 는 SW151 내지 SW157 의 스위치들을 포함한다. 각 스위치 SW151 내지 SW157 은 2 개의 입력 단자 a 및 b 와 1개의 출력 단자 c 를 가진다. 8 개의 데이터 버스 DB0 내지 DB7 는, SW151 내지 SW154 의 제 1 단 스위치에 연결된다. 예를 들어, DB0 은, SW151 의 입력 단자 a 에 연결되고, DB1 은, SW151 의 입력 단자 b 에 연결된다. 제 1 단 스위치 SW151 내지 SW154 의 출력 단자는, 제 2 단 스위치 SW155 와 SW156 의 입력 단자에 더 연결된다. 제 2 단 스위치 SW155 와 SW156 의 출력 단자는, 제 3 단 스위치 SW157 에 더 연결된다. 이들 스위치 SW151 내지 SW157 은, 테스트 데이터 TB0 내지 TB2 에 의해 제어되어, 출력 단자 c 와 입력 단자 a 또는 b 를 연결한다 예를 들어, 테스트 데이터 TB0 가 0 인 경우, 테스트 데이터는 로우 레벨이고, 스위치 SW151 내지 SW154 의 입력 단자 a 와 출력 단자 c 가 연결되어 있다는 것을 의미한다. 반면에, 테스트 데이터 TB0 가 1 인 경우, 테스트 데이터는 하이 레벨이고, 입력 단자 b 와 출력 단자 c 가 연결되어 있다는 것을 의미한다. 이는 테스트 데이터 TB1 과 스위치 SW155 및 SW156 에도 적용될 수 있고, 또는 테스트 데이터 TB2 와 스위치 SW157 에도 적용될 수 있다.
도 3 에서 도시한 대로, 스위치 SW151 내지 SW157 은, CMOS 전송 게이트 TG151 및 TG152 와 인버터 Inv151 를 포함한다. 전송 게이트 TG151 와 TG152 은 병렬로 연결되고, 입력 단자 a 와 전송 게이트 TG151 가 연결되고, 입력 단자 b 와 전송 게이트 TG152 는 연결된다. 전송 게이트 TG151 과 TG152 의 출력 둘 다, 출력 단자 c 에 연결된다. 나아가, 테스트 데이터 입력 단자 d 와 인버터 Inv151 의 입력은 서로 연결된다. 테스트 데이터 입력 단자 d 의 입력 신호와 인버터 Inv151 의 출력 신호에 의해, 전송 게이트 중 하나가 유일하게 선택된다. 인버터 Inv151 로의 입력 신호는 테스트 데이터이다.
제 1 단 스위치 SW151 내지 SW154, 제 2 단 스위치 SW155 및 SW156, 제 3 단 스위치 SW157 은, 테스트 데이터 TB0, TB1 및 TB2 에 의해 제어된다. 각 테스트 데이터 TB0, TB1 및 TB2 는 이진 신호임을 주의해야한다. 도 4 에서 도시한 바대로, 테스트 회로 (102) 는 래치 회로 (101) 로부터 출력된 8 개의 신호 중 하나를 테스트 데이터 TB0 내지 TB2 로부터 만들어지는 8 개의 조합에 의한 테스트 신호 DB0 내지 DB7 중 하나로서 출력한다.
D/A 변환기 (103) 는, 테스트 회로 (102) 로부터의 디지털 신호 출력을 아날로그 신호로 변환하여 아날로그 신호를 출력한다. D/A 변환기 (130a 또는 130b) 에서 출력된 아날로그 출력 신호는 양전압 출력 신호 또는 음전압 출력 신호이다. 예를 들어, 만약 D/A 변환기 (103a) 가 양 전압 출력 신호를 출력한다면, D/A 변환기 (103b) 는 음 전압 출력 신호를 출력한다.
극성 스위칭 회로 (104) 는, 특정 사이클에서 액정 픽셀 전극과 카운터 전극 사이에 보내지는 전압의 극성을 인버팅하기 위한 스위치인데, 액정 물질의 특성에 기인한 계조를 방지하기 위한 것이다. 그러므로, D/A 변환기 (103a) 의 양 전압 출력 및 D/A 변환기 (103b) 의 음 전압 출력은, 다음 단에서의 출력 증폭기로의 출력이 되도록, 극성 스위칭 회로 (104) 에 의해 특정 사이클로 스위칭된다.
출력 증폭기 (105) 는, 출력 스위치 (106) 로 증폭된 신호를 출력하기 위해, 극성 스위칭 회로 (104) 에서 온 신호를 증폭한다. 출력 증폭기 (105a 또는 105b) 는 양전압 또는 음전압이 될 수도 있다는 것을 주의해야한다.
도 5 는 출력 증폭기 (105) 의 구체적인 구성을 도시한다. 도 5 에서 도시한 대로, 출력 증폭기 (105) 는 입력단 (161) 및 출력단 (162) 을 포함한다. 입력단 (161) 은 PMOS 트랜지스터 M161 및 M162, NMOS 트랜지스터 M163 내지 M165, 및 커패시턴스 요소 C161 을 포함한다. 출력단 (162) 는 PMOS 트랜지스터 M166 및 NMOS 트랜지스터 M167 을 포함한다. 입력단 (161) 은 차동 증폭기를 형성하고, D/A 변환기 (103a 또는 103b) 의 출력은, 극성 스위칭 회로(104) 를 통해 도 5 의 입력 IN+ 에 보내진다. 출력단 (162) 의 출력은 입력 IN- 에 보내진다. 비록 도 5 에서 도시된 출력 증폭기 (105) 가 차동 입력 구성을 가진다고 하더라도, 출력 증폭기 (105) 는 단상의 (single-phase) 입력을 가진 증폭기로 대체될 수도 있다.
테스트 스위치 (108) 는, 테스트 동작에서 테스트 신호 라인 (110) 을 출력 핀 (107) 로 연결한다. 테스트 스위치 (108) 는, 예를 들어, CMOS 전송 게이트를 사용할 수 있다.
출력 스위치 (106) 는, 드라이버의 출력 증폭기 (105) 와 출력 핀 (107) 의 연결을 끊는 스위치이다. 출력 스위치 (106) 는, 모드가 테스트 모드가 아닌 경우 (테스트 스위칭 신호가 로우 레벨일 때) 및 출력 제어 신호가 하이 레벨인 경우 연결되고, 출력 제어 신호가 로우 레벨인 경우 연결이 끊어진다. 출력이 드 라이브되는 동안 출력 제어 신호는 하이 레벨이다. 데이터 라인의 극성이 인버팅되기 전에 즉시 패널 픽셀의 전하를 축척하기 위해 패널 단자 사이의 연결은 짧아짐을 주의한다. 이때, 출력 제어 신호는 로우 레벨로 설정되고, 출력 스위치 (106) 는 꺼진다. 따라서, 상기 출력 스위치 (106) 는 또한 이 기간 동안에 패널의 전하를 효과적으로 모으기 위한 기능을 갖는다.
테스트 제어기 (109) 는, 출력 스위치 (106) 가 제공된 테스트 동작에서 출력 스위치 (106) 의 연결이 끊어지도록 한다. 제 1 실시형태에서 테스트 스위칭 신호가 하이 레벨인 때 출력 스위치 (106) 는 또한 연결이 끊어져야 한다. 그러므로, 테스트 제어기 (109) 는, 테스트 스위칭 신호를 인버팅하는 인버터 INV 111 과, 출력 제어 신호 및 인버터 INV 111 로부터의 신호를 입력으로 하는 AND 회로 AND 111 로 구성된다.
본 발명에서, 종래기술에서 서술된 레벨 쉬프터는 간단함을 위해 생략된다. 왜냐하면, 몇몇 테스트 회로는 래치 회로와 테스트 회로 사이에 레벨 쉬프터가 있어야 하고, 다른 회로는 테스트 회로와 D/A 변환기 사이에 레벨 쉬프터가 있어야하기 때문이다. 그런 조합은, 본 발명에서 본질적인 부분과 상관이 없고, 따라서 레벨 쉬프터는 본 발명에서 도시되지 않는다.
지금부터, 제 1 실시형태에 따른 디스플레이 유닛의 드라이버의 동작이 서술된다. 래치 회로, D/A 변환기, 극성 스위칭 회로 및 출력 증폭기의 동작의 설명은 생략되는데, 이는 종래기술에서 이미 설명되었기 때문이다.
지금부터, 테스트 스위칭 신호가 로우 레벨일 때의 경우 (정상 상태) 를 설 명한다. 정상 상태에서, 테스트 스위칭 신호는 로우 레벨이고, 따라서 테스트 회로 (102) 는, 래치 회로 (101) 로부터의 신호를 직접 D/A 변환기 (103) 로 출력한다. 이 때, 테스트 스위치 (108) 는 끊어진 상태이다. 정상 상태에서, 출력 드라이빙 기간과 패널 전하 축척 기간이 있다. 출력 드라이빙 기간동안, 출력 제어 신호는 하이 레벨이고, 출력 스위치 (106) 는 전도 상태이다. 따라서, 출력 증폭기 (105) 와 출력 핀 (107) 은 연결되어 있다. 동작의 나머지는 드라이버 동작으로, 종래기술에서 서술된 동작과 동일하다.
제 1 실시형태에서, 테스트 신호는 테스트 회로(102) 로부터의 출력 신호임을 가정한다. 왜냐하면, 테스트 스위치 (108) 연결이 끊어지고, 테스트 회로 (102) 로부터의 테스트 신호 출력은 출력 상태 또는 하이-임피던스 상태일 수도 있기 때문이다. 반면에, 테스트 신호가 입력 상태인 경우, 테스트 신호는 하이 레벨 또는 로우 레벨로 고정될 수도 있는데, 테스트 스위치 연결을 끊음으로써 발생하는 하이-임피던스 상태는 선호되지 않기 때문이다. 만약 테스트 스위칭 신호가 로우 레벨 (정상 동작) 인 때, 테스트 회로가 테스트 신호에 영향을 받지 않고, 테스트 신호가 출력 핀 (107) 에 영향을 주지 않는다면, 테스트 스위치는 연결 상태일 수도 있다. 만약 테스트 회로 (102) 의 테스트 신호가 출력 증폭기로부터의 계조 전압 출력에 저항할 수 있는 저항 전압을 가진다면, 상기 서술한 연결 상태는 전도 상태가 될 수도 있다. 여기서 언급된 연결 상태는, 신호가 전송될 수 있는 상태이다. 레벨은 전송에서 바뀔 수도 있다. 여기서 언급된 전도 상태는 상대적으로 낮은 임피던스로 만들어진 연결 상태이다.
지금부터, 테스트 스위칭 신호가 하이 레벨 (테스트 상태) 인 경우에 대하여 설명한다. 테스트 상태에서, 테스트 스위칭 신호는 하이 레벨이고, 래치 회로 (101) 의 출력은 테스트 회로 (102) 로 입력되고, 테스트 회로 (102) 는 테스트를 수행하고 테스트 신호 라인 (110) 으로 테스트 신호를 출력한다. 동시에, 출력 스위치 (106) 는, 출력 제어 신호의 상태에 상관없이 테스트 제어기 (109) 에 의해 연결이 차단된다. 이때 테스트 스위치 (108) 는 연결 상태가 된다. 따라서, 출력 핀 (107) 은 출력 증폭기 (105) 로부터의 출력 계조 전압을 출력하지 않고, 테스트 신호를 출력한다. 이와는 다르게, 출력 핀 (107)을 통해 외부 디바이스로부터 테스트 제어 신호를 입력하는 것이 가능하다.
도 6 은, 도 2 에서 도시된 테스트 회로 (102) 의 구체적 구성 예 1 의 동작을 도시한 것이다. 테스트 데이터 TB0, TB1 및 TB2 각각은 테스트 회로 (102) 를 형성하는 제 1 단 스위치 SW151 내지 SW154, 제 2 단 스위치 SW155 와 SW156 및 제 3 단 스위치 SW157 의 입력단 a 또는 b 와 출력단 c 사이의 연결을 제어한다. 우리는 여기서, 스위치 SW151 내지 SW157 에서, 테스트 데이터가 로우 레벨임을 의미하는 0 일 때 입력단 a 와 출력단 c 가 연결되어 있음을 가정하고, 테스트 데이터가 하이 레벨임을 의미하는 1 일 때 입력단 b 와 출력단 c 가 연결되어 있음을 가정한다.
테스트 데이터 TB0 은, 소정의 클럭 사이클로 0 및 1 의 이진 데이터를 반복한다. 테스트 데이터 TB1 은 테스트 데이터 TB0 보다 2배 더 긴 클럭 사이클로 0 및 1 의 이진 데이터를 반복한다. 테스트 데이터 TB2 은 테스트 데이터 TB0 보다 3 배 더 긴 클럭 사이클로 0 및 1 의 이진 데이터를 반복한다. 테스트 데이터 TB0, TB1 및 TB2 의 주기적인 변화에 의해, 데이터 버스 DB0 내지 DB7 의 값 (테스트 대상인 래치 회로 (101) 의 출력 데이터) 은 테스트 회로 (102) 로부터 테스트 신호 라인 (110) 으로 순차적으로 출력된다.
테스트 데이터 TB0 내지 TB2 를 주기적으로 바꾸는 것 대신에, 특정 비트 조합에 의해 데이터 버스 DB0 내지 DB7 의 값을 테스트 신호 라인 (110) 으로 출력하는 것도 가능하다. 이 경우, 테스트 회로 (102) 는 테스트 신호로서 데이터를 출력하기 위해, 테스트 데이터 TB0 내지 TB2 의 세 비트에 의해 선택된 래치 회로 (101) 의 출력 데이터 중 하나를 특정할 수도 있다. 예를 들어, 모든 테스트 데이터 TB0 내지 TB2 가 0 인 경우, 데이터 버스 DB0 가 테스트 신호로서 출력된다.
도 7 은, 도 1 에서 도시된 테스트 회로 (102) 의 구체적 구성 예 2 를 도시한다. 테스트 회로 (102) 구성의 예는, 8-비트 데이터의 두 세트 사이의 매치 또는 미스매치 여부를 검출한다. 이 예의 테스트 회로 (102) 는, XOR 회로 XOR 161 내지 168 및 NOR 회로 NOR 161 를 포함한다. 도 7 에서 도시한 대로, XOR 회로 XOR 161 내지 168 은, 데이터 버스 DB0 내지 DB7 로 출력된 래치 회로 (101) 의 8-비트 데이터가 입력되는 일 단자와, 테스트 디바이스 (미도시) 로부터 드라이버 (100) 로 입력되는 8-비트의 테스트 데이터 TB0 내지 TB7 가 입력되는 다른 단자를 갖는다. XOR 회로 XOR 161 내지 168 의 출력은, NOR 회로 NOR 161 로 입력되고, 테스트 회로 (102) 로부터 테스트 신호로서 테스트 신호 라인 (110) 로 출 력된다. 래치 회로 (101) 로부터 8-비트 데이터 (측정값) 와 테스트 데이터의 8-비트 데이터 (예상값) 가 완벽히 매치되는 경우, 테스트 회로 (102) 는 "참" 을 출력하고, 그렇지 않은 경우에는 "거짓" 을 출력한다. 두 번째 예에서, 8-비트 데이터가 병렬적으로 비교되기 때문에 테스트 시간을 줄이는 것이 가능하다.
데이터 버스 DB0 내지 DB7 의 연결 및 테스트 회로 (102) 의 연결은, 도 2 및 7 둘 다에서 도시된 테스트 회로 (102) 의 테스트 스위칭 신호에 의해 제어된다. 비록 제어기가 도 2 및 7 에 특별하게 도시되지는 않았으나, 데이터 버스 DB0 내지 DB7 과 테스트 회로 (102) 의 입력 부분 사이에 또 다른 스위치를 제공함으로써, 그 연결을 실현할 수 있다. 테스트 스위칭 신호가 하이 레벨인 경우 스위치는 닫히고, 테스트 스위칭 신호가 로우 레벨인 경우 스위치는 열린다.
제 1 실시형태에 따른 드라이버 (100) 에서, 출력 증폭기 와 출력 핀 사이의 스위치는 심지어 테스트 회로가 드라이버에 추가된 경우에도 드라이버의 드라이빙 능력에 영향을 주지 않는다. 그러므로, 출력 임피던스의 증가로 인해 드라이빙 능력이 부족해지는 문제가 생기지 않는다. 더하여, 드라이빙 능력의 부족을 보충하기 위해 출력 증폭기의 드라이빙 능력을 개선시킬 필요가 없기 때문에, 파워 소비의 증가 또는 열 생성의 문제가 생기지 않는다.
제 2 실시형태
이하, 본 발명의 제 2 실시형태에 따른 디스플레이 유닛의 드라이버는 도 8 을 참조하여 설명될 것이다. 도 8 은, 제 2 실시형태에 따른 드라이버 유닛의 드라이버의 구성의 예를 도시한다. 도 1 과 동일한 기호의 구성은 도 1 의 구 성과 동일 또는 유사하다. 제 1 실시형태와 제 2 실시형태의 차이점은, 제 2 실시형태에서 출력 증폭기가 출력 인에이블 기능을 갖고, 출력 증폭기 (120) 및 테스트 제어기 (124) 의 구성에 차이점이 있다는 것이다.
테스트 제어기 (124) 는, 출력 증폭기 (120) 가 출력 인에이블 기능을 갖고 있을 때 테스트 동작에서 출력 증폭기 (120) 의 출력을 하이-임피던스 상태로 만든다. 즉, 테스트 동작에서의 증폭기(120) 의 출력단은 비활성화단 (deactivation state) 이 된다. 테스트 제어기 (124) 는 테스트 스위칭 신호가 하이 레벨일 때 (테스트 동작), 증폭기 (120) 의 출력을 하이-임피던스 상태로 만들기 위해 테스트 스위칭 신호를 인버팅하는 인버터 INV 121 로 형성된다.
지금부터, 증폭기 (120) 가 서술될 것이다. 도 9 는 출력 인에이블 기능을 갖는 증폭기의 예를 도시한다. 도 9 에서 도시한 대로, 증폭기 (120)는 입력단 (121), 테스트 스위칭 회로 (122) 및 출력단 (123) 을 포함한다.
D/A 변환기 (103) 로부터의 신호는, 입력단 (121) 으로 입력된다. 입력단 (121) 의 구체적 구성은, 도 5 에서 도시된 증폭기 입력단 (161) 의 구성과 동일함을 주의해야 한다.
테스트 스위칭 회로 (122) 는, 스위치 SW121 및 SW122 를 포함한다. 테스트 스위칭 신호에 따라 SW121 은 입력단 (121) 으로부터의 출력된 신호 및 VDD 전압을 스위칭하고, SW122 는 입력단 (121) 으로부터 출력된 신호 및 접지 전압을 스위칭한다. 스위치 SW121 는 테스트 스위칭 신호가 로우 레벨일 때 입력단 (121) 의 출력 쪽에 연결되고, 테스트 스위칭 신호가 하이 레벨일 때 VDD 쪽으로 연결된다. 유사하게, 스위치 SW122 는 테스트 스위칭 신호가 로우 레벨일 때 입력단 (121) 의 출력 쪽에 연결되고, 테스트 스위칭 신호가 하이 레벨일 때 접지된다.
출력단 (123) 은 VDD 와 접지 사이에서 직렬로 연결된 PMOS 트랜지스터 M121 및 NMOS 트랜지스터 M122 를 포함한다. 스위치 SW121 로부터의 출력은 PMOS 트랜지스터 M121 의 게이트로 입력된다. 유사하게, 스위치 SW122 로부터의 출력은 NMOS 트랜지스터 M122 의 게이트로의 입력이다. PMOS 트랜지스터 M121 과 NMOS 트랜지스터 M122 사이에는 증폭기 (120) 의 출력 단자가 제공된다.
이하, 제 2 실시형태에 따른 디스플레이 유닛의 드라이버의 동작에 대해 서술한다. 증폭기 (120) 및 테스트 제어기 (124) 이외의 구성의 설명은 생략되는데, 이는 제 1 실시형태의 그것들과 동일하기 때문이다. 테스트 회로 (102) 의 동작의 구체적 구성 및 서술 역시 생략된다.
테스트 동작에서, 테스트 스위칭 신호는 하이 레벨이고, 테스트 제어기 (124) 로부터 출력된 신호는 로우 레벨이다. 그러므로, 테스트 스위칭 회로 (122) 의 스위치 SW121 는 VDD 쪽에 연결되어 있고, 스위치 SW122 는 접지된 쪽에 연결되어 있다. 그러므로, 하이 레벨 신호가 출력단 (123) 의 PMOS 트랜지스터 M121 의 게이트로 입력되고, PMOS 트랜지스터 M121 는 턴오프된다. 반면에, 로우 레벨 신호가 NMOS 트랜지스터 M122 의 게이트로 입력되고, NMOS 트랜지스터 M122 는 마찬가지로 턴오프된다. 그러므로, 출력단 (123) 의 두 트랜지스터는 차단 상태이고 증폭기 출력 단자는 하이-임피던스 상태이다. 즉, 출력단 (123) 은 테스트 동작에서 비활성화 상태이다. 이때, 테스트 스위치 (108) 는 연결 상태이고, 테스트 신호는 출력 핀 (107) 으로 연결되어 있다. 그러므로, 출력 핀 (107) 은 테스트 신호에 대한 핀으로 사용될 수 있다.
반면에, 정상 동작에서 테스트 스위칭 신호는 로우 레벨이고, 테스트 제어기 (124) 로부터 출력된 신호는 하이 레벨이다. 그러므로, 테스트 스위칭 회로 (122) 의 스위치 SW121 와 SW122 는 입력단 (121) 의 출력 쪽에 연결된다. 그러므로, 입력단 (121) 의 출력 신호는 출력단 (123) 으로 입력되며, 출력단 (123) 은 인버터 증폭기로서 기능한다. D/A 변환기 (103) 로부터 출력 증폭기 (120) 로 입력되는 신호는, 소정의 드라이빙 능력을 가지고 증폭기 출력 단자로 출력된다. 동작의 나머지는, 제 1 실시형태에서의 정상 동작과 동일하다.
제 2 실시형태에 따른 드라이버 (100) 에 있어서, 출력 증폭기와 출력 핀 사이의 스위치는 심지어 테스트 회로가 제 1 실시형태뿐만 아니라 드라이버에 추가된 경우에도 드라이버의 드라이빙 능력에 영향을 끼치지 않는다. 그러므로, 출력 임피던스의 증가 때문에 드라이빙 능력이 감소되는 문제가 생기지 않는다. 더하여, 드라이빙 능력의 부족을 보충하기 위해 출력 증폭기의 드라이빙 능력을 개선시킬 필요가 없기 때문에, 파워 소비의 증가 또는 열 생성의 문제가 생기지 않는다.
제 3 실시형태
본 발명의 제 3 실시형태에 따른 디스플레이 유닛의 드라이버는 도 10 을 참조하여 서술된다. 도 10 은 제 3 실시형태에 따른 디스플레이 유닛의 드라이버의 구성의 예를 도시한다. 도 1 및 8 과 동일한 기호의 구성은 도 1 및 8 의 그것과 동일 또는 유사한 구성을 가리킨다. 테스트 회로 (102) 의 구체적 구성 및 서술은 마찬가지로 동일하다. 제 2 실시형태와 제 3 실시형태 사이의 차이점은 제 3 실시형태에서 출력 증폭기의 출력단의 회로가 테스트 신호의 출력 버퍼로 구성된 것이다. 출력 증폭기 (130) 및 테스트 제어기 (134) 의 구성의 차이점이 있다. 그러나, 제 3 실시형태는 테스트 회로 (102) 의 테스트 신호가 출력 신호일 때만 효과적이다.
테스트 스위칭 신호가 하이 레벨 (테스트 동작) 일 때 테스트 제어기 (134) 는 테스트 신호 라인 (110) 을 출력 증폭기 (130) 의 출력단으로 연결한다. 그러므로, 테스트 제어기 (134) 는 테스트 스위칭 신호를 인버팅하는 인버터 INV 131 에 의해 형성된다.
도 11 은 제 3 실시형태에 따른 증폭기 (130) 의 예를 도시한다. 도 11에서, 증폭기 (130) 는 입력단 (131), 테스트 스위칭 회로 (132) 및 출력단 (133) 을 포함한다. 입력단 (131) 및 출력단 (133) 은 제 2 실시형태에서 보여진 입력단 (121) 및 출력단 (123) 과 동일한 구성을 가지므로 그에 대한 설명은 생략된다.
테스트 스위칭 회로 (132) 는 스위치 SW131 및 SW132 를 포함한다. 인버터 INV 131 를 이용하여 테스트 스위칭 신호를 인버팅하여 얻어진 신호에 따라, 스 위치 SW131 및 SW132 는 테스트 신호 및 입력단 (131) 으로부터의 출력된 신호를 스위칭한다. 테스트 스위칭 신호가 로우 레벨 (정상 동작) 일 때, 스위치 SW131 은 입력단 (131) 의 출력 쪽에 연결된다. 테스트 스위칭 신호가 하이 레벨 (테스트 동작) 일 때, 스위치 SW131 은 테스트 신호 라인 (110) 쪽에 연결된다. 유사하게, 테스트 스위칭 신호가 로우 레벨 (정상 동작) 일 때 스위치 SW132 는 입력단 (131) 의 출력 쪽에 연결된다. 테스트 스위칭 신호가 하이 레벨 (테스트 동작) 일 때 스위치 SW132 는 테스트 신호 라인 (110) 쪽으로 연결된다.
다음으로, 제 3 실시형태에 따른 디스플레이 유닛의 드라이버의 동작이 서술될 것이다. 그러나, 증폭기 (130) 를 구성하는 테스트 스위칭 회로 (132) 이외의 구성은 제 2 실시형태의 그것들과 동일하다. 그러므로, 중복되는 서술은 생략한다. 정상 동작에서의 동작은 제 2 실시형태에서 그것과 동일하므로, 중복되는 서술은 생략한다.
테스트 동작에서, 테스트 스위칭 신호는 하이 레벨이고, 테스트 제어기 (134) 로부터 출력되는 신호는 로우 레벨이다. 그러므로, 테스트 스위칭 회로 (132) 의 스위치 SW131 는 테스트 신호 라인 (110) 쪽에 연결되어 있다. 유사하게, 스위치 SW132 는 테스트 신호 라인 (110) 쪽에 연결되어 있다. 그러므로, 출력단 (133) 은 테스트 신호를 출력하는 로직 출력 버퍼로서 기능하고, 신호는 소정의 드라이빙 능력을 가지는 증폭기 출력 단자로 출력된다.
그러므로 본 발명의 제 3 실시형태에 따른 드라이버에 있어서 테스트 동작시 테스트 신호와 출력 핀 (107) 을 연결하는 것이 가능하다. 정상 동작에서, 출력 증폭기 (130) 와 출력 핀 (107) 사이의 관계는, 테스트 회로 (102) 없는 구성과 동일하다. 그러므로, 출력 임피던스가 증가하는 문제가 없다. 더욱이, 테스트 신호는 출력 증폭기 (130) 의 출력단 (133) 에 의해 구성된 강한 로직 출력 버퍼를 통해 출력된다. 그러므로, 제 1 및 제 2 실시형태의 드라이버와 같은 임피던스를 갖는 테스트 스위치가 없기 때문에, 테스트 동작에서 하이-스피드 테스트 신호를 출력하는 것이 가능하다. 그에 따라, 테스트 시간이 감소될 수 있다.
제 4 실시형태
본 발명의 제 4 실시형태에 따른 디스플레이 유닛의 드라이버는 도 12 를 참조하여 서술될 것이다. 도 12 는 제 4 실시형태에 따른 디스플레이 유닛의 드라이버의 구성의 예를 도시한다. 도 1 과 동일한 기호의 구성은 도 1 의 그것과 동일 또는 유사한 구성을 가리킨다. 테스트 회로 (102) 의 동작의 구체적인 구성 및 설명은 마찬가지로 동일하다. 제 1 실시형태와 제 4 실시형태의 차이점은 D/A 변환기 (103) 와 출력 증폭기 (105) 사이에 제공된 스위치 회로 (이 예에서는 극성 스위칭 회로 (104)) 가 있을 때, 테스트 동작에서 스위치가 차단되도록 강제된다는 것이다. 그러므로, 테스트 제어기 (141) 및 테스트 스위치 (142) 의 구성은 제 1 실시형태의 그것들과는 다르다. 그러나. 제 4 실시형태는 테스트 회로의 테스트 신호가 출력 신호일 때만 효과적이다.
테스트 제어기 (141) 는 테스트 스위칭 신호가 하이 레벨 (테스트 동작) 일 때 극성 스위칭 회로 (극성 스위칭 회로의 제어 신호는 로우 레벨) 를 턴오프한다. 그러므로, 테스트 제어기 (141) 는 인버터 INV 141, 인버터 INV 142, AND 회로 AND 141 및 AND 회로 AND 142 를 포함한다. 인버터 INV 141 은 테스트 스위칭 신호를 인버팅하고, 인버터 INV 142 는 극성 스위칭 신호를 인버팅한다. AND 회로 AND 141 은 인버터 INV 142 의 출력 신호 및 극성 스위칭 신호를 입력 신호로서 극성 스위칭 회로로 출력하고, AND 회로 AND 142 은 인버터 INV 141 의 출력 신호 및 인버터 INV 142 의 출력 신호를 입력 신호로서 극성 스위칭 회로로 출력한다.
테스트 스위치 (142) 는 테스트 스위칭 신호가 하이 레벨 (테스트 동작) 일 때 테스트 신호 라인 (110) 을 출력 증폭기 (105) 의 입력으로 연결한다.
지금부터, 제 4 실시형태에 따른 디스플레이 유닛의 드라이버의 동작이 서술될 것이다. 테스트 스위칭 신호가 로우 레벨 (정상 동작) 일 때, 인버터 INV 141 에 의해 인버팅된 하이 레벨 신호는 AND 회로 AND 141 및 AND 142 로 입력된다. 그러므로, 극성 스위칭 신호 및 극성 스위칭 신호를 인버팅하여 얻은 신호들은 테스트 제어기 (141) 으로부터 직접 출력되고, 그 동작은 종래기술과 동일하다. 유사하게, 테스트 스위치 (142) 는 턴오프되고, 테스트 신호 라인 (110) 및 출력 증폭기 (105) 의 입력은 서로 차단된다.
반면에, 테스트 제어기 (141) 에서 테스트 스위칭 신호가 하이 레벨 (테스트 동작) 일 때, 인버터 INV 141 에 의해 인버팅된 로우 레벨 신호는 AND 회로 AND 141 및 AND 142 로 입력된다. 그러므로, AND 회로 AND 141 및 AND 142 는 둘 다 로우 레벨 신호를 출력하고, 모든 극성 인버팅 스위치 (104) 는 차단된 상태가 된다. 동시에, 테스트 스위치 (142) 는 온 (ON) 상태이고, 따라서 테스트 신호 라인 (110) 및 출력 증폭기 (105) 의 입력은 연결된다. 그러므로, 출력 증폭기 (105) 에 의한 소정의 드라이빙 능력을 가지고 테스트 신호가 출력 핀(107) 으로 출력된다.
따라서, 출력 증폭기 (105) 와 출력 핀 (107) 간의 관계는, 정상 동작에서의 테스트 회로 없는 구성과 동일하기 때문에, 출력 임피던스가 증가하는 문제는 생기지 않는다. 더욱이 테스트 신호는 또한 출력 증폭기를 통해 출력된다. 그러므로, 제 1 실시형태 및 제 2 실시형태에서의 드라이버와는 달리, 테스트 신호 및 출력 핀 사이에서 임피던스를 가지는 테스트 스위치가 없다. 그러므로, 테스트 동작에서 테스트 시간을 감소시키는 것을 가능하게 하는 하이-스피드 테스트 신호를 출력하는 것이 가능하다.
본 발명이 위 실시형태에만 한정된 것이 아니고, 본 발명의 범위와 본질에서 벗어남 없이 변형하고 바꾸는 것도 가능함은 명백하다. 예를 들어, 드라이버는 유기발광 디스플레이, 플라즈마 디스플레이, SED 또는 그와 같은 드라이버에 적용될 수도 있다.
본 발명의 상기 및 기타 사항, 장점 및 형상은 첨부된 도면과 함께 특정하게 선호된 실시형태에 대한 이하 설명으로부터 더 명백하게 될 것이다.
도 1 은 본 발명의 제 1 실시형태에 따른 디스플레이 유닛의 드라이버 구성을 나타내는 예.
도 2 는 본 발명의 제 1 실시형태에 따른 테스트 회로의 구체적 구성을 나타내는 예.
도 3 은 본 발명의 제 1 실시형태에 따른 테스트 회로의 스위치의 구체적 구성을 나타내는 예.
도 4 는 본 발명의 제 1 실시형태에 따른 테스트 데이터와 테스트 신호 사이의 관계를 도시하는 테이블.
도 5 는 본 발명의 제 1 실시형태에 따른 출력 증폭기의 구체적 구성을 도시한 예.
도 6 은 본 발명의 제 1 실시형태에 따른 테스트 회로의 동작에 대한 시간 도표.
도 7 은 본 발명의 제 1 실시형태에 따른 테스트 회로의 구체적 구성을 도시한 또 다른 예.
도 8 은 본 발명의 제 2 실시형태에 따른 디스플레이 유닛의 드라이버의 구성을 도시한 예.
도 9 는 본 발명의 제 2 실시형태에 따른 디스플레이 유닛의 출력 증폭기의 구성을 도시한 예.
도 10 은 본 발명의 제 3 실시형태에 따른 디스플레이 유닛의 드라이버의 구성을 도시한 예.
도 11 은 본 발명의 제 3 실시형태에 따른 디스플레이 유닛의 출력 증폭기의 구성을 도시한 예.
도 12 는 본 발명의 제 4 실시형태에 따른 디스플레이 유닛의 드라이버의 구성을 도시한 예.
도 13 은 종래기술에 따른 디스플레이 유닛의 드라이버 구성을 도시한 예.

Claims (15)

  1. 계조 정보를 보유하는 래치 회로;
    상기 래치 회로에 의해 보유되는 상기 계조 정보에 기초하여, 아날로그 신호를 출력하는 D/A 변환기;
    상기 래치 회로와 상기 D/A 변환기 사이에 제공되는 테스트 회로로서, 상기 테스트 회로는 상기 래치 회로에 관한 테스트 신호를 입력 또는 출력하는, 테스트 회로;
    정상 동작에서 상기 D/A 변환기의 전압 출력과 드라이버 출력 단자를 연결하는 스위치; 및
    테스트 동작에서 상기 테스트 회로와 상기 드라이버 출력 단자를 연결하고, 정상 동작에서 상기 테스트 회로와 상기 드라이버 출력 단자의 연결을 끊는 테스트 스위치를 구비하는, 디스플레이 유닛의 드라이버.
  2. 제 1 항에 있어서,
    상기 아날로그 신호를 증폭하는 증폭기를 더 구비하고,
    상기 증폭기의 출력단은 테스트 동작에서 테스트 스위칭 신호에 응답하여 비활성화단 (deactivation stage) 으로 전환되는, 디스플레이 유닛의 드라이버.
  3. 제 1 항에 있어서,
    상기 아날로그 신호를 증폭하는 증폭기를 더 구비하고,
    상기 테스트 스위치는 테스트 동작에서 상기 테스트 신호를 상기 증폭기의 출력단으로 보내는, 디스플레이 유닛의 드라이버.
  4. 제 1 항에 있어서,
    상기 스위치는, 상기 D/A 변환기의 출력 전압의 극성을 스위칭하여 상기 드라이버 출력 단자로 신호를 출력하는, 디스플레이 유닛의 드라이버.
  5. 제 1 항에 있어서,
    상기 스위치의 전도 상태 (conduction state) 는 출력 제어 신호에 따라 제어되는, 디스플레이 유닛의 드라이버.
  6. 제 1 항에 있어서,
    상기 테스트 스위치의 전도 상태는 테스트 스위칭 신호에 따라 제어되는, 디스플레이 유닛의 드라이버.
  7. 계조 정보를 보유하는 래치 회로;
    상기 래치 회로에 의해 보유되는 상기 계조 정보에 기초하여, 아날로그 신호를 출력하는 D/A 변환기;
    상기 래치 회로와 상기 D/A 변환기 사이에 제공되는 테스트 회로로서, 상기 테스트 회로는 상기 래치 회로에 관한 테스트 신호를 입력 또는 출력하는, 테스트 회로;
    정상 동작에서, 상기 D/A 변환기의 양전압 출력과 제 1 드라이버 출력 단자를 연결하고 음전압 출력과 제 2 드라이버 출력 단자를 연결하는 스위치; 및
    테스트 동작에서, 상기 테스트 회로, 상기 제 1 드라이버 출력 단자 및 제 2 드라이버 출력 단자를 연결하고, 정상 동작에서 상기 테스트 회로, 상기 제 1 드라이버 출력 단자 및 상기 제 2 드라이버 출력 단자의 연결을 끊는 테스트 스위치를 구비하는, 디스플레이 유닛의 드라이버.
  8. 제 7 항에 있어서,
    상기 아날로그 신호를 증폭하는 증폭기를 더 구비하고,
    상기 스위치는 테스트 동작에서 출력단을 비활성화단으로 설정하는, 디스플레이 유닛의 드라이버.
  9. 제 7 항에 있어서,
    상기 아날로그 신호를 증폭하는 증폭기를 더 구비하고,
    상기 테스트 스위치는 테스트 동작에서 상기 테스트 신호를 상기 증폭기의 출력단으로 보내는, 디스플레이 유닛의 드라이버.
  10. 제 7 항에 있어서,
    상기 스위치는, 상기 D/A 변환기의 양전압 출력을 제 1 드라이버 출력 단자로 출력하고, 상기 D/A 변환기의 음전압 출력을 제 2 드라이버 출력 단자로 출력하는 스위칭 회로인, 디스플레이 유닛의 드라이버
  11. 계조 정보를 보유하는 래치 회로;
    상기 래치 회로에 의해 보유되는 상기 계조 정보에 기초하여 아날로그 신호를 출력하는 D/A 변환기;
    상기 래치 회로와 상기 D/A 변환기를 연결하는 버스 배선;
    상기 버스 배선과 연결되고 테스트 신호를 출력하는 테스트 회로;
    상기 아날로그 신호를 증폭하고 상기 증폭된 아날로그 신호를 출력하는 증폭기;
    상기 테스트 회로와 상기 버스 배선 사이의 연결을 제어하는 테스트 스위칭 신호 라인; 및
    테스트 스위칭 신호에 응답하여 상기 증폭기에 상기 테스트 신호의 공급을 제어하는 테스트 스위치를 구비하는, 디스플레이 유닛의 드라이버.
  12. 제 11 항에 있어서,
    상기 테스트 회로는, 테스트 데이터 배선에 더 연결되고,
    상기 버스 배선의 데이터 및 상기 테스트 데이터의 배선의 데이터에 기초하여 테스트 신호를 출력하는, 디스플레이 유닛의 드라이버.
  13. 제 11 항에 있어서,
    상기 테스트 회로는, 테스트 데이터 배선에 더 연결되고,
    상기 버스 배선의 데이터와 상기 테스트 데이터 배선의 데이터의 비교결과를 테스트신호로서 출력하는, 디스플레이 유닛의 드라이버.
  14. 제 11 항에 있어서,
    상기 테스트 스위치는 상기 테스트 회로와 상기 증폭기의 출력단 사이에 제공되는, 디스플레이 유닛의 드라이버.
  15. 제 11 항에 있어서,
    상기 테스트 스위치는, 상기 테스트 회로와 상기 증폭기의 입력단 사이에 제공되는, 디스플레이 유닛의 드라이버.
KR1020080032788A 2007-04-11 2008-04-08 디스플레이 유닛의 드라이버 KR100946601B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00103824 2007-04-11
JP2007103824 2007-04-11
JPJP-P-2008-00052345 2008-03-03
JP2008052345A JP2008281992A (ja) 2007-04-11 2008-03-03 表示装置の駆動回路

Publications (2)

Publication Number Publication Date
KR20080092280A KR20080092280A (ko) 2008-10-15
KR100946601B1 true KR100946601B1 (ko) 2010-03-09

Family

ID=40034978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032788A KR100946601B1 (ko) 2007-04-11 2008-04-08 디스플레이 유닛의 드라이버

Country Status (3)

Country Link
JP (1) JP2008281992A (ko)
KR (1) KR100946601B1 (ko)
CN (1) CN101290740B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010286720A (ja) * 2009-06-12 2010-12-24 Renesas Electronics Corp 表示制御回路
JP2013207346A (ja) * 2012-03-27 2013-10-07 Lapis Semiconductor Co Ltd 出力ドライバ、出力ドライバを含む電子機器、出力ドライバの試験方法
CN103268743B (zh) * 2012-12-26 2016-05-18 厦门天马微电子有限公司 像素阵列的测试电路、测试方法及显示面板、显示器
CN103268744B (zh) * 2012-12-28 2016-12-28 厦门天马微电子有限公司 一种显示装置的测试电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053480A (ja) * 2004-08-16 2006-02-23 Matsushita Electric Ind Co Ltd 液晶駆動装置
JP2006227168A (ja) * 2005-02-16 2006-08-31 Seiko Epson Corp 表示ドライバ
JP2006235067A (ja) * 2005-02-23 2006-09-07 Seiko Epson Corp 表示ドライバ
JP2007065538A (ja) * 2005-09-02 2007-03-15 Nec Electronics Corp 駆動回路のテスト方法及び表示装置の駆動回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3692648B2 (ja) * 1996-09-05 2005-09-07 セイコーエプソン株式会社 半導体装置
JP2006243420A (ja) * 2005-03-04 2006-09-14 Sharp Corp 映像信号線駆動回路およびそれを備える表示装置
CN2814451Y (zh) * 2005-08-17 2006-09-06 比亚迪股份有限公司 一种液晶显示屏测试驱动电路和测试驱动电路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053480A (ja) * 2004-08-16 2006-02-23 Matsushita Electric Ind Co Ltd 液晶駆動装置
JP2006227168A (ja) * 2005-02-16 2006-08-31 Seiko Epson Corp 表示ドライバ
JP2006235067A (ja) * 2005-02-23 2006-09-07 Seiko Epson Corp 表示ドライバ
JP2007065538A (ja) * 2005-09-02 2007-03-15 Nec Electronics Corp 駆動回路のテスト方法及び表示装置の駆動回路

Also Published As

Publication number Publication date
CN101290740B (zh) 2011-09-14
JP2008281992A (ja) 2008-11-20
KR20080092280A (ko) 2008-10-15
CN101290740A (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
US6373459B1 (en) Device and method for driving a TFT-LCD
US7449917B2 (en) Level shifting circuit for semiconductor device
US8659341B2 (en) System and method for level-shifting voltage signals using a dynamic level-shifting architecture
KR100509985B1 (ko) 레벨시프터 회로 및 그것을 구비한 표시장치
US20110175942A1 (en) Gamma Reference Voltage Output Circuit of Source Driver
JP4290370B2 (ja) ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置
US20080111840A1 (en) Data receiver circuit, data driver, and display device
JP2587546B2 (ja) 走査回路
JP2008102344A (ja) 表示装置の駆動回路およびそのテスト方法
JP4985212B2 (ja) 半導体集積回路装置及びレベルシフト回路
KR100946601B1 (ko) 디스플레이 유닛의 드라이버
US20050084059A1 (en) Bi-directional shift register control circuit
US9053655B2 (en) Driver of display unit
JP4018014B2 (ja) 半導体装置およびその試験方法
US20100245399A1 (en) Display device drive circuit
WO2018055666A9 (ja) インターフェース回路
US7825694B2 (en) Differential output circuit
US8115786B2 (en) Liquid crystal driving circuit
US20030218605A1 (en) Drive circuit and display unit for driving a display device and portable equipment
US20090167742A1 (en) Display Device Driving Circuit, Data Signal Line Driving Circuit, and Display Device
JP2010171490A (ja) 演算増幅器、半導体装置、及び表示装置
TWI398848B (zh) 源極驅動電路
KR20100133610A (ko) 전압 레벨 시프터
JP5176883B2 (ja) ラッチ回路及びその制御方法
JP3573055B2 (ja) 表示体駆動装置、表示装置及び携帯電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee