KR100943481B1 - Method of manufacturing EEPROM cell - Google Patents
Method of manufacturing EEPROM cell Download PDFInfo
- Publication number
- KR100943481B1 KR100943481B1 KR1020020087288A KR20020087288A KR100943481B1 KR 100943481 B1 KR100943481 B1 KR 100943481B1 KR 1020020087288 A KR1020020087288 A KR 1020020087288A KR 20020087288 A KR20020087288 A KR 20020087288A KR 100943481 B1 KR100943481 B1 KR 100943481B1
- Authority
- KR
- South Korea
- Prior art keywords
- sacrificial insulating
- insulating layer
- tunnel window
- film
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 24
- 125000006850 spacer group Chemical group 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 230000008878 coupling Effects 0.000 abstract description 15
- 238000010168 coupling process Methods 0.000 abstract description 15
- 238000005859 coupling reaction Methods 0.000 abstract description 15
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 이이피롬 셀의 제조방법을 개시한다. 개시된 본 발명의 이이피롬 셀의 제조방법은, 실리콘 기판 상에 하부 산화막과 제1희생절연막을 차례로 형성하는 단계와, 상기 제1희생절연막 상에 터널 윈도우 영역을 한정하는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 마스크로 이용하여 하부 산화막이 노출되도록 제1희생절연막을 식각하는 단계와, 상기 감광막 패턴을 제거하고 상기 식각된 제1희생절연막 및 노출된 하부 산화막 상에 제2희생절연막을 증착하는 단계와, 상기 제2희생절연막을 전면 식각하여 식각된 제1희생절연막의 측벽에 스페이서를 형성하는 단계와, 상기 스페이서를 포함한 제1희생절연막을 식각 마스크로 이용해서 터널 윈도우가 형성되도록 하부 산화막을 식각하는 단계와, 상기 스페이서 및 제1희생절연막을 제거하는 단계와, 상기 터널 윈도우를 갖는 하부 산화막 및 노출된 기판 상에 상부 산화막과 게이트용 폴리실리콘막을 차례로 증착하는 단계를 포함한다. 본 발명에 따르면, 제1희생절연막의 측벽에 하부 산화막의 습식 식각시 등방성 식각 특성에 따라 증가될 터널 윈도우 폭 만큼의 스페이서를 형성해 줌으로써 최종적으로 얻어지는 터널 윈도우의 크기 증가를 방지할 수 있으며, 이에 따라, 커플링율의 증가를 통해 소자 동작 특성을 확보할 수 있다.The present invention discloses a method for producing an ipyrom cell. According to the disclosed method of manufacturing a pyromium cell of the present invention, forming a lower oxide film and a first sacrificial insulating film sequentially on a silicon substrate, and forming a photoresist pattern defining a tunnel window region on the first sacrificial insulating film; Etching the first sacrificial insulating layer to expose the lower oxide layer by using the photoresist pattern as an etch mask, removing the photoresist pattern, and forming a second sacrificial insulating layer on the etched first sacrificial insulating layer and the exposed lower oxide layer. Forming a spacer on a sidewall of the etched first sacrificial insulating layer by etching the entire surface of the second sacrificial insulating layer; and forming a tunnel window using the first sacrificial insulating layer including the spacer as an etch mask. Etching the oxide film, removing the spacer and the first sacrificial insulating film, and a lower portion having the tunnel window. And on the hwamak and exposed substrate includes the step of sequentially depositing an upper oxide film and a polysilicon film for a gate. According to the present invention, an increase in the size of the tunnel window finally obtained can be prevented by forming spacers on the sidewalls of the first sacrificial insulating layer as much as the tunnel window width to be increased according to the isotropic etching characteristic of the lower oxide film. In addition, device operating characteristics can be secured by increasing the coupling ratio.
Description
도 1은 터널 윈도우 크기에 따른 커플링율의 변화량을 도시한 그래프. 1 is a graph showing the amount of change in coupling rate according to tunnel window size.
도 2는 종래 기술에 따라 형성된 터널 윈도우를 도시한 단면도. 2 is a sectional view showing a tunnel window formed according to the prior art;
도 3a 내지 도 3e는 본 발명의 실시예에 따른 이이피롬 셀의 제조방법을 설명하기 위한 공정별 단면도. Figure 3a to 3e is a cross-sectional view for each process for explaining a method for manufacturing an ypyrom cell according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings
30 : 실리콘 기판 32 : 하부 산화막30
34 : 제1희생절연막 35 : 감광막 패턴34: first sacrificial insulating film 35: photosensitive film pattern
36 : 제2희생절연막 36a : 스페이서36: second sacrificial
37 : 상부 산화막 38 : 게이트용 폴리실리콘막37: upper oxide film 38: polysilicon film for gate
TW : 터널 윈도우TW: Tunnel Window
본 발명은 이이피롬 셀의 제조방법에 관한 것으로, 보다 상세하게는, 터널 윈도우(tunnel window) 형성시의 등방성 식각 특성에 의한 원치않는 크기 증가를 방지하기 위한 방법에 관한 것이다. The present invention relates to a method for manufacturing an ipyrom cell, and more particularly, to a method for preventing an undesired increase in size due to an isotropic etching characteristic when forming a tunnel window.
이이피롬(EEPROM : Electrically Erasable Programmable Read-Only Memory)은 전기적으로 지우기(erasing) 및 프로그래밍(programing) 특성을 확보하는 비휘발성 메모리 소자(Non-Volatile Memory device)의 하나로서, 최근 반도체 메모리 소자의 고용량화에 따라 그 중요성이 크게 대두되고 있다. Electrically Erasable Programmable Read-Only Memory (EEPROM) is a non-volatile memory device that secures erasing and programming characteristics. Therefore, the importance is rising.
이러한 이이피롬은 기판 상에 터널 산화막, 플로팅 게이트, 산화막 및 콘트롤 게이트의 적층 구조물을 포함하며, 상기 플로팅 게이트와 콘트롤 게이트간의 커플링율(coupling ratio)에 따라 그 특성이 크게 영향을 받으며, 예컨데, 커플링율을 높게 하는 것이 이이피롬의 특성을 향상시키는데 유리하다. The Y pyrom includes a stacked structure of a tunnel oxide film, a floating gate, an oxide film, and a control gate on a substrate, and its characteristics are greatly influenced by a coupling ratio between the floating gate and the control gate. Higher ring rates are advantageous for improving the properties of ypyrom.
따라서, 종래에는 커플링율을 높게 하기 위해, 플로팅 게이트의 아래에 터널 윈도우(tunnel window)를 형성하고 있으며, 이때, 상기 터널 윈도우는 협소가 형성함으로써 전자의 터널링(tunneling)이 유도되도록 하고 있다. Therefore, conventionally, in order to increase the coupling rate, a tunnel window is formed under the floating gate, and in this case, the tunnel window is narrowed so that tunneling of electrons is induced.
이러한 터널 윈도우는 이이피롬에서 가장 중요한 부분으로서, 전자가 소자 동작, 즉, 읽기 및 쓰기 등의 동작으로 인하여 산화마의 열화가 쉽게 일어나는 부분이다. 따라서, 터널 윈도우 형성 공정은 그 공정 제어가 매우 중요하다. The tunnel window is the most important part of Y pyrom, and the electron is deteriorated easily due to device operation, that is, operation such as reading and writing. Therefore, the process control of the tunnel window forming process is very important.
한편, 이이피롬에 있어서, 소자 동작 특성을 개선하기 위해서 상기 터널 윈도우를 국소화시켜 커플리율을 증가시키고 있다. On the other hand, in the ypyrom, in order to improve device operation characteristics, the tunnel window is localized to increase the coupling rate.
도 1은 터널 윈도우의 크기에 따른 커플링율의 변화량을 도시한 그래프로서, 도시된 바와 같이, 터널 윈도우의 크기가 작을수록 커플링율이 크다는 것을 알 수 있다. 1 is a graph showing the amount of change in the coupling rate according to the size of the tunnel window. As shown, it can be seen that the smaller the size of the tunnel window, the larger the coupling rate.
이와 같이 터널 윈도우의 크기는 커플링율에 큰 영향을 주게 되는데, 이 터 널 윈도우 지역의 산화막은 소자 신뢰성에 직접적인 영향을 미치게 되는 바, 종래에는 터널 윈도우의 형성을 위해 건식 식각 보다는 비교적 손상을 덜 일으키는 습식 식각을 이용하고 있다. As such, the size of the tunnel window has a great influence on the coupling ratio. The oxide film in the tunnel window region directly affects the device reliability. In the related art, the tunnel window has relatively less damage than dry etching to form the tunnel window. Wet etching is used.
그런데, 건식 식각이 아닌 습식 식각을 적용할 경우, 등방성 식각 특성으로 인해 터널 윈도우의 크기가 마스크 공정에서 형성한 크기 보다 더 커지는 현상이 발생된다. However, when wet etching is applied instead of dry etching, the size of the tunnel window is larger than the size formed in the mask process due to the isotropic etching characteristic.
도 2는 종래 기술에 따라 형성된 터널 윈도우를 도시한 단면도로서, 도시된 바와 같이, 산화막(22)의 습식 식각을 형성된 실재 터널 윈도우(TW)의 크기(W2)는 등방성 식각 특성으로 인해 식각 마스크(24)에 의해 한정된 원래 크기(W1) 보다 2d의 크기 만큼 커지게 된다. 미설명된 도면부호 20은 실리콘 기판을 나타낸다.FIG. 2 is a cross-sectional view illustrating a tunnel window formed according to the prior art, and as illustrated, the size W2 of the actual tunnel window TW in which the wet etching of the
이와 같이, 터널 윈도우가 커지게 되면, 그 만큼 커플링율이 저하됨으로써 안정적인 소자 동작 특성을 확보할 수 없게 된다. As described above, when the tunnel window becomes large, the coupling rate decreases by that amount, and thus stable device operation characteristics cannot be secured.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 원치않는 터널 윈도우의 크기 증가를 방지할 수 있는 이이피롬 셀의 제조방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for manufacturing an ipyrom cell capable of preventing an increase in the size of an undesired tunnel window.
또한, 본 발명은 터널 윈도우의 크기 증가를 방지함으로써 커플링율을 향상시킬 수 있는 이이피롬 셀의 제조방법을 제공함에 그 다른 목적이 있다. In addition, another object of the present invention is to provide a method for manufacturing an ipyrom cell which can improve the coupling ratio by preventing an increase in the size of the tunnel window.
게다가, 본 발명은 커플링율을 향상시킴으로써 소자 동작 특성을 확보할 수 있는 이이피롬 셀의 제조방법을 제공함에 그 또 다른 목적이 있다. In addition, another object of the present invention is to provide a method for manufacturing an ipyrom cell capable of securing device operating characteristics by improving a coupling ratio.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판 상에 하부 산화막과 제1희생절연막을 차례로 형성하는 단계; 상기 제1희생절연막 상에 터널 윈도우 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 이용하여 하부 산화막이 노출되도록 제1희생절연막을 식각하는 단계; 상기 감광막 패턴을 제거하고 상기 식각된 제1희생절연막 및 노출된 하부 산화막 상에 제2희생절연막을 증착하는 단계; 상기 제2희생절연막을 전면 식각하여 식각된 제1희생절연막의 측벽에 스페이서를 형성하는 단계; 상기 스페이서를 포함한 제1희생절연막을 식각 마스크로 이용해서 터널 윈도우가 형성되도록 하부 산화막을 습식식각하는 단계; 상기 스페이서 및 제1희생절연막을 제거하는 단계; 및 상기 터널 윈도우를 갖는 하부 산화막 및 노출된 기판 상에 상부 산화막과 게이트용 폴리실리콘막을 차례로 증착하는 단계를 포함하며, 상기 터널윈도우의 상부폭은 하부폭보다 상기 스페이서의 폭만큼 크기가 증가되는 것을 특징으로 한다.
여기서, 상기 제1 및 제2희생절연막으로서는 질화막이 적용될 수 있다. In order to achieve the above object, the present invention comprises the steps of sequentially forming a lower oxide film and a first sacrificial insulating film on a silicon substrate; Forming a photoresist pattern defining a tunnel window region on the first sacrificial insulating layer; Etching the first sacrificial insulating layer using the photoresist pattern as an etching mask to expose a lower oxide layer; Removing the photoresist pattern and depositing a second sacrificial insulating layer on the etched first sacrificial insulating layer and the exposed lower oxide layer; Forming a spacer on a sidewall of the etched first sacrificial insulating layer by etching the entire surface of the second sacrificial insulating layer; Wet etching the lower oxide layer to form a tunnel window using the first sacrificial insulating layer including the spacer as an etching mask; Removing the spacers and the first sacrificial insulating film; And depositing an upper oxide film and a polysilicon film for gate on the lower oxide film having the tunnel window and the exposed substrate in sequence, wherein the upper width of the tunnel window is increased by the width of the spacer rather than the lower width. It features.
Here, a nitride film may be applied as the first and second sacrificial insulating films.
삭제delete
또한, 상기 제2희생절연막의 증착 두께는 등방성 식각 특성에 의해 감소될 터널 윈도우의 크기를 고려한 두께, 예컨데, 100∼500Å 정도로 한다. In addition, the deposition thickness of the second sacrificial insulating film may be about 100 to 500 mW in consideration of the size of the tunnel window to be reduced by the isotropic etching characteristic.
그리고, 상기 하부 산화막의 습식 식각은 HF 용액을 사용하여 수행한다. The wet etching of the lower oxide layer is performed using HF solution.
본 발명에 따르면, 제1희생절연막의 측벽에 하부 산화막의 습식 식각시 등방성 식각 특성에 따라 증가될 터널 윈도우 폭 만큼의 스페이서를 형성해 줌으로써 최종적으로 얻어지는 터널 윈도우의 크기 증가를 방지할 수 있으며, 이에 따라, 커플링율의 증가를 통해 소자 동작 특성을 확보할 수 있다. According to the present invention, an increase in the size of the tunnel window finally obtained can be prevented by forming spacers on the sidewalls of the first sacrificial insulating layer as much as the tunnel window width to be increased according to the isotropic etching characteristic of the lower oxide film. In addition, device operating characteristics can be secured by increasing the coupling ratio.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 이이피롬 셀의 제조방법을 설명하기 위한 공정별 단면도이다. 3A to 3E are cross-sectional views of processes for describing a method of manufacturing an epipyro cell according to an embodiment of the present invention.
도 3a를 참조하면, 실리콘 기판(30) 상에 하부 산화막(32)을 증착한 후, 상기 하부 산화막(32) 상에 제1희생절연막(34)을 증착한다. 상기 제1희생절연막(34)으로서는 질화막을 적용함이 바람직하다. Referring to FIG. 3A, after the
이어서, 상기 제1희생절연막(34) 상에 공지의 사진식각 공정을 그대로 적용하여 구현 가능한 최소 터널 윈도우의 크기(W1)를 갖는 감광막 패턴(35)을 형성한다. 상기 사진식각 공정은 DUV(Deep UltraViolet) 노광 기술을 이용하거나 I-line 노광 기술을 이용할 수 있으며, 이때, 비용적인 측면을 고려할 경우 I-line 노광 기술을 이용함이 바람직하고, 반면, 터널 윈도우의 크기를 고려할 경우 DUV 노광 기술을 이용함이 바람직하다. Subsequently, a
계속해서, 감광막 패턴(35)을 식각 마스크로 이용해서 그 아래의 제1희생절연막(34)을 하부 산화막(32)이 노출되도록 식각한다. Subsequently, using the
도 3b를 참조하면, 상기 감광막 패턴을 제거한 상태에서 식각된 제1희생절연막(34) 및 노출된 하부 산화막(32) 상에 제2희생절연막(36)을 증착한다. 상기 제2희생절연막(36)으로서는 마찬가지로 질화막을 적용함이 바람직하며, 그 증착 두께는 후속 습식 식각 공정에서 등방성 식각 특성에 의해 터널 윈도우의 증가 폭을 고 려한 두께, 예컨데, 100∼500Å 정도로 증착한다. Referring to FIG. 3B, a second
도 3c를 참조하면, 상기 제2희생절연막을 마스크의 사용없이 전면 이방성 식각하고, 이를 통해, 식각된 제1희생절연막(34)의 측벽에 스페이서(36a)를 형성한다. Referring to FIG. 3C, the second sacrificial insulating film is anisotropically etched without using a mask, thereby forming
도 3d를 참조하면, 측벽에 스페이서(36a)가 형성된 제1희생절연막(34)을 식각 마스크로 사용하면서 HF 용액을 사용하여 그 아래의 하부 산화막(32)을 습식 식각하고, 이를 통해, 터널 윈도우(TW)를 형성한다. Referring to FIG. 3D, while using the first sacrificial
이때, 상기 하부 산화막(32)의 습식 식각시에는 등방성 식각 특성으로 인해 스페이서(36a)의 폭(d)만큼 터널 윈도우(TW)의 크기가 증가된다. 그런데, 본 발명은 식각 마스크인 제1희생절연막(34)의 측벽에 스페이서(36a)를 형성시켜 상기 하부 산화막(32)의 노출 폭을 감소시킨 것과 관련해서, 비록, 터널 윈도우(TW)의 크기 증가가 일어날지라도 최종적으로 얻어지는 상기 터널 윈도우(TW)는 최초에 디자인된 크기(W1)가 된다. In this case, during the wet etching of the
따라서, 본 발명은 터널 윈도우(TW)의 크기 증가를 방지할 수 있게 되며, 그래서, 제조 완료된 이이피롬 셀에서 커플링율의 향상을 통해 소자 동작 특성을 확보할 수 있게 된다. Therefore, the present invention can prevent the increase in the size of the tunnel window (TW), and thus, it is possible to secure device operating characteristics through the improvement of the coupling ratio in the manufactured ypyrom cell.
도 3e를 참조하면, 공지의 공정에 따라 식각 마스크로 사용된 스페이서를 포함한 제1희생절연막을 제거한다. 그런다음, 상기 터널 윈도우(TW)를 갖는 하부 산화막(32)을 포함한 기판 결과물 상에 상부 산화막(37) 및 게이트용 폴리실리콘막(38)을 순차적으로 증착한다.
Referring to FIG. 3E, the first sacrificial insulating film including the spacer used as an etching mask is removed according to a known process. Then, the
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 진행하여 본 발명에 따른 이이피롬 셀을 완성한다. Thereafter, although not shown, a series of well-known subsequent processes are carried out to complete the ypyrom cells according to the present invention.
이상에서와 같이, 본 발명은 등방성 식각에 의한 언더 컷(under cut)을 질화막 스페이서를 이용하여 보상해 줌으로써 터널 윈도우의 크기 증가를 효과적으로 방지할 수 있으며, 이에 따라, 상기 터널 윈도우의 크기 확보를 통해 커플링율을 확보할 수 있다. As described above, the present invention can effectively prevent the increase in the size of the tunnel window by compensating the under cut by the isotropic etching using the nitride film spacer, thereby, through securing the size of the tunnel window Coupling rate can be secured.
따라서, 본 발명은 원하는 수준의 커플링율을 유지함으로써 소자의 내부 인가 전압을 낮추어 전력 소모를 낮출 수 있는 등 소자 동작 특성을 확보할 수 있으며, 그래서, 소자의 신뢰성을 향상시킬 수 있음은 물론 고집적 및 고성능의 이이피롬 셀을 구현할 수 있다. Therefore, the present invention can secure device operation characteristics such as lowering the power applied by lowering the internally applied voltage of the device by maintaining a desired level of coupling rate, so that the reliability of the device can be improved as well as high integration and High performance Y pyrom cells can be implemented.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087288A KR100943481B1 (en) | 2002-12-30 | 2002-12-30 | Method of manufacturing EEPROM cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087288A KR100943481B1 (en) | 2002-12-30 | 2002-12-30 | Method of manufacturing EEPROM cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040060488A KR20040060488A (en) | 2004-07-06 |
| KR100943481B1 true KR100943481B1 (en) | 2010-02-22 |
Family
ID=37352379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020087288A KR100943481B1 (en) | 2002-12-30 | 2002-12-30 | Method of manufacturing EEPROM cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100943481B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360131A (en) * | 1989-07-28 | 1991-03-15 | Hitachi Ltd | Manufacture of semiconductor device |
| US5068202A (en) | 1988-12-15 | 1991-11-26 | Sgs-Thomson Microelectronics S.R.L. | Process for excavating trenches with a rounded bottom in a silicon substrate for making trench isolation structures |
| KR20010004990A (en) * | 1999-06-30 | 2001-01-15 | 김영환 | Flash EEPROM cell and method of manufacturing the same |
| KR100289736B1 (en) | 1994-06-22 | 2001-06-01 | 윤종용 | Method for fabricating non-volatile semiconductor memory device |
-
2002
- 2002-12-30 KR KR1020020087288A patent/KR100943481B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068202A (en) | 1988-12-15 | 1991-11-26 | Sgs-Thomson Microelectronics S.R.L. | Process for excavating trenches with a rounded bottom in a silicon substrate for making trench isolation structures |
| JPH0360131A (en) * | 1989-07-28 | 1991-03-15 | Hitachi Ltd | Manufacture of semiconductor device |
| KR100289736B1 (en) | 1994-06-22 | 2001-06-01 | 윤종용 | Method for fabricating non-volatile semiconductor memory device |
| KR20010004990A (en) * | 1999-06-30 | 2001-01-15 | 김영환 | Flash EEPROM cell and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040060488A (en) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100685730B1 (en) | Method for forming a insulating structure and method for manufacturing a semiconductor device using the same | |
| US6171906B1 (en) | Method of forming sharp beak of poly to improve erase speed in split gate flash | |
| KR101221598B1 (en) | Method for forming a dielectric layer pattern and method for manufacturing non-volatile memory device using for the same | |
| KR100554516B1 (en) | Method of manufacturing a semiconductor device | |
| US20030143808A1 (en) | Fabrication method for flash memory | |
| KR100375231B1 (en) | Method of fabricating non-volatile memory device | |
| US6482728B2 (en) | Method for fabricating floating gate | |
| US6977200B2 (en) | Method of manufacturing split-gate memory | |
| KR100487547B1 (en) | Method Of Fabricating Nonvolatile Memory Device | |
| JP2006513576A (en) | Improved floating gate insulation and floating gate manufacturing method | |
| US7172938B2 (en) | Method of manufacturing a semiconductor memory device | |
| KR100746618B1 (en) | Method for manufacturing define double pattern by using spacer | |
| KR100943481B1 (en) | Method of manufacturing EEPROM cell | |
| JP2000031305A (en) | And type nonvolatile semiconductor storage device and its manufacture | |
| US7125808B2 (en) | Method for manufacturing non-volatile memory cells on a semiconductor substrate | |
| US20050202631A1 (en) | Poly-etching method for split gate flash memory cell | |
| KR100986632B1 (en) | Method for manufacturing control gate of the flash memory device | |
| US6207502B1 (en) | Method of using source/drain nitride for periphery field oxide and bit-line oxide | |
| KR100549346B1 (en) | Method of manufacturing a flash EEPROM | |
| KR20050068901A (en) | Method for fabricating a non-volatile memory device | |
| KR100493910B1 (en) | Method For Manufacturing Semiconductor Devices | |
| KR20040061616A (en) | method for manufacturing a non-voltage memory device | |
| KR100442152B1 (en) | Method for manufacturing floating gate of nonvolatile memory cell | |
| KR100652383B1 (en) | Method of manufacturing a semiconductor device | |
| KR100823694B1 (en) | Method of forming a structure of floating gate in a non-volatile memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |