KR100943171B1 - Method of forming p-type zinc oxide layer and method of fabricating a semiconductor device including p-type zinc oxide layer - Google Patents

Method of forming p-type zinc oxide layer and method of fabricating a semiconductor device including p-type zinc oxide layer Download PDF

Info

Publication number
KR100943171B1
KR100943171B1 KR1020070109611A KR20070109611A KR100943171B1 KR 100943171 B1 KR100943171 B1 KR 100943171B1 KR 1020070109611 A KR1020070109611 A KR 1020070109611A KR 20070109611 A KR20070109611 A KR 20070109611A KR 100943171 B1 KR100943171 B1 KR 100943171B1
Authority
KR
South Korea
Prior art keywords
zinc oxide
oxide layer
dopant
layer
forming
Prior art date
Application number
KR1020070109611A
Other languages
Korean (ko)
Other versions
KR20080086335A (en
Inventor
김준관
임정욱
윤선진
김상훈
김현탁
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20080086335A publication Critical patent/KR20080086335A/en
Application granted granted Critical
Publication of KR100943171B1 publication Critical patent/KR100943171B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 p-형 산화아연층의 형성 방법 및 p-형 산화아연층을 포함하는 반도체 소자의 제조 방법에 관한 것으로서, 더욱 구체적으로는 p-도펀트가 도핑된 도펀트층을 n-형 산화아연층에 면접하도록 형성한 후 열처리를 통해 p-도펀트를 산화아연층 내부로 확산 및 활성화시킴으로써 p-형 산화아연층을 형성하는 방법 및 p-형 산화아연층을 포함하는 반도체 소자의 제조 방법을 제공한다. 본 발명의 제조 방법에 따라 p-형 산화아연층을 형성하거나, p-형 산화아연층을 포함하는 반도체 소자의 제작하면, 제조가 간단할 뿐만 아니라 대면적 대량생산에 유리하다.The present invention relates to a method for forming a p-type zinc oxide layer and a method for manufacturing a semiconductor device comprising a p-type zinc oxide layer, and more particularly, a p-type dopant-doped dopant layer is an n-type zinc oxide layer. And forming a p-type zinc oxide layer by diffusing and activating the p-dopant into the zinc oxide layer through heat treatment after forming the film in an interview, and providing a method of manufacturing a semiconductor device including the p-type zinc oxide layer. . Forming a p-type zinc oxide layer or manufacturing a semiconductor device including a p-type zinc oxide layer according to the production method of the present invention is not only easy to manufacture, but also advantageous for large-area mass production.

p-형 산화아연, 열처리, 확산, 활성화 p-type zinc oxide, heat treatment, diffusion, activation

Description

ｐ－형 산화아연층의 형성 방법 및 ｐ－형 산화아연층을 포함하는 반도체 소자의 제조 방법 {Method of forming p-type zinc oxide layer and method of fabricating a semiconductor device including p-type zinc oxide layer}Method of forming p-type zinc oxide layer and method of fabricating semiconductor device including p-type zinc oxide layer {Method of forming p-type zinc oxide layer and method of fabricating a semiconductor device including p-type zinc oxide layer}

본 발명은 p-형 산화아연층의 형성 방법 및 p-형 산화아연층을 포함하는 반도체 소자의 제조 방법에 관한 것으로서, 더욱 구체적으로는 공정이 간단할 뿐만 아니라 대면적 제품의 대량생산에 유리한 p-형 산화아연층의 형성 방법 및 p-형 산화아연층을 포함하는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for forming a p-type zinc oxide layer and a method for manufacturing a semiconductor device comprising a p-type zinc oxide layer, and more particularly, the process is simple and p is advantageous for mass production of large area products. A method of forming a -type zinc oxide layer and a method of manufacturing a semiconductor device comprising a p-type zinc oxide layer.

산화아연(zinc oxide) 반도체는 우수한 광학적, 전기적 특성으로 인하여 활발히 연구되고 있다. 특히, 질화물 반도체와 유사한 넓은 밴드갭 에너지와 질화물 반도체보다 큰 자유엑시톤 결합에너지를 갖기 때문에 더욱 효율적인 광방출이 가능하다. 또한, 질화물 반도체에 비하여 성장 온도가 낮고 습식 에칭이 가능하다는 장점이 있다.Zinc oxide semiconductors are being actively studied due to their excellent optical and electrical properties. In particular, it has a wider bandgap energy similar to that of a nitride semiconductor and a greater free exciton binding energy than that of a nitride semiconductor, thereby enabling more efficient light emission. In addition, there is an advantage that the growth temperature is low and wet etching is possible compared to the nitride semiconductor.

산화아연을 기반으로 하는 소자로 응용하기 위해서는 고품질의 고농도 n형과 p형의 산화아연 박막의 제작이 필수적이다. n형의 산화아연을 신뢰성있게 안정적으로 형성할 수 있는 방법은 알려져 있지만, p형 산화아연 박막을 재현성있게 안정적 으로 제조할 수 있는 방법에 관해서는 알려져 있지 않다.In order to be applied as a device based on zinc oxide, it is essential to manufacture high quality high concentration n-type and p-type zinc oxide thin films. Although a method for reliably and stably forming n-type zinc oxide is known, there is no known method for producing a p-type zinc oxide thin film reproducibly and stably.

본 발명이 이루고자 하는 첫 번째 기술적 과제는 공정이 간단할 뿐만 아니라 대면적 제품의 대량생산에 유리한 p-형 산화아연층의 형성 방법을 제공하는 것이다.The first technical problem to be achieved by the present invention is to provide a method of forming a p-type zinc oxide layer which is not only simple in process but also advantageous for mass production of large area products.

본 발명이 이루고자 하는 두 번째 기술적 과제는 공정이 간단할 뿐만 아니라 대면적 제품의 대량생산에 유리한, p-형 산화아연층을 포함하는 반도체 소자의 제조 방법을 제공하는 것이다.A second technical object of the present invention is to provide a method for manufacturing a semiconductor device including a p-type zinc oxide layer, which is not only simple in process but also advantageous for mass production of large-area products.

본 발명은 상기 첫 번째 기술적 과제를 이루기 위하여, p-도펀트가 도핑된 도펀트층을 형성하는 단계; 제 1 산화아연 층을 형성하는 단계; 및 상기 도펀트층 및 상기 제 1 산화아연 층을 열처리하는 단계를 포함하는 p-형 산화아연 층의 형성 방법을 제공한다.The present invention to achieve the first technical problem, forming a dopant layer doped with p- dopant; Forming a first zinc oxide layer; And it provides a method of forming a p-type zinc oxide layer comprising the step of heat-treating the dopant layer and the first zinc oxide layer.

이 때, 상기 열처리는 200 ℃ 내지 900 ℃의 온도에서 20분 내지 2시간 동안 수행될 수 있다. 선택적으로, 상기 도펀트 층을 기판 위에 형성하는 단계를 더 포함하고, 상기 제 1 산화아연층이 상기 도펀트층 위에 직접 접촉되어 형성될 수 있다. 선택적으로, 상기 제 1 산화아연층을 기판 위에 형성하는 단계를 더 포함하고, 상기 도펀트층이 상기 제 1 산화아연층 위에 직접 접촉되어 형성될 수 있다.At this time, the heat treatment may be performed for 20 minutes to 2 hours at a temperature of 200 ℃ to 900 ℃. Optionally, the method further includes forming the dopant layer on the substrate, wherein the first zinc oxide layer is formed in direct contact with the dopant layer. Optionally, the method further includes forming the first zinc oxide layer on the substrate, and the dopant layer may be formed in direct contact with the first zinc oxide layer.

특히, 상기 열처리하는 단계는 상기 제 1 산화아연층이 상기 도펀트 층과 접촉하는 쪽에 p-형 산화아연층이 형성되고 그 반대쪽에 n-형 산화아연층이 잔존하도 록 열처리하는 단계를 포함할 수 있다. 이 때, 상기 열처리는 400 ℃ 내지 900 ℃의 온도에서 20분 내지 1시간 동안 수행될 수 있다.In particular, the step of heat treatment may include a step of heat treatment such that a p-type zinc oxide layer is formed on the side where the first zinc oxide layer contacts the dopant layer and an n-type zinc oxide layer remains on the opposite side. have. At this time, the heat treatment may be performed for 20 minutes to 1 hour at a temperature of 400 ℃ to 900 ℃.

선택적으로, 상기 열처리 후에 상기 제 1 산화아연 층의 상부에 제 2 산화아연 층을 형성하는 단계를 더 포함할 수 있다.Optionally, after the heat treatment may further comprise forming a second zinc oxide layer on top of the first zinc oxide layer.

특히, 상기 p-도펀트는 1족 또는 15족 물질일 수 있다. 선택적으로, 상기 p-도펀트는 인(P), 질소(N), 리튬(Li), 나트륨(Na), 칼륨(K), 세슘(Cs), 안티몬(Sb), 납(Pb), 비소(As), 구리(Cu)로 이루어지는 군으로부터 선택되는 1종 이상일 수 있다.In particular, the p-dopant may be a Group 1 or Group 15 material. Optionally, the p-dopant is phosphorus (P), nitrogen (N), lithium (Li), sodium (Na), potassium (K), cesium (Cs), antimony (Sb), lead (Pb), arsenic ( As), copper (Cu) may be one or more selected from the group consisting of.

또한, 상기 제 1 산화아연 층의 형성은 Ar/O2 분위기에서 수행될 수 있다. 특히, 이 때 상기 Ar과 O2의 몰비는 99 : 1 내지 50 : 50일 수 있다. 선택적으로, 상기 p-도펀트가 도핑된 도펀트층은 실리콘(Si), 실리콘저매늄(SiGe), 저매늄(Ge), 갈륨비소(GaAs), 실리콘카바이드(SiC), 및 산화아연(ZnO)으로 이루어지는 군으로부터 선택되는 1종 이상의 층에 p-도펀트가 도핑된 층일 수 있다. 특히, 상기 도펀트 층의 도펀트 농도는 1018 내지 1022 /cm3일 수 있다. 선택적으로, 상기 도펀트 층의 도펀트 농도는 1018 내지 1020 /cm3일 수 있다.In addition, the formation of the first zinc oxide layer may be performed in an Ar / O 2 atmosphere. In particular, the molar ratio of Ar and O 2 may be 99: 1 to 50:50. Optionally, the p-doped dopant layer is silicon (Si), silicon low maenyum (SiGe), low maenyum (Ge), gallium arsenide (GaAs), silicon carbide (SiC), and zinc oxide (ZnO). It may be a layer doped with a p-dopant in at least one layer selected from the group consisting of. In particular, the dopant concentration of the dopant layer may be 10 18 to 10 22 / cm 3 . Optionally, the dopant concentration of the dopant layer may be 10 18 to 10 20 / cm 3 .

본 발명은 상기 두 번째 기술적 과제를 이루기 위하여, p-도펀트가 도핑된 도펀트층을 형성하는 단계; 제 1 산화아연 층을 형성하는 단계; 및 상기 도펀트층 및 상기 제 1 산화아연 층을 열처리하는 단계를 포함하고, 상기 도펀트층과 상기 제 1 산화아연 층이 면접하도록 형성되는 반도체 소자의 제조 방법을 제공한다.The present invention to achieve the second technical problem, forming a dopant layer doped with p- dopant; Forming a first zinc oxide layer; And heat treating the dopant layer and the first zinc oxide layer, wherein the dopant layer and the first zinc oxide layer are interviewed.

이 때, 상기 열처리는 200 ℃ 내지 900 ℃의 온도에서 20분 내지 2시간 동안 수행될 수 있다. 선택적으로, 상기 도펀트 층을 기판 위에 형성하는 단계를 더 포함하고, 상기 제 1 산화아연층이 상기 도펀트층 위에 직접 접촉되어 형성될 수 있다. 선택적으로, 상기 제 1 산화아연층을 기판 위에 형성하는 단계를 더 포함하고, 상기 도펀트층이 상기 제 1 산화아연층 위에 직접 접촉되어 형성될 수 있다.At this time, the heat treatment may be performed for 20 minutes to 2 hours at a temperature of 200 ℃ to 900 ℃. Optionally, the method further includes forming the dopant layer on the substrate, wherein the first zinc oxide layer is formed in direct contact with the dopant layer. Optionally, the method further includes forming the first zinc oxide layer on the substrate, and the dopant layer may be formed in direct contact with the first zinc oxide layer.

특히, 상기 열처리하는 단계는 상기 제 1 산화아연층이 상기 도펀트 층과 접촉하는 쪽에 p-형 산화아연층이 형성되고 그 반대쪽에 n-형 산화아연층이 잔존하도록 열처리하는 단계를 포함할 수 있다. 이 때, 상기 열처리는 400 ℃ 내지 900 ℃의 온도에서 20분 내지 1시간 동안 수행될 수 있다.In particular, the step of heat treatment may include a step of heat treatment such that a p-type zinc oxide layer is formed on the side where the first zinc oxide layer contacts the dopant layer and an n-type zinc oxide layer remains on the opposite side. . At this time, the heat treatment may be performed for 20 minutes to 1 hour at a temperature of 400 ℃ to 900 ℃.

특히, 상기 p-도펀트는 1족 또는 15족 물질일 수 있다. 선택적으로, 상기 p-도펀트는 인(P), 질소(N), 리튬(Li), 나트륨(Na), 칼륨(K), 세슘(Cs), 안티몬(Sb), 납(Pb), 비소(As), 구리(Cu)로 이루어지는 군으로부터 선택되는 1종 이상일 수 있다.In particular, the p-dopant may be a Group 1 or Group 15 material. Optionally, the p-dopant is phosphorus (P), nitrogen (N), lithium (Li), sodium (Na), potassium (K), cesium (Cs), antimony (Sb), lead (Pb), arsenic ( As), copper (Cu) may be one or more selected from the group consisting of.

또한, 상기 제 1 산화아연 층의 형성은 Ar/O2 분위기에서 수행될 수 있다. 특히, 이 때 상기 Ar과 O2의 몰비는 99 : 1 내지 50 : 50일 수 있다. 선택적으로, 상기 p-도펀트가 도핑된 도펀트층의 도펀트 농도는 1018 내지 1022 /cm3일 수 있다. 선택적으로, 상기 도펀트 층의 도펀트 농도는 1018 내지 1020 /cm3일 수 있다.In addition, the formation of the first zinc oxide layer may be performed in an Ar / O 2 atmosphere. In particular, the molar ratio of Ar and O 2 may be 99: 1 to 50:50. Optionally, the dopant concentration of the p-dopant doped dopant layer may be 10 18 to 10 22 / cm 3 . Optionally, the dopant concentration of the dopant layer may be 10 18 to 10 20 / cm 3 .

또한, 상기 반도체 소자의 제조 방법은 도전층을 형성하고 사진 공정을 이용하여 식각함으로써 소스 영역 및 드레인 영역을 형성하는 단계; 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막에 인접하여 게이트 전극을 형성하는 단계를 더 포함할 수 있다.In addition, the method of manufacturing the semiconductor device may include forming a source region and a drain region by forming a conductive layer and etching using a photo process; Forming a gate insulating film; And forming a gate electrode adjacent to the gate insulating layer.

본 발명의 제조 방법에 따라 p-형 산화아연층을 형성하거나, p-형 산화아연층을 포함하는 반도체 소자의 제작하면, 제조가 간단할 뿐만 아니라 대면적 대량생산에 유리하다.Forming a p-type zinc oxide layer or manufacturing a semiconductor device including a p-type zinc oxide layer according to the production method of the present invention is not only easy to manufacture, but also advantageous for large-area mass production.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다. 어떤 층이 다른 층 또는 반도체 칩 "위"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 반도체 칩에 직접 접촉하여 존재할 수도 있고, 또는, 그 사이에 제3의 층이 개재될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the invention are preferably interpreted to be provided to more completely explain the present invention to those skilled in the art. Like numbers refer to like elements all the time. Furthermore, various elements and regions in the drawings are schematically drawn. Accordingly, the present invention is not limited by the relative size or spacing drawn in the accompanying drawings. When a layer is described as being "on" another layer or semiconductor chip, the layer may be in direct contact with the other layer or semiconductor semiconductor chip, or a third layer may be interposed therebetween. It may be.

본 발명은 p-도펀트가 도핑된 도펀트층을 형성하는 단계; 제 1 산화아연 층을 형성하는 단계; 및 상기 도펀트층 및 상기 제 1 산화아연 층을 열처리하는 단계를 포함하는 p-형 산화아연 층의 형성 방법을 제공한다.The present invention includes forming a dopant layer doped with a p- dopant; Forming a first zinc oxide layer; And it provides a method of forming a p-type zinc oxide layer comprising the step of heat-treating the dopant layer and the first zinc oxide layer.

상기 도펀트층은 상기 제 1 산화아연층과 면접(面接)하여, 다시 말하여 직접 접촉하여 형성될 수 있다. 보다 구체적으로 설명하면, 기판 위에 상기 도펀트층을 형성하고, 그 위에 제 1 산화아연층을 형성할 수 있다. 또한, 이와 반대로, 기판 위에 제 1 산화아연층을 형성한 후, 상기 제 1 산화아연층 위에 상기 도펀트층을 형성할 수도 있다. 이하에서는 이들 각 경우에 대한 p-형 산화아연층의 형성 방법을 설명한다.The dopant layer may be formed in contact with the first zinc oxide layer, that is, in direct contact with each other. In more detail, the dopant layer may be formed on a substrate, and the first zinc oxide layer may be formed thereon. On the contrary, after forming the first zinc oxide layer on the substrate, the dopant layer may be formed on the first zinc oxide layer. Hereinafter, the formation method of the p-type zinc oxide layer in each of these cases is demonstrated.

도 1a 내지 도 1c는 본 발명의 제 1 실시예에 따른 p-형 산화아연 층의 형성 방법을 순서에 따라 나타낸 측단면도이다. 도 1a를 참조하면, 기판(112) 위에 p-도펀트가 도핑된 도펀트층(114)을 형성하고, 그 위에 제 1 산화아연층(116)을 형성한다.1A to 1C are side cross-sectional views sequentially illustrating a method of forming a p-type zinc oxide layer according to a first embodiment of the present invention. Referring to FIG. 1A, a dopant layer 114 doped with p-dopant is formed on a substrate 112, and a first zinc oxide layer 116 is formed thereon.

상기 기판(112)을 이루는 물질은 특별히 한정되지 않고 당 기술분야에 널리 이용되는 기판 물질이 이용될 수 있으며, 비한정적인 예를 들면, 사파이어, 실리콘(Si), 실리콘저매늄(SiGe), 저매늄(Ge), 갈륨비소(GaAs), 실리콘카바이드(SiC) 또는 산화아연(ZnO) 등일 수 있다.The material constituting the substrate 112 is not particularly limited, and a substrate material widely used in the art may be used. Examples of the substrate 112 include, but are not limited to, sapphire, silicon (Si), silicon germanium (SiGe), and low. Manganese (Ge), gallium arsenide (GaAs), silicon carbide (SiC) or zinc oxide (ZnO) and the like.

상기 p-도펀트가 도핑된 도펀트층(114)은, 예를 들면, 실리콘(Si), 실리콘저매늄(SiGe), 저매늄(Ge), 갈륨비소(GaAs), 실리콘카바이드(SiC), 및 산화아연(ZnO)으로 이루어지는 군으로부터 선택되는 1종 이상의 층에 p-도펀트가 도핑된 층일 수 있으며, 상기 p-도펀트가 고농도로, 예를 들면, 1018 /cm3 내지 1022 /cm3의 농도로 도핑되어 있을 수 있다. 선택적으로, 상기 p-도펀트의 농도는 1018 /cm3 내지 1020 /cm3일 수 있다. 상기 p-도펀트 물질은 산화물계 반도체에서 p-도펀트로서 작용할 수 있는 물질이면 무엇이든지 가능하며, 특히 1족 또는 15족 원소일 수 있고, 비한정적인 예를 들면, 인(P), 질소(N), 리튬(Li), 나트륨(Na), 칼륨(K), 세슘(Cs), 안티몬(Sb), 납(Pb), 비소(As), 및 구리(Cu)로 구성되는 군으로부터 선택되는 1종 이상일 수 있다.The p-doped dopant layer 114 is, for example, silicon (Si), silicon low maenyum (SiGe), low maenyum (Ge), gallium arsenide (GaAs), silicon carbide (SiC), and oxide One or more layers selected from the group consisting of zinc (ZnO) may be a layer doped with a p-dopant, wherein the p-dopant is a high concentration, for example, a concentration of 10 18 / cm 3 to 10 22 / cm 3 It may be doped with. Optionally, the concentration of p-dopant may be 10 18 / cm 3 to 10 20 / cm 3 . The p-dopant material may be any material capable of acting as a p-dopant in an oxide-based semiconductor, and in particular, may be a Group 1 or 15 element, and includes, but is not limited to, phosphorus (P) and nitrogen (N). ), Lithium (Li), sodium (Na), potassium (K), cesium (Cs), antimony (Sb), lead (Pb), arsenic (As), and copper (Cu) selected from the group consisting of It may be more than one species.

선택적으로, 상기 도펀트층(114)은 도펀트가 도핑된 박층과 도펀트가 도핑되지 않은 버퍼층이 교대로 적층되는 구조일 수 있다.Optionally, the dopant layer 114 may have a structure in which a thin layer doped with a dopant and a buffer layer not doped with the dopant are alternately stacked.

상기 제 1 산화아연층(116)은 통상의 산화아연층으로서, 일반적으로 산화아연층은 p-도펀트를 주입하지 않은 상태에서는 n-형의 성질을 갖기 때문에 실제로는 n-형 산화아연층으로서 형성된다.The first zinc oxide layer 116 is a conventional zinc oxide layer. In general, the zinc oxide layer is formed as an n-type zinc oxide layer because the zinc oxide layer has an n-type property without a p-dopant is injected. do.

상기 도펀트층(114)과 상기 제 1 산화아연층(116)은 각각 스퍼터링, 분자빔 에피택시(MBE: molecular beam epitaxy), e-빔 증착(e-beam evaporation), 열증착(thermal evaporation), 원자층 에피택시(atomic layer epitaxy), PLD(pulsed laser deposition), 화학기상증착(CVD: chemical vapor deposition), 졸-겔법, 원자층 증착(ALD: atomic layer deposition) 등의 방법을 이용하여 형성할 수 있다. 이상의 방법을 이용하여 도펀트층(114)과 제 1 산화아연층(116)을 형성하는 방법은 당 기술분야에 잘 알려져 있으므로 상세한 설명은 생략한다.The dopant layer 114 and the first zinc oxide layer 116 may be formed by sputtering, molecular beam epitaxy (MBE), e-beam evaporation, thermal evaporation, Atomic layer epitaxy, pulsed laser deposition (PLD), chemical vapor deposition (CVD), sol-gel method, atomic layer deposition (ALD), etc. Can be. Since the method of forming the dopant layer 114 and the first zinc oxide layer 116 using the above method is well known in the art, a detailed description thereof will be omitted.

다만, 상기 제 1 산화아연층(116)을 형성할 때, 불활성 기체와 산소가 혼합된 분위기에서 수행하는 것이 추후 p-도펀트의 확산을 제어하고 추후에 형성되는 p-형 산화아연층의 안정성을 확보하는 데 유리하기 때문에 바람직하다. 상기 불활성 기체와 산소의 몰비는 99 : 1 내지 50 : 50일 수 있고, 선택적으로 85 : 15 내지 55 : 45일 수 있으며, 또한 선택적으로 75 : 25 내지 60 : 40일 수 있다. 만일, 상기 제 1 산화아연층(116)의 형성 분위기에 산소가 전혀 없거나 너무 적게 포함되는 경우에는 생성되는 제 1 산화아연층(116)이 추후에 p-형 산화아연층으로 전환되더라도 안정성이 현저히 떨어지게 된다.However, when forming the first zinc oxide layer 116, performing in an atmosphere in which an inert gas and oxygen are mixed controls the diffusion of the p-dopant later and stabilizes the p-type zinc oxide layer formed later. It is preferable because it is advantageous to secure. The molar ratio of the inert gas and oxygen may be 99: 1 to 50:50, optionally 85:15 to 55:45, and alternatively 75:25 to 60:40. If the first zinc oxide layer 116 contains no or too little oxygen in the atmosphere formed therein, even if the first zinc oxide layer 116 is subsequently converted to a p-type zinc oxide layer, the stability is remarkably increased. Will fall.

상기 불활성 기체는, 예를 들면, 헬륨(He), 네온(Ne), 아르곤(Ar) 등일 수 있으며, 특히 아르곤일 수 있다.The inert gas may be, for example, helium (He), neon (Ne), argon (Ar), or the like, in particular argon.

이와 같이 형성된 기판(112)-도펀트층(114)-제 1 산화아연층(116)에 있어서 p-도펀트의 농도 프로파일은 도 1a에 나타낸 바와 같이 도펀트층(114)에 집중되어 있다.In the thus formed substrate 112-dopant layer 114-first zinc oxide layer 116, the concentration profile of the p-dopant is concentrated in the dopant layer 114 as shown in FIG. 1A.

도 1b를 참조하면, 상기 도펀트층(114) 및 제 1 산화아연층(116)을 열처리한 결과를 나타낸다. 상기 열처리는 일반적인 가열 열처리에 의할 경우 200 ℃ 내지 900 ℃의 온도에서 20분 내지 2시간 동안 수행될 수 있으며, 상기 열처리 과정을 통해 도펀트층(114) 내에 집중되어 있던 p-도펀트가 제 1 산화아연층(116)으로 충분히 확산되고 활성화되게 된다. 상기 열처리를 급속 열처리(RTA: rapid thermal annealing)에 의할 경우에는 수 초 내지 수 분, 보다 구체적으로는 10초 내지 5분 동안 수행될 수 있다. 상기 열처리를 거친 후에는 p-도펀트의 농도 프로파일은 도 1b에 나타낸 바와 같이 제 1 산화아연층(116a)의 상부까지 확산되어 상기 제 1 산화아연층(116a) 전체를 p-형 산화아연층으로 전환시킨다.Referring to FIG. 1B, a result of heat treatment of the dopant layer 114 and the first zinc oxide layer 116 is illustrated. The heat treatment may be performed for 20 minutes to 2 hours at a temperature of 200 ℃ to 900 ℃ by the general heat treatment, the p- dopant concentrated in the dopant layer 114 through the heat treatment process is the first oxidation The zinc layer 116 is sufficiently diffused and activated. When the heat treatment is performed by rapid thermal annealing (RTA), the heat treatment may be performed for several seconds to several minutes, more specifically for 10 seconds to 5 minutes. After the heat treatment, the concentration profile of the p-dopant is diffused to the upper portion of the first zinc oxide layer 116a as shown in FIG. 1B to convert the entire first zinc oxide layer 116a into a p-type zinc oxide layer. Switch.

도 1c를 참조하면, 상기와 같이 p-형 산화아연층(제 1 산화아연층, 116)을 형성한 후 그 위에 앞서 설명한 증착 방법을 이용하여 제 2 산화아연층(118)을 형성할 수 있다. 상기 제 2 산화아연층(118)은 앞서 설명한 바와 같이 n-형 산화아연층이기 때문에 이와 같은 과정을 통해 산화아연층의 p-n 접합을 얻을 수 있고, p-n 접합을 필요로 하는 여러 가지 반도체 소자에 응용될 수 있다.Referring to FIG. 1C, after forming the p-type zinc oxide layer (first zinc oxide layer 116) as described above, the second zinc oxide layer 118 may be formed using the deposition method described above. . Since the second zinc oxide layer 118 is an n-type zinc oxide layer as described above, it is possible to obtain pn junction of the zinc oxide layer through this process, and to apply it to various semiconductor devices requiring pn junction. Can be.

도 2a 및 도 2b는 본 발명의 제 2 실시예에 따른 p-형 산화아연층의 형성 방법을 순서에 따라 나타낸 측단면도이다. 도 2a를 참조하면, 기판(212) 위에 제 1 산화아연층(216)을 형성하고, 그 위에 도펀트층(214)을 형성할 수 있다.2A and 2B are side cross-sectional views sequentially illustrating a method of forming a p-type zinc oxide layer according to a second embodiment of the present invention. Referring to FIG. 2A, a first zinc oxide layer 216 may be formed on a substrate 212, and a dopant layer 214 may be formed thereon.

상기 기판(212), 도펀트층(214) 및 제 1 산화아연층(216)은 상기 제 1 실시예에서 설명한 물질과 방법을 이용하여 형성할 수 있다.The substrate 212, the dopant layer 214, and the first zinc oxide layer 216 may be formed using the materials and methods described in the first embodiment.

그런 후, 열처리를 통해 도 2b에 나타낸 바와 같이 제 1 산화아연층(216a)을 형성한다. 즉, 상기 제 1 산화아연층(216a)이 상기 도펀트층(214a)과 접촉하는 쪽에 p-형 산화아연층(216p)을 형성하고, 상기 제 1 산화아연층(216a)의 그 반대쪽, 다시 말해 상기 제 1 산화아연층(216a)이 상기 도펀트층(214a)과 접촉하지 않는 쪽에 기존의 n-형 산화아연층(216n)이 잔존하도록 할 수 있다. 이와 같이 하는 경우, 제 1 실시예에서와 같이 별도로 n-형 산화아연층을 증착하는 단계를 거칠 필요가 없기 때문에 제조 공정에 따른 시간과 비용을 크게 절감할 수 있다.Thereafter, the first zinc oxide layer 216a is formed as shown in FIG. 2B through heat treatment. That is, the p-type zinc oxide layer 216p is formed on the side where the first zinc oxide layer 216a is in contact with the dopant layer 214a, that is, the other side of the first zinc oxide layer 216a, that is, The existing n-type zinc oxide layer 216n may remain on the side where the first zinc oxide layer 216a does not contact the dopant layer 214a. In this case, since it is not necessary to go through the step of depositing the n-type zinc oxide layer separately as in the first embodiment, time and cost according to the manufacturing process can be greatly reduced.

이와 같이 제 1 산화아연층(216)의 일부만을 p-형 산화아연층으로 전환시킴 으로써 p-형 산화아연층(216p)과 n-형 산화아연층(216n)이 접합된 형태의 구조를 얻기 위한 공정 조건은 제 1 산화아연층(216)의 두께, 열처리 시간, 열처리 온도, 도펀트층(214)의 p-도펀트 농도에 의해 크게 영향을 받기 때문에 일률적인 공정조건을 정할 수는 없지만, 예를 들면, 150 nm의 두께를 갖는 n-형 산화아연층에 대하여 1020 /cm3의 도펀트 농도를 갖는 도펀트층(214)을 이용할 때 대략 700 ℃의 온도에서 30분 동안 일반적인 열처리함으로써 달성될 수 있다. 따라서, 400 ℃ 내지 900 ℃의 온도에서 약 20분 내지 1 시간 동안 열처리함으로써 달성될 수 있다. 상기 열처리를 급속 열처리(RTA)에 의할 경우에는 수 초 내지 수 분, 보다 구체적으로는 5초 내지 3분 동안 수행함으로써 달성될 수 있다.By converting only part of the first zinc oxide layer 216 into a p-type zinc oxide layer, a structure in which the p-type zinc oxide layer 216p and the n-type zinc oxide layer 216n are bonded to each other is obtained. Since the process conditions are largely influenced by the thickness of the first zinc oxide layer 216, the heat treatment time, the heat treatment temperature, and the p-dopant concentration of the dopant layer 214, a uniform process condition cannot be determined. For example, it can be achieved by a general heat treatment for 30 minutes at a temperature of approximately 700 ° C. when using the dopant layer 214 having a dopant concentration of 10 20 / cm 3 for an n-type zinc oxide layer having a thickness of 150 nm. . Thus, it can be achieved by heat treatment for about 20 minutes to 1 hour at a temperature of 400 ℃ to 900 ℃. When the heat treatment is performed by rapid heat treatment (RTA), it may be achieved by performing for several seconds to several minutes, more specifically, for 5 seconds to 3 minutes.

이와 같이, p-형 산화아연층(216p)과 n-형 산화아연층(216n)이 접합된 형태의 구조를 갖는 제 1 산화아연층(216a)을 얻은 후에는 경우에 따라 도펀트층(214a)을 제거할 필요가 있을 수 있는데, 도펀트층(214a)의 성질에 따라 화학적 기계적 연마(CMP: chemical mechanical polishing), 당 기술분야에 알려진 건식 식각 방법을 이용하여 제거할 수도 있다.As such, after obtaining the first zinc oxide layer 216a having a structure in which the p-type zinc oxide layer 216p and the n-type zinc oxide layer 216n are bonded to each other, the dopant layer 214a is optionally used. It may be necessary to remove, depending on the nature of the dopant layer 214a may be removed using a chemical mechanical polishing (CMP), dry etching methods known in the art.

도 3a 및 도 3b는 본 발명의 제 3 실시예에 따른 p-형 산화아연층의 형성 방법을 순서에 따라 나타낸 측단면도이다. 도 3a를 참조하면, 기판(312) 위에 p-도펀트가 도핑된 도펀트층(314)을 형성하고 그 위에 산화아연층(316)을 형성한다. 이는 앞서 설명한 제 1 실시예에서와 동일하기 때문에 상세한 설명은 생략한다.3A and 3B are side cross-sectional views sequentially illustrating a method of forming a p-type zinc oxide layer according to a third embodiment of the present invention. Referring to FIG. 3A, a p-dopant-doped dopant layer 314 is formed on a substrate 312, and a zinc oxide layer 316 is formed thereon. Since this is the same as in the first embodiment described above, the detailed description is omitted.

그런 후, 열처리를 통해 도 3b에 나타낸 바와 같이 제 1 산화아연층(316a)을 형성한다. 즉, 상기 제 1 산화아연층(316a)이 상기 도펀트층(314a)과 접촉하는 쪽에 p-형 산화아연층(316p)을 형성하고, 상기 제 1 산화아연층(316a)의 그 반대쪽, 다시 말해 상기 제 1 산화아연층(316a)이 상기 도펀트층(314a)과 접촉하지 않는 쪽에 기존의 n-형 산화아연층(316n)이 잔존하도록 할 수 있다. 이와 같이 하는 경우, 제 1 실시예에서와 같이 별도로 n-형 산화아연층을 증착하는 단계를 거칠 필요가 없기 때문에 제조 공정에 따른 시간과 비용을 크게 절감할 수 있다.Thereafter, the first zinc oxide layer 316a is formed as shown in FIG. 3B through heat treatment. That is, the p-type zinc oxide layer 316p is formed on the side where the first zinc oxide layer 316a is in contact with the dopant layer 314a, that is, the other side of the first zinc oxide layer 316a, that is, Existing n-type zinc oxide layer 316n may remain in a side where the first zinc oxide layer 316a does not contact the dopant layer 314a. In this case, since it is not necessary to go through the step of depositing the n-type zinc oxide layer separately as in the first embodiment, time and cost according to the manufacturing process can be greatly reduced.

이와 같이 제 1 산화아연층(316)의 일부만을 p-형 산화아연층으로 전환시킴으로써 p-형 산화아연층(316p)과 n-형 산화아연층(316n)이 접합된 형태의 구조를 얻기 위한 공정 조건은 앞서 설명한 제 2 실시예에서와 같다.As described above, only a part of the first zinc oxide layer 316 is converted into the p-type zinc oxide layer to obtain a structure in which the p-type zinc oxide layer 316p and the n-type zinc oxide layer 316n are joined. The process conditions are the same as in the second embodiment described above.

이상에서 설명한 방법으로 형성한 p-형 산화아연층은 종래 기술에 따라 제조한 p-형 산화아연층에 비하여 안정적이며, 제조가 비교적 간단한 장점이 있다.The p-type zinc oxide layer formed by the method described above is more stable than the p-type zinc oxide layer prepared according to the prior art, and has the advantage of being relatively simple to manufacture.

이러한 p-형 산화아연층은 반도체 소자의 제작에도 응용될 수 있다. The p-type zinc oxide layer may also be applied to the fabrication of semiconductor devices.

도 4a 내지 도 4e는 본 발명의 제 4 실시예에 따라 반도체 소자의 제조 방법을 순서에 따라 나타낸 측단면도이다. 도 4a를 참조하면, 도펀트층(414)을 준비하고 상기 도펀트층(414) 위에 도전층(415)을 형성한다. 상기 도펀트층(414)은 기판 자체에 p-도펀트를 고농도로 주입한 것일 수도 있고, 기판(미도시) 위에 형성된 별도의 도펀트층일 수도 있다. 상기 도전층(415)의 물질은 소스/드레인 영역으로 작용할 수 있는 층이면 제한없이 사용될 수 있으며, 예를 들면, 도전성 금속일 수 있다. 4A through 4E are side cross-sectional views sequentially illustrating a method of manufacturing a semiconductor device in accordance with a fourth embodiment of the present invention. Referring to FIG. 4A, a dopant layer 414 is prepared and a conductive layer 415 is formed on the dopant layer 414. The dopant layer 414 may be a high concentration of p-dopant injected into the substrate itself, or may be a separate dopant layer formed on a substrate (not shown). The material of the conductive layer 415 may be used without limitation as long as the layer may serve as a source / drain region, and may be, for example, a conductive metal.

도 4b를 참조하면, 상기 도전층(415) 위에 식각 마스크(미도시)를 형성한 후 식각함으로써 소스/드레인 영역(415a, 415b)을 형성한다. 상기 식각 마스크(미도시)는, 예를 들면, 포토레지스트를 증착한 후 포토리소그래피 공정을 수행함으로써 형성될 수 있다.Referring to FIG. 4B, source / drain regions 415a and 415b are formed by etching after forming an etching mask (not shown) on the conductive layer 415. The etching mask may be formed by, for example, depositing a photoresist and then performing a photolithography process.

도 4c와 도 4d를 참조하면, 도펀트층(414) 및 상기 소스/드레인 영역(415a, 415b) 위에 제 1 산화아연층(416)을 형성한다. 상기 제 1 산화아연층(416)의 형성 방법은 제 1 실시예에서 설명한 바와 같다. 그런 후, 열처리를 통해 p-형으로 전환된 제 1 산화아연층(416a)을 얻게 된다. 상기 열처리는 실시예 1 내지 실시예 3에 개시된 열처리 조건을 이용할 수 있다.4C and 4D, a first zinc oxide layer 416 is formed on the dopant layer 414 and the source / drain regions 415a and 415b. The formation method of the first zinc oxide layer 416 is as described in the first embodiment. Thereafter, a first zinc oxide layer 416a converted to p-type through heat treatment is obtained. The heat treatment may use the heat treatment conditions disclosed in Examples 1 to 3.

이 때, 도펀트층(414a) 내의 p-도펀트 농도는 확산으로 인하여 원래의 도펀트층(414)에 비하여 낮아지게 된다. 상기 도펀트층(414)의 p-도펀트 농도는, 예를 들면, 1018 내지 1020 /cm3일 수 있고, 열처리를 통해 p-도펀트가 제 1 산화아연층(416a)으로 확산된 후에 도펀트층(414a)의 p-도펀트 농도는 1019 /cm3의 오더(order) 이하일 수 있다.At this time, the p-dopant concentration in the dopant layer 414a is lower than that of the original dopant layer 414 due to diffusion. The p-dopant concentration of the dopant layer 414 may be, for example, 10 18 to 10 20 / cm 3 , and after the p-dopant is diffused into the first zinc oxide layer 416a through heat treatment, the dopant layer The p-dopant concentration of 414a may be less than or equal to an order of 10 19 / cm 3 .

도 4e를 참조하면, 상기 제 1 산화아연층(416a) 위에 게이트 절연막(420)을 형성한 후, 상기 게이트 절연막(420) 위에 게이트 전극(422)을 형성하여 트랜지스터를 형성할 수 있다. 상기 게이트 전극(422)은 상기 게이트 절연막(420) 위에 도전층(미도시)을 형성한 후 사진 공정을 통해 형성할 수 있다. 상기 게이트 절연막(420)은 옥사이드막 또는 옥시나이트라이드막일 수 있으며 절연 특성이 있는 한 특별히 한정되지 않는다.Referring to FIG. 4E, after the gate insulating layer 420 is formed on the first zinc oxide layer 416a, a gate electrode 422 may be formed on the gate insulating layer 420 to form a transistor. The gate electrode 422 may be formed through a photo process after forming a conductive layer (not shown) on the gate insulating layer 420. The gate insulating film 420 may be an oxide film or an oxynitride film and is not particularly limited as long as it has an insulating property.

도 5a 내지 도 5d는 본 발명의 제 5 실시예에 따라 반도체 소자의 제조 방법을 순서에 따라 나타낸 측단면도이다. 도 5a를 참조하면, 도펀트층(514)을 준비하고 상기 도펀트층(514) 위에 게이트 절연막(520)을 형성한다. 상기 도펀트층(514)은 기판 자체에 p-도펀트를 고농도로 주입한 것일 수도 있고, 기판(미도시) 위에 형성된 별도의 도펀트층일 수도 있다. 상기 게이트 절연막(520)은 옥사이드막 또는 옥시나이트라이드막일 수 있으며 절연 특성이 있는 한 특별히 한정되지 않는다. 선택적으로, 상기 게이트 절연막(520)과 상기 도펀트층(514) 사이에 식각 저지층(미도시)이 더 구비될 수 있다.5A through 5D are side cross-sectional views sequentially illustrating a method of manufacturing a semiconductor device in accordance with a fifth embodiment of the present invention. Referring to FIG. 5A, a dopant layer 514 is prepared and a gate insulating layer 520 is formed on the dopant layer 514. The dopant layer 514 may be a high concentration of p-dopant injected into the substrate itself, or may be a separate dopant layer formed on a substrate (not shown). The gate insulating film 520 may be an oxide film or an oxynitride film and is not particularly limited as long as it has an insulating property. Optionally, an etch stop layer (not shown) may be further provided between the gate insulating layer 520 and the dopant layer 514.

그런 후, 상기 게이트 절연막(520) 위에 제 1 산화아연층(516)을 증착할 수 있다. 상기 제 1 산화아연층(516)의 형성 방법은 제 1 실시예에서 설명한 바와 같다. Thereafter, a first zinc oxide layer 516 may be deposited on the gate insulating layer 520. The formation method of the first zinc oxide layer 516 is as described in the first embodiment.

도 5b를 참조하면, 사진 공정을 통해 상기 게이트 절연막(520) 및 제 1 산화아연층(516)을 식각한다. 이어서 상기 게이트 절연막(520) 및 제 1 산화아연층(516)을 열처리함으로써, 상기 제 1 산화아연층(516a)을 p-형 산화아연층으로 전환시킨다(도 5c, 516p 참조). 상기 열처리는 실시예 1 내지 실시예 3에 개시된 열처리 조건을 이용할 수 있다. 상기 열처리를 하면, 상기 도펀트층(514) 내의 p-도펀트들이 게이트 절연막(520a)을 통과하여 제 1 산화아연층(516) 내부로 확산하여 들어감을 발견하였다.Referring to FIG. 5B, the gate insulating layer 520 and the first zinc oxide layer 516 are etched through a photolithography process. Subsequently, the gate insulating film 520 and the first zinc oxide layer 516 are heat treated to convert the first zinc oxide layer 516a into a p-type zinc oxide layer (see FIGS. 5C and 516p). The heat treatment may use the heat treatment conditions disclosed in Examples 1 to 3. When the heat treatment was performed, the p-dopants in the dopant layer 514 were found to diffuse into the first zinc oxide layer 516 through the gate insulating film 520a.

이 때, 도펀트층(514a) 내의 p-도펀트 농도는 확산으로 인하여 원래의 도펀트층(514)에 비하여 낮아지게 된다. 상기 도펀트층(514)의 p-도펀트 농도는, 예를 들면, 1020 내지 1022 /cm3일 수 있고, 열처리를 통해 p-도펀트가 제 1 산화아연층(416a)으로 확산된 후에 도펀트층(414a)의 p-도펀트 농도는 1020 내지 1021/cm3의 오더를 가질 수 있다.At this time, the p-dopant concentration in the dopant layer 514a is lower than that of the original dopant layer 514 due to diffusion. The p-dopant concentration of the dopant layer 514 may be, for example, 10 20 to 10 22 / cm 3 , and after the p-dopant is diffused into the first zinc oxide layer 416a through heat treatment, the dopant layer The p-dopant concentration of 414a may have an order of 10 20 to 10 21 / cm 3 .

도 5d를 참조하면, 상기 제 1 산화아연층(516p) 위에 소스/드레인 전극(515a, 515b)을 형성하고, 상기 도펀트층(514a) 위에 게이트 전극(522)을 형성할 수 있다. 상기 전극들의 형성 방법은 당 기술분야에 알려진 방법에 따라 용이하게 형성할 수 있으므로 자세한 설명은 생략한다. 상기 도전층(515)의 물질은 소스/드레인 영역으로 작용할 수 있는 층이면 제한없이 사용될 수 있으며, 예를 들면, 도전성 금속일 수 있다. 열처리로 인해 p-도펀트가 확산된 후의 상기 도펀트층(514a)의 캐리어 농도는 앞서 설명한 바와 같이 1020 내지 1021/cm3의 오더를 가지므로 충분한 통전 능력을 갖는다.Referring to FIG. 5D, source / drain electrodes 515a and 515b may be formed on the first zinc oxide layer 516p, and a gate electrode 522 may be formed on the dopant layer 514a. Since the formation method of the electrodes can be easily formed according to methods known in the art, a detailed description thereof will be omitted. The material of the conductive layer 515 may be used without limitation as long as it is a layer capable of acting as a source / drain region, and may be, for example, a conductive metal. The carrier concentration of the dopant layer 514a after the p-dopant is diffused due to heat treatment has an order of 10 20 to 10 21 / cm 3 as described above, and thus has sufficient current carrying capability.

본 발명의 제조 방법에 따라 p-형 산화아연층을 형성하거나, p-형 산화아연층을 포함하는 반도체 소자의 제작하면, 제조가 간단할 뿐만 아니라 대면적 대량생산에 유리하다.Forming a p-type zinc oxide layer or manufacturing a semiconductor device including a p-type zinc oxide layer according to the production method of the present invention is not only easy to manufacture, but also advantageous for large-area mass production.

이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although described in detail with respect to preferred embodiments of the present invention as described above, those of ordinary skill in the art, without departing from the spirit and scope of the invention as defined in the appended claims Various modifications may be made to the invention. Therefore, changes in the future embodiments of the present invention will not be able to escape the technology of the present invention.

이상에서 설명한 바와 같이, 본 발명은 p-형 산화아연층의 제조와 p-형 산화아연층을 포함하는 반도체 소자의 제조에 유용하다.As described above, the present invention is useful for the manufacture of a p-type zinc oxide layer and the manufacture of a semiconductor device comprising a p-type zinc oxide layer.

도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 p-형 산화아연 층의 형성 방법을 단계에 따라 나타낸 측단면도이다.1A to 1C are side cross-sectional views illustrating a method of forming a p-type zinc oxide layer according to an embodiment of the present invention.

도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 p-형 산화아연 층의 형성 방법을 단계에 따라 나타낸 측단면도이다.2A and 2B are side cross-sectional views illustrating a method of forming a p-type zinc oxide layer according to another embodiment of the present invention.

도 3a 및 도 3b는 본 발명의 또 다른 실시예에 따른 p-형 산화아연 층의 형성 방법을 단계에 따라 나타낸 측단면도이다.3A and 3B are side cross-sectional views illustrating a method of forming a p-type zinc oxide layer according to still another embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 단계에 따라 나타낸 측단면도이다.4A through 4E are side cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 단계에 따라 나타낸 측단면도이다.5A through 5D are side cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

112, 212, 312: 기판112, 212, 312: substrate

114, 114a, 214, 214a, 314, 314a, 414, 414a, 514, 514a: 도펀트층114, 114a, 214, 214a, 314, 314a, 414, 414a, 514, 514a: dopant layer

116, 118, 216, 216n, 316, 316n, 416, 516, 516a: n-형 산화아연층116, 118, 216, 216n, 316, 316n, 416, 516, 516a: n-type zinc oxide layer

116a, 216p, 316p, 416a, 516p: p-형 산화아연층116a, 216p, 316p, 416a, 516p: p-type zinc oxide layer

216a, 316a: 제 1 산화아연층216a and 316a: first zinc oxide layer

415a, 415b, 515a, 515b: 소스/드레인415a, 415b, 515a, 515b: source / drain

420, 520, 520a: 게이트 절연막420, 520, and 520a: gate insulating film

422, 522: 게이트 전극422 and 522 gate electrodes

Claims (25)

p-도펀트가 도핑된 도펀트층을 형성하는 단계;forming a dopant layer doped with the p-dopant; 제 1 산화아연 층을 형성하는 단계; 및Forming a first zinc oxide layer; And 상기 p-도펀트를 상기 제 1 산화아연층으로 확산 및 활성화시키기 위하여 상기 도펀트층 및 상기 제 1 산화아연 층을 열처리하는 단계;Heat treating the dopant layer and the first zinc oxide layer to diffuse and activate the p-dopant into the first zinc oxide layer; 를 포함하고,Including, 상기 p-도펀트가 인(P), 질소(N), 리튬(Li), 나트륨(Na), 칼륨(K), 세슘(Cs), 안티몬(Sb), 납(Pb), 비소(As), 구리(Cu)로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.The p-dopant is phosphorus (P), nitrogen (N), lithium (Li), sodium (Na), potassium (K), cesium (Cs), antimony (Sb), lead (Pb), arsenic (As), It is 1 or more types chosen from the group which consists of copper (Cu), The formation method of the p-type zinc oxide layer. 제 1 항에 있어서, 상기 열처리가 200 ℃ 내지 900 ℃의 온도에서 20분 내지 2시간 동안 수행되는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.The method of claim 1, wherein the heat treatment is performed at a temperature of 200 ° C. to 900 ° C. for 20 minutes to 2 hours. 제 1 항에 있어서, 상기 도펀트 층을 기판 위에 형성하는 단계를 더 포함하고, 상기 제 1 산화아연층이 상기 도펀트층 위에 직접 접촉되어 형성되는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.The method of claim 1, further comprising forming the dopant layer on a substrate, wherein the first zinc oxide layer is formed in direct contact with the dopant layer. 제 1 항에 있어서, 상기 제 1 산화아연층을 기판 위에 형성하는 단계를 더 포함하고, 상기 도펀트층이 상기 제 1 산화아연층 위에 직접 접촉되어 형성되는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.2. The p-type zinc oxide layer of claim 1, further comprising forming the first zinc oxide layer on a substrate, wherein the dopant layer is formed in direct contact with the first zinc oxide layer. Forming method. 제 3 항 또는 제 4 항에 있어서, 상기 열처리하는 단계가 상기 제 1 산화아연층의 상기 도펀트 층과 접촉하는 쪽에 p-형 산화아연층이 형성되고 그 반대쪽에 n-형 산화아연층이 잔존하도록 열처리하는 단계를 포함하는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.5. The p-type zinc oxide layer is formed on the side in contact with the dopant layer of the first zinc oxide layer, and the n-type zinc oxide layer remains on the opposite side. A method of forming a p-type zinc oxide layer comprising the step of heat treatment. 제 5 항에 있어서, 상기 열처리가 400 ℃ 내지 900 ℃의 온도에서 20분 내지 1시간 동안 수행되는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.The method of claim 5, wherein the heat treatment is carried out at a temperature of 400 ℃ to 900 ℃ for 20 minutes to 1 hour. 제 3 항에 있어서, 상기 열처리 후에 상기 제 1 산화아연 층의 상부에 제 2 산화아연 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.4. The method of claim 3, further comprising forming a second zinc oxide layer on top of the first zinc oxide layer after the heat treatment. 제 1 항에 있어서, 상기 p-도펀트가 1족 또는 15족 물질인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.The method of claim 1, wherein the p-dopant is a Group 1 or Group 15 material. 삭제delete 제 1 항에 있어서, 상기 제 1 산화아연 층의 형성이 불활성기체/O2 분위기에서 수행되는 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.The method of forming a p-type zinc oxide layer according to claim 1, wherein the formation of the first zinc oxide layer is performed in an inert gas / O 2 atmosphere. 제 10 항에 있어서, 상기 불활성기체와 O2의 몰비가 99 : 1 내지 50 : 50인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.The method for forming a p-type zinc oxide layer according to claim 10, wherein the molar ratio of the inert gas and O 2 is from 99: 1 to 50:50. 제 1 항에 있어서, 상기 p-도펀트가 도핑된 도펀트층은 실리콘(Si), 실리콘저매늄(SiGe), 저매늄(Ge), 갈륨비소(GaAs), 실리콘카바이드(SiC), 및 산화아연(ZnO)으로 이루어지는 군으로부터 선택되는 1종 이상의 층에 p-도펀트가 도핑된 층인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.The dopant layer doped with p- dopant is silicon (Si), silicon low maenyum (SiGe), low maenyum (Ge), gallium arsenide (GaAs), silicon carbide (SiC), and zinc oxide ( ZnO), wherein the p-type dopant is a layer doped with at least one layer selected from the group consisting of p-type zinc oxide layer. 제 1 항에 있어서, 상기 도펀트 층의 도펀트 농도가 1018 내지 1022 /cm3인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.The method of claim 1, wherein the dopant concentration of the dopant layer is 10 18 to 10 22 / cm 3 . 제 13 항에 있어서, 상기 도펀트 층의 도펀트 농도가 1018 내지 1020 /cm3인 것을 특징으로 하는 p-형 산화아연 층의 형성 방법.The method of claim 13, wherein the dopant concentration of the dopant layer is 10 18 to 10 20 / cm 3 . p-도펀트가 도핑된 도펀트층을 형성하는 단계;forming a dopant layer doped with the p-dopant; 제 1 산화아연 층을 형성하는 단계; 및Forming a first zinc oxide layer; And 상기 p-도펀트를 상기 제 1 산화아연층으로 확산 및 활성화시키기 위하여 상기 도펀트층 및 상기 제 1 산화아연 층을 열처리하는 단계;Heat treating the dopant layer and the first zinc oxide layer to diffuse and activate the p-dopant into the first zinc oxide layer; 를 포함하고,Including, 상기 p-도펀트가 인(P), 질소(N), 리튬(Li), 나트륨(Na), 칼륨(K), 세슘(Cs), 안티몬(Sb), 납(Pb), 비소(As), 구리(Cu)로 이루어지는 군으로부터 선택되는 1종 이상이고, 상기 도펀트층과 상기 제 1 산화아연 층이 면접하도록 형성되는 반도체 소자의 제조 방법.The p-dopant is phosphorus (P), nitrogen (N), lithium (Li), sodium (Na), potassium (K), cesium (Cs), antimony (Sb), lead (Pb), arsenic (As), A method of manufacturing a semiconductor device, wherein the semiconductor device is one or more selected from the group consisting of copper (Cu) and is formed so that the dopant layer and the first zinc oxide layer are interviewed. 제 15 항에 있어서, 상기 열처리가 200 ℃ 내지 900 ℃의 온도에서 20분 내지 2시간 동안 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 15, wherein the heat treatment is performed at a temperature of 200 ° C. to 900 ° C. for 20 minutes to 2 hours. 제 15 항에 있어서, 상기 도펀트 층을 기판 위에 형성하는 단계를 더 포함하고, 상기 제 1 산화아연층이 상기 도펀트층 위에 직접 접촉되어 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.16. The method of claim 15, further comprising forming the dopant layer on a substrate, wherein the first zinc oxide layer is formed in direct contact with the dopant layer. 제 15 항에 있어서, 상기 제 1 산화아연층을 기판 위에 형성하는 단계를 더 포함하고, 상기 도펀트층이 상기 제 1 산화아연층 위에 직접 접촉되어 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 15, further comprising forming the first zinc oxide layer on a substrate, wherein the dopant layer is formed in direct contact with the first zinc oxide layer. 제 17 항 또는 제 18 항에 있어서, 상기 열처리하는 단계가 상기 제 1 산화아연층의 상기 도펀트층과 접촉하는 쪽에 p-형 산화아연층이 형성되고 그 반대쪽에 n-형 산화아연층이 잔존하도록 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.19. The p-type zinc oxide layer is formed on the side in contact with the dopant layer of the first zinc oxide layer, and the n-type zinc oxide layer remains on the opposite side. Method for manufacturing a semiconductor device comprising the step of heat treatment. 제 19 항에 있어서, 상기 열처리가 400 ℃ 내지 900 ℃의 온도에서 20분 내지 1시간 동안 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 19, wherein the heat treatment is performed at a temperature of 400 ° C. to 900 ° C. for 20 minutes to 1 hour. 삭제delete 제 15 항에 있어서, 상기 제 1 산화아연 층의 형성이 불활성기체/O2 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 15, wherein the first zinc oxide layer is formed in an inert gas / O 2 atmosphere. 제 22 항에 있어서, 상기 불활성기체와 O2의 몰비가 99 : 1 내지 50 : 50인 것을 특징으로 하는 반도체 소자의 제조 방법.23. The method of claim 22, wherein the molar ratio of the inert gas and O 2 is in the range of 99: 1 to 50:50. 제 15 항에 있어서, 상기 도펀트층의 도펀트 농도가 1018 내지 1022 /cm3인 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 15, wherein the dopant concentration of the dopant layer is 10 18 to 10 22 / cm 3 . 제 24 항에 있어서, 상기 도펀트층의 도펀트 농도가 1018 내지 1020 /cm3인 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 24, wherein the dopant concentration of the dopant layer is 10 18 to 10 20 / cm 3 .
KR1020070109611A 2007-03-21 2007-10-30 Method of forming p-type zinc oxide layer and method of fabricating a semiconductor device including p-type zinc oxide layer KR100943171B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070027796 2007-03-21
KR20070027796 2007-03-21

Publications (2)

Publication Number Publication Date
KR20080086335A KR20080086335A (en) 2008-09-25
KR100943171B1 true KR100943171B1 (en) 2010-02-19

Family

ID=40025718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109611A KR100943171B1 (en) 2007-03-21 2007-10-30 Method of forming p-type zinc oxide layer and method of fabricating a semiconductor device including p-type zinc oxide layer

Country Status (1)

Country Link
KR (1) KR100943171B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0803702D0 (en) 2008-02-28 2008-04-09 Isis Innovation Transparent conducting oxides
GB0915376D0 (en) * 2009-09-03 2009-10-07 Isis Innovation Transparent conducting oxides
PT105039A (en) 2010-04-06 2011-10-06 Univ Nova De Lisboa P-TYPE OXIDE ALLOYS BASED ON COPPER OXIDES, TANK OXIDES, COPPER TIN ALLOYS AND THEIR METAL LEAGUE, AND NICKEL OXIDE, WITH THE RESPECTIVE METALS EMBEDDED, THEIR MANUFACTURING AND USE PROCESS
KR101324105B1 (en) * 2012-03-28 2013-10-31 광주과학기술원 Method of forming P-Type ZnO Film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000058080A (en) * 1999-02-19 2000-09-25 무라타 야스타카 Semiconductor Luminescent Element and Method of Manufacturing the Same
KR20050047919A (en) * 2003-11-18 2005-05-23 광주과학기술원 Preparation method of ohmic contact to compound semiconductor using zno

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000058080A (en) * 1999-02-19 2000-09-25 무라타 야스타카 Semiconductor Luminescent Element and Method of Manufacturing the Same
KR20050047919A (en) * 2003-11-18 2005-05-23 광주과학기술원 Preparation method of ohmic contact to compound semiconductor using zno

Also Published As

Publication number Publication date
KR20080086335A (en) 2008-09-25

Similar Documents

Publication Publication Date Title
JP5917978B2 (en) Semiconductor device and manufacturing method thereof
TWI796432B (en) Method and system for forming doped regions by diffusion in gallium nitride materials
US10685835B2 (en) III-nitride tunnel junction with modified P-N interface
US10074734B2 (en) Germanium lateral bipolar transistor with silicon passivation
JP2016184747A (en) Optoelectronic semiconductor chip
KR102210325B1 (en) Complementary metal oxide semiconductor device and method of manufacturing the same
JP2016072630A (en) METHOD FOR DOPING GaN-BASE SEMICONDUCTOR
JP5910965B2 (en) Tunnel field effect transistor manufacturing method and tunnel field effect transistor
JP2016072629A (en) METHOD OF ACTIVATING DOPANT IN GaN-BASED SEMICONDUCTOR LAYER
JP6525554B2 (en) CMOS device including substrate structure
KR100943171B1 (en) Method of forming p-type zinc oxide layer and method of fabricating a semiconductor device including p-type zinc oxide layer
JPS62122183A (en) Semiconductor device
US20080090395A1 (en) Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor
TWI443856B (en) Semiconductor chip and method of manufacturing semiconductor chip
JP2014528178A (en) Optoelectronic semiconductor chip manufacturing method and corresponding optoelectronic semiconductor chip
JP3665243B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2023513262A (en) Method and system for diffusing magnesium in gallium nitride materials using a sputtered magnesium source
WO2016125833A1 (en) Light-emitting element and production method for light-emitting element
JP2004111910A (en) Contact forming method and semiconductor device
TWI396305B (en) Semiconductor body and method for manufacturing a semiconductor body
US7192794B2 (en) Fabrication method of transparent electrode on visible light-emitting diode
JP2014183055A (en) Light emitter, and method of manufacturing the same
CN112635314B (en) Method for forming source/drain contact and method for manufacturing transistor
JP6228873B2 (en) Semiconductor optical device manufacturing method
CN111430398A (en) Optical integrated device structure based on strain

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee