KR100942971B1 - Repair address monitoring circuit for semiconductor memory device - Google Patents

Repair address monitoring circuit for semiconductor memory device Download PDF

Info

Publication number
KR100942971B1
KR100942971B1 KR1020080040450A KR20080040450A KR100942971B1 KR 100942971 B1 KR100942971 B1 KR 100942971B1 KR 1020080040450 A KR1020080040450 A KR 1020080040450A KR 20080040450 A KR20080040450 A KR 20080040450A KR 100942971 B1 KR100942971 B1 KR 100942971B1
Authority
KR
South Korea
Prior art keywords
signal
repair
address
test mode
column
Prior art date
Application number
KR1020080040450A
Other languages
Korean (ko)
Other versions
KR20090114685A (en
Inventor
차재훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080040450A priority Critical patent/KR100942971B1/en
Publication of KR20090114685A publication Critical patent/KR20090114685A/en
Application granted granted Critical
Publication of KR100942971B1 publication Critical patent/KR100942971B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 설계기술에 관한 것으로서, 특히 반도체 메모리 장치를 구성하는 내부회로 중에서 리던던시 회로에 프로그래밍 된 리페어 어드레스를 모니터링 하는 기술에 관한 것이다. 본 발명은 로우 리페어 어드레스와 컬럼 리페어 어드레스를 각각 독립적으로 모니터링 할 수 있는 리페어 어드레스 모니터링 회로를 제공하는 것을 그 목적으로 한다. 종래의 기술에서는 'YFAST' 방식 등으로 리페어 어드레스를 모니터링 하는 경우에는 로우 리페어 확인신호의 활성화 여부에 따라서 컬럼 리페어 확인신호의 활성화 여부를 확인할 수 없는 경우가 발생할 수 있었다. 본 발명에서는 테스트 모드 생성부에서 로우 리페어 테스트모드와 컬럼 리페어 테스트모드를 추가로 생성하여서 컬럼 리페어 어드레스와 로우 리페어 어드레스를 독립적으로 모니터링 할 수 있도록 하였다. 그러므로 종래의 테스트 아이템을 그대로 이용할 수 있으며 글로벌 라인(GLOBAL LINE)을 추가하지 않고 본 발명의 구현이 가능하다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to a technology for monitoring a repair address programmed in a redundancy circuit among internal circuits constituting a semiconductor memory device. An object of the present invention is to provide a repair address monitoring circuit capable of independently monitoring a row repair address and a column repair address. In the prior art, when the repair address is monitored by the 'YFAST' method, it may not be possible to determine whether the column repair confirmation signal is activated depending on whether the low repair confirmation signal is activated. In the present invention, the test mode generator further generates a low repair test mode and a column repair test mode to independently monitor the column repair address and the row repair address. Therefore, the conventional test item can be used as it is, and the present invention can be implemented without adding a global line.

리던던시 회로, 퓨즈 모니터링, 리페어 어드레스 모니터링, 반도체 메모리 장치, 메모리 테스트 Redundancy Circuit, Fuse Monitoring, Repair Address Monitoring, Semiconductor Memory Devices, Memory Test

Description

반도체 메모리 장치의 리페어 어드레스 모니터링 회로{REPAIR ADDRESS MONITORING CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE}REPAIR ADDRESS MONITORING CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 설계기술에 관한 것으로서, 특히 반도체 메모리 장치를 구성하는 내부회로 중에서 리던던시 회로에 프로그래밍 된 리페어 어드레스를 모니터링 하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to a technology for monitoring a repair address programmed in a redundancy circuit among internal circuits constituting a semiconductor memory device.

반도체 메모리 장치의 고집적화 기술이 발전함에 따라 하나의 반도체 메모리 장치에 들어가는 메모리 셀(CELL)과 신호선의 수가 급격하게 증가하고 있으며, 한정된 공간 내에 집적하기 때문에 내부회로의 선폭이 좁아지고 메모리 셀의 크기도 점점 작아지고 있다. 상기와 같은 이유로 반도체 메모리 장치의 메모리 셀(CELL)의 불량 가능성이 높아지게 되는데 셀의 결함이 있음에도 불구하고 기대하는 용량을 가진 메모리가 높은 수율을 가지고 출하될 수 있는 것은 반도체 메모리 장치 내부에 불량 메모리 셀을 구제하는 리던던시(Redundancy) 회로가 있기 때문이다. 리던던시 회로는 리던던시 메모리 셀과 불량 메모리 셀에 해당하는 리페어 어드레 스(Repair address)를 프로그래밍 하기 위한 퓨즈 등을 구비하고 있다. 웨이퍼 공정(Wafer process)이 종료되면 각종 테스트를 수행하게 되는데 불량으로 판독된 메모리 셀 중에서 수리가 가능한 경우는 리던던시 메모리 셀로 치환하는 방식 등을 통해 불량을 구제하게 된다. 즉, 불량 메모리 셀에 해당하는 어드레스를 리던던시 메모리 셀의 어드레스로 바꾸어 주기 위한 프로그래밍을 내부회로에서 행하며 이에 따라 불량 메모리 셀에 해당하는 어드레스가 입력되면 리던던시 메모리 셀로 대체되어 정상적인 동작을 수행하게 된다. 불량 메모리 셀에 해당하는 어드레스 정보를 프로그래밍 하기 위해서, 퓨즈 프로그래밍(Fuse Programming)방식을 이용하는데 일반적으로 레이저 빔(Laser beam)을 이용하여 퓨즈의 연결상태를 끊어버리는 레이저 블로잉타입(Laser Blowing-type)을 이용한다. - 일반적으로 물리적 퓨즈 타입(Physical fuse Type) 이라함 - 그러나, 레이저를 이용한 물리적인 퓨즈 프로그래밍 방식은 반도체 메모리 장치가 패키지(Package)로 제작되기 전단계인 웨이퍼(Wafer) 상태에서만 실시가 가능하다. 따라서 패키지 상태에서 불량 메모리 셀을 대체하기 위해서 기존의 레이져를 이용한 물리적인 방식이 아닌 전기적인 (Electrical)방식을 사용한다. 패키지 상태에서 프로그래밍이 가능한 퓨즈를 전기적 방식의 퓨즈(Electrical Fuse)라고 통칭하는데, 이는 전기적으로 퓨즈의 연결상태를 변화시켜서 프로그래밍을 할 수 있다는 것을 의미한다. 이러한 전기적 방식의 퓨즈는 오픈상태(open)를 쇼트상태(short)로 변화시키는 안티타입 퓨즈(Anti-type fuse)와 쇼트상태를 오픈상태로 변화시키는 블로잉타입 퓨즈(Blowing-type fuse)의 형태로 다시 분류할 수 있다. 상기의 전기적인 방식의 퓨즈는 패키징 후에 프로그 래밍을 목적으로 하므로 패키지 상태에서의 효용성이 매우 높다.As the integration technology of semiconductor memory devices is advanced, the number of memory cells (CELLs) and signal lines in one semiconductor memory device is rapidly increasing, and since the integrated circuits are integrated in a limited space, the line width of internal circuits is narrowed and the size of memory cells is also increased. It's getting smaller. For this reason, the possibility of failure of the memory cell CELL of the semiconductor memory device increases. Even though the cell is defective, the memory having the expected capacity can be shipped with a high yield. This is because there is a redundancy circuit to eliminate the problem. The redundancy circuit includes a fuse for programming a repair address corresponding to a redundant memory cell and a defective memory cell. When the wafer process is completed, various tests are performed. When repair is possible among the memory cells read as defective, the defects are repaired by replacing them with redundant memory cells. That is, the internal circuit performs programming to change the address corresponding to the bad memory cell to the address of the redundancy memory cell. Accordingly, when an address corresponding to the bad memory cell is input, the redundancy memory cell is replaced to perform a normal operation. In order to program the address information corresponding to the defective memory cell, a fuse programming method is used. In general, a laser blowing type is used to disconnect the fuse by using a laser beam. Use -It is generally referred to as physical fuse type. However, laser-based physical fuse programming can be implemented only in a wafer state, in which a semiconductor memory device is in a stage before a package is manufactured. Therefore, to replace defective memory cells in a packaged state, an electrical method is used instead of a physical method using a conventional laser. A fuse that can be programmed in a package is commonly referred to as an electrical fuse, which means that it can be programmed by electrically changing the connection state of the fuse. These electrical fuses are in the form of anti-type fuses that change the open state to a short state and blowing-type fuses that change the short state to an open state. You can reclassify. The above-described electrical fuses are intended for programming after packaging, so they are very useful in a packaged state.

디램(DRAM)에서 하나의 메모리 셀을 지정하기 위해서는 기본적으로 로우 어드레스, 컬럼 어드레스가 필요하므로 불량 메모리 셀 1개를 구제하기 위해서는 로우 리페어 어드레스, 컬럼 리페어 어드레스가 모두 프로그래밍 되어 있어야 한다. 일반적으로 리던던시 회로에 프로그래밍 된 로우 리페어 어드레스와 컬럼 리페어 어드레스는 순차적으로 입력되는 로우 어드레스와 컬럼 어드레스와 비교되어 그 결과를 바탕으로 리던던시 셀의 사용을 결정하는데 리페어 어드레스를 모니터링 하는 기술에 있어서, 워드라인(WORDLINE)을 활성화 시키고 컬럼 어드레스를 순차적으로 증가시키는 'FAST 방식'은 워드라인이 이미 리페어 된 경우에는 해당하는 컬럼 어드레스의 리페어 여부는 확인할 수 없었다.In order to designate one memory cell in a DRAM, a row address and a column address are basically required. Therefore, a row repair address and a column repair address must be programmed in order to remedy one bad memory cell. In general, a row repair address and a column repair address programmed in a redundancy circuit are compared with sequentially input row addresses and column addresses, and based on the result, a technology for monitoring a repair address to determine the use of a redundancy cell is provided. The 'FAST method', which activates (WORDLINE) and increments the column address sequentially, could not check whether the corresponding column address was repaired if the word line was already repaired.

도 1은 종래기술의 리페어 어드레스 모니터링 회로의 구성도이다. 도 1을 참조하면, 테스트모드 생성부(10)는 모드레지스터셋 코드(AT<0:7>, MRSP)에 응답하여 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM)을 출력한다. AT<0:7>신호는 테스트 아이템(TEST ITEM)을 설정하는데 사용되고 MRSP신호는 설정된 테스트 아이템을 스트로빙(STROBING)하는 역할을 한다. 로우 리페어 퓨즈부(20)와 컬럼 리페어 퓨즈부(30)는 각각 인가된 로우 어드레스(LAX<0:11>)와 컬럼 어드레스(BYAC<2:8>)를 내부에 프로그래밍 된 리페어 어드레스와 비교하여 로우 리페어 확인신호(XRA)와 컬럼 리페어 확인신호(YRA)를 출력한다. 리페어 어드레스 모니터링부(40)에서는 출력제어신호(IOSASTP), 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM), 로우 리페어 확인신호(XRA), 컬럼 리페어 확인신호(YRA)를 입력받아서 출력제어신 호(IOSASTP)의 제어를 받아서 로우 리페어 확인신호(XRA) 또는 컬럼 리페어 확인신호(YRA)를 출력 드라이버를 통해서 출력패드(DQ)로 출력하게 된다. 이때, 리페어 어드레스 모니터링부(40)에서는 로우 리페어 확인신호(XRA)와 컬럼 리페어 확인신호(YRA)중에서 어느 하나가 활성화 되어 있을 경우에는 나머지 신호의 활성화 유무를 확인할 수 없다. 이런 경우에 'FAST 방식'등을 사용한다면 컬럼 어드레스의 리페어 유무를 확인할 수 없을 경우가 생길 수 있다. 즉, 불량 셀의 수가 많을 경우에는 신뢰할 정도의 테스트 결과를 얻을 수 없으며, 좀 더 명확한 테스트 결과를 얻기 위해서는 추가 작업이 필요하므로 테스트 효율성 측면에서 불리하다.1 is a block diagram of a conventional repair address monitoring circuit. Referring to FIG. 1, the test mode generator 10 outputs a repair address monitoring test mode signal TM_RAM in response to the mode register codes AT <0: 7> and MRSP. The AT <0: 7> signal is used to set the test item (TEST ITEM) and the MRSP signal serves to strobe the set test item. The row repair fuse unit 20 and the column repair fuse unit 30 compare the applied row address LAX <0:11> and column address BYAC <2: 8> with a repair address programmed therein, respectively. The low repair confirmation signal XRA and the column repair confirmation signal YRA are output. The repair address monitoring unit 40 receives an output control signal IOSASTP, a repair address monitoring test mode signal TM_RAM, a low repair confirmation signal XRA, and a column repair confirmation signal YRA, and outputs an output control signal IOSASTP. The low repair confirmation signal XRA or the column repair confirmation signal YRA is output to the output pad DQ through the output driver under the control of the control signal. At this time, when any one of the low repair confirmation signal XRA and the column repair confirmation signal YRA is activated, the repair address monitoring unit 40 cannot check whether the remaining signal is activated. In this case, if 'FAST method' is used, it may be impossible to check whether the column address is repaired or not. In other words, if the number of defective cells is large, reliable test results cannot be obtained, and further work is required to obtain more clear test results, which is disadvantageous in terms of test efficiency.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 로우 리페어 어드레스와 컬럼 리페어 어드레스를 각각 독립적으로 모니터링 할 수 있는 리페어 어드레스 모니터링 회로를 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above-described conventional problems, and an object thereof is to provide a repair address monitoring circuit capable of independently monitoring the row repair address and the column repair address.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 모드레지스터셋 코드에 응답하여 리페어 어드레스 모니터링 테스트모드 신호, 로우 리페어 테스트모드 신호, 컬럼 리페어 테스트모드 신호를 생성하기 위한 테스트모드 생성부; 로우 리페어 어드레스가 프로그램된 다수의 퓨즈를 구비하며 상기 로우 리페어 테스트모드 신호에 응답하여 인가된 로우 어드레스와 프로그램된 상기 로우 리페어 어드레스를 비교하여 로우 리페어 확인신호를 출력하기 위한 로우 리페어 퓨즈부; 컬럼 리페어 어드레스가 프로그램된 다수의 퓨즈를 구비하며, 상기 컬럼 리페어 테스트모드 신호에 응답하여 인가된 컬럼 어드레스와 프로그램된 상기 컬럼 리페어 어드레스를 비교하여 컬럼 리페어 확인신호를 출력하기 위한 컬럼 리페어 퓨즈부; 상기 리페어 어드레스 모니터링 테스트모드 신호 및 출력 제어신호에 응답하여 상기 로우 리페어 확인신호 또는 상기 컬럼 리페어 확인신호에 대응하는 리페어 어드레스 확인신호를 생성하기 위한 리페어 어드레스 모니터링부를 구비하는 반도체 소자의 리페어 어드레스 모니터링 회로가 제공된다.According to an aspect of the present invention for achieving the above technical problem, a test mode generation unit for generating a repair address monitoring test mode signal, a low repair test mode signal, a column repair test mode signal in response to the mode register set code; A low repair fuse unit including a plurality of fuses having a low repair address programmed therein, and configured to output a low repair confirmation signal by comparing an applied low address with the programmed low repair address in response to the low repair test mode signal; A column repair fuse unit having a plurality of fuses programmed with a column repair address, the column repair fuse unit configured to output a column repair confirmation signal by comparing an applied column address with the programmed column repair address in response to the column repair test mode signal; The repair address monitoring circuit of the semiconductor device includes a repair address monitoring unit configured to generate a repair address confirmation signal corresponding to the low repair confirmation signal or the column repair confirmation signal in response to the repair address monitoring test mode signal and an output control signal. Is provided.

종래의 기술에서는 'YFAST' 방식등으로 리페어 어드레스를 모니터링 하는 경우에는 로우 리페어 확인신호의 활성화 여부에 따라서 컬럼 리페어 확인신호의 활성화 여부를 확인할 수 없는 경우가 발생할 수 있었다. 본 발명에서는 테스트 모드 생성부에서 로우 리페어 테스트모드와 컬럼 리페어 테스트모드를 추가로 생성하여서 컬럼 리페어 어드레스와 로우 리페어 어드레스를 독립적으로 모니터링 할 수 있도록 하였다. 그러므로 종래의 테스트 아이템을 그대로 이용할 수 있으며 글로벌 라인(GLOBAL LINE)을 추가하지 않고 본 발명의 구현이 가능하다.In the prior art, when the repair address is monitored by the 'YFAST' method, it may not be possible to determine whether the column repair confirmation signal is activated depending on whether the low repair confirmation signal is activated. In the present invention, the test mode generator further generates a low repair test mode and a column repair test mode to independently monitor the column repair address and the row repair address. Therefore, the conventional test item can be used as it is, and the present invention can be implemented without adding a global line.

본 발명에서는 로우 어드레스의 리페어 여부를 테스트 하는 동안에는 로우 리페어 어드레스 정보만을 입력받고, 컬럼 어드레스의 리페어 여부를 테스트 하는 동안에는 컬럼 리페어 어드레스 정보만을 입력받기 때문에 종래의 기술과는 달리 각각 독립적으로 로우, 컬럼 리페어 어드레스를 모니터링 할 수 있다. 그러므로 테스트의 신뢰성을 높이기 위한 추가적인 작업이 필요하지 않고, 기존의 테스트 아이템을 그대로 이용할 수 있으며 추가적인 글로벌 라인이 필요로 하지 않는다.In the present invention, since only row repair address information is input while testing whether a row address is repaired, and only column repair address information is input while testing whether a column address is repaired, unlike the conventional technology, each row and column repair is independent. You can monitor the address. Therefore, no additional work is required to increase the reliability of the test, and existing test items can be used as they are and no additional global line is required.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

도 2는 본 발명의 일 실시예에 따른 리페어 어드레스 모니터링 회로의 구성도이다. 2 is a block diagram of a repair address monitoring circuit according to an embodiment of the present invention.

도 2를 참조하면, 리페어 어드레스 모니터링 회로는 모드레지스터셋 코드(AT<0:7>, MRSP)에 응답하여 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM), 로우 리페어 테스트모드 신호(TM_XREDb), 컬럼 리페어 테스트모드 신호(TM_YREDb)를 생성하기 위한 테스트모드 생성부(10a), 로우 리페어 어드레스가 프로그램된 다수의 퓨즈를 구비하며 로우 리페어 테스트모드 신호에 응답하여 인가된 로우 어드레스(LAX<0:11>)와 프로그램된 로우 리페어 어드레스를 비교하여 로우 리페어 확인신호(XRA)를 출력하기 위한 로우 리페어 퓨즈부(20a), 컬럼 리페어 어드레스가 프로그램된 다수의 퓨즈를 구비하며 컬럼 리페어 테스트모드 신호에 응답하여 인가된 컬럼 어드레스(BYAC<2:8>)와 프로그램된 컬럼 리페어 어드레스를 비교하여 컬럼 리페어 확인신호(YRA)를 출력하기 위한 컬럼 리페어 퓨즈부(30a), 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM) 및 출력 제어신호(IOSASTP)에 응답하여 로우 리페어 확인신호 또는 컬럼 리페어 확인신호에 대응하는 리페어 어드레스 확인신호(RAM_DO)를 생성하기 위한 리페어 어드레스 모니터링부(40)을 구비한다. Referring to FIG. 2, the repair address monitoring circuit may perform a repair address monitoring test mode signal TM_RAM, a low repair test mode signal TM_XREDb, and a column repair test in response to the mode register set codes AT <0: 7> and MRSP. The test mode generator 10a for generating the mode signal TM_YREDb includes a plurality of fuses programmed with a low repair address, and a row address LAX <0:11> applied in response to the low repair test mode signal. A column having a low repair fuse 20a for outputting a low repair confirmation signal XRA by comparing a programmed low repair address and a plurality of fuses having a column repair address programmed therein and applied in response to a column repair test mode signal Column repair to output the column repair confirmation signal YRA by comparing the address BYAC <2: 8> with the programmed column repair address Repair for generating the repair address confirmation signal RAM_DO corresponding to the low repair confirmation signal or the column repair confirmation signal in response to the pair fuse unit 30a, the repair address monitoring test mode signal TM_RAM, and the output control signal IOSASTP. The address monitoring unit 40 is provided.

상기 회로에서 로우 리페어 테스트모드 신호(TM_XREDb), 컬럼 리페어 테스트모드 신호(TM_YREDb)를 각각 로우 리페어 퓨즈부(20a)와 컬럼 리페어 퓨즈부(30a)에 입력하여 로우 리페어 테스트모드에서는 로우 리페어 확인신호(XRA)를 출력하고 컬럼 리페어 테스트모드에서는 컬럼 리페어 확인신호(YRA)를 출력하여 리페어 어드 레스 모니터링부(40)에서 로우 리페어 어드레스와 컬럼 리페어 어드레스를 각각 독립적으로 모니터링 할 수 있도록 하였다.In the circuit, the low repair test mode signal TM_XREDb and the column repair test mode signal TM_YREDb are input to the low repair fuse 20a and the column repair fuse 30a, respectively, and the low repair check signal ( XRA) and the column repair test mode outputs the column repair confirmation signal (YRA) so that the repair address monitoring unit 40 independently monitors the low repair address and the column repair address.

도 3은 도 2의 로우, 컬럼 리페어 퓨즈부의 실시예에 따른 구성도이다.3 is a block diagram illustrating an embodiment of the row and column repair fuse of FIG. 2.

도 3을 참조하면, 로우 리페어 퓨즈부(20a)는 로우 리페어 어드레스가 프로그램 된 다수의 퓨즈를 구비하며 로우 어드레스(LAX<0:11>)에 대응하는 로우 퓨즈상태신호(XFUSE<0:11>)를 출력하기 위한 퓨즈셋(210), 로우 어드레스와 로우 퓨즈상태신호를 비교하여 로우 리페어 확인신호(XRA)를 출력하기 위한 로우 어드레스 비교부(220), 로우 리페어 테스트모드 신호(TM_XREDb)에 응답하여 로우 리페어 확인신호(XRA)를 출력하기 위한 로우 리페어 확인신호 선택부(230)를 구비한다.Referring to FIG. 3, the low repair fuse unit 20a includes a plurality of fuses in which a low repair address is programmed, and corresponds to a low fuse state signal XFUSE <0:11> corresponding to the row address LAX <0:11>. ) And a row address comparison unit 220 for outputting a low repair confirmation signal XRA by comparing the row address and the row fuse status signal, and responding to the low repair test mode signal TM_XREDb. And a low repair confirmation signal selector 230 for outputting a low repair confirmation signal XRA.

또한, 컬럼 리페어 퓨즈부(30a)는 컬럼 리페어 어드레스(BYAC<2:8>)가 프로그램 된 다수의 퓨즈를 구비하며 컬럼 어드레스에 대응하는 컬럼 퓨즈상태신호(YFUSE<2:8>)를 출력하기 위한 퓨즈셋(310), 컬럼 어드레스 및 컬럼 퓨즈상태신호를 비교하여 컬럼 리페어 확인신호(YRA)를 출력하기 위한 컬럼 어드레스 비교부(320), 컬럼 리페어 테스트모드 신호(TM_YREDb)에 응답하여 컬럼 리페어 확인신호(YRA)를 출력하기 위한 컬럼 리페어 확인신호 선택부(330)를 구비한다. 여기에서 로우 리페어 확인신호(XRA)와 컬럼 리페어 확인신호(YRA)는 인가된 어드레스와 프로그래밍 된 리페어 어드레스가 동일할 때 각각 '1' 의 디지털 값을 가진다.In addition, the column repair fuse unit 30a includes a plurality of fuses in which the column repair addresses BYAC <2: 8> are programmed, and outputs a column fuse status signal YFUSE <2: 8> corresponding to the column address. Check the column repair in response to the column address comparison unit 320 and the column repair test mode signal TM_YREDb for outputting the column repair confirmation signal YRA by comparing the fuse set 310, the column address, and the column fuse status signal. And a column repair confirmation signal selector 330 for outputting the signal YRA. The row repair confirmation signal XRA and the column repair confirmation signal YRA each have a digital value of '1' when the applied address and the programmed repair address are the same.

도 4는 리페어 어드레스 모니터링부의 회로도이다.4 is a circuit diagram of a repair address monitoring unit.

도 4를 참조하면, 리페어 어드레스 모니터링부(40)는 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM)에 응답하여 초기화 신호(S1)를 출력하기 위한 리셋 부(410), 리페어 어드레스 모니터링 테스트모드 신호에 응답하여 로우 리페어 확인신호(XRA) 및 컬럼 리페어 확인신호(YRA)에 대응하는 리페어 신호(S2)를 선택적으로 출력하기 위한 신호 입력부(430), 리페어 어드레스 모니터링 테스트모드 신호에 응답하여 출력제어신호(IOSASTP)에 대응하는 일정시간 지연된 스트로빙 신호(IOSAT, IOSATb)를 생성하기 위한 스트로빙 신호 생성부(470), 스트로빙 신호에 응답하여 리페어 신호(S2) 또는 초기화 신호(S1)에 대응하는 리페어 어드레스 확인신호(RAM_DO)를 출력하기 위한 출력부(450)를 구비한다.Referring to FIG. 4, the repair address monitoring unit 40 may include a reset unit 410 for outputting an initialization signal S1 in response to the repair address monitoring test mode signal TM_RAM, and a repair address monitoring test mode signal. A signal input unit 430 for selectively outputting a repair signal S2 corresponding to the low repair confirmation signal XRA and the column repair confirmation signal YRA, and an output control signal IOSASTP in response to the repair address monitoring test mode signal. The strobe signal generation unit 470 for generating a strobe signal IOSAT or IOSATb delayed for a predetermined time, and checks the repair address corresponding to the repair signal S2 or the initialization signal S1 in response to the strobe signal. An output unit 450 for outputting the signal RAM_DO is provided.

리셋부(410)는 공급전원(VDD)에 소오스가 접속되고 제1 노드(A)에 드레인이 접속되며 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM)를 게이트 입력으로 하는 PMOS 트랜지스터(P1)를 구비하며 모니터링 테스트모드 신호(TM_RAM)가 '0' 의 디지털 값을 가질 때, A노드의 값을 '1'로 초기화 시킨다.The reset unit 410 includes a PMOS transistor P1 having a source connected to the power supply VDD, a drain connected to the first node A, and a repair address monitoring test mode signal TM_RAM serving as a gate input. When the test mode signal TM_RAM has a digital value of '0', the value of node A is initialized to '1'.

신호 입력부(430)는 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM)에 응답하여 리페어 신호(S2)를 제1 노드(A)에 출력하는 트랜스미션 게이트(TG1)를 구비한다.The signal input unit 430 includes a transmission gate TG1 outputting the repair signal S2 to the first node A in response to the repair address monitoring test mode signal TM_RAM.

스트로빙 신호 생성부(470)는 다수의 지연부(471)를 구비하여 일정시간 지연된 제1 스트로빙 신호(IOSAT)와 제2 스트로빙 신호(IOSATb)를 생성하는데, 제2 스트로빙 신호는 제1 스토로빙 신호를 반전시킨 신호이다. 스트로빙 신호는 리드(READ) 커맨드가 인가될 때마다 출력제어신호(IOSASTP)를 스트로빙 신호 생성부에 입력시켜서 생성한다.The strobe signal generator 470 includes a plurality of delay units 471 to generate the first strobe signal IOSAT and the second strobe signal IOSATb, which are delayed for a predetermined time, and the second strobe signal 1 Storing signal is the inverted signal. The strobe signal is generated by inputting the output control signal IOSASTP to the strobe signal generation unit whenever a read command is applied.

출력부(450)는 제1 스토로빙 신호(IOSAT)와 제2 스트로빙 신호(IOSATb)에 응 답하여 제1 노드(A)의 출력신호에 대응하는 풀업구동신호(S3)와 풀다운구동신호(S4)를 생성하기 위한 구동신호 생성부(451)와, 풀업구동신호와 풀다운구동신호에 응답하여 리페어 어드레스 확인신호(RAM_DO)를 생성하기 위한 구동부(452)를 구비하고 출력신호를 저장하기 위한 래치(453)도 구비한다.The output unit 450 responds to the first strobing signal IOSAT and the second strobing signal IOSATb, and the pull-up driving signal S3 and the pull-down driving signal S4 corresponding to the output signal of the first node A. FIG. And a drive unit 452 for generating a repair address confirmation signal RAM_DO in response to a pull-up drive signal and a pull-down drive signal, and a latch for storing an output signal. 453).

상기와 같이 구성되는 리페어 어드레스 모니터링부(40)의 동작은 다음과 같이 이루진다. Operation of the repair address monitoring unit 40 configured as described above is performed as follows.

리셋부(410)에서 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM)가 '0' 이 입력되어 활성화 되지 않을 때 A노드에 초기값 '1' 을 출력한다. 이때, 구동신호생성부(451)에서는 스트로빙 신호(IOSAT, IOSATb)의 제어를 받아 풀업구동신호(S3)와 풀다운구동신호(S4)를 생성하는데 스트로빙 신호가 활성화 되지 않았을 경우에는 풀업구동신호(S3)와 풀다운구동신호(S4)를 모두 활성화 시켜서 리페어 어드레스 확인신호(RAM_DO)를 하이 임피던스(Hi-Z)상태로 만들어서 출력노드를 오프(OFF)시키거나 래치(453)에 저장되어 있는 값을 출력한다. 스트로빙 신호가 활성화 되었을 경우에는 A노드의 값에 따라 풀업구동신호와 풀다운구동신호를 생성하고 구동부(452)에서 리페어 어드레스 확인신호(RAM_DO)를 생성하고 출력한다. The reset unit 410 outputs an initial value '1' to the node A when the repair address monitoring test mode signal TM_RAM is not activated due to the input of '0'. At this time, the driving signal generation unit 451 generates the pull-up driving signal S3 and the pull-down driving signal S4 under the control of the strobing signals IOSAT and IOSATb, but when the strobing signal is not activated, the pull-up driving signal By activating both S3 and pull-down drive signal S4, the repair address check signal RAM_DO is set to the high impedance (Hi-Z) state to turn the output node off or stored in the latch 453. Outputs When the strobe signal is activated, the pull-up drive signal and the pull-down drive signal are generated according to the value of node A, and the driving unit 452 generates and outputs the repair address confirmation signal RAM_DO.

본 실시예에서는 스토로빙 신호를 생성하기 위해 출력제어신호(IOSASTP)와 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM)신호를 이용하였다. 그러므로 A노드에 리셋부의 초기화 신호가 인가되었을 경우에는 처음에 스트로빙 신호가 활성화 되지 않았을 경우에 출력부의 출력노드를 오프시키고 스트로빙 신호가 활성화 되었을 때 리페어 어드레스 확인신호(RAM_DO)를 '0'으로 출력한다. In this embodiment, an output control signal IOSASTP and a repair address monitoring test mode signal TM_RAM signal are used to generate a storing signal. Therefore, when the reset signal is applied to the A node, when the strobe signal is not activated at first, the output node is turned off when the strobe signal is not activated, and the repair address confirmation signal (RAM_DO) is set to '0' when the strobe signal is activated. Output

리셋부(410)에서 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM)가 '1' 이 입력되어 활성화 되었을 때 A노드에는 신호입력부(430)로 부터 리페어신호(S2)가 인가되고 출력부(450)에서 스트로빙 신호의 제어에 따라 풀업구동신호와 풀다운구동신호를 생성하고 구동부(452)에서 리페어 어드레스 확인신호(RAM_DO)를 출력한다. When the repair address monitoring test mode signal TM_RAM is activated by inputting '1' in the reset unit 410, the repair signal S2 is applied from the signal input unit 430 to the node A and the straw is outputted from the output unit 450. The pull-up driving signal and the pull-down driving signal are generated under the control of the ice signal, and the driving unit 452 outputs the repair address confirmation signal RAM_DO.

이하, 본 발명의 일 실시예에 따른 리페어 어드레스 모니터링 회로의 동작을 도 5와 도 6의 타이밍 다이어그램을 참조하여 설명한다.Hereinafter, an operation of a repair address monitoring circuit according to an embodiment of the present invention will be described with reference to the timing diagrams of FIGS. 5 and 6.

도 5는 도 1의 종래기술의 회로의 동작을 나타낸 타이밍 다이어그램이고, 도 6은 도 2의 본 발명의 실시예에 따른 회로의 동작을 나타낸 타이밍 다이어그램이다.5 is a timing diagram showing the operation of the circuit of the prior art of Figure 1, Figure 6 is a timing diagram showing the operation of the circuit according to the embodiment of the present invention of FIG.

우선 도 5를 참조하면, 모드레지스터셋 코드에 의해 엑티브(ACT) 커맨드가 인가될 때 테스트모드 생성부(10)에서는 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM)을 '1' 로 인가하여 활성화한다. 이때, 로우 리페어 퓨즈부에서 로우 리페어 확인신호(XRA)를 '1' 로 계속 출력하고 있을 동시에 컬럼 리페어 퓨즈부에서 컬럼 리페어 확인신호(YRA)를 '1' 로 출력할 경우에는 로우 어드레스와 컬럼 어드레스가 동시에 리페어 어드레스에 해당한다는 것을 나타낸다. 하지만, 종래의 리페어 어드레스 모니터링 방법은 리페어 어드레스 모니터링부(40)의 B1, B2노드값이 로우 리페어 확인신호(XRA)만을 반영하므로 리드(RD)커맨드에 의해 출력제어신호(IOSASTP)가 활성화 되었을 때, 출력되는 리페어 어드레스 확인신호(RAM_DO)는 로우 리페어 확인신호(XRA)에 대한 것이며 컬럼 리페어 확인신호(YRA)는 반영되지 않는다. 이는 리페어 어드레스 모니터링부(40)에서는 로우 리페어 확인신호와 컬럼 리페어 확인신호를 구분하지 않고 어느 신호가 계속 활성화 되었을 경우 다른 입력신호의 활성화 여부를 다시 반영하지 않기 때문이다. First, referring to FIG. 5, when the ACT command is applied by the mode register set code, the test mode generation unit 10 applies the repair address monitoring test mode signal TM_RAM to '1' to activate the active mode command. At this time, when the low repair fuse unit continuously outputs the low repair confirmation signal XRA as '1' and the column repair fuse unit outputs the column repair confirmation signal YRA as '1', the row address and the column address. Indicates the repair address at the same time. However, in the conventional repair address monitoring method, when the B1 and B2 node values of the repair address monitoring unit 40 reflect only the low repair confirmation signal XRA, the output control signal IOSASTP is activated by the read command RD. The repair address confirmation signal RAM_DO output is for the low repair confirmation signal XRA, and the column repair confirmation signal YRA is not reflected. This is because the repair address monitoring unit 40 does not distinguish between the low repair confirmation signal and the column repair confirmation signal and does not reflect whether the other input signal is activated again when one signal is continuously activated.

그러므로, 리페어 어드레스 모니터링부(40)를 그대로 재사용하면서도 로우 리페어 어드레스와 컬럼 리페어 어드레스를 독립적으로 모니터링 할 수 있도록 본 발명에서는 테스트모드 생성부(10a)에서 로우 리페어 테스트모드 신호(TM_XREDb)와 컬럼 리페어 테스트모드 신호(TM_YREDb)를 추가로 생성한다. Therefore, in the present invention, the low repair test mode signal TM_XREDb and the column repair test may be performed by the test mode generator 10a to independently monitor the low repair address and the column repair address while reusing the repair address monitoring unit 40 as it is. The mode signal TM_YREDb is further generated.

도 6을 참조하면, 모드레지스터셋 코드에 의해 엑티브(ACT) 커맨드가 인가될 때 테스트모드 생성부(10a)에서는 리페어 어드레스 모니터링 테스트모드 신호(TM_RAM)를 '1' 로 인가하여 활성화한다. 또한, 인가되는 모드레지스터 셋 코드에 따라 로우 리페어 테스트모드 신호(TM_XREDb) 또는 컬럼 리페어 테스트모드 신호(TM_YREDb)를 '0' 로 활성화하는데 로우 리페어 테스트모드 신호가 활성화 되었을 때만 로우 리페어 확인신호(XRA)가 출력되며 활성화 되지 않았을 경우에는 항상 '0' 의 출력값을 가진다. 또한, 컬럼 리페어 테스트모드 신호가 활성화 되었을 때만 컬럼 리페어 확인신호(YRA)를 출력한다. 그러므로 로우 리페어 테스트모드 신호(TM_XREDb)가 활성화 되었을 때는 리페어 어드레스 모니터링부(40)에 인가되어 반영되는 신호는 로우 리페어 확인신호(XRA)이다. 또한, 컬럼 리페어 테스트모드 신호(TM_YREDb)가 활성화 되었을 때는 리페어 어드레스 모니터링부(40)에 인가되어 반영되는 신호는 컬럼 리페어 확인신호(YRA)이다. 그러므로, 리페어 어드레스 모니터링부(40)의 B1, B2노드값은 로우, 컬럼 리페어 테스트모드 신호에 따라서 로우, 컬럼 리페어 확인신호를 반영하게 된다.Referring to FIG. 6, when the ACT command is applied by the mode register set code, the test mode generator 10a applies the repair address monitoring test mode signal TM_RAM as '1' to activate the test mode generator 10a. Also, the low repair test mode signal (TM_XREDb) or the column repair test mode signal (TM_YREDb) is set to '0' according to the applied mode register set code, and the low repair confirmation signal (XRA) only when the low repair test mode signal is activated. Is output and when it is not activated, it always has '0'. Also, the column repair confirmation signal YRA is output only when the column repair test mode signal is activated. Therefore, when the low repair test mode signal TM_XREDb is activated, the signal applied to the repair address monitoring unit 40 and reflected is the low repair confirmation signal XRA. In addition, when the column repair test mode signal TM_YREDb is activated, the signal applied to the repair address monitoring unit 40 and reflected is the column repair confirmation signal YRA. Therefore, the B1 and B2 node values of the repair address monitoring unit 40 reflect the low and column repair confirmation signals according to the low and column repair test mode signals.

따라서, 리드(READ)커맨드에 의해 출력제어신호(IOSASTP)가 활성화 되었을 때 출력되는 리페어 어드레스 확인신호(RAM_DO)는 로우 리페어 테스트모드 신호(TM_XREDb)와 컬럼 리페어 테스트모드 신호(TM_YREDb)에 의해서 로우, 컬럼 리페어 어드레스를 독립적으로 반영할 수 있다.Therefore, when the output control signal IOSASTP is activated by the read command, the repair address confirmation signal RAM_DO is low due to the low repair test mode signal TM_XREDb and the column repair test mode signal TM_YREDb. The column repair address can be independently reflected.

이상, 본 발명의 실시예에 따라 리페어 어드레스 모니터링 회로에 대한 구체적인 설명을 하였다. 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.In the above, the repair address monitoring circuit has been described in detail according to an embodiment of the present invention. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

예컨데, 본 구성에서는 사용된 신호들은 엑티브 하이(Active High) 및 엑티브 로우(Active Low)등의 다른 구성으로도 이루어질 수 있다. 또한, 스트로빙 신호를 생성하기 위해 리페어 어드레스 모니터링 테스트모드 신호를 이용하였으나, 필요에 따라서 다른 신호를 할당하여 출력제어신호와 함께 스트로빙 신호를 생성할 수 있다.For example, the signals used in this configuration may also be in other configurations, such as Active High and Active Low. In addition, although the repair address monitoring test mode signal is used to generate the strobe signal, another signal may be assigned to generate the strobe signal together with the output control signal as needed.

이러한 로직의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.The change of this logic is too many cases, and since the change can be easily inferred by anyone skilled in the art, the enumeration thereof will be omitted.

도 1은 종래기술의 리페어 어드레스 모니터링 회로의 구성도이다.1 is a block diagram of a conventional repair address monitoring circuit.

도 2는 본 발명의 일 실시예에 따른 리페어 어드레스 모니터링 회로의 구성도이다.2 is a block diagram of a repair address monitoring circuit according to an embodiment of the present invention.

도 3은 도 2의 로우, 컬럼 리페어 퓨즈부의 실시예에 따른 구성도이다.3 is a block diagram illustrating an embodiment of the row and column repair fuse of FIG. 2.

도 4는 리페어 어드레스 모니터링부의 회로도이다.4 is a circuit diagram of a repair address monitoring unit.

도 5는 도 1의 종래기술의 회로의 동작을 나타낸 타이밍 다이어그램이다.5 is a timing diagram showing the operation of the circuit of the prior art of FIG.

도 6은 도 2의 본 발명의 실시예에 따른 회로의 동작을 나타낸 타이밍 다이어그램이다.6 is a timing diagram illustrating the operation of a circuit according to the embodiment of the present invention of FIG. 2.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10, 10a: 테스트모드 생성부 20, 20a: 로우 리페어 퓨즈부10, 10a: test mode generator 20, 20a: low repair fuse

30, 30a: 컬럼 리페어 퓨즈부 40: 리페어 어드레스 모니터링부30, 30a: column repair fuse 40: repair address monitoring unit

210, 310: 퓨즈셋 220, 320: 어드레스 비교부210, 310: fuse set 220, 320: address comparison unit

230: 로우 리페어신호 선택부 330: 컬럼 리페어신호 선택부230: Low repair signal selector 330: Column repair signal selector

410: 리셋부 430: 신호입력부410: reset unit 430: signal input unit

450: 출력부 451: 구동신호 생성부450: output unit 451: driving signal generation unit

452: 구동부 453: 래치452: drive portion 453: latch

470: 스트로빙 신호 생성부 471: 지연부470: Strobe signal generation unit 471: Delay unit

Claims (8)

삭제delete 삭제delete 삭제delete 삭제delete 외부 입력신호에 응답하여 리페어 어드레스 모니터링 테스트모드 신호, 로우 리페어 테스트모드 신호, 컬럼 리페어 테스트모드 신호를 생성하기 위한 테스트모드 생성부;A test mode generator configured to generate a repair address monitoring test mode signal, a low repair test mode signal, and a column repair test mode signal in response to an external input signal; 상기 로우 리페어 테스트모드 신호에 응답하여 인가된 로우 어드레스와 프로그램된 로우 리페어 어드레스를 비교하여 로우 리페어 확인신호를 출력하기 위한 로우 리페어 퓨즈부;A low repair fuse unit configured to output a low repair confirmation signal by comparing an applied low address with a programmed low repair address in response to the low repair test mode signal; 상기 컬럼 리페어 테스트모드 신호에 응답하여 인가된 컬럼 어드레스와 프로그램된 컬럼 리페어 어드레스를 비교하여 컬럼 리페어 확인신호를 출력하기 위한 컬럼 리페어 퓨즈부;A column repair fuse unit configured to output a column repair confirmation signal by comparing an applied column address with a programmed column repair address in response to the column repair test mode signal; 상기 리페어 어드레스 모니터링 테스트모드 신호 및 출력 제어신호에 응답하여 상기 로우 리페어 확인신호 또는 상기 컬럼 리페어 확인신호에 대응하는 리페어 어드레스 확인신호를 생성하기 위한 리페어 어드레스 모니터링부를 구비하며,A repair address monitoring unit configured to generate a repair address confirmation signal corresponding to the low repair confirmation signal or the column repair confirmation signal in response to the repair address monitoring test mode signal and an output control signal; 상기 리페어 어드레스 모니터링부는,The repair address monitoring unit, 상기 리페어 어드레스 모니터링 테스트모드 신호에 응답하여 초기화 신호를 출력하기 위한 리셋부;A reset unit configured to output an initialization signal in response to the repair address monitoring test mode signal; 상기 리페어 어드레스 모니터링 테스트모드 신호에 응답하여 상기 로우 리페어 확인신호 또는 상기 컬럼 리페어 확인신호에 대응하는 리페어 신호를 선택적으로 출력하기 위한 신호 입력부;A signal input unit for selectively outputting a repair signal corresponding to the low repair confirmation signal or the column repair confirmation signal in response to the repair address monitoring test mode signal; 상기 리페어 어드레스 모니터링 테스트모드 신호에 응답하여 상기 출력제어신호에 대응하는 일정시간 지연된 스트로빙 신호를 생성하기 위한 스트로빙 신호 생성부; 및A strobing signal generator for generating a strobe signal that is delayed for a predetermined time corresponding to the output control signal in response to the repair address monitoring test mode signal; And 상기 스트로빙 신호에 응답하여 상기 리페어 신호 또는 상기 초기화 신호에 대응하는 상기 리페어 어드레스 확인신호를 출력하기 위한 출력부를 구비하는 것을 특징으로 하는 반도체 소자의 리페어 어드레스 모니터링 회로.And an output unit configured to output the repair address confirmation signal corresponding to the repair signal or the initialization signal in response to the strobing signal. 제5항에 있어서,The method of claim 5, 상기 스트로빙 신호 생성부는, 다수의 지연부를 구비하여 일정시간 지연된 제1 스트로빙 신호와 제2 스트로빙 신호를 생성하며,The strobe signal generation unit includes a plurality of delay units to generate a first strobe signal and a second strobe signal that are delayed for a predetermined time. 상기 제1 스트로빙 신호와 상기 제2 스트로빙 신호는 서로 반전관계임을 특징으로 하는 반도체 소자의 리페어 어드레스 모니터링 회로.The repair address monitoring circuit of a semiconductor device according to claim 1, wherein the first strobing signal and the second strobing signal are inverted with each other. 제6항에 있어서,The method of claim 6, 상기 출력부는,The output unit, 상기 제1 스토로빙 신호와 제2 스트로빙 신호에 응답하여 상기 제1 노드의 출력신호에 대응하는 풀업구동신호와 풀다운구동신호를 생성하기 위한 구동신호 생성부와,A drive signal generator for generating a pull-up drive signal and a pull-down drive signal corresponding to an output signal of the first node in response to the first stoving signal and the second strobing signal; 상기 풀업구동신호와 풀다운구동신호에 응답하여 상기 리페어 어드레스 확인신호를 생성하기 위한 구동부를 구비하는 것을 특징으로 하는 반도체 소자의 리페어 어드레스 모니터링 회로.And a driver configured to generate the repair address confirmation signal in response to the pull-up drive signal and the pull-down drive signal. 제7항에 있어서,The method of claim 7, wherein 상기 구동부의 출력신호를 저장하기 위한 래치를 더 구비하는 것을 특징으로 하는 반도체 소자의 리페어 어드레스 모니터링 회로.And a latch for storing an output signal of the driving unit.
KR1020080040450A 2008-04-30 2008-04-30 Repair address monitoring circuit for semiconductor memory device KR100942971B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080040450A KR100942971B1 (en) 2008-04-30 2008-04-30 Repair address monitoring circuit for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080040450A KR100942971B1 (en) 2008-04-30 2008-04-30 Repair address monitoring circuit for semiconductor memory device

Publications (2)

Publication Number Publication Date
KR20090114685A KR20090114685A (en) 2009-11-04
KR100942971B1 true KR100942971B1 (en) 2010-02-17

Family

ID=41555913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080040450A KR100942971B1 (en) 2008-04-30 2008-04-30 Repair address monitoring circuit for semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100942971B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248872B2 (en) 2010-07-07 2012-08-21 Hynix Semiconductor Inc. Semiconductor memory device and test method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074506A (en) * 1999-05-21 2000-12-15 윤종용 A semiconductor memory device and a test method thereof
KR20020040116A (en) * 2000-11-23 2002-05-30 윤종용 semiconductor memory device and programmed defect address identifying method thereof
KR20050089899A (en) * 2004-03-06 2005-09-09 주식회사 하이닉스반도체 Device information writing circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074506A (en) * 1999-05-21 2000-12-15 윤종용 A semiconductor memory device and a test method thereof
KR20020040116A (en) * 2000-11-23 2002-05-30 윤종용 semiconductor memory device and programmed defect address identifying method thereof
KR20050089899A (en) * 2004-03-06 2005-09-09 주식회사 하이닉스반도체 Device information writing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248872B2 (en) 2010-07-07 2012-08-21 Hynix Semiconductor Inc. Semiconductor memory device and test method thereof

Also Published As

Publication number Publication date
KR20090114685A (en) 2009-11-04

Similar Documents

Publication Publication Date Title
US11501848B2 (en) Controller to detect malfunctioning address of memory device
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
US9230693B1 (en) Repair circuit and semiconductor memory device including the same
KR100921830B1 (en) Fuse monitoring circuit for semiconductor memory device
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
KR100921831B1 (en) Fuse monitoring circuit for semiconductor memory device
US11293972B2 (en) Semiconductor device, test method, and system including the same
KR100942971B1 (en) Repair address monitoring circuit for semiconductor memory device
KR20090088260A (en) A semiconductor memory device including a circuit for testing redundancy
US7106640B2 (en) Semiconductor memory device capable of detecting repair address at high speed
US6438047B1 (en) Semiconductor memory device and method of repairing same
US8717834B2 (en) Programming circuit using antifuse
JP2004030795A (en) Semiconductor storage device and inspection method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee