KR100942958B1 - Method for forming thin film and method for forming capacitor of semiconductor device using the same - Google Patents

Method for forming thin film and method for forming capacitor of semiconductor device using the same Download PDF

Info

Publication number
KR100942958B1
KR100942958B1 KR1020060096440A KR20060096440A KR100942958B1 KR 100942958 B1 KR100942958 B1 KR 100942958B1 KR 1020060096440 A KR1020060096440 A KR 1020060096440A KR 20060096440 A KR20060096440 A KR 20060096440A KR 100942958 B1 KR100942958 B1 KR 100942958B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
gas
reaction gas
supplying
Prior art date
Application number
KR1020060096440A
Other languages
Korean (ko)
Other versions
KR20080029606A (en
Inventor
김진혁
노재성
염승진
이기정
송한상
길덕신
김영대
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096440A priority Critical patent/KR100942958B1/en
Publication of KR20080029606A publication Critical patent/KR20080029606A/en
Application granted granted Critical
Publication of KR100942958B1 publication Critical patent/KR100942958B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

본 발명은 높은 열 안정성, 높은 증착속도, 낮은 비저항, 우수한 단차 피복성을 갖는 박막 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 증착 챔버 내부로 반응 물질의 전구체와 제1 반응가스를 동시에 공급하는 단계와, 상기 증착 챔버 내부로 퍼지가스를 공급하는 단계와, 상기 증착 챔버 내부로 상기 제1반응가스와 동일 가스를 이용하여 제2 반응가스를 공급하는 단계와, 상기 증착 챔버 내부로 상기 퍼지가스를 공급하는 단계를 포함하는 박막 형성방법을 제공한다. The present invention is to provide a method for forming a thin film having a high thermal stability, high deposition rate, low specific resistance, excellent step coverage, the present invention to simultaneously supply the precursor of the reactant and the first reaction gas into the deposition chamber Supplying a purge gas into the deposition chamber, supplying a second reaction gas into the deposition chamber using the same gas as the first reaction gas, and purging the purge gas into the deposition chamber. It provides a thin film forming method comprising the step of supplying a gas.

반도체 소자, 커패시터, 하부전극, 상부전극, CVD, ALD Semiconductor element, capacitor, lower electrode, upper electrode, CVD, ALD

Description

박막 형성방법 및 이를 이용한 반도체 소자의 커패시터 형성방법{METHOD FOR FORMING THIN FILM AND METHOD FOR FORMING CAPACITOR OF SEMICONDUCTOR DEVICE USING THE SAME}Thin Film Formation Method and Capacitor Formation Method of Semiconductor Device Using the Same {METHOD FOR FORMING THIN FILM AND METHOD FOR FORMING CAPACITOR OF SEMICONDUCTOR DEVICE USING THE SAME}

도 1은 본 발명의 실시예1에 따른 박막 형성방법을 설명하기 위하여 도시한 박막 증착공정의 시퀀스(sequence)를 나타낸 흐름도.1 is a flowchart showing a sequence of a thin film deposition process shown in order to explain a thin film formation method according to Embodiment 1 of the present invention.

도 2a 내지 도 2d는 도 1에 도시된 박막 증착공정의 시퀀스에 대응하여 각 시퀀스에 대응하는 박막 증착공정 단면도.2A to 2D are cross-sectional views of a thin film deposition process corresponding to each sequence corresponding to the sequence of the thin film deposition process shown in FIG. 1;

도 3은 본 발명의 실시예2에 따른 박막 형성방법을 설명하기 위하여 도시한 박막 증착공정의 시퀀스를 나타낸 흐름도.3 is a flow chart showing a sequence of a thin film deposition process shown in order to explain a thin film formation method according to Embodiment 2 of the present invention.

도 4는 본 발명의 실시예1 또는 2에 따른 박막 형성방법을 통해 형성된 Ru 또는 RuO2 박막의 증착특성을 설명하기 위하여 도시한 도면.Figure 4 is a view showing for explaining the deposition characteristics of the Ru or RuO 2 thin film formed by the thin film forming method according to Example 1 or 2 of the present invention.

도 5a 내지 도 5d는 본 발명의 실시예3에 따른 반도체 소자의 커패시터 형성방법을 설명하기 위하여 도시한 공정 단면도.5A through 5D are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to Embodiment 3 of the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10 : 기판 11A : 유기 전구체10: substrate 11A: organic precursor

11B : 반응가스2 11C : 박막11B: Reaction gas 2 11C: Thin film

11D : 반응가스1 110 : 기판11D: reaction gas 1 110: substrate

111 : 층간 절연막 112 : 스토리지 노드 콘택 플러그111: interlayer insulating film 112: storage node contact plug

113 : 희생 절연막 114 : 시드층113: sacrificial insulating film 114: seed layer

115 : 도전층 116 : 하부전극115: conductive layer 116: lower electrode

114A : 시드층 패턴 115A : 도전층 패턴114A: Seed layer pattern 115A: Conductive layer pattern

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 커패시터(capacitor) 형성방법, 더욱 상세하게는 MIM(Metal-Insulator-Metal) 커패시터 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing techniques, and more particularly, to a method of forming a capacitor of a semiconductor device, and more particularly, a method of forming a metal-insulator-metal (MIM) capacitor.

최근 미세화된 반도체 제조 기술의 발달로 인하여 반도체 메모리 소자의 고집적화가 가속화되어 감에 따라 단위 셀 면적이 크게 감소하고, 동작전압의 저전압화가 이루어지고 있다. 그러나, 기존의 SIS(poly Silicon-Insulator-poly Silicon) 구조의 커패시터의 경우에는 계면 산화막의 존재로 인해 셀당 약 25fF 이상의 충분한 정전용량(capacitance)을 확보하기가 어려워지고 있다. 이를 해결하기 위해 금속전극을 사용한 MIM(Metal-Insulator-Metal) 구조의 커패시터 개발이 이루어지고 있다. Recently, due to the development of miniaturized semiconductor manufacturing technology, as the integration of semiconductor memory devices is accelerated, the unit cell area is greatly reduced and the operating voltage is reduced. However, in the case of a conventional poly silicon-insulator-poly silicon (SIS) capacitor, due to the presence of an interfacial oxide film, it is difficult to secure sufficient capacitance of about 25 fF or more per cell. In order to solve this problem, a capacitor having a metal-insulator-metal (MIM) structure using a metal electrode has been developed.

MIM 구조의 커패시터의 경우 45nm 이하의 공정에서는 등가 산화막의 두께가 6Å 이하인 유전막을 사용해야 하며, 이로 인해 한정된 면적 내에서 정전용량을 확보하기 위해서는 TiO2, SrTiO3, (Ba, Sr)TiO3 등의 유전상수가 큰 물질을 도입해야 한다. 그러나, 커패시터의 하부전극과 상부전극으로 사용되고 있는 TiN 등의 질화막 전극은 상기에서 기술한 유전막 물질과의 일함수(work function) 차가 크지 않아 누설전류 특성이 열악하며, 높은 유전상수를 얻기 위한 필수적인 열처리 공정시 전극의 산화로 인해 유전특성의 열화가 발생하여 전극으로 사용하기에 어려움이 있다. In the case of the MIM structure capacitor, a dielectric film having an equivalent oxide thickness of 6 Å or less should be used in a process of 45 nm or less. Therefore, in order to secure capacitance within a limited area, such as TiO 2 , SrTiO 3 , (Ba, Sr) TiO 3, and the like, Materials with large dielectric constants should be introduced. However, a nitride electrode such as TiN, which is used as a lower electrode and an upper electrode of a capacitor, has a poor work current difference between the dielectric film material described above, resulting in poor leakage current characteristics, and an essential heat treatment for obtaining a high dielectric constant. Due to oxidation of the electrode during the process, the deterioration of dielectric properties occurs, which makes it difficult to use as an electrode.

따라서, 커패시터의 상/하부전극의 산화를 방지하고, 충분한 정전용량을 확보하기 위해 귀금속 물질로 루테늄(이하, Ru라 함) 혹은 루테늄 산화막(이하, RuO2라 함)을 적용한 커패시터 개발이 본격적으로 이루어지고 있다. Ru, RuO2 혹은 Ru/RuO2가 커패시터의 상/하부전극으로 사용되기 위해서는 후속 열처리 공정에 대비한 높은 열적 안정성(밀도), 낮은 비저항, 우수한 단차 피복성(step coverage)을 가져야 한다.Therefore, in order to prevent oxidation of the upper and lower electrodes of the capacitor and to secure sufficient capacitance, the development of a capacitor in which ruthenium (hereinafter referred to as Ru) or ruthenium oxide film (hereinafter referred to as RuO 2 ) as a precious metal material is in earnest. It is done. In order for Ru, RuO 2 or Ru / RuO 2 to be used as the upper and lower electrodes of a capacitor, it must have high thermal stability (density), low resistivity, and excellent step coverage for the subsequent heat treatment process.

현재, Ru/RuO2은 화학기상증착법(Chemical Vapor Deposition, 이하, CVD라 함)과 단원자층증착법(Automic Layer Deposition, 이하, ALD라 함)으로 증착하고 있다. CVD를 이용하여 증착하는 경우에는 낮은 밀도로 인해 후속 열처리 공정시 응 집(agglomeration)되어 구조 형성이 어려울 뿐만 아니라, 단차 피복성이 열악해지는 단점이 있다. 이에 반해, ALD를 이용하여 증착하는 경우에는 벌크(bulk)에 가까운 높은 밀도, 우수한 단차 피복성을 얻을 수 있으나 증착속도가 CVD에 비해 낮은 단점이 있다. Currently, Ru / RuO 2 is deposited by chemical vapor deposition (hereinafter referred to as CVD) and monolayer deposition (hereinafter referred to as ALD). In the case of deposition using CVD, due to the low density, it is difficult to form the structure due to aggregation (agglomeration) in the subsequent heat treatment process, and there is a disadvantage that the step coverage is poor. On the other hand, in the case of deposition using ALD, high density close to bulk and excellent step coverage can be obtained, but the deposition rate is lower than that of CVD.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다. Accordingly, the present invention has been proposed to solve the above problems of the prior art, and has the following objects.

첫째, 본 발명은 높은 열 안정성, 높은 증착속도, 낮은 비저항, 우수한 단차 피복성을 갖는 박막 형성방법을 제공하는데 그 목적이 있다. First, an object of the present invention is to provide a thin film formation method having high thermal stability, high deposition rate, low specific resistance, and excellent step coverage.

둘째, 본 발명은 상기한 박막 형성방법을 이용한 반도체 소자의 커패시터 형성방법을 제공하는데 다른 목적이 있다. Second, another object of the present invention is to provide a method of forming a capacitor of a semiconductor device using the thin film forming method.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 증착 챔버 내부로 반응 물질의 전구체와 제1 반응가스를 동시에 공급하는 단계; 상기 증착 챔버 내부로 퍼지가스를 공급하는 단계; 상기 증착 챔버 내부로 상기 제1반응가스와 동일한 가스를 이용하여 제2 반응가스를 공급하는 단계; 및 상기 증착 챔버 내부로 상기 퍼지가스를 공급하는 단계를 포함하는 박막 형성방법을 제공한다. According to an aspect of the present invention, there is provided a method of supplying a precursor of a reactant and a first reactant gas into a deposition chamber; Supplying a purge gas into the deposition chamber; Supplying a second reaction gas into the deposition chamber by using the same gas as the first reaction gas; And supplying the purge gas into the deposition chamber.

또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 소정의 패턴을 갖는 층간 절연막이 형성된 기판을 제공하는 단계와, 박막 형성방법-증착 챔버 내부로 반응 물질의 전구체와 제1 반응가스를 동시에 공급하는 단계와, 상기 증착 챔버 내부로 퍼지가스를 공급하는 단계와, 상기 증착 챔버 내부로 상기 제1반응가스와 동일한 가스를 이용하여 제2 반응가스를 공급하는 단계와, 상기 증착 챔버 내부로 상기 퍼지가스를 공급하는 단계를 포함하는 박막 형성방법-을 이용하여 상기 패턴에 의해 형성된 단차면을 따라 시드층을 형성하는 단계와, 상기 시드층 상에 하부전극용 도전층을 형성하는 단계와, 상기 도전층 상에 유전체막을 형성하는 단계와, 상기 유전체막 상에 상부전극을 형성하는 단계를 포함하는 반도체 소자의 커패시터 형성방법을 제공한다. In addition, the present invention according to another aspect for achieving the above object, the step of providing a substrate with an interlayer insulating film having a predetermined pattern, and a method of forming a thin film-a precursor of the reaction material and the first reaction gas into the deposition chamber Supplying a second reaction gas, supplying a purge gas into the deposition chamber, supplying a second reaction gas into the deposition chamber using the same gas as the first reaction gas, and in the deposition chamber. Forming a seed layer along the stepped surface formed by the pattern by using the thin film forming method including supplying the purge gas to each other, and forming a conductive layer for a lower electrode on the seed layer; And forming a dielectric film on the conductive layer, and forming an upper electrode on the dielectric film. to provide.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. In addition, parts denoted by the same reference numerals throughout the specification represent the same elements.

실시예1Example 1

도 1은 본 발명의 실시예1에 따른 박막 형성방법을 설명하기 위하여 도시한 박막 증착공정의 시퀀스(sequence)를 나타낸 흐름도이고, 도 2a 내지 도 2d는 도 1에 도시된 박막 증착공정의 시퀀스에 대응하여 각 시퀀스에 대응하는 박막 증착공 정 단면도이다. 1 is a flow chart showing a sequence of a thin film deposition process shown in order to explain a thin film formation method according to Embodiment 1 of the present invention, Figures 2a to 2d is a sequence of the thin film deposition process shown in FIG. Correspondingly, the sectional view of the thin film deposition process corresponding to each sequence is given.

도 1 및 도 2a를 참조하면, 반응 물질, 예컨대 유기 전구체(11A)를 가스 공급 라인이 연결된 가스 주입구를 통해 증착챔버(미도시) 내부로 공급한다. 이와 동시에, 통상적으로 ALD 공정에서 퍼지(purge) 단계 후 유기 전구체(11A)와의 산화 및 환원을 위해 공급되는 반응가스(이하, 반응가스1이라 함)와 별도로 추가 반응가스(이하, 반응가스2라 함)(11B)를 공급한다. 이로써, 반응가스2(11B) 중 일부는 유기 전구체(11A)의 일부와 화학 반응한다. 여기서, '11C'는 반응가스2(11B)와 유기 전구체(11A)가 반응하여 형성된 불 연속적인 박막으로서, 연속적으로 박막이 형성되는 것이 아니라, 일부분이 반응하여 형성된 막을 의미한다. 1 and 2A, a reactant, for example, an organic precursor 11A, is supplied into a deposition chamber (not shown) through a gas inlet connected to a gas supply line. At the same time, an additional reaction gas (hereinafter, referred to as reaction gas 2), which is separate from the reaction gas (hereinafter referred to as reaction gas 1), which is typically supplied for oxidation and reduction with the organic precursor 11A after the purge step in the ALD process. 11B). Thus, part of the reaction gas 2 (11B) chemically reacts with part of the organic precursor 11A. Here, '11C' is a discontinuous thin film formed by reacting the reaction gas 2 (11B) with the organic precursor 11A, and refers to a film formed by partially reacting, not forming a thin film continuously.

여기서, 유기 전구체(11A)로는 널리 알려진 알콕사이드계(alkoxide type) 화합물 및 아마이드계(amide type) 화합물 대신에 싸이클로펜타디에닐계(cyclopentadienyl type) 화합물을 사용한다. 그 이유는 본 발명에서 얻고자 하는 효과에 있어서, 알콕사이드계 화합물 및 아마이드계 화합물에서는 미미하기 때문이다. The organic precursor 11A is a cyclopentadienyl type compound instead of a well-known alkoxide type compound and an amide type compound. This is because the effect to be obtained in the present invention is insignificant in the alkoxide compound and the amide compound.

상기 싸이클로펜타디에닐계 화합물로는 Ru(Cp)2, Ru[CpC2H5]2, Ru[CpC3H7]2, La[CpC3H7]3, Ru[CpC4H9]2, Y[CpC4H9]3, La[CpC4H9]3 등이 있으며, 이들은 필요에 따라 단독 또는 혼합하여 사용할 수 있다. 상기 싸이클로펜타디에닐계 화합물에서 'Cp'는 'cyclopentadienyl group'를 의미한다. Examples of the cyclopentadienyl compound include Ru (Cp) 2 , Ru [CpC 2 H 5 ] 2 , Ru [CpC 3 H 7 ] 2 , La [CpC 3 H 7 ] 3 , Ru [CpC 4 H 9 ] 2 , Y [CpC 4 H 9 ] 3 , La [CpC 4 H 9 ] 3 , and the like, and these may be used alone or in combination as necessary. In the cyclopentadienyl compound, 'Cp' means 'cyclopentadienyl group'.

예컨대, 반응가스2(11B)로는 H2O, H2O2, O2, O3 및 NH3 단독 가스 또는 이들이 적어도 2종류 이상 혼합된 혼합가스를 사용하며, 후속 단계에서 공급될 메인(main) 반응가스인 반응가스1보다 적은 양으로 공급되며, 바람직하게는 5~50sccm 정도의 유량으로 공급한다. For example, the reaction gas 2 (11B) is H 2 O, H 2 O 2 , O 2 , O 3 And NH 3 alone gas or a mixed gas mixed with at least two kinds thereof, and is supplied in a smaller amount than the reaction gas 1 which is the main reaction gas to be supplied in a subsequent step, and preferably a flow rate of about 5 to 50 sccm. To supply.

이어서, 도 1 및 도 2b를 참조하면, 퍼지 공정을 실시하여 기판(10) 표면에 화학 결합되지않는 유기 전구체(11A)와 반응가스2(11B)를 외부로 배출시킨다. 이때, 퍼지 공정은 비휘발성 가스를 이용하여 실시하며, 비휘발성 가스로는 헬륨(helium), 제논(xenon), 크립톤(krypton), 아르곤(argon), 질소를 단독 또는 이들이 적어도 2종류 이상 혼합된 혼합가스를 사용한다. 1 and 2B, a purge process is performed to discharge the organic precursor 11A and the reaction gas 2 11B that are not chemically bonded to the surface of the substrate 10 to the outside. In this case, the purge process is performed using a nonvolatile gas, and as the nonvolatile gas, helium, xenon, krypton, argon, nitrogen, alone or a mixture of at least two kinds thereof are mixed. Use gas.

이어서, 도 1 및 도 2c를 참조하면, 반응가스1(11D)을 증착 챔버 내부로 공급한다. 이때, 반응가스1(11D)은 반응가스2(11B)와 동일한 가스, 예컨대 H2O, H2O2, O2, O3 및 NH3 단독 가스 또는 이들이 적어도 2종류 이상 혼합된 혼합가스를 사용한다. 이러한 반응가스1(11D)은 반응가스2(11B)와 별도의 가스 공급 라인 또는 동일 가스 공급 라인을 통해 공급된다. 이로써, 반응가스1(11D)은 유기 전구체(11A)의 일부와 화학 반응하여 박막이 형성된다. 1 and 2C, the reaction gas 1 (11D) is supplied into the deposition chamber. At this time, the reaction gas 1 (11D) is the same gas as the reaction gas 2 (11B), such as H 2 O, H 2 O 2 , O 2 , O 3 And NH 3 single gas or a mixed gas in which at least two kinds thereof are mixed. The reaction gas 1 (11D) is supplied via a separate gas supply line or the same gas supply line and the reaction gas 2 (11B). As a result, the reaction gas 1 (11D) chemically reacts with a part of the organic precursor (11A) to form a thin film.

이어서, 도 1 및 도 2d를 참조하면, 퍼지 공정을 실시하여 유기 전구체(11A)와 반응하지 않고 챔버 내부에 존재하는 반응가스1(11D)을 외부로 배출시킨다. 이때, 퍼지 공정은 비휘발성 가스를 이용하여 실시하며, 비휘발성 가스로는 헬륨, 제논, 크립톤, 아르곤, 질소를 단독 또는 이들이 적어도 2종류 이상 혼합된 혼합가스를 사용한다. Subsequently, referring to FIGS. 1 and 2D, a purge process is performed to discharge the reaction gas 1 11D existing inside the chamber to the outside without reacting with the organic precursor 11A. At this time, the purge process is performed using a nonvolatile gas, and a non-volatile gas uses helium, xenon, krypton, argon, nitrogen alone or a mixed gas in which at least two kinds thereof are mixed.

한편, 도 2a 단계에서 도 2d 단계까지 진행되는 동안 기판(10)에 가해지는 증착온도는 200~350℃로 유지되고, 압력은 0.1~10torr로 유지된 상태로 공정이 진행된다.Meanwhile, the deposition temperature applied to the substrate 10 is maintained at 200 to 350 ° C. and the pressure is maintained at 0.1 to 10 torr during the process from FIG. 2A to FIG. 2D.

실시예2Example 2

도 3은 본 발명의 실시예2에 따른 박막 형성방법을 설명하기 위하여 도시한 박막 증착공정의 시퀀스를 나타낸 흐름도이다. 3 is a flow chart showing a sequence of a thin film deposition process shown in order to explain a thin film formation method according to a second embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 실시예2에 따른 박막 형성방법은 실시예1과 동일한 방법으로 진행된다. 다만, 실시예1과 다르게 반응가스2를 유기 전구체 공급 구간(t1)부터 한 사이클 동안 내내 공급하거나, 유기 전구체 공급 구간(t1)과 반응가스1 공급 구간(t3)에만 반응가스2를 반응가스1보다 적은 양으로 공급하게 된다. 후자의 경우 퍼지 가스가 공급되는 구간(t2, t4)에서는 챔버 내부의 가스를 배출시키는 단계이기 때문에 이 구간(t2, t4)에서는 반응가스2를 공급하지 않는다. As shown in FIG. 3, the thin film forming method according to Example 2 of the present invention is performed in the same manner as in Example 1. However, unlike Example 1, the reaction gas 2 is supplied throughout the cycle from the organic precursor supply section t1 for one cycle, or the reaction gas 2 is supplied only in the organic precursor supply section t1 and the reaction gas 1 supply section t3. Supply less. In the latter case, the reaction gas 2 is not supplied in the sections t2 and t4 because the gas inside the chamber is discharged in the sections t2 and t4 where the purge gas is supplied.

한편, 도 4는 본 발명의 실시예1 또는 2에 따른 박막 형성방법을 통해 형성된 Ru 또는 RuO2 박막의 증착특성을 설명하기 위하여 도시한 도면이다. 도 4에 도시된 바와 같이, Ru 또는 RuO2 박막을 증착하기 위해 기판 온도는 Ru 전구체와 반응가스가 반응하는 최소 온도에서 Ru 박막이 자기분해되는 온도 사이에서 결정되어진다. 또한, RuO2 박막을 증착하기 위해서는 H20, H2O2, O2, O3와 같이 산소를 포함하는 반응가스를 사용한다. On the other hand, Figure 4 is a view showing for explaining the deposition characteristics of the Ru or RuO 2 thin film formed by the thin film forming method according to the first or second embodiment of the present invention. As shown in FIG. 4, the substrate temperature for depositing the Ru or RuO 2 thin film is determined between the temperature at which the Ru thin film self-decomposes at the minimum temperature at which the Ru precursor and the reactant gas react. Further, in order to deposit a thin RuO 2 uses a reaction gas containing oxygen, such as H 2 0, H 2 O 2 , O 2, O 3.

'A'의 경우 본 발명의 실시예들에 따른 증착속도를 나타내고, 'B'는 일반적인 ALD 방식에 따른 증착속도를 나타낸다. 'A'와 같이 본 발명의 경우 Ru 또는 RuO2 박막을 증착할 때 사이클 당 박막증착속도는 Ru 전구체가 공급되는 시간에 따라 증가하며, Ru 또는 RuO2 박막의 선택은 Ru 전구체의 주입시간에 따라 제어할 수 있다. 또한, 동시에 주입되는 반응가스의 양이 증가할 경우 Ru에서 RuO2로 변화되는 전구체 주입시간은 감소한다. 그리고, 기판 온도가 증가함에 따라 사이클 당 박막증착속도는 증가하며, 낮은 온도에서는 RuO2 박막을 높은 온도에서는 Ru 박막을 얻을 수 있다. 'A' represents a deposition rate according to embodiments of the present invention, and 'B' represents a deposition rate according to a general ALD method. In the present invention, such as 'A' when the deposition of Ru or RuO 2 thin film deposition rate per cycle increases with the time the Ru precursor is supplied, the selection of Ru or RuO 2 thin film is dependent on the injection time of Ru precursor Can be controlled. In addition, when the amount of reactant gas injected at the same time increases the precursor injection time is changed from Ru to RuO 2 . In addition, as the substrate temperature increases, the thin film deposition rate per cycle increases, and a RuO 2 thin film can be obtained at a low temperature and a Ru thin film at a high temperature.

이하, 본 발명의 실시예들에 따른 박막 형성방법을 반도체 소자의 커패시터의 하부(또는, 상부전극)에 적용한 실시예를 도 5a 내지 도 5d를 참조하여 설명하기로 한다. Hereinafter, an embodiment in which the thin film forming method according to the embodiments of the present invention is applied to the lower (or upper electrode) of the capacitor of the semiconductor device will be described with reference to FIGS. 5A to 5D.

실시예3Example 3

도 5a 내지 도 5d는 본 발명의 실시예3에 따른 반도체 소자의 커패시터 형성방법을 설명하기 위하여 도시한 공정 단면도이다. 여기서는 설명의 편의를 위해 일례로 실린더(cylinder) 구조의 커패시터의 하부전극 형성방법에 대해 설명하기로 한다. 5A through 5D are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to Embodiment 3 of the present invention. For convenience of description, a method of forming a lower electrode of a capacitor having a cylinder structure will be described as an example.

먼저, 도 5a를 참조하면, 일련의 반도체 제조공정을 통해 웰(well), 소자 분리막, 워드라인(word line)용 트랜지스터의 게이트 전극, 접합영역(junction region), 랜딩 플러그(landing plug), 비트라인(bit line), 셀 구동용 트랜지스 터(transistor) 및 층간 절연막 등의 반도체 구조가 형성된 반도체 기판(110)을 준비한다. First, referring to FIG. 5A, a gate electrode, a junction region, a landing plug, and a bit of a well, a device isolation layer, and a word line transistor may be manufactured through a series of semiconductor manufacturing processes. A semiconductor substrate 110 having a semiconductor structure such as a bit line, a cell driving transistor, and an interlayer insulating film is prepared.

이어서, 기판(110) 상부에 층간 절연막(111)을 형성한다. 이때, 층간 절연막(111)은 산화막 계열의 물질, 예컨대, HDP(High Density Plasma) 산화막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)막, USG(Un-doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, CDO(Carbon Doped Oxide)막 및 OSG(Organo Silicate Glass)막 중 선택된 어느 하나의 막으로 이루어진 단층막 또는 이들이 적어도 2층 이상 적층된 적층막으로 형성한다. Subsequently, an interlayer insulating layer 111 is formed on the substrate 110. In this case, the interlayer insulating layer 111 may be formed of an oxide-based material, for example, an HDP (High Density Plasma) oxide film, a Boron Phosphorus Silicate Glass (BPSG) film, a Phosphorus Silicate Glass (PSG) film, and a Plasma Enhanced Tetra Ethyle Ortho Silicate (PETOS) film. , A single layer film composed of any one selected from USG (Un-doped Silicate Glass) film, Fluorinated Silicate Glass (FSG) film, Carbon Doped Oxide (CDO) film, and Organic Silicate Glass (OSG) film, or at least two or more of them. It is formed of a laminated film.

이어서, 층간 절연막(111)을 식각한 후 그 내부에 도전층을 매립시켜 랜딩 플러그와 전기적으로 연결된 스토리지 노드 콘택 플러그(storage node contact plug, 112)를 형성한다. 이때, 스토리지 노드 콘택 플러그(112)는 폴리실리콘막 또는 텅스텐막으로 형성할 수 있다. Subsequently, the interlayer insulating layer 111 is etched and a conductive layer is buried therein to form a storage node contact plug 112 electrically connected to the landing plug. In this case, the storage node contact plug 112 may be formed of a polysilicon film or a tungsten film.

이어서, 스토리지 노드 콘택 플러그(112)를 포함하는 전체 구조 상부에 희생 절연막(113)을 형성한다. 이때, 희생 절연막(113)은 층간 절연막(111)과 동일한 물질로 형성할 수 있다. Subsequently, a sacrificial insulating layer 113 is formed on the entire structure including the storage node contact plug 112. In this case, the sacrificial insulating layer 113 may be formed of the same material as the interlayer insulating layer 111.

이어서, 전술한 본 발명의 실시예1 또는 2에 따른 박막 형성방법을 이용하여 희생 절연막(113)에 의해 형성된 단차면을 따라 시드층(seed layer, 114)을 형성한다. Subsequently, a seed layer 114 is formed along the stepped surface formed by the sacrificial insulating layer 113 by using the thin film forming method according to the first or second embodiment of the present invention.

이어서, 도 5b에 도시된 바와 같이, 시드층(114) 상부에 CVD 또는 ALD 방식 을 이용하여 하부전극용 도전층(115)을 형성한다. 이때, 도전층(115)은 누설전류를 향상시킬 수 있는 Ru막으로 형성하는 것이 바람직하며, 이외에도, Ti, Ta, W, Hf, Zr, Pt, Ir과 같은 일군의 금속전극 중 선택된 어느 하나의 금속전극을 사용하거나, TiN, TaN, WN, HfN, ZrN과 같은 일군의 질화물 전극 중 선택된 어느 하나의 질화물 전극을 사용할 수 있다. 또한, Ru/RuO2, Ir/IrO2 등과 같이 금속전극과 산화물 전극이 적층된 구조로 형성하거나, SrRuO3와 같이 산화물 전극으로 형성할 수도 있다.Subsequently, as shown in FIG. 5B, the conductive layer 115 for the lower electrode is formed on the seed layer 114 using CVD or ALD. At this time, the conductive layer 115 is preferably formed of a Ru film that can improve the leakage current, in addition, any one selected from a group of metal electrodes such as Ti, Ta, W, Hf, Zr, Pt, Ir. A metal electrode may be used, or a nitride electrode selected from a group of nitride electrodes such as TiN, TaN, WN, HfN, and ZrN may be used. In addition, a metal electrode and an oxide electrode, such as Ru / RuO 2 , Ir / IrO 2 , may be formed in a stacked structure, or may be formed of an oxide electrode such as SrRuO 3 .

이어서, 도 5c에 도시된 바와 같이, 화학적기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 실시하여 희생 절연막(113) 패턴 내에 고립되도록 희생 절연막(113) 상부에 증착된 도전층(115, 도 5b참조)과 시드층(114, 도 5b참조)을 연마한다. 이로써, 이웃하는 것 끼로 서로 분리되고, 도전층 패턴(115A)과 시드층 패턴(114A)으로 이루어진 하부전극(116)이 형성된다. Subsequently, as shown in FIG. 5C, a chemical mechanical polishing (CMP) process is performed to refer to the conductive layers 115 and 5B deposited on the sacrificial insulating layer 113 so as to be isolated within the sacrificial insulating layer 113 pattern. ) And the seed layer 114 (see FIG. 5B) are polished. As a result, the lower electrode 116 formed of the conductive layer pattern 115A and the seed layer pattern 114A is separated from each other by neighboring one another.

이어서, 도 5d에 도시된 바와 같이, 희생 절연막(113)을 제거하여 하부전극(116)을 노출시킨다. Subsequently, as shown in FIG. 5D, the sacrificial insulating layer 113 is removed to expose the lower electrode 116.

이어서, 유전체막(미도시)을 형성하기 위한 전처리 공정으로 급속열처리(Rapid Temperature Anneal, RTA) 또는 퍼니스(furnace) 어닐링공정을 실시할 수 있다. Subsequently, as a pretreatment process for forming a dielectric film (not shown), a rapid thermal treatment (RTA) or a furnace annealing process may be performed.

이어서, 하부전극(116)의 단차면을 따라 유전체막을 형성한다. 이때, 유전체막은 산화막-질화막-산화막 또는 유전상수가 7이상인 고유전막(high-k)으로 형성할 수 있다. Subsequently, a dielectric film is formed along the stepped surface of the lower electrode 116. In this case, the dielectric film may be formed of an oxide film-nitride film-oxide film or a high-k film having a dielectric constant of 7 or more.

상기 고유전막은 하기 표 1에 기재된 바와 같다. The high dielectric film is as described in Table 1 below.

여기서, 표 1은 [G.D. Wilk et al., Journal of Applied Physics, vol. 89; no. 10, pp5243-5275(2001)]이 문헌에 개시된 유전막 및 그의 특성을 나타낸 것이다.Here, Table 1 shows the G.D. Wilk et al., Journal of Applied Physics, vol. 89; no. 10, pp5243-5275 (2001) shows the dielectric film and its properties disclosed in the literature.

물질matter 유전상수(k)Dielectric constant (k) 밴드갭 Eg(eV)Bandgap Eg (eV) 결정 구조(들)Crystal structure (s) SiO2 SiO 2 3.93.9 8.98.9 무정형Amorphous Si3N4 Si 3 N 4 77 5.15.1 무정형Amorphous Al2O3 Al 2 O 3 99 8.78.7 무정형Amorphous Y2O3 Y 2 O 3 1515 5.65.6 입방체형Cuboid La2O3 La 2 O 3 3030 4.34.3 육방정계형, 입방체형Hexagonal Cube Shape, Cube Shape Ta2O5 Ta 2 O 5 2626 4.54.5 사방정계형Tetragonal TiO2 TiO 2 8080 3.53.5 정방정계형(루타일, 아나타제)Square system type (Rutile, Anatase) HfO2 HfO 2 2525 5.75.7 단사정계형, 사방정계형, 입방체형Monoclinic, Rhombic, Cube ZrO2 ZrO 2 2525 7.87.8 단사정계형, 사방정계형, 입방체형Monoclinic, Rhombic, Cube

이어서, 유전체막을 형성한 후 후처리 공정으로 급속열처리 또는 퍼니스 어닐링공정을 실시할 수 있다. Subsequently, after the dielectric film is formed, a rapid heat treatment or a furnace annealing process may be performed in a post treatment process.

이어서, 유전체막 상부에 상부전극(미도시)을 형성한다. 이때, 상부전극은 하부전극(116)과 동일한 방법 및 물질로 형성할 수 있다. Subsequently, an upper electrode (not shown) is formed on the dielectric film. In this case, the upper electrode may be formed by the same method and material as the lower electrode 116.

이어서, 상부전극을 형성한 후 급속열처리 또는 퍼니스 어닐링공정을 실시할 수 있다. Subsequently, after the upper electrode is formed, rapid heat treatment or a furnace annealing process may be performed.

본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 도 1 및 도 2에서 반응가스1과 반응가스2는 서로 독립적으로 분리된 가스로 설명되었으나, 이는 설명의 편의를 위한 것으로, 사실상 동일 가스를 사용하되, 반응가스2의 경우 반응가스1에 비해 양만 다른 것으로 이해하는 것이 바람직하다. 즉, 도 1에서는 't1' 구간 동안 반응가스의 양을 줄여서 공급하고, 't3'의 구간 동안에는 반응가스를 't1'에서보다 증가시켜 공급한다. 또한, 본 발명의 실시예3은 실린더 구조의 커패시터 형성방법에 대해 기술되었으나, 이는 일례로서, 콘케이브(concave) 구조의 커패시터 형성방법 또한 적용 가능하다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. In particular, although the reaction gas 1 and the reaction gas 2 in FIG. 1 and FIG. 2 have been described as gases separated from each other independently, this is for convenience of description. In fact, the same gas is used, but in the case of reaction gas 2, It is desirable to understand that only the amount is different. That is, in FIG. 1, the amount of reaction gas is reduced and supplied during the 't1' section, and the reaction gas is increased and supplied than the 't1' during the 't3' section. In addition, while the third embodiment of the present invention has been described with respect to a capacitor forming method of a cylinder structure, this is an example, a capacitor forming method of a concave structure is also applicable. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다. As described above, according to the present invention, the following effects can be obtained.

첫째, 본 발명에 의하면, ALD 방식을 기본으로 하되, 메인 반응가스 이외에 추가로 반응가스를 유기 전구체 공급 단계에서 별도로 공급하는 방식으로 박막을 형성함으로써 높은 증착 밀도, 증착 속도와 우수한 단차 피복성을 갖는 박막을 형성할 수 있다. First, the present invention is based on the ALD method, but in addition to the main reaction gas to form a thin film by supplying the reaction gas in addition to the organic precursor supply step in addition to have a high deposition density, deposition rate and excellent step coverage A thin film can be formed.

둘째, 본 발명에 의하면, 상기한 박막 형성방법을 이용하여 반도체 소자의 커패시터의 하부전극(또는, 상부전극)을 형성함으로써 누설전류 특성을 향상시키고, 유전막의 신뢰성을 향상시켜 고집적 소자 동작에 요구되는 충분한 커패시터 용량을 확보할 수 있다.Second, according to the present invention, the lower electrode (or upper electrode) of the capacitor of the semiconductor device is formed by using the above-described thin film forming method, thereby improving leakage current characteristics and improving the reliability of the dielectric film, which is required for high integrated device operation. Sufficient capacitor capacity can be ensured.

Claims (14)

증착 챔버 내부로 반응 물질의 전구체와 제1 반응가스를 동시에 공급하는 단계;Simultaneously supplying a precursor of a reactant and a first reactant gas into the deposition chamber; 상기 증착 챔버 내부로 퍼지가스를 공급하는 단계;Supplying a purge gas into the deposition chamber; 상기 증착 챔버 내부로 상기 제1반응가스와 동일한 가스를 이용하여 제2 반응가스를 공급하는 단계; 및Supplying a second reaction gas into the deposition chamber by using the same gas as the first reaction gas; And 상기 증착 챔버 내부로 상기 퍼지가스를 공급하는 단계Supplying the purge gas into the deposition chamber 를 포함하는 박막 형성방법.Thin film formation method comprising a. 제 1 항에 있어서, The method of claim 1, 상기 제1 반응가스는 상기 제2 반응가스보다 더 작은 유량으로 공급되는 박막 형성방법.And the first reaction gas is supplied at a lower flow rate than the second reaction gas. 제 1 항에 있어서, The method of claim 1, 상기 반응 물질의 전구체는 싸이클로펜타디에닐계 화합물을 사용하는 박막 형성방법.The precursor of the reactant is a thin film forming method using a cyclopentadienyl compound. 제 3 항에 있어서, The method of claim 3, wherein 상기 싸이클로펜타디에닐계 화합물로는 Ru(Cp)2, Ru[CpC2H5]2, Ru[CpC3H7]2, La[CpC3H7]3, Ru[CpC4H9]2, Y[CpC4H9]3 및 La[CpC4H9]3 중 선택된 어느 하나의 화합물 또는 이들이 적어도 2종류 이상 혼합된 혼합물을 사용하는 박막 형성방법.Examples of the cyclopentadienyl compound include Ru (Cp) 2 , Ru [CpC 2 H 5 ] 2 , Ru [CpC 3 H 7 ] 2 , La [CpC 3 H 7 ] 3 , Ru [CpC 4 H 9 ] 2 , A thin film formation method using any one compound selected from Y [CpC 4 H 9 ] 3 and La [CpC 4 H 9 ] 3 or a mixture of two or more kinds thereof. 제 1 항에 있어서, The method of claim 1, 상기 제1 및 제2 반응가스로는 H2O, H2O2, O2, O3 및 NH3 중 선택된 어느 하나의 가스 또는 이들이 적어도 2종류 이상 혼합된 혼합가스를 사용하는 박막 형성방법.The first and second reaction gases include H 2 O, H 2 O 2 , O 2 , O 3 And a gas selected from NH 3 or a mixed gas in which at least two kinds thereof are mixed. 제 1 항에 있어서, The method of claim 1, 상기 제1 반응가스의 유량은 5~50sccm인 박막 형성방법. The thin film forming method of the flow rate of the first reaction gas is 5 ~ 50sccm. 제 1 항에 있어서, The method of claim 1, 상기 제1 반응가스는 상기 제2 반응가스를 공급하는 단계에서도 공급되는 박막 형성방법.The first reaction gas is a thin film forming method is also supplied in the step of supplying the second reaction gas. 제 1 항에 있어서, The method of claim 1, 상기 제1 반응가스는 상기 퍼지가스를 공급하는 단계와 상기 제2 반응가스를 공급하는 단계에서도 공급되는 박막 형성방법.The first reaction gas is a thin film forming method is also supplied in the step of supplying the purge gas and the second reaction gas. 제 1 항에 있어서, The method of claim 1, 상기 증착챔버의 온도는 200~350℃로 유지되고, 압력은 0.1~10torr로 유지되는 박막 형성방법. The temperature of the deposition chamber is maintained at 200 ~ 350 ℃, the pressure is 0.1 ~ 10torr thin film forming method. 소정의 패턴을 갖는 층간 절연막이 형성된 기판을 제공하는 단계;Providing a substrate having an interlayer insulating film having a predetermined pattern; 제 1 항 내지 제 9 항 중 어느 하나의 항에 기재된 박막 형성방법을 이용하여 상기 패턴에 의해 형성된 단차면을 따라 시드층을 형성하는 단계;Forming a seed layer along the stepped surface formed by the pattern using the thin film forming method according to any one of claims 1 to 9; 상기 시드층 상에 하부전극용 도전층을 형성하는 단계;Forming a conductive layer for a lower electrode on the seed layer; 상기 도전층 상에 유전체막을 형성하는 단계; 및Forming a dielectric film on the conductive layer; And 상기 유전체막 상에 상부전극을 형성하는 단계Forming an upper electrode on the dielectric film 를 포함하는 반도체 소자의 커패시터 형성방법.Capacitor formation method of a semiconductor device comprising a. 제 10 항에 있어서, The method of claim 10, 상기 도전층은 CVD 또는 ALD 방식으로 형성하는 반도체 소자의 커패시터 형성방법.The conductive layer is a capacitor forming method of a semiconductor device formed by a CVD or ALD method. 제 10 항에 있어서, The method of claim 10, 상기 도전층을 형성하는 단계 후, 상기 유전체막을 형성하기 전 급속열처리공정 또는 퍼니스 열처리공정을 실시하는 단계를 더 포함하는 반도체 소자의 커패시터 형성방법.And after the forming of the conductive layer, performing a rapid heat treatment process or a furnace heat treatment process before forming the dielectric film. 제 10 항에 있어서, The method of claim 10, 상기 유전체막을 형성하는 단계 후, 상기 상부전극을 형성하기 전 급속열처리공정 또는 퍼니스 열처리공정을 실시하는 단계를 더 포함하는 반도체 소자의 커패시터 형성방법.And forming a dielectric film, and then performing a rapid heat treatment process or a furnace heat treatment process before forming the upper electrode. 제 10 항에 있어서, The method of claim 10, 상기 시드층은 Ru, RuO2 또는 이들이 적층된 구조로 형성된 반도체 소자의 커패시터 형성방법.The seed layer is a Ru, RuO 2 or capacitor formation method of a semiconductor device formed of a stacked structure.
KR1020060096440A 2006-09-29 2006-09-29 Method for forming thin film and method for forming capacitor of semiconductor device using the same KR100942958B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096440A KR100942958B1 (en) 2006-09-29 2006-09-29 Method for forming thin film and method for forming capacitor of semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096440A KR100942958B1 (en) 2006-09-29 2006-09-29 Method for forming thin film and method for forming capacitor of semiconductor device using the same

Publications (2)

Publication Number Publication Date
KR20080029606A KR20080029606A (en) 2008-04-03
KR100942958B1 true KR100942958B1 (en) 2010-02-17

Family

ID=39532145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096440A KR100942958B1 (en) 2006-09-29 2006-09-29 Method for forming thin film and method for forming capacitor of semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR100942958B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101728072B1 (en) * 2010-10-29 2017-04-19 주성엔지니어링(주) Substrate processing apparatus and method of forming a thin film
KR20230157686A (en) 2022-05-10 2023-11-17 주성엔지니어링(주) Electrode forming method for semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288274B2 (en) 2008-04-21 2012-10-16 Hynix Semiconductor Inc. Method of forming noble metal layer using ozone reaction gas

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001387A (en) * 2000-06-28 2002-01-09 박종섭 Method of forming a TiN layer in a semiconductor device
KR20030050945A (en) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 METHOD FOR FORMING TiN THIN FILM
KR20050022643A (en) * 2003-08-29 2005-03-08 주식회사 아이피에스 Method for depositing thin film on wafer
KR20060099105A (en) * 2005-03-10 2006-09-19 삼성전자주식회사 Method for forming high dielectric film by atomic layer deposition, method of fabricating semiconductor device having high dielectric film and semiconductor device fabricated by the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001387A (en) * 2000-06-28 2002-01-09 박종섭 Method of forming a TiN layer in a semiconductor device
KR20030050945A (en) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 METHOD FOR FORMING TiN THIN FILM
KR20050022643A (en) * 2003-08-29 2005-03-08 주식회사 아이피에스 Method for depositing thin film on wafer
KR20060099105A (en) * 2005-03-10 2006-09-19 삼성전자주식회사 Method for forming high dielectric film by atomic layer deposition, method of fabricating semiconductor device having high dielectric film and semiconductor device fabricated by the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101728072B1 (en) * 2010-10-29 2017-04-19 주성엔지니어링(주) Substrate processing apparatus and method of forming a thin film
KR20230157686A (en) 2022-05-10 2023-11-17 주성엔지니어링(주) Electrode forming method for semiconductor device

Also Published As

Publication number Publication date
KR20080029606A (en) 2008-04-03

Similar Documents

Publication Publication Date Title
US6849505B2 (en) Semiconductor device and method for fabricating the same
KR100519800B1 (en) method of fabricating Lanthanum oxide layer and method of fabricating MOSFET transistor and capacitor using the same
KR100718267B1 (en) Ferroelectric structure, Method of forming the ferroelectric structure, Semiconductor device having the ferroelectric structure and Method of manufacturing the semiconductor device
US6875667B2 (en) Method for forming capacitor
US7102875B2 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
KR100640631B1 (en) Capacitor of semiconductor device and method for fabricating the same
US20070098892A1 (en) Method of forming a layer and method of manufacturing a capacitor using the same
US6287910B2 (en) Method for forming a capacitor using tantalum nitride as a capacitor dielectric
JP2003017592A (en) Capacitor forming method of semiconductor element
TW200816390A (en) Method for fabricating a capacitor in a semiconductor device
JP4035626B2 (en) Capacitor manufacturing method for semiconductor device
US6787414B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100942958B1 (en) Method for forming thin film and method for forming capacitor of semiconductor device using the same
KR100818652B1 (en) Capacitor with oxygen capture layer and method for manufacturing the same
KR100395507B1 (en) Semiconductor device and the method of fabricating same
KR100717824B1 (en) Capacitor and method for manufacturing the same
KR100772531B1 (en) Method for fabricating capacitor
KR100925028B1 (en) A dielectric layer, forming method thereof and a capacitor of semiconductor device and forming method thereof using the same
KR100443362B1 (en) Method for fabricating capacitor with 2 step annealing in semiconductor device
KR100604664B1 (en) Capacitor with double dielectric and method for manufacturing the same
KR100680952B1 (en) Method for forming capacitor of semiconductor device
KR100384868B1 (en) Method for fabricating capacitor
KR100761406B1 (en) Method for fabricating capacitor with tantalum oxide
KR100448242B1 (en) Method for fabricating capacitor top electrode in semiconductor device
KR20030002129A (en) Method for fabricating capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee