KR100941857B1 - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR100941857B1
KR100941857B1 KR1020090061691A KR20090061691A KR100941857B1 KR 100941857 B1 KR100941857 B1 KR 100941857B1 KR 1020090061691 A KR1020090061691 A KR 1020090061691A KR 20090061691 A KR20090061691 A KR 20090061691A KR 100941857 B1 KR100941857 B1 KR 100941857B1
Authority
KR
South Korea
Prior art keywords
light emitting
reflective layer
light
chip
emitting chip
Prior art date
Application number
KR1020090061691A
Other languages
English (en)
Inventor
조유정
김경남
오광용
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to PCT/KR2009/003773 priority Critical patent/WO2010035944A2/ko
Priority to US12/569,208 priority patent/US20100078669A1/en
Application granted granted Critical
Publication of KR100941857B1 publication Critical patent/KR100941857B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Led Device Packages (AREA)

Abstract

발광 효율을 향상시킬 수 있는 발광 장치가 개시되어 있다. 발광 장치는 광을 발생시키는 발광 칩, 발광 칩이 실장되는 칩 실장부, 칩실장부의 외주면 상의 적어도 일부 영역에 형성된 반사층 및 상기 반사층의 외주면 상에 금 고유의 색이 나타나지 않는 두께의 박막으로 코팅된 금 도금층을 포함한다. 칩 실장부는 리드 단자, 슬러그, 인쇄회로기판, 세라믹 기판, CNT 기판 등으로 이루어질 수 있다. 이와 같이, 발광 칩이 실장되는 칩 실장부 상에 반사율이 높은 반사층을 형성하고, 반사층 상에 반사층의 부식을 방지하기 위한 금 도금층을 얇은 두께로 형성함으로써, 반사층의 반사율 저하를 억제하고 반사층의 부식을 효율적으로 방지할 수 있다.

Description

발광 장치{LIGHT EMITTING DEVICE}
본 발명은 발광 장치에 관한 것으로, 보다 상세하게는 발광 칩이 실장되는 칩 실장부에 박막의 금(Au)을 도금하여 발광 칩의 반사도를 저하시키지 않으면서 수분 등의 이물질에 의한 부식을 방지할 수 있는 발광 장치에 관한 것이다.
일반적으로, 발광 다이오드(light emitting diode ; LED)는 화합물 반도체의 특성을 이용하여 전기 신호를 빛으로 변환시켜 출력하는데 사용되는 반도체 소자의 일종으로 발광 효율이 높고, 수명이 길고, 소비전력이 낮으며, 친환경적이라는 많은 장점들을 가지고 있어 발광 다이오드를 사용하는 기술 분야가 점점 증가하고 있는 추세이다.
이러한 발광 다이오드는 통상 발광 칩이 리드 프레임, 슬러그 또는 인쇄회로기판 등에 탑재된 패키지의 구조로 제작되며, 외부로부터 인가되는 전원에 반응하여 발광 칩이 발광 동작을 수행하도록 구성된다.
종래의 발광 다이오드는 발광 칩이 실장되는 칩 실장부에 반사율을 높이기 위하여 은(Ag)으로 이루어진 반사층을 도금하여 사용하였으나, 은 도금된 반사층은 습기나 열에 취약하여 장시간 구동시 부식이나 변색 등에 의한 광도 저하 및 수명 저하가 발생되는 문제가 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 반사층 상에 내부식성이 우수한 금을 박막으로 형성하여 반사층의 반사도를 유지하면서 부식을 방지할 수 있는 발광 장치를 제공한다.
본 발명의 일 특징에 따른 발광 장치는 광을 발생시키는 발광 칩, 상기 발광 칩이 실장되는 칩 실장부, 상기 칩실장부의 외주면 상의 적어도 일부 영역에 형성된 반사층 및 상기 반사층의 외주면 상에 금 고유의 색이 나타나지 않는 두께의 박막으로 코팅된 금 도금층을 포함한다.
상기 반사층은 반사율이 70% 이상인 금속으로 형성된다. 예를 들어, 상기 반사층은 은(Ag), 백금(Pt) 및 알루미늄(Al) 등으로 형성될 수 있다.
상기 금 도금층은 0.1㎚ ~ 50㎚의 두께로 형성된다.
상기 칩 실장부는 리드 단자, 슬러그, 인쇄회로기판, 세라믹 기판, CNT 기판 등으로 형성될 수 있다.
상기 발광 장치는 상기 칩 실장부를 고정하며 상기 발광칩을 노출시키기 위한 개구부가 형성된 하우징 및 상기 하우징의 개구부 내면에 형성된 리플렉터를 더 포함할 수 있다. 이때, 상기 리플렉터의 표면에도 상기 금 도금층이 형성될 수 있다.
본 발명의 일 특징에 따른 리드 프레임은 리드 단자, 상기 리드 단자의 외주 면 상의 적어도 일부 영역에 형성된 반사층 및 상기 반사층의 외주면 상에 금 고유의 색이 나타나지 않는 두께의 박막으로 코팅된 금 도금층을 포함한다. 상기 반사층은 반사율이 70% 이상인 금속으로 형성된다. 예를 들어, 상기 반사층은 은(Ag), 백금(Pt) 및 알루미늄(Al) 등으로 형성될 수 있다. 상기 금 도금층은 0.1㎚ ~ 50㎚의 두께로 형성된다. 상기 리드 프레임은 상기 리드 단자과 상기 반사층 사이에 형성된 니켈층을 더 포함할 수 있다.
이와 같은 발광 장치에 따르면, 발광 칩이 실장될 수 있는 리드 단자, 슬러그, 인쇄회로기판, 세라믹 기판, CNT 기판 등의 칩 실장부의 적어도 일부 영역에 반사율이 높은 반사층을 형성하고, 반사층 상에 반사층의 부식을 방지하기 위한 금 도금층을 얇은 두께로 형성함으로써, 반사층의 반사율 저하를 억제하고 반사층의 부식을 효율적으로 방지할 수 있다.
상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한 다. 본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
본 발명에 따른 발광 장치는 광을 발생시키는 발광 칩, 상기 발광 칩이 실장되는 칩 실장부, 상기 칩 실장부의 외주면의 적어도 일부 영역에 형성된 반사층 및 상기 반사층의 외주면 상에 금 고유의 색이 나타나지 않는 두께의 박막으로 코팅된 금 도금층을 포함한다. 본 발명에서, 상기 칩 실장부는 상기 발광 칩을 실장하는 다양한 구성으로 이루어질 수 있으며, 예를 들어, 리드 단자, 슬러그, 인쇄회로기판, 세라믹 기판, CNT 기판 등의 구성을 포함할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세 하게 설명한다.
도 1은 본 발명의 일 실시에에 따른 발광 장치를 나타낸 평면도이며, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이며, 도 3은 도 2에 도시된 리드 프레임을 구체적으로 나타낸 확대도이다.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 발광 장치(100)는 광을 발생시키는 발광 칩(110), 발광 칩(110)에 전원을 인가하기 위한 리드 프레임(120) 및 리드 프레임(120)을 고정하는 하우징(130)을 포함한다. 또한, 발광 장치(100)는 발광 칩(110)과 리드 프레임(120)을 전기적으로 연결하기 위한 제1 및 제2 도전성 와이어(140, 150)와 하우징(130)의 개구부(132) 내에 채워지는 봉지제(160)를 더 포함할 수 있다.
발광 칩(110)은 외부 전원의 인가에 의해 광을 발생시키는 수단으로, 적외선 영역에서부터 자외선 영역의 빛을 발광하는 칩 중에서 선택적으로 채택 가능하다. 예를 들어, 수평형 또는 수직형 발광 다이오드가 사용될 수 있다.
리드 프레임(120)은 발광 칩(110)을 지지하며, 발광 칩(110)의 발광에 필요한 전원을 외부로부터 인가받아 발광 칩(110)에 공급한다. 리드 프레임(120)은 소정 간격으로 이격되어 전기적으로 서로 분리된 제1 리드 프레임(122) 및 제2 리드 프레임(124)을 포함할 수 있다. 발광 칩(110)은 예를 들어, 제1 리드 프레임(122)에 실장된다.
제1 리드 프레임(122)은 제1 도전성 와이어(140)를 통하여 발광 칩(110)과 전기적으로 연결되며, 제2 리드 프레임(124)은 제2 도전성 와이어(150)를 통하여 발광 칩(110)과 전기적으로 연결될 수 있다. 한편, 제1 리드 프레임(122)은 도전성 접착제를 통하여 발광 칩(110)의 하부면과 전기적으로 연결될 수 있다. 제1 리드 프레임(122) 및 제2 리드 프레임(124)의 일부분은 외부의 회로기판과의 전기적 연결을 위하여 하우징(130)의 외부로 노출된다.
리드 프레임(120)은 도 3에 도시된 바와 같이, 리드 단자(120a), 리드 단자(120a)의 외주면 상의 적어도 일부 영역에 형성된 반사층(120b) 및 반사층(120b)의 외주면 상에 금 고유의 색이 나타나지 않는 두께의 박막을 코팅된 금 도금층(120c)을 포함한다.
리드 단자(120a)는 실질적으로 발광 칩(110)이 실장되는 칩 실장부에 해당하는 것으로, 전기 전도성과 가공성이 우수한 금속으로 형성된다. 예를 들어, 리드 단자(120a)는 구리(Cu), 또는 구리에 아연(Zn) 또는 철(Fe) 등이 혼합된 구리 합금으로 형성될 수 있다. 리드 단자(120a)는 예를 들어, 약 0.1 ~ 1.0㎜의 두께로 형성된다. 한편, 리드 단자(120a)는 금속 이 외에도, 전기 전도성이 우수한 탄소나노튜브(CNT) 등의 물질로 형성될 수 있다.
반사층(120b)은 리드 프레임(120)의 반사율을 높이기 위하여, 베이스 도전층(120a)의 표면 상에 반사율이 높은 물질로 형성된다. 반사층(120b)이 독자적인 미러(mirror)로서의 기능을 수행하기 위해서는 반사율이 적어도 70% 이상이 되어야 한다. 이에 따라, 반사층(120b)은 하기 <표 1>을 참조하면 은(Ag), 알루미늄(Al), 백금(Pt) 등의 물질로 형성될 수 있다. 바람직하게, 반사층(120b)은 베이스 도전층(120a)보다 전기 전도도 및 반사율이 높은 금속으로 형성되는 것이 바람직하다. 이에 따라, 반사층(120b)은 은(Ag)으로 형성하는 것이 가장 바람직하다.
<표 1>
금속 Ag Al Pt W Mo
반사율(%) 97 73 73 62 58
반사층(120b)은 도금 등의 방법을 통해 베이스 도전층(120a)의 외주면 상에 형성될 수 있다. 반사층(120b)의 두께가 너무 얇으면 금속재료 고유의 색상이 나타나지 않아 광의 반사시키는 효율이 낮아지고, 두께가 너무 두꺼우면 더 이상의 반사도가 향상되지 않으면서 재료의 사용이 늘어나 비용이 증가되는 문제가 있다. 따라서, 반사층(120b)의 두께 범위는 반사층(120b)의 반사도를 최상의 조건으로 유지하면서 원가를 최소화할 수 있는 범위에서 형성된다. 예를 들어, 반사층(120b)은 반사율 향상 및 원가 절감을 위하여 약 1 ~ 50㎛의 두께로 형성된다.
금 도금층(120c)은 반사층(120b)의 부식을 방지하기 위하여, 반사층(120b)의 표면 상에 형성된다. 금(Au)은 반사층(120b)에 사용되는 금속 재료 특히, 은(Ag) 보다 부식에 강하고, 열저항이나 전기 전도도가 우수하기 때문에 발광 칩(110)에서 발생되는 열의 방출효율을 향상시키거나 발광 장치(100) 내부의 전기 저항을 감소시키는 효과를 얻을 수 있다.
금 도금층(120c)은 반사층(120b)의 반사도가 저하되는 것을 방지하기 위하여 얇은 박막으로 형성하여 금 고유의 노란 색상이 나타나지 않도록 투명하게 형성하는 것이 바람직하다. 이에 따라, 금 도금층(230)의 두께는 약 0.1㎚ ~ 50㎚로 유지하는 것이 바람직하다. 금 도금층(120c)은 전기도금법에 의해 형성되기 때문에, 금 도금층(120c)을 0.1㎚ 이하로 형성하는 것은 상당히 어렵고, 금 도금층(120c)의 두께가 50㎚ 이상이 되면 금(Au) 고유의 노란색이 나타나서 반사층(120b)의 반사도를 저하시키는 문제가 발생된다. 따라서, 금 도금층(120c)의 두께 범위는 반사층(120b)의 반사도를 저하시키지 않으면서 도금을 용이하게 실시할 수 있는 최적의 조건이다. 특히, 금 도금층(120c)은 반사층(120b)의 반사도 저하를 방지하고 도금을 용이하게 실시하기 위하여, 그 두께를 약 2㎚로 형성하는 것이 바람직하다.
도 4는 금 도금층의 두께 변화에 따른 발광 장치 패키지의 광 효율을 나타낸 그래프이다. 도 4에서, y축인 패키지 광 효율은 은으로 형성된 반사층 상에 금 도금층을 형성하지 않은 리드 프레임을 사용한 패키지의 광 효율을 100%로 가정하였을 때, 은으로 형성된 반사층 상에 금 도금층이 형성된 리드 프레임을 사용한 패키지의 광 효율 비율을 나타낸다. 도 4에서, 반사층의 두께는 3㎛로 고정된 상태이다.
도 3 및 도 4를 참조하면, 약 3㎛ 두께의 반사층(120b) 상에 금 도금층(120c)을 약 2㎚ 이하의 두께로 형성하면 약 90%의 광 효율이 나왔으며, 금 도금층(120c)을 약 200㎚의 두께로 형성하면 약 85%의 광 효율이 나왔으며, 금 도금층(120c)을 약 300㎚의 두께로 형성하면 약 83%의 광 효율이 나왔으며, 금 도금층(120c)을 약 600㎚의 두께로 형성하면 약 75%의 광 효율이 나오는 것을 확인할 수 있었다. 반면, 금 도금층(120c)의 두께가 약 640㎚에서는 약 70%의 광 효율이 나오고, 금 도금층(120c)의 두께가 약 700㎚에서는 약 60%의 광 효율이 나와, 금 도금층(120c)을 약 600㎚ 이상의 두께로 형성하면, 리드 프레임(120)의 광 효율이 급격하게 떨어지는 것을 확인할 수 있었다.
따라서, 반사층(120b) 상에 형성되는 금 도금층(120c)을, 도금으로 형성할 수 있는 최소 두께인 약 0.1㎚ 이상으로 형성하고, 광 효율을 약 88% 이상으로 유지할 수 있는 최대 두께인 약 50㎚ 이하의 두께로 형성함으로써, 반사층(120b)의 부식을 방지함과 동시에, 반사층(120b)의 반사율 저하를 최대한 방지할 수 있다.
한편, 반사층(120b) 및 금 도금층(120c)은 리드 단자(120a)의 양면 모두에 전체적으로 형성되거나, 또는 발광 칩(110)이 실장되는 한쪽 면에만 형성되거나, 발광 칩(110)에서 발생된 빛이 직접 반사되는 일부 영역에만 형성될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 리드 프레임을 나타낸 도면이다. 도 5에서, 니켈층이 추가되는 것을 제외한 나머지 구성은 도 3에 도시된 것과 동일하므로, 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하며, 이와 관련된 중복되는 상세한 설명은 생략하기로 한다.
도 5를 참조하면, 리드 프레임(120)은 리드 단자(120a)와 반사층(120b) 사이에 형성된 니켈층(120d)을 더 포함할 수 있다. 구리(Cu) 등으로 형성된 리드 단자(120a) 상에는 은(Ag) 등으로 형성된 반사층(120b)이 잘 도금되지 않을 수 있으므로, 리드 단자(120a) 상에 먼저 니켈(Ni)을 도금하여 니켈층(120d)을 형성한 후, 니켈층(120d) 상에 은(Ag)을 도금하면 용이하게 반사층(120b)을 형성할 수 있다.
다시 도 1 및 도 2를 참조하면, 발광 칩(110)은 리드 프레임(120)에 실장되며, 리드 프레임(120)을 통해 인가되는 전원에 반응하여 광을 발생시킨다. 예를 들어, 발광 칩(110)은 제1 리드단자(122)에 실장되며, 제1 도전성 와이어(140) 및 제2 도전성 와이어(150)를 통해 제1 리드단자(122) 및 제2 리드단자(124)와 각각 전기적으로 연결된다. 발광 칩(110)은 예를 들어, 질화갈륨, 질화비소 또는 질화인 등과 같은 반도체 물질로 제조될 수 있다. 발광 칩(110)은 그 용도에 따라 다양한 파장대의 광을 발생시킬 수 있다. 예를 들어, 발광 칩(110)은 청색, 적색, 황색 또는 자외선 파장대의 광을 발생시킬 수 있다.
하우징(130)은 리드 프레임(120)과 결합되어 리드 프레임(120)을 고정시킨다. 즉, 하우징(130)은 제1 리드단자(122) 및 제2 리드단자(124)의 적어도 일부분을 감싸도록 형성되어 제1 리드단자(122) 및 제2 리드단자(124)를 고정시킨다. 하우징(130)은 예를 들어, 폴리프탈아미드(Polyphthalamide : PPA) 수지 등으로 형성될 수 있다.
하우징(130)에는 발광 칩(110) 및 발광 칩(110)이 실장된 리드 프레임(120)의 일부 영역을 노출시키기 위한 개구부(132)가 형성된다. 개구부(132)는 리드 프레임(120)과 인접한 내측으로부터 외측으로 갈수록 개구면적이 넓어지는 깔대기 형상으로 형성될 수 있다. 따라서, 개구부(132)가 형성된 하우징(130)의 내면은 일정한 각도로 기울어진 경사면으로 형성되며, 상기 내면에는 반사 물질이 형성될 수 있다.
봉지제(160)는 발광 칩(110)을 덮도록 하우징(130)의 개구부(132) 내부에 채워진다. 봉지제(160)는 발광 칩(110)을 외부로부터 보호하기 위한 것으로, 예를 들어, 투명한 에폭시 또는 실리콘 수지로 형성된다. 한편, 봉지제(160) 내에는 발광 칩(110)으로부터 발생된 광의 파장을 변환시키기 위한 형광체(162)가 형성될 수 있다. 예를 들어, 봉지제(160) 내에는 적색, 녹색 및 청색 형광체들 중 어느 하나 이상이 포함되어 백색 광 등의 원하는 색상의 광을 구현할 수 있다.
발광 장치(100)는 발광 칩(110)과 형광체(162)의 조합을 통해 백색 광을 구현할 수 있다.
일 실시예로, 발광 칩(110)은 청색 광을 발생시키는 청색 칩으로 형성되고, 형광체(162)는 상기 청색 칩으로부터 발생된 청색 광의 적어도 일부를 황색 광으로 변환시키는 황색 형광체로 형성될 수 있다. 상기 청색 광은 약 430nm ~ 470nm의 최대 발광파장을 갖는 청색 광을 발생시키며, 예를 들어, InGaN계 발광장치 칩으로 형성된다. 상기 황색 형광체는 상기 청색 칩에서 발생된 청색 광의 일부에 의해 여기되어 황색 광을 방출한다. 상기 황색 형광체는 예를 들어, Yttrium Aluminum Garnet(Y3Al5O12; 이하 'YAG'라 칭함) 계열, 실리케이트 계열 또는 TAG 계열의 형광 물질을 포함할 수 있다. 따라서, 발광 장치(100)는 상기 청색 칩에서 방출된 청색 광과, 상기 황색 형광체에서 방출된 황색 광이 혼합되어 백색 광을 출사하게 된다.
다른 실시예로, 발광 칩(110)은 청색 광을 발생시키는 청색 칩으로 형성되고, 형광체(162)는 상기 청색 칩으로부터 발생된 청색 광의 적어도 일부를 적색 광 및 녹색 광으로 각각 변환시키는 적색 형광체 및 녹색 형광체를 포함할 수 있다. 상기 적색 형광체는 예를 들어, SrS:Eu, (Sr,Ca)S:Eu, CaS:Eu, (Sr,Ca)GeS:Eu 및 CaAlSiN3와 유사한 결정구조를 갖는 무기 화합물 또는 고용체 등으로 형성될 수 있다. 상기 녹색 형광체는 예를 들어, SrGa2S4:Eu 및 (Ba,Sr,Ca)2SiO4:Eu 등으로 형성될 수 있다. 따라서, 발광 장치(100)는 상기 청색 칩에서 방출된 청색 광과, 상기 적색 형광체에서 방출된 적색 광과, 상기 녹색 형광체에서 방출된 녹색 광이 혼합되어 백색 광을 출사하게 된다. 이와 같이, 청색 칩으로 이루어진 발광 칩(110)과 적색 형광체 및 녹색 형광체를 이용하여 백색 광을 구현할 경우, 약 85 이하의 색재현성을 갖는 청색 칩과 황색 형광체를 이용한 발광 장치에 비하여 최대 20% 정도 개선된 약 90 ~ 110 정도의 색재현성을 얻을 수 있다.
또 다른 실시예로, 발광 장치(100)는 서로 다른 색의 광을 발생시키는 두 개의 발광 칩(110)과 한 종류의 형광체(162)를 포함할 수 있다. 예를 들어, 발광 칩(110)은 청색 광을 발생시키는 청색 칩 및 적색 광을 발생시키는 적색 칩을 포함하며, 형광체(162)는 상기 청색 칩 및 상기 적색 칩으로부터 발생된 청색 광 및 적색 광의 적어도 일부를 녹색 광으로 변환시키는 녹색 형광체를 포함할 수 있다. 이와 달리, 발광 칩(110)은 청색 광을 발생시키는 청색 칩 및 녹색 광을 발생시키는 녹색 칩을 포함하며, 형광체(162)는 상기 청색 칩 및 상기 녹색 칩으로부터 발생된 청색 광 및 녹색 광의 적어도 일부를 적색 광으로 변환시키는 적색 형광체를 포함할 수 있다.
이러한 구성을 갖는 발광 장치(100)에 따르면, 발광 칩(110) 또는 형광체(162)로부터 발생되어 하부 방향으로 향하는 광은 리드 프레임(120)에 의해 반사되어 상부 방향으로 향하게 된다. 이때, 반사율이 높은 은(Ag) 등의 물질로 형성된 반사층(120b) 상에 내부식성이 우수한 금(Au) 도금층(120c)을 포함하는 리드 프레임(120)을 사용함으로써, 리드 프레임(120)의 반사율을 일정 수준 이상으로 유지하면서 부식 및 변색 등의 불량을 억제할 수 있다.
한편, 본 발명에 따른 리드 프레임(120)은 탑형(top view) 패키지, 측면 발광형(side view) 패키지, 램프형 패키지, 칩형 패키지 등의 다양한 모델에 적용될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 발광 장치를 나타낸 단면도이다. 도 6에서, 리플렉터가 추가된 것을 제외하고는 도 2에 도시된 것과 동일하므로, 동일한 구성요소에 대해서는 동일한 참조부호를 사용하여, 그 중복되는 상세한 설명은 생략하기로 한다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 발광 장치는 하우징(130)의 개구부(132) 내면에 형성된 리플렉터(170)를 더 포함한다. 리플렉터(170)는 발광 칩(110)에서 발생된 광을 외부로 반사시켜 발광 장치의 출광 효율을 향상시킨다. 리플렉터(170)는 리드 프레임(120)과 마찬가지로, 광 반사율이 높은 금속으로 형성되므로, 리플렉터(170)의 표면에는 리드 프레임(120)에 형성된 것과 마찬가지로, 금 고유의 색이 나타나지 않는 두께의 박막으로 코팅된 금 도금층(120c)이 형성될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 발광 장치(200)는 발광 칩(210), 발광 칩(210)이 실장되는 칩 실장부에 해당하는 슬러그(220), 발광 칩(110)에 전원을 인가하기 위한 리드 프레임(230) 및 슬러그(220)와 리드 프레임(230)을 고정시키는 하우징(240)을 포함한다. 또한, 발광 장치(200)는 발광 칩(210)과 리드 프레임(230)을 전기적으로 연결하기 위한 제1 및 제2 도전성 와이 어(250, 260)와 발광 칩(210)을 덮도록 형성된 봉지제(270)를 더 포함할 수 있다.
슬러그(220)는 발광 칩(210)에서 발생된 열의 방출 효율을 높이기 위한 것으로서, 슬러그(220)는 하우징(240)의 중앙 내부에 배치되며, 그 상부에는 발광 칩(210)이 실장되며, 하부는 열 방출 효율을 높이기 위하여 하우징(240)의 외부로 노출된다.
슬러그(220)의 높은 반사율을 유지하면서 부식 및 변색을 방지하기 위하여, 슬러그(220)의 외주면 상의 적어도 일부 영역에는 도 3에 도시된 리드 프레임(120)과 마찬가지로, 반사층 및 금 도금층이 형성된다. 반사층 및 금 도금층의 구성은 앞서 도 3을 참조하여 설명한 바 있으므로, 생략하기로 한다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 발광 장치(300)는 발광 칩(310), 발광 칩(310)이 실장되는 칩 실장부에 해당하는 기판(320), 기판(320)의 외주면의 적어도 일부 영역에 형성된 반사층(330) 및 반사층(330)의 외주면 상에 형성된 금 도금층(340)을 포함한다. 또한, 발광 장치(300)는 발광 칩(310)에 전원을 인가하기 위한 적어도 하나 이상의 리드 프레임(350), 리드 프레임(350)과 발광 칩(310)을 전기적으로 연결하기 위한 적어도 하나의 도전성 와이어(360) 및 적어도 발광 칩(310)과 도전성 와이어(360)를 덮도록 형성된 봉지제(370)를 더 포함할 수 있다.
기판(320)은 발광 칩(310)을 지지하고 발광 칩(310)에 전원을 인가하기 위한 것으로서, 인쇄회로기판, 세라믹 기판, 탄소나노튜브(CNT) 기판 등 다양한 기판이 사용될 수 있다.
기판(320)의 적어도 일부 영역에는 발광 칩(310)에서 발생된 광을 반사시키기 위한 반사층(330)과 반사층(330)의 부식을 방지하기 위한 금 도금층(340)이 형성된다. 반사층(330) 및 금 도금층(340)의 구성은 앞서 도 3을 참조하여 설명한 바 있으므로, 생략하기로 한다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 발광 장치는 기판(410), 기판(410) 상에 서로 이격되게 형성되고 외주면 중 적어도 일부 영역에 금 도금층(426)이 형성된 제1 및 제2 리드 프레임(420a, 420b), 제1 및 제2 리드 프레임(420a, 420b)에 전기적으로 연결된 발광 칩(430)을 포함한다. 또한, 발광 장치는 발광 칩(430)과 제1 및 제2 리드 프레임(420a, 420b)의 일부 영역을 봉지하는 몰딩부(450)를 더 포함할 수 있다.
기판(410)은 제1 및 제2 리드 프레임(420a, 420b)과 발광 칩(430)을 지지하기 위한 것으로서, 인쇄회로기판, 세라믹 기판, 탄소나노튜브(CNT) 기판 등으로 형성될 수 있다.
제1 및 제2 리드 프레임(420a, 420b)은 발광 칩(430)에 외부 전원을 인가하기 위한 것으로서, 제1 및 제2 리드 프레임(420a, 420b)은 각각 리드 단자(422), 리드 단자(424)의 외주면 중 적어도 일부 영역에 형성된 반사층(424) 및 반사층(424)의 외주면 상에 금 고유의 색이 나타나지 않는 두께의 박막으로 코팅된 금 도금층(426)을 포함한다. 리드 단자(422), 반사층(424) 및 금 도금층(426)에 대한 구성은 앞서 도 3을 참조하여 설명한 바 있으므로, 생략하기로 한다.
몰딩부(450)는 발광 칩(430)을 봉지하고 발광 칩(430)과 연결된 도전성 와이어(440)를 고정시키기 위한 것으로서, 에폭시 수지 또는 실리콘 수지와 같은 물질을 사용하여 형성할 수 있다. 또한, 몰딩부(450)는 발광 칩(430)을 봉지하고 도전성 와이어(440)를 고정시키기 위한 것뿐만 아니라, 볼록 렌즈의 형상으로 형성하여 발광 칩(430)에서 발산되는 빛을 모아주는 렌즈의 역할도 수행할 수 있다.
몰딩부(450)의 내부에는 발광 칩(430)으로부터 방출된 광을 산란에 의해 확산시킴으로써 균일하게 발광시키는 확산제(미도시)가 더 포함될 수 있다. 상기 확산제로는 티탄산바륨, 산화티탄, 산화알루미늄, 산화규소 등이 사용될 수 있다. 또한, 몰딩부(450) 내부에는 형광체(미도시)가 더 포함될 수 있다. 상기 형광체는 발광 칩(430)으로부터 발광된 광의 일부를 흡수하여 흡수된 광과 상이한 파장의 광을 방출하는 것으로서, 임자결정(Host Lattice)과 적절한 위치에 불순물이 혼입된 활성이온으로 구성된다.
이상과 같이, 발광 칩이 실장될 수 있는 리드 단자, 슬러그, 인쇄회로기판, 세라믹 기판, CNT 기판 등의 칩 실장부의 적어도 일부 영역에 반사율이 높은 반사층을 형성하고, 반사층 상에 반사층의 부식을 방지하기 위한 금 도금층을 얇은 두께로 형성함으로써, 반사층의 반사율 저하를 억제하고 반사층의 부식을 효율적으로 방지할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통 상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시에에 따른 발광 장치를 나타낸 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 3은 도 2에 도시된 리드 프레임을 구체적으로 나타낸 확대도이다.
도 4는 금으로 형성된 반사층의 두께 변화에 따른 발광 장치 패키지의 광 효율을 나타낸 그래프이다.
도 5는 본 발명의 다른 실시예에 따른 리드 프레임을 나타낸 도면이다.
도 6은 본 발명의 다른 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 장치를 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 발광 장치 110 : 발광 칩
120 : 리드 프레임 120a : 리드 단자
120b : 반사층 120c : 금 도금층
120d : 니켈층 130 : 하우징
160 : 봉지제 162 : 형광체

Claims (11)

  1. 광을 발생시키는 발광 칩;
    상기 발광 칩이 실장되는 칩 실장부;
    상기 칩실장부의 외주면 상의 적어도 일부 영역에 형성된 반사층; 및
    상기 반사층의 외주면 상에 0.1㎚ ~ 50㎚의 두께로 코팅된 금 도금층을 포함하는 발광 장치.
  2. 제1항에 있어서,
    상기 반사층은 반사율이 70% 이상인 금속으로 형성된 것을 특징으로 하는 발광 장치.
  3. 제2항에 있어서,
    상기 반사층은 은(Ag), 백금(Pt) 및 알루미늄(Al) 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 발광 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 칩 실장부는 리드 단자, 슬러그, 인쇄회로기판, 세라믹 기판, CNT 기판 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 발광 장치.
  6. 제1항에 있어서,
    상기 칩 실장부를 고정하며, 상기 발광칩을 노출시키기 위한 개구부가 형성된 하우징; 및
    상기 하우징의 개구부 내면에 형성된 리플렉터를 포함하며,
    상기 리플렉터의 표면에도 상기 금 도금층이 형성된 것을 특징으로 하는 발광 장치.
  7. 리드 단자;
    상기 리드 단자의 외주면 상의 적어도 일부 영역에 형성된 반사층; 및
    상기 반사층의 외주면 상에 0.1㎚ ~ 50㎚의 두께로 코팅된 금 도금층을 포함하는 리드 프레임.
  8. 제7항에 있어서,
    상기 반사층은 반사율이 70% 이상인 금속으로 형성된 것을 특징으로 하는 리드 프레임.
  9. 제8항에 있어서,
    상기 반사층은 은(Ag), 백금(Pt) 및 알루미늄(Al) 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 리드 프레임.
  10. 삭제
  11. 제7항에 있어서,
    상기 리드 단자과 상기 반사층 사이에 형성된 니켈층을 더 포함하는 것을 특징으로 하는 리드 프레임.
KR1020090061691A 2008-09-29 2009-07-07 발광 장치 KR100941857B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2009/003773 WO2010035944A2 (ko) 2008-09-29 2009-07-09 발광 장치
US12/569,208 US20100078669A1 (en) 2008-09-29 2009-09-29 Light emitting device and lead frame for the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080095458 2008-09-29
KR20080095458 2008-09-29

Publications (1)

Publication Number Publication Date
KR100941857B1 true KR100941857B1 (ko) 2010-02-11

Family

ID=42083285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090061691A KR100941857B1 (ko) 2008-09-29 2009-07-07 발광 장치

Country Status (1)

Country Link
KR (1) KR100941857B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234818A (ja) 2006-02-28 2007-09-13 Toshiba Lighting & Technology Corp 発光装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234818A (ja) 2006-02-28 2007-09-13 Toshiba Lighting & Technology Corp 発光装置

Similar Documents

Publication Publication Date Title
WO2010035944A2 (ko) 발광 장치
US10598317B2 (en) Light emitting device
CN101140975B (zh) 发光装置
KR101360732B1 (ko) 발광 다이오드 패키지
US7846754B2 (en) High power light emitting diode package and method of producing the same
JP5089212B2 (ja) 発光装置およびそれを用いたｌｅｄランプ、発光装置の製造方法
JP3468018B2 (ja) 発光装置及びそれを用いた表示装置
US20050133808A1 (en) Package for housing light-emitting element, light-emitting apparatus and illumination apparatus
US20090166664A1 (en) High power light emitting diode package and manufacturing method thereof
US20100109040A1 (en) Chip coated light emitting diode package and manufacturing method thereof
JP3900848B2 (ja) 発光ダイオード
KR20060107428A (ko) 발광장치
KR20080037734A (ko) 발광 장치와 그를 이용한 백 라이트 및 액정 표시 장치
JP2008071955A (ja) 発光装置
JP4948841B2 (ja) 発光装置および照明装置
JP2007266358A (ja) 発光装置および照明装置
JP5256591B2 (ja) 発光装置
JP2007280983A (ja) 発光装置
KR101081920B1 (ko) 발광 장치
JP2007043074A (ja) 照明装置
JP5406691B2 (ja) 半導体発光装置
JP2006237571A (ja) 発光ダイオード装置
JP2005310911A (ja) 発光素子収納用パッケージおよび発光装置ならびに照明装置
KR100941857B1 (ko) 발광 장치
KR20090007763U (ko) 발광다이오드 패키지

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141211

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 8