KR100941136B1 - 메시 구조의 전극층이 형성된 발광 소자 및 그 제조 방법 - Google Patents

메시 구조의 전극층이 형성된 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100941136B1
KR100941136B1 KR1020080050723A KR20080050723A KR100941136B1 KR 100941136 B1 KR100941136 B1 KR 100941136B1 KR 1020080050723 A KR1020080050723 A KR 1020080050723A KR 20080050723 A KR20080050723 A KR 20080050723A KR 100941136 B1 KR100941136 B1 KR 100941136B1
Authority
KR
South Korea
Prior art keywords
electrode
electrode layer
mesh structure
light emitting
layer
Prior art date
Application number
KR1020080050723A
Other languages
English (en)
Other versions
KR20090124478A (ko
Inventor
김태근
김은홍
종위안
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020080050723A priority Critical patent/KR100941136B1/ko
Publication of KR20090124478A publication Critical patent/KR20090124478A/ko
Application granted granted Critical
Publication of KR100941136B1 publication Critical patent/KR100941136B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 메시 구조로 형성된 전극층을 구비하는 발광 소자 및 그 제조 방법을 개시한다. 본 발명은 반도체층 위에 메시 구조를 갖는 전극층을 형성함으로써 투과율이 향상되고, 접촉 저항이 감소됨으로써 전기적 특성이 양호한 발광 소자를 얻을 수 있는 효과가 나타난다. 또한, 본 발명은 반도체층(특히, P-GaN층) 위에 일함수가 높은 Ni, Pt, Pd, Rh 및 Ag 등을 사용하여 메시 구조를 갖는 전극층을 형성함으로써, 양호한 오믹콘택 특성을 확보할 수 있는 효과가 있을 뿐만 아니라, 이러한 소재는 종래기술에서 투명 전극층으로 많이 이용되는 ITO보다 가격이 저렴하여 발광소자의 제조 비용을 절감할 수 있는 효과가 있다. 또한, 본 발명은 메시 구조의 전극층 형성에 이용되는 기둥 모양의 패턴의 크기 및 간격을 조절함으로써 용이하게 메시 구조의 간격 및 전극열의 폭을 조절할 수 있으므로, 광 추출 효율과 전기적 특성을 고려하여 고효율의 발광 소자를 제작할 수 있는 효과가 있다.

Description

메시 구조의 전극층이 형성된 발광 소자 및 그 제조 방법{Light emitting diode in which electrode with mesh structure is formed and method for manufacturing the same}
본 발명은 발광 소자 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 메시(mesh) 구조를 갖는 전극층이 형성된 발광소자 및 그 제조 방법에 관한 것이다.
청색, 녹색, UV광을 방출하는 GaN계 발광 다이오드(LED)는 소형 및 대형 전광판 뿐만 아니라, Indicator, LCD 장치의 백라이트, 및 휴대폰 키패드의 백라이트 등 사회 전반에 걸쳐 그 응용범위가 점차 넓어지고 있다.
현재는 청록색 LED 가 기존 신호등을 대체하고 있고, 다양한 LED가 자동차용 및 간접조명용 광원으로 사용되고 있으며, 광효율이 더 높은 백색 LED가 개발되면 현재 사용되는 전등도 LED로 대체될 수 있을 것이다.
이렇게 다양한 분야에 이용되는 LED를 제조하기 위해서, 종래에는 GaN 물질로 LED를 구성하기 위해 박막을 MOCVD(Metal Organic Chemical Vapor Deposition)등의 방식으로 사파이어 기판 또는 SiC 기판 위에 형성하였다.
도 1a 및 도 1b 는 종래의 기술에 따라서 이용하여 발광소자를 제조하는 방 법을 설명하는 도면이다. 도 1a 및 도 1b를 참조하면, 종래의 방식은 사파이어, SiC, GaN 등의 기판(11) 위에 MOCVD 방식에 의해 버퍼층(Un-doped GaN;12)을 형성하고, 버퍼층(12) 위에 N-GaN 층(13), 활성층(InxGa1-xN(x=0~1);14), P-GaN층(15)을 차례로 형성한다(도 1a의 (a) 참조).
그 후, P-GaN층(15)의 불순물의 활성화를 위해서 약 600℃에서 약 20분간 열처리를 수행한 후, N형 전극을 형성하기 위해서 N-GaN층(13)의 일부분이 드러나도록 P-GaN층(15)부터 아래로 식각을 수행한다(도 1a 의 (b) 참조).
그 후, P-GaN층(15)의 전면에 얇은 ohmic contact 용 메탈(또는 투명 전도 박막;16)을 형성하고(도 1a의 (c) 참조), 그 위에 칩의 조립시 본딩을 하기 위한 패드용 P형 ohmic contact(17)을 형성한다(도 1b의 (d) 참조).
그 후, 식각된 N-GaN층(13) 위에도 ohmic 및 패드 메탈로 동시에 이용되는 전극층(18)을 형성하여 칩을 완성한다(도 1b 의 (e) 참조).
도 1a 및 도 1b 에 도시된 바와 같이, 종래에는 GaN 물질의 큰 밴드갭 에너지로 인해 p-GaN층과 전극을 형성하기 위한 금속간 오믹접촉의 구현을 위해서는 7.5 eV 정도의 큰 일함수(work function)를 갖는 금속소재를 이용하여 p-GaN층 위에 전극층을 형성하여야 하였다. 일반적으로 높은 일함수를 갖는 Ni 등이 p-GaN 오믹 물질로 사용되고 있다. 그러나 금속소재를 사용한 전극층은 오믹접촉이 이루어지는 반면 낮은 투과율 때문에 발광효율이 저하되는 문제가 발생한다.
그래서, 최근에는 광흡수가 적으면서 오믹접촉이 가능한 투명성전극 소재들 을 이용하여 p-GaN층위에 투명 전도성 산화막 (Transparent Conductive Oxide, TCO) 형태의 전극층을 형성하는 많은 연구가 진행되고 있는데, TCO (ITO, IZO, CIO, ZnO 등) 소재들 중에서도 인듐틴옥사이드(ITO)는 전기전도가 비교적 우수하면서 Band-gap이 2.5 eV이상으로 가시광 영역에서 투명하기 때문에 현재 LED의 투명전극 물질로 각광받고 있다.
그러나, TCO는 뛰어난 광학적 특성에도 불구하고 전기적 특성에서는 높은 접촉저항으로 인해 발광소자를 구동하기 위한 구동전압이 높은 문제점이 존재한다.
본 발명이 해결하고자 하는 과제는 높은 투과율을 갖고, 오믹접촉 특성이 양호한 전극층이 형성된 발광 소자 및 이의 제조 방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 본 발명의 발광소자는 광을 발생시키는 반도체층; 및 반도체층에 메시 구조로 형성된 전극층을 포함한다.
또한, 상술한 전극층은 서로 이격되어 평행하게 형성된 복수의 제 1 전극열; 및 제 1 전극열들과 교차되도록 서로 이격되어 평행하게 형성된 복수의 제 2 전극열들로 구성될 수 있다.
또한, 상술한 제 1 전극열들과 제 2 전극열들은 서로 직교하도록 형성될 수 있다.
또한, 상술한 전극층은 Ni, Pt, Pd 및 Rh 중 어느 하나로 형성될 수 있다.
또한, 상술한 반도체층은 기판위에 N-GaN층, 활성층, 및 P-GaN 층이 순차적으로 형성되고, 상술한 전극층은 P-GaN층 위에 형성될 수 있다.
한편, 상술한 과제를 해결하기 위한 본 발명의 발광 소자 제조 방법은 (a) 기판위에 광을 발생시키는 반도체층을 형성하는 단계; 및 (b) 반도체층 위에 메시 구조로 전극층을 형성하는 단계를 포함한다.
또한, 상술한 (b) 단계는 (b1) 반도체층위에 기둥 모양의 정렬된 패턴을 형성하는 단계; (b2) 기둥 모양의 패턴들의 사이 영역에 전극층 물질을 증착시켜 메 시 구조의 전극층을 형성하는 단계; 및 (b3) 패턴을 제거하는 단계를 포함한다.
또한, 상술한 (b2) 단계는 전극층 형성 물질을 방사하는 소오스에 대해서 기판을 기울여 전극층 형성 물질이 입사되는 각을 감소시킴으로써 기둥 모양의 패턴들 사이 영역에 전극층 물질을 증착시킬 수 있다.
또한, 상술한 (b2) 단계는 소오스에 대해서 기둥 모양 패턴들을 일렬로 정렬시켜 기둥 모양의 패턴들 사이 영역에 전극층 물질을 증착시킬 수 있다.
또한, 상술한 (b2) 단계는 기둥 모양의 패턴들 사이 영역에 전극층 물질을 증착시켜 제 1 전극열을 형성하는 단계; 및 제 1 전극열이 형성된 기판을 90도 회전시켜 제 1 전극열과 직교되도록, 기둥 모양의 패턴들 사이 영역에 전극층 물질을 증착시켜 제 1 전극열을 형성하는 단계를 포함할 수 있다.
또한, 상술한 방법은, 기둥 모양의 패턴들 간의 간격을 조절하여 메시 구조를 형성하는 전극열들의 선폭을 조정하고, 기둥 모양 패턴의 크기를 조절하여 메시 구조를 형성하는 전극열들간의 간격을 조절할 수 있다.
또한, 상술한 전극층은 Ni, Pt, Pd 및 Rh 중 어느 하나로 형성될 수 있다.
상술한 바와 같이, 본 발명은 반도체층 위에 메시 구조를 갖는 전극층을 형성함으로써 투과율이 향상되고, 접촉 저항이 감소됨으로써 전기적 특성이 양호한 발광 소자를 얻을 수 있는 효과가 나타난다.
또한, 본 발명은 반도체층(특히, P-GaN층) 위에 일함수가 높은 Ni, Pt, Pd, Rh 등을 사용하여 메시 구조를 갖는 전극층을 형성함으로써, 양호한 오믹콘택 특성 을 확보할 수 있는 효과가 있을 뿐만 아니라, 이러한 소재는 종래기술에서 투명 전극층으로 많이 이용되는 ITO보다 가격이 저렴하여 발광소자의 제조 비용을 절감할 수 있는 효과가 있다.
또한, 본 발명은 메시 구조의 전극층 형성에 이용되는 기둥 모양의 패턴의 크기 및 간격을 조절함으로써 용이하게 메시 구조의 간격 및 전극열의 폭을 조절할 수 있으므로, 광 추출 효율과 전기적 특성을 고려하여 고효율의 발광 소자를 제작할 수 있는 효과가 있다.
이하에서는 질화물층에 본 발명의 전극층이 형성된 질화물 발광 소자를 예시적으로 설명한다.
도 2 는 본 발명의 바람직한 실시예에 따라서 형성된 전극층의 구조를 도시하는 도면이다. 도 2를 참조하면, 본 발명의 전극층(700)은 종래 기술의 다양한 방법으로 형성된 반도체층(질화물층 중 p-GaN 층(500)) 위에 메시(mesh) 구조로 형성된다.
구체적으로, p-GaN층 위에 제 1 방향으로 서로 평행하게 서로 이격되어 형성된 복수의 제 1 전극열(710)과 복수의 제 1 전극열(710)과 교차하도록 제 2 방향으로 서로 이격되어 평행하게 형성된 복수의 제 2 전극열(720)로 구성된다.
본 발명의 바람직한 실시예에서, 제 1 방향과 제 2 방향은 서로 직교하는 방향으로서, 제 1 전극열(710)과 제 2 전극열(720)이 서로 직교하여 직사각형의 메시 구조로 전극층(700)이 형성되지만, 본 발명은 이에 한정되는 것은 아니며, 제 1 전 극열(710)과 제 2 전극열(720)이 임의의 각도로 서로 교차하여 직사각형이 아닌 사각형의 메시 구조로 형성되어도 무방하다.
한편, 도 2 에 도시된 본 발명의 바람직한 실시예에 따른 전극층(700)을 구성하는 제 1 전극열(710)과 제 2 전극열(720)은 서로 직교하도록 형성되는데, 각 전극열간의 간격(a)은 10Å~10mm 인 것이 바람직하고, 각 전극열의 폭(w)은 10Å~10mm 인 것이 바람직하며, 각 전극열의 두께는 10Å~10㎛ 인 것이 바람직하다.
도 3 내지 도 6 은 본 발명의 바람직한 실시예에 따라서 전극층(700)을 형성하는 방법을 설명하는 도면이다. 먼저, 도 3을 참조하면, 기판(100)위에 버퍼층(200), 제 1 반도체층(300), 활성층(400), 제 2 반도체층(500)을 차례로 형성하고, 제 2 반도체층(500) 위에 포토레지스트(600)를 형성한다.
본 발명의 바람직한 실시예에서, 기판(100)은 실리콘 기판, 사파이어 기판, SiC 기판, GaN 기판 등이 이용될 수 있고, 버퍼층(200)은 MOCVD 방식에 의해 un-doped GaN층으로 형성될 수 있다.
또한, 버퍼층(200)위에 순차적으로 제 1 반도체층(300)은 N-GaN 층으로, 활성층(400)은 InxGa1-xN(x=0~1)으로, 제 2 반도체층(500)은 P-GaN층으로 각각 형성하고, 제 2 반도체층(500)위에 1nm 내지 10mm 의 두께로 포토레지스트(600)를 형성한다.
그 후, Holo 리소그래피법을 이용하거나 다른 공지의 적용가능한 방식을 적 용하여, 포토레지스트(600)를 식각하여 일정한 간격으로 기둥 형상의 포토레지스트 물질이 정렬된 패턴을 형성한다.
도 4a 는 패턴이 형성된 단면을 도시하는 도면이고, 도 4b 는 패턴이 형성된 평면을 도시한 도면이다. 도 4b를 참조하면, 도 5a 내지 도 6을 참조하여 후술하는 바와 같이, 전극 물질을 증착시키는 방향에 따라서, 전극열의 폭은 W1 또는 W2 가 되고, 전극열간의 간격은 a1 또는 a2 가 된다. 즉, 전극열의 폭은 기둥 모양 패턴의 이격 간격에 의해서 조절되고, 전극열간의 간격은 기둥 모양 패턴의 크기(지름)에 의해서 조절된다.
그 후, 도 5a 에 도시된 바와 같이, 기둥 형태의 패턴들 사이로 P-GaN층에 대해서 오믹접촉 특성을 보이는 일함수가 높은 금속들이 사용될 수 있고, 본 발명의 바람직한 실시에는 이러한 금속들 중 Ni, Pt, Pd, Rh, 및 Ag 등의 전극층 형성 물질을 증착하여 포토레지스트 패턴들 사이 영역에 제 1 전극열(710)을 형성한다.
이 때, 전극층 형성 물질을 방사하는 e-beam 소오스(900) 등에 대해서 기판을 기울이면, 증착물질이 입사되는 입사각이 기판의 법선에 대해서 90도에 근접하게 되고, 즉, 기판에 대해서 수평방향으로 전극 물질이 증착되고, 따라서, 일정한 간격으로 배치된 기둥 모양의 패턴들 사이의 영역에는 전극 물질이 증착되지만, 기둥 모양 패턴의 뒷면에 해당되는 제 2 반도체층의 영역(520)에는 전극 물질이 증착되지 않는다. 따라서, 기둥 모양의 패턴들 사이의 영역에 전극열이 형성된다. 도 5b 는 도 5a 의 A-A'의 단면을 도시한 도면이다.
제 1 전극열(710)이 형성되면, 도 6에 도시된 바와 같이 기판을 90도 회전시 켜 제 1 전극열(710)을 형성한 것과 동일한 방식으로 전극 물질을 증착하여 제 1 전극열(710)과 교차되도록 제 2 전극열(720)을 형성한다. 제 2 전극열(720)은 제 1 전극열(710)에 대해서 왼쪽으로 90도 회전시켜 일부를 증착하고, 제 1 전극열(710)에 대해서 오른쪽으로 90도 회전시켜 일부를 증착하는 방식으로 형성될 수 있다.
또한, 기판을 전극 형성 물질을 방사하는 소오스(900)에 대해서 일정한 시간 간격으로 90도씩 회전시키면서 제 1 전극열(710)과 제 2 전극열(720)을 동시에 형성할 수도 있다.
제 1 전극열(710)과 제 2 전극열(720)이 형성된 후, 제 1 전극열(710)과 제 2 전극열(720) 사이에 위치한 포토레지스트 패턴들(600)을 제거하여 도 2에 도시된 바와 같은 메시 구조의 전극층(700)을 완성한다.
그 후, 일반적인 발광 소자 제조 공정과 마찬가지로 전극층(700)위에 전극패드를 형성하고 후 공정을 수행하여 소자를 완성한다.
도 7 및 도 8 은 본 발명의 바람직한 실시예에 따라서 Ag 로 메시 구조의 전극층(700)을 형성하였을 때 반사율, 투과율, 흡수율을 파장의 함수로 계산한 그래프이다.
도 7 은 전극열간 간격(a)을 400nm, 전극열 폭(W)을 100nm, 전극 높이를 500nm로 각각 형성하였을 때 가시광 영역의 투과율이 80% 이상의 특성을 보인다. 이러한 sub-micron 전극열 폭에서는 전극의 전기적 특성은 크게 문제없으리라 예상된다.
도 8 은 도 7에서 전극열의 높이를 100nm에서 500nm로 100nm 단위로 변화시 킬 때 전극의 투과율을 계산한 값이다. 전극 두께가 100nm일 때 투과율이 가시광 영역에서 90% 이상의 향상된 특성을 보여줌을 알 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1a 및 도 1b 는 종래기술에 따른 발광 소자의 제조 방법을 설명하는 도면이다.
도 2 는 본 발명의 바람직한 실시예에 따라서 형성된 전극층의 구조를 도시하는 도면이다.
도 3 내지 도 6 은 본 발명의 바람직한 실시예에 따라서 전극층을 형성하는 방법을 설명하는 도면이다.
도 7 및 도 8 은 본 발명의 바람직한 실시예에 따라서 Ag 로 메시 구조의 전극층을 형성하였을 때 반사율, 투과율, 흡수율을 파장의 함수로 계산한 그래프이다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. (a) 기판위에 광을 발생시키는 반도체층을 형성하는 단계; 및
    (b) 상기 반도체층 위에 메시 구조로 전극층을 형성하는 단계를 포함하고,
    상기 (b) 단계는
    (b1) 상기 반도체층위에 기둥 모양의 정렬된 패턴을 형성하는 단계;
    (b2) 상기 기둥 모양의 패턴들의 사이 영역에 전극층 물질을 증착시켜 상기 메시 구조의 전극층을 형성하는 단계; 및
    (b3) 상기 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  8. 제 7 항에 있어서, 상기 (b2) 단계는
    상기 전극층 형성 물질을 방사하는 소오스에 대해서 상기 기판을 기울여 상기 전극층 형성 물질이 입사되는 각을 감소시킴으로써 상기 기둥 모양의 패턴들 사이 영역에 전극층 물질을 증착시키는 것을 특징으로 하는 발광 소자 제조 방법.
  9. 제 8 항에 있어서, 상기 (b2) 단계는
    상기 소오스에 대해서 상기 기둥 모양 패턴들을 일렬로 정렬시켜 상기 기둥 모양의 패턴들 사이 영역에 전극층 물질을 증착시키는 것을 특징으로 하는 발광 소자 제조 방법.
  10. 제 9 항에 있어서, 상기 (b2) 단계는
    상기 기둥 모양의 패턴들 사이 영역에 전극층 물질을 증착시켜 제 1 전극열을 형성하는 단계; 및
    상기 제 1 전극열이 형성된 기판을 90도 회전시켜 상기 제 1 전극열과 직교되도록, 상기 기둥 모양의 패턴들 사이 영역에 전극층 물질을 증착시켜 제 1 전극열을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  11. 제 7 항에 있어서,
    상기 기둥 모양의 패턴들 간의 간격을 조절하여 상기 메시 구조를 형성하는 전극열들의 선폭을 조정하고, 상기 기둥 모양 패턴의 크기를 조절하여 상기 메시 구조를 형성하는 전극열들간의 간격을 조절하는 것을 특징으로 하는 것을 특징으로 하는 발광 소자 제조 방법.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 전극층은 Ni, Pt, Pd, Rh, 및 Ag 중 어느 하나로 형성되는 것을 특징으로 하는 발광 소자 제조 방법.
KR1020080050723A 2008-05-30 2008-05-30 메시 구조의 전극층이 형성된 발광 소자 및 그 제조 방법 KR100941136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080050723A KR100941136B1 (ko) 2008-05-30 2008-05-30 메시 구조의 전극층이 형성된 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050723A KR100941136B1 (ko) 2008-05-30 2008-05-30 메시 구조의 전극층이 형성된 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090124478A KR20090124478A (ko) 2009-12-03
KR100941136B1 true KR100941136B1 (ko) 2010-02-09

Family

ID=41686412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050723A KR100941136B1 (ko) 2008-05-30 2008-05-30 메시 구조의 전극층이 형성된 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100941136B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333333B1 (ko) * 2012-03-06 2013-11-27 한국생산기술연구원 씨드 레이어를 포함하는 기판의 제조방법
KR101311772B1 (ko) * 2012-05-25 2013-10-14 고려대학교 산학협력단 투명 전극 및 투명 전극 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152221A (ja) 2001-11-05 2003-05-23 Epitech Technology Corp Led構造
WO2004112157A1 (en) * 2003-06-03 2004-12-23 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device with mesh type electrode
KR20060074388A (ko) * 2004-12-27 2006-07-03 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
KR100599011B1 (ko) 2005-06-29 2006-07-12 서울옵토디바이스주식회사 메쉬 전극을 채택하는 복수개의 발광셀들을 갖는 발광다이오드 및 그것을 제조하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152221A (ja) 2001-11-05 2003-05-23 Epitech Technology Corp Led構造
WO2004112157A1 (en) * 2003-06-03 2004-12-23 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device with mesh type electrode
KR20060074388A (ko) * 2004-12-27 2006-07-03 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
KR100599011B1 (ko) 2005-06-29 2006-07-12 서울옵토디바이스주식회사 메쉬 전극을 채택하는 복수개의 발광셀들을 갖는 발광다이오드 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
KR20090124478A (ko) 2009-12-03

Similar Documents

Publication Publication Date Title
JP5512249B2 (ja) 発光素子及びその製造方法
US9362456B2 (en) Optoelectronic semiconductor device
KR101667815B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101150861B1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
KR100986461B1 (ko) 발광 소자 및 그 제조방법
US20150060880A1 (en) GaN-Based LED
JP5713856B2 (ja) 光透過型金属電極、電子装置及び光学素子
US8692280B2 (en) Optoelectronic semiconductor device
KR20090022424A (ko) 질화물계 발광 소자 및 그 제조방법
KR20120081506A (ko) 수직형 발광소자
JP2012209475A (ja) 発光素子
US20130187122A1 (en) Photonic device having embedded nano-scale structures
KR101877396B1 (ko) 발광소자
KR20110121338A (ko) 탄소나노튜브가 채워진 홀패턴을 구비하는 반도체 발광 소자 및 그 제조 방법
JP5989318B2 (ja) 半導体発光素子及びその製造方法
KR100941136B1 (ko) 메시 구조의 전극층이 형성된 발광 소자 및 그 제조 방법
KR101832314B1 (ko) 발광소자
TWI453968B (zh) 半導體發光結構
KR101145891B1 (ko) 역반사막을 구비한 엘이디 및 그 제작방법
CN101861662A (zh) 发光器件
US20140193932A1 (en) Light-emitting device and method for manufacturing the same
KR20090001231A (ko) 수직형 발광 다이오드와 그 제조 방법 및 이를 구비한 발광다이오드
KR101580213B1 (ko) 자외선 발광다이오드 제조 방법 및 자외선 발광다이오드
KR20110044094A (ko) 반도체 발광 소자
KR20190106701A (ko) 디스플레이 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140113

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190124

Year of fee payment: 10