KR100934636B1 - 발광다이오드 소자의 제조방법 및 그의 제조 중간체 - Google Patents

발광다이오드 소자의 제조방법 및 그의 제조 중간체 Download PDF

Info

Publication number
KR100934636B1
KR100934636B1 KR1020090022515A KR20090022515A KR100934636B1 KR 100934636 B1 KR100934636 B1 KR 100934636B1 KR 1020090022515 A KR1020090022515 A KR 1020090022515A KR 20090022515 A KR20090022515 A KR 20090022515A KR 100934636 B1 KR100934636 B1 KR 100934636B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
submount
substrate
module
Prior art date
Application number
KR1020090022515A
Other languages
English (en)
Inventor
신현우
구교선
오병두
박기용
Original Assignee
한빔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한빔 주식회사 filed Critical 한빔 주식회사
Application granted granted Critical
Publication of KR100934636B1 publication Critical patent/KR100934636B1/ko
Priority to PCT/KR2010/001018 priority Critical patent/WO2010098553A2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 2개 이상의 단위칩을 포함하는 다각형의 모듈을 이용하여 발광다이오드소자를 제조하는 방법에 관한 것이다. 본 발명에 따른 제조방법은 종래 웨이퍼 상태로 서브마운트 접합 시 열팽창계수 차이 등에 의해 발생하는 스트레스로 인한 휨이나 깨짐 등을 방지하고 레이저 리프트오프 공정 시 레이저 조사 유·무에 의해 발생하는 칩간의 스트레스로 인한 깨짐 등을 감소시키면서 동시에 단위칩 별로 서브마운트 접합 시 발생하는 단위칩 간의 단차를 줄임으로써 고른 결합특성을 나타내어 발광다이오드 소자의 발광 및 열방출 효율이 향상되며, 모듈 형태를 도입하여 미세한 단위칩 별로 절단하는 경우에 비해 절단 횟수를 현저히 감소시키고 기판의 양면 폴리싱 여부 등에 제약 없이 스크라이빙/브레이킹 공정 수행이 용이하여 대량생산이 가능하다.
발광다이오드, 모듈

Description

발광다이오드 소자의 제조방법 및 그의 제조 중간체{METHOD FOR LIGHT EMITTING DIODE DEVICE AND INTERMEDIATE THEREFOR}
본 발명은 2개 이상의 단위칩을 포함하는 다각형의 모듈을 이용하여 발광효율 및 열방출 효율이 우수한 발광다이오드 소자를 손쉽게 양산하는 발광다이오드 소자의 제조방법 및 이로 부터 얻어지는 제조 중간체에 관한 것이다.
발광다이오드(light emitting diode ; LED) 소자는 PN접합에 순방향으로 전류를 흐르게 함으로써 빛을 발생시키는 반도체 소자이다. 반도체를 이용한 발광다이오드 소자는 전기에너지를 빛에너지로 변환하는 효율이 높고 수명이 5 ∼ 10년 이상으로 길며, 전력소모와 유지보수 비용을 크게 절감할 수 있는 장점이 있어서 차세대 조명기기 응용분야에서 주목을 받고 있다.
보다 구체적으로 질화갈륨계 화합물 반도체를 이용한 발광다이오드를 일례로 하여 설명하면 다음과 같다.
발광다이오드 제조를 위한 질화갈륨계 화합물 반도체의 성장에는 주로 사파 이어 기판이 이용된다. 사파이어 기판은 절연체이므로 발광다이오드의 양극과 음극 전극은 웨이퍼의 전면에 형성된다.
일반적으로 전면발광형 질화갈륨계 발광다이오드는 저출력용으로 주로 이용되며 하기 도 1(a)와 같이 결정구조가 성장된 사파이어 기판(10)을 리드프레임(20)에 올린 후 두 개의 전극(11, 12)을 상부에 연결하는 방식으로 제작된다. 이 경우 열방출 효율을 향상시키기 위해 사파이어 기판을 약 100 마이크론 이하의 두께로 얇게 하여 리드프레임에 부착시킨다. 그러나 사파이어 기판의 열전도도는 약 50 W/mK이기 때문에 두께를 100 마이크론 정도로 하더라도 열저항이 매우 크므로 도 1(a)의 구조를 적용하여도 원하는 열방출 특성을 얻기 어렵다.
이에 고출력 질화갈륨계 발광다이오드의 경우에는 열방출 특성을 보다 향상시키기 위하여 도 1(b)와 같이 플립칩 본딩 방식을 주로 사용하고 있다. 플립칩 본딩 방식은 발광다이오드 구조가 만들어진 칩을 열전도도가 우수한 실리콘 웨이퍼(약 150 W/mK) 또는 AlN 세라믹(약 180 W/mK) 기판 등의 서브마운트(30)에 뒤집어 부착시키는 것이다. 도 1(b)에서 도면 부호 10은 사파이어 기판, 11과 12는 전극, 13은 발광층, 30은 서브마운트, 40은 플립칩 본딩을 나타낸다. 이 경우 서브마운트를 통하여 열이 방출되므로 사파이어 기판을 통하여 열을 방출하는 경우보다 열방출 효율이 향상되기는 하지만 그 향상 정도가 만족할 만한 수준은 아니다.
이러한 문제점들과 관련하여 최근에는 사파이어 기판이 제거된 질화갈륨계 발광다이오드(GaN LED) 방식이 주목을 받고 있다. 사파이어 기판 제거에 의한 발광다이오드 제작방식은 발광다이오드 결정구조로부터 레이저 리프트오프 방식으로 사파이어 기판을 제거한 후 패키징하는 기술이 대표적인 방식이며 열방출 효율이 가장 우수한 구조로 알려져 있다.
또한 사파이어 기판 제거방식은 플립칩 본딩 방식과는 달리 정교한 플립칩 본딩 공정이 필요하지 않고 사파이어 기판의 제거와 관련된 문제점만 해결된다면 제작공정 또한 간단하다. 플립칩 본딩 방식의 경우 발광면적이 칩 면적의 약 60% 정도인데 비하여 사파이어 기판이 제거된 발광다이오드 구조의 경우 발광면적이 칩 크기의 90% 정도에 이른다.
그러나 이러한 장점에도 불구하고 사파이어 기판의 제거에 대표적으로 사용되던 종래의 레이저 리프트오프 방식은 레이저 조사 시 사파이어 기판과 발광다이오드 결정구조 사이에 존재하는 스트레스(stress)에 의해 발광다이오드 결정구조에 쪼개짐이 발생하여, 열방출 효율이 우수함에도 불구하고 수율이 현저히 떨어지는 문제로 인하여 대량생산에는 아직 적용되지 못하고 있는 실정이다.
이에 본 출원인은 사파이어 기판에 레이저를 조사하여 사파이어 기판을 제거하기 이전에 발광다이오드 결정구조가 성장된 사파이어 기판을 단위칩으로 형성하고, 하나 이상의 단위칩을 서브마운트에 접합시킨 후 사파이어 기판을 제거하는 방법을 제안하였다[대한민국 공개특허 제2006-66618호, 공개특허 제2006-66619호]. 그러나 미세한 단위칩을 형성하기 위해 추가되는 절단 공정의 비용이 증가할 뿐만 아니라 개개의 단위칩들을 서브마운트에 붙일 때 칩간의 단차에 의하여 결합특성이 고르지 못하여 이를 이용하여 제조된 발광다이오드는 제품으로서의 완성도 및 효율이 저하되는 문제가 있었다.
따라서, 손쉽고 경제적인 공정으로 발광 및 열방출 효율 등이 우수한 기판이 제거된 발광다이오드 소자를 양산할 수 있는 방법이 절실하게 요구되고 있는 실정이다.
이에 본 발명은 종래 웨이퍼 상태로 서브마운트 접합 시 열팽창계수 차이 등에 의해 발생하는 스트레스, 레이저 리프트오프 공정 시 레이저 조사 유·무에 의해 발생하는 칩 간의 스트레스를 감소시키며 동시에 단위칩 별로 서브마운트 접합 시 발생하는 단위칩 간의 단차를 줄여 고른 결합특성을 나타내어 발광효율 및 열방출 효율이 우수한 발광다이오드 소자를 손쉽고 경제적인 공정으로 대량 양산 할 수 있는 발광다이오드 소자의 제조방법을 제공하고자 한다.
또한, 본 발명은 상기 발광다이오드 소자를 제조하는 공정 중에 형성되는 특정의 중간체를 제공하고자 한다.
본 발명은 발광다이오드 결정구조가 성장된 기판을 2개 이상의 단위칩을 포함하는 다각형의 모듈별로 절단하는 단계; 상기 모듈에 서브마운트 또는 리드프레임을 형성하는 단계; 및 상기 모듈에서 기판을 제거하는 단계를 포함하는 발광다이오드 소자의 제조방법에 그 특징이 있다.
또한, 본 발명은 발광다이오드 결정구조가 성장된 기판에 서브마운트 또는 리드프레임을 형성하는 단계; 상기 서브마운트 또는 리드프레임이 형성된 기판을 2개 이상의 단위칩을 포함하는 다각형의 모듈별로 절단하는 단계; 및 상기 모듈에서 기판을 제거하는 단계를 포함하는 발광다이오드 소자의 제조방법에 또 다른 특징이 있다.
또한, 본 발명은 2개 이상의 단위칩을 포함하는 다각형 형태의 기판 상에 발광다이오드 결정구조를 성장시켜 다각형의 모듈을 제조하는 단계; 상기 다각형의 모듈에 서브마운트 또는 리드프레임을 형성시키는 단계; 및 상기 모듈에서 기판을 제거하는 단계를 포함하는 발광다이오드 소자의 제조방법에 또 다른 특징이 있다.
또한, 본 발명은 기판에 성장된 2개 이상의 발광다이오드 결정구조 단위칩을 포함하는 1개 이상의 다각형 모듈 상에, 서브마운트 또는 리드프레임이 형성된 중간체에 또 다른 특징이 있다.
또한, 본 발명은 기판이 제거된 2개 이상의 발광다이오드 결정구조 단위칩을 포함하는 1개 이상의 다각형 모듈 상에, 서브마운트 또는 리드프레임이 형성된 중간체에 또 다른 특징이 있다.
본 발명에 따른 발광다이오드 소자를 제조하는 방법은 웨이퍼 상태로 서브마운트 접합 시 열팽창계수 차이 등에 의해 발생하는 스트레스로 인한 휨이나 깨짐 등을 방지하고 레이저 리프트오프 공정 시 레이저 조사 유·무에 의해 발생하는 칩 간의 스트레스로 인한 깨짐 등을 감소시키며 단위칩 별로 서브마운트 접합 시 발생하는 칩간 단차를 줄여 결합특성이 고르고 단위칩 별로 서브마운트 접합 시 보다 기판을 자르는 횟수를 현저히 감소시켜 제조 공정이 단순하고 대량 생산이 용이하다. 특히 본 발명에 따른 발광다이오드 소자는 종래 단위칩 별로 절단하는 방법 에 비해 상대적으로 기판 두께와 스크라이빙 간격의 비(Aspect Ratio)가 작아 스크라이빙된 선에서 절단이 가능하므로, 단면 폴리싱 기판 뿐만 아니라 양면 폴리싱 기판을 사용하는 경우에도 스크라이빙/브레이킹 공정을 용이하게 수행할 수 있다.
본 발명은 2개 이상의 단위칩을 포함하는 다각형의 모듈을 이용하여 발광다이오드소자를 제조하는 방법에 관한 것이다. 구체적으로 2개 이상의 단위칩을 포함하는 다각형의 모듈을 이용하는 발광다이오드소자의 제조방법은 하기와 같은 방법이 사용될 수 있다.
먼저, 발광다이오드 결정구조가 성장된 기판을 2개 이상의 단위칩을 포함하는 다각형의 모듈별로 절단하는 단계, 상기 모듈에 서브마운트 또는 리드프레임을 형성하는 단계, 및 상기 모듈에서 기판을 제거하는 단계를 포함하는 방법; 발광다이오드 결정구조가 성장된 기판에 서브마운트 또는 리드프레임을 형성하는 단계, 상기 서브마운트 또는 리드프레임이 형성된 기판을 2개 이상의 단위칩을 포함하는 다각형의 모듈별로 절단하는 단계, 및 상기 모듈에서 기판을 제거하는 단계를 포함하는 방법; 또는 2개 이상의 단위칩을 포함하는 다각형 형태의 기판 상에 발광다이오드 결정구조를 성장시켜 다각형의 모듈을 제조하는 단계, 상기 다각형의 모듈에 서브마운트 또는 리드프레임을 형성시키는 단계, 및 상기 모듈에서 기판을 제거하는 단계를 포함하는 방법이 사용될 수 있다. 본 발명에서 모듈에 서브마운트 또는 리드프레임의 형성은 모듈과 서브마운트 또는 리드프레임의 접합이나, 모듈 상 에 서브마운트 또는 리드프레임의 생성으로 수행될 수 있다.
하기 도 2는 종래 사파이어 기판 제거방식에 따라 단위칩 형태의 박막형 질화갈륨계 발광다이오드 소자의 제조 공정도를 나타낸 것으로, 구체적으로 사파이어 기판 상에 질화갈륨계 발광다이오드 결정구조를 성장시키고; 상기 결정구조가 성장된 사파이어 기판을 서브마운트 상에 탑재하고; 그 결과물로부터 사파이어 기판을 제거하고; 그 결과물을 단위칩으로 분리하고; 형성된 단위칩을 리드프레임에 탑재하는 공정으로 발광다이오드 소자가 제조된다.
이때, 발광다이오드 결정구조와 사파이어 기판 사이에 스트레스가 존재하는 상태에서 물리적 및/또는 화학적 제거 수단(예, 레이저 리프트오프 등)에 의해 사파이어 기판이 국부적으로 그리고 순차적으로 제거되면, 제거된 부분과 제거되지 않은 부분에 의해 발광다이오드 결정구조와 사파이어 기판 사이에 불균일한 응력분포가 형성되고 이에 의해 결정구조의 쪼개짐 현상 등이 발생한다.
즉, 종래 레이저 리프트오프 수행 시 레이저 빛으로 한 번에 조사하는 면적에 제한이 있는 바, 통상적으로 사용되는 2인치 사파이어 기판 전체를 분리하기 위해서는 여러번 레이저 빛을 순차적으로 이동하면서 사파이어 기판 전체영역에 조사시켜야 한다. 한편 사파이어 기판과 발광다이오드 결정구조 사이에는 스트레스(stress)가 존재하고 한번의 레이저 빛이 조사되는 가장자리 영역의 발광다이오드 구조에 쪼개짐 등이 발생하므로 발광 및 열방출 효율이 우수함에도 불구하고 발광다이오드의 양산이 어렵게 되는 문제점이 발생한다.
이에 본 출원인은 레이저로 사파이어 웨이퍼의 전체영역을 조사하는 과정에 서 레이저가 조사되는 각 영역의 가장자리에서 발광다이오드 결정구조에 쪼개짐 등이 발생하는 것을 확인하고 전체 사파이어 기판에 레이저를 조사한 후 단위칩을 형성하는 종래의 레이저 리프트오프 방식과는 다른 방법[공개특허 제2006-66618호 및 공개특허 제2006-66619호]을 제시하였다. 구체적으로 하기 도 3과 같이 사파이어 기판에 레이저를 조사하여 사파이어 기판을 제거하기 이전에 발광다이오드 결정구조가 성장된 사파이어 기판을 단위칩으로 형성하고, 하나 이상의 단위칩을 서브마운트에 접합시킨 후 사파이어 기판을 제거하는 방식을 수행함으로써, 레이저 빛이 조사되는 영역보다 작은 단위칩의 사파이어 기판을 한번의 레이저 빛을 조사시켜 분리시키므로 결정구조에 쪼개짐 등이 발생하지 않는 발광다이오드 소자의 제조방법을 제시하였다.
그러나 상기 제시된 방법은 미세한 단위칩을 형성하기 위해 추가되는 절단 공정의 비용이 큰 비중을 차지하며, 절단된 개개의 미세한 단위칩들을 서브마운트에 결합하는 공정에서 단위칩 간의 단차가 발생되어 기판과 단위칩 간의 결합특성이 고르지 못한 문제가 있었다. 상기 단위칩 간의 단차에 의해 발생되는 서브마운트와 단위칩 간의 고르지 못한 결합특성은 발광 효율 및 열방출 효율 등의 문제를 유발할 수 있어 발광다이오드 소자의 상품성을 저하시키는 단점이 있었다.
이에 본 발명은 종래 발광다이오드 결정구조가 성장된 기판을 미세한 단위칩으로 절단하는 공정 대신에 2개 이상의 단위칩을 포함하는 다각형의 모듈을 이용하는 것이다. 이때 본 발명에서 단위칩의 크기는 이후에서 추가 절단 공정이 요구되지 않을 정도의 크기로, 최종 발광다이오드 램프로 제작 시에 바로 사용될 수 있 는 칩의 크기이다. 상기 칩의 크기는 고출력인 경우는 약 1×1 내지 5×5 mm2 정도이고, 중 및 저출력인 경우는 0.2×0.2 내지 1×1 mm2 정도인 것이 바람직하다.
본 발명에서의 모듈은 3개 이상의 선분으로 이루어진 다각형의 평면도형을 나타낸다. 다각형의 모듈을 형성하는 경우 종래 둥근형태의 웨이퍼 사용에 의한 가장자리의 쪼개짐 현상으로 인하여 폐기하게 되는 면적을 대폭 감소시킬 수 있다. 또한 종래의 기판을 단위칩으로 절단하는 공정은 절단 횟수가 많으나 본 발명과 같이 다각형의 모듈로 절단하여 분리하는 공정은 절단 횟수가 적어 공정상의 큰 차이를 보일 뿐만 아니라, 모듈은 단위칩 간의 단차가 거의 없으므로 종래 단위칩으로 절단한 것에 비해 서브마운트와 결합력이 우수하다.
특히, 본 발명은 일반적으로 기판의 효율적인 분리를 위하여 적용되는 양면 폴리싱된 기판을 절단하는 스크라이빙/브레이킹 공정 수행 시, 기판 두께와 스크라이빙 간격의 비(Aspect Ratio)가 작아 거의 정확하게 스크라이빙 선을 따라 절단된다. 양면 폴리싱된 기판을 사용하여 종래의 단위칩으로 절단하는 경우에는 단위칩의 크기가 작은 경우 스크라이빙된 선을 벗어나는 문제로 스크라이빙/브레이킹 공정 적용이 불가능한 문제가 있었다.
즉, 본 발명은 단면 폴리싱 기판 뿐만 아니라 양면 폴리싱 기판을 사용하는 경우에도 스크라이빙/브레이킹 공정 수행이 용이하며, 특히 단위칩이 2×2 이상의 매트릭스 형태를 갖는 다각형의 모듈에 적용하는 경우 보다 바람직하다.
이하 본 발명은 질화갈륨계 발광다이오드 소자를 일례로 하여 보다 구체적으 로 설명하면 다음과 같다.
질화갈륨계 발광다이오드 소자는 하기 도 4와 같이 질화갈륨계 발광다이오드 결정구조가 성장된 사파이어 기판을 하기 도 5와 같이 2이상의 단위칩을 포함하는 다각형의 모듈별로 절단하여 하기 도 6을 형성하는 단계; 하기 도 7과 같이 하나 이상의 상기 모듈에 서브마운트 또는 리드프레임을 형성시키는 단계; 하기 8과 같이 상기 모듈에서 사파이어 기판을 제거하는 단계를 통해 제조될 수 있다. 이후에 도 9와 같이 사파이어 기판이 제거된 모듈을 절단하여 단위칩 구조의 질화갈륨계 발광다이오드 소자를 제조한다.
본 발명은 하기 도 4와 같이 질화갈륨계 발광다이오드 결정구조가 성장된 사파이어 기판에 서브마운트 또는 리드프레임을 형성한 후 이를 2개 이상의 단위칩을 포함하는 다각형의 모듈별로 절단하여 하기 도 7을 형성할 수 있다.
또한, 2개 이상의 단위칩을 포함하는 다각형 형태의 기판 상에 발광다이오드 결정구조를 성장시켜 도 6과 같이 다각형의 모듈을 제조한 후 이에 서브마운트 또는 리드프레임을 형성시켜 하기 도 7을 얻을 수 있다.
상기와 같은 제조 방법에 따라 질화갈륨계 발광다이오드 소자를 제조하는데 있어서, 신규 구조를 갖는 도 7의 중간체와 도 8의 중간체가 제공될 수 있으며 이러한 중간체의 상태만으로도 유통이 가능하다.
본 발명에 따른 질화갈륨계 발광다이오드 소자는 2개 이상의 단위칩을 포함하는 다각형의 모듈을 이용하여 상기에서 제시된 3가지 경우의 제조방법을 제외하고는 결정구조 성장방법, 절단방법, 서브마운트 또는 리드프레임의 형성방법, 기판 제거방법 및 이외의 발광소자의 제조 시 수행되는 방법은 당 분야에서 일반적으로 알려진 방법에 따라 제조될 수 있다.
(1) 사파이어 기판상에 발광다이오드부를 형성하는 단계
금속유기화학기상증착법(metal organic chemical vapor deposition: MOCVD), 분자빔에피텍셜법(MBE) 등의 방법을 사용하여 사파이어 기판 상에 n형층, 발광층(활성층), p형층 등의 질화갈륨계 발광다이오드 결정구조를 성장시켜 발광다이오드부를 형성한다. 이때 상기 n형층, 발광층(활성층) 및 p형층 등은 당 분야에서 일반적으로 알려진 질화갈륨계 화합물 예컨대 GaN, InGaN, AlGaN 및 AlInGaN 등을 사용하여 형성시킬 수 있다.
상기 p형층 및 n형층은 각각 p형 및 n형 도펀트가 도핑되어 있지 않아도 무방하나 바람직하기로는 도핑되어 있는 것이 좋다. 또한 발광층(활성층)은 단일 양자 우물 구조 또는 다중 양자 우물구조(multiple quantum well: MQW)일 수 있다. 이러한 발광다이오드부는 n형층, 발광층(활성층) 및 p형층은 버퍼층을 추가로 포함할 수 있다. 상기 질화갈륨계 화합물의 성분을 조절함으로써 장파장에서부터 단파장까지의 발광다이오드를 자유롭게 제작할 수 있으며 이를 통해 약 460 nm를 갖는 청색 질화물계 발광다이오드에 국한되지 않고 모든 발광다이오드에 적용할 수 있다.
본 발명은 2개 이상의 단위칩을 포함하는 다각형의 형태의 기판을 사용하여 발광다이오드 결정구조를 성장시켜 다각형의 모듈을 직접 제조할 수 있다. 이의 경우 이후의 공정에서 다각형의 모듈별로 절단하는 공정이 생략될 수 있다.
(2) p-형 오믹접촉을 형성하는 단계
하기 도 10과 같이 p-형 오믹접촉 형성 단계를 수행한다. 사파이어 기판에 질화갈륨계 발광다이오드 결정구조가 성장된 웨이퍼를 초기 세정한 후 웨이퍼의 상부 p-형 표면(예, p-형 GaN)에 진공 증착으로 Ni, Au, Pt, Ru 및 ITO 등의 단일 금속 혹은 합금을, 단일층 혹은 다층으로 증착하여 p-형 오믹접촉 금속을 형성시킨 후 열처리를 수행하여 p-형 오믹접촉을 형성한다. 이때, 빛의 반사를 위하여 추가적으로 Ag, Al, Cr 및 Rh 등의 금속층이 이용될 수 있다. 또한 p-형 오믹접촉 금속의 상부에 서브마운트 등의 기판과의 접합을 개선하기 위한 금속층이 추가로 형성될 수 있다.
(3) 건식 식각 단계
하기 도 10과 같이 사파이어 기판에 성장된 발광다이오드 결정을 단위칩 크기로 분리하는 부분을 정의하는 건식 식각 단계를 수행한다. 이때, 건식 식각은 사파이어 기판을 제외한 발광다이오드 결정부 만을 분리하는 것으로 단위칩 크기를 형성할 뿐만 아니라 빛이 방출될 영역을 정의하고 가장자리의 쪼개진 영역으로 전류가 흐르는 것을 차단하는 역할을 수행한다.
건식 식각 공정이 생략되면 이후에 수행될 스크라이빙 및 브레이킹 공정을 거친 후에 단위칩의 브레이킹된 가장자리 측면에 지그재그 형태로 무수히 많은 결 정 쪼개짐이 발생한다. 이러한 가장자리의 쪼개짐은 소자의 동작 시 누설전류를 형성하게 되고 장기적인 신뢰성에 문제를 일으킬 수 있으므로 건식식각을 통하여 이를 개선하는 것이다.
건식 식각 단계는 통상적으로 단위칩의 가장자리가 될 부분에 발광층(활성층)이 노출될 때까지, 바람직하게는 n-형 GaN층이 노출될 때까지 건식 식각하여 평탄한 측면을 형성시킨다.
(4) 사파이어 기판면의 폴리싱 처리 단계
사파이어 기판면의 폴리싱 처리 단계를 수행한다.
일반적으로 발광다이오드 결정구조는 430 마이크론 정도의 두께를 지니는 사파이어 기판에 성장된다. 이를 소자로 제작하기 위해서 랩핑(lapping)/폴리싱(polishing) 공정을 통하여 사파이어 기판의 두께를 약 50 내지 200 마이크론 정도로 얇게 만드는 것이 바람직하다. 이는 이후에 수행될 스크라이빙(scribing)/브레이킹(breaking) 공정을 용이하게 하고 레이저 빛이 사파이어 기판을 용이하게 투과할 수 있게 하기 위하여 사파이어 기판을 얇게 가공하고 폴리싱 처리과정을 수행한다. 이때, 양면이 폴리싱 처리된 사파이어 기판의 경우 이 과정은 생략이 가능하다.
(5) 모듈로 절단 분리하는 단계
발광다이오드 결정구조가 성장된 사파이어 기판을 2개 이상의 단위칩을 포함 하는 다각형의 모듈별로 절단 분리한다. 또한, 발광다이오드 결정구조가 성장된 사파이어 기판에 서브마운트 또는 리드프레임을 형성한 후, 이를 다각형의 모듈별로 절단 분리도 가능하다. 이때, 상기 절단은 일반적으로 스크라이빙/브레이킹 방법을 사용하여 수행하나, 본 발명이 이에 한정되는 것은 아니다.
스크라이빙(scribing)은 끝이 뾰족하고 강도가 우수한 다이아몬드 팁으로 또는 레이저로 웨이퍼 표면에 선을 긋는 작업을 말하고, 브레이킹(breaking)은 스크라이빙에서 그어진 선을 따라 충격을 주어 절단하는 작업을 말한다.
사파이어 기판이 단단하여 다이싱 장비에 사용되는 다이아몬드 블레이드가 매우 빠른 속도로 손상을 받고 블레이드가 절단시킨 폭 만큼의 발광다이오드 면적 손실이 있기 때문에 모듈로 분리 시 사파이어 기판이 있는 상태에서는 다이싱 처리 방법을 사용하지 않는 것이 좋다. 다만, 양면 폴리싱된 사파이어 기판인 경우에는 스크라이빙/브레이킹 방법을 사용하기 곤란할 수 있으므로 다이싱 방법을 사용할 수 있다.
스크라이빙/브레이킹 공정은 기판 두께가 너무 두꺼우면 스크라이빙된 선을 따라 잘리지 않고 랜덤한 방향으로 깨지는 단점이 있다. 양면 폴리싱된 사파이어 기판은 그 두께가 400 ㎛ 정도로 단면 폴리싱 사파이어 기판에 비해 두꺼워 스크라이빙을 더 깊게 하는 것이 일반적이다. 그러나, 스크라이빙 간격이 1 mm정도 이내가 되면 두께와 스크라이빙 간격의 비(Aspect Ratio)가 커서 스크라이빙된 선을 벗어나서 깨질 가능성이 커진다. 예를 들어, 단위칩이 1 mm×1 mm 정도로 작더라도, 본 발명에 따라 모듈별로 자르는 경우에는 스크라이빙 간격을 원하는 크기로 크게 조절이 가능하므로 두께와 스크라이빙 간격의 비(Aspect Ratio)가 작아져서 거의 스크라이빙된 선을 따라 절단이 가능하게 된다. 즉, 모듈별로 자르는 방법은 단면 폴리싱된 기판을 사용하는 경우 뿐만 아니라 양면 폴리싱된 기판을 사용하는 경우에도 스크라이빙/브레이킹 공정을 용이하게 한다.
이때, 다각형의 모듈의 크기는 단위칩의 크기, 단위칩의 사용목적 등에 따라 임의로 선택할 수 있으나 바람직하기로는 하기와 같은 조건을 만족하는 것이 좋다.
1) 서브마운트에 접합 시에 열팽창계수 차이 등에 의해 서브마운트의 휘는 정도가 이후 공정에서 용인되는 한도 내이어야 한다.
2) 사파이어 기판 분리 시에 스트레스가 발광다이오드 소자 구조가 깨지거나 상하지 않는 한도 내이어야 한다.
3) 서브마운트에 접합 시에 접합 특성이 고르게 분포될 수 있는 크기 이어야 한다.
4) 상기 1) 내지 3) 및 이외의 다른 일반적인 공정을 만족하는 조건의 경우라면, 다이싱 횟수를 줄일 수 있도록 가능한 한 크게 하는 것이 좋다.
본 발명은 발광다이오드 결정구조가 성장된 사파이어 기판을 2개 이상의 단위칩을 포함하는 다각형의 모듈별로 절단 분리한 후 서브마운트에 붙이는 방법이 일반적이나 서브마운트의 형성 공정 시 웨이퍼를 자르지 않더라도 사파이어 기판의 휘는 정도가 이후 공정에 용인되는 한도 내라면 서브마운트 접합 후에 사파이어 기판만을 절단하는 방법도 가능하다. 또한 서브마운트를 붙인 후 다각형의 모듈별로 절단 분리하기 전에 절단을 용이하게 하기 위하여 사파이어 기판을 폴리싱 처리 하는 것도 가능하다. 이 경우에 다각형의 모듈의 크기는 상기 조건 중 1), 3)은 생략된다.
상기 모듈의 형태는 다각형 바람직하기로는 모듈 내에 단위칩이 m×n(m 및 n은 자연수이며, 단 1×1은 제외)의 매트릭스 형태로 배열되는 것이 좋으며, 보다 바람직하기로는 단위칩은 레이저 조사면의 형태와 다각형의 모듈 형태가 가장 근접한 면적이 유지될 수 있는 개수로 모듈에 배열되는 것이 좋다.
당 분야에서 사파이어 기판의 분리를 위한 레이저 조사는 2차원의 면으로 수행되는 데 한 번에 조사되는 면의 크기는 제한이 있다. 따라서 레이저 조사면의 형태와 다각형의 모듈 형태가 가장 근접한 면적을 가지면 1회의 조사에 의해 모듈 형태가 형성되므로 공정이 용이하다는 이점이 있다. 또한 다각형의 모듈은 단위칩의 배열에 의해 형성되므로, 모듈 면적의 한정은 단위칩의 배열 개수를 한정하는 것이다.
이때, m 및 n은 웨이퍼의 기판상에 성장된 발광다이오드부의 크기에 따라 달라지는 변수로, 그 최대값은 발광다이오드부의 가로, 세로의 길이 및 목적으로 하는 단위칩의 크기에 따라 적절한 변경이 가능하다.
구체적으로 1×2, 1×3, 1×4, 1×5, 1×6, 1×7, 1×8, 1×9, 1×10, 1×11, 1×12, 1×13, 1×14, 1×15, 1×16, 1×17, 1×18, 1×19, 1×20, 1×21, 1×22, 1×23, 1×24, 1×25, 1×26, 1×27, 1×28, 1×29, 1×30, 1×31, 1×32, 1×33, 1×34, 1×35, 1×36, 1×37, 1×38, 1×39, 1×40, 1×41, 1×42, 1×43, 1×44, 1×45, 1×46, 1×47, 1×48, 1×49, 1×50, 1×51, 1×52, 1×53, 1×54, 1×55, 1×56, 1×57, 1×58, 1×59, 1×60, 1×61, 1×62, 1×63, 1×64, 1×65, 1×66, 1×67, 1×68, 1×69, 1×70, 1×71, 1×72, 1×73, 1×74, 1×75, 1×76, 1×77, 1×78, 1×79, 1×80, 1×81, 1×82, 1×83, 1×84, 1×85, 1×86, 1×87, 1×88, 1×89, 1×90, 1×91, 1×92, 1×93, 1×94, 1×95, 1×96, 1×97, 1×98, 1×99, 1×100, 1×101, 1×102, 1×103, 1×104, 1×105, 1×106, 1×107, 1×108, 1×109, 1×110, 1×111, 1×112, 1×113, 1×114, 1×115, 1×116, 1×117, 1×118, 1×119, 1×120, 1×121, 1×122, 1×123, 1×124, 1×125, 1×126, 1×127, 1×128, 1×129, 1×130, 1×131, 1×132, 1×133, 1×134, 1×135, 1×136, 1×137, 1×138, 1×139, 1×140, 1×141, 1×142, 1×143, 1×144, 1×145, 1×146, 1×147, 1×148, 1×149, 1×150, 1×151, 1×152, 1×153, 1×154, 1×155, 1×156, 1×157, 1×158, 1×159, 1×160, 1×161, 1×162, 1×163, 1×164, 1×165, 1×166, 1×167, 1×168, 1×169, 1×170, 1×171, 1×172, 1×173, 1×174, 1×175, 1×176, 1×177, 1×178, 1×179, 1×180, 1×181, 1×182, 1×183, 1×184, 1×185, 1×186, 1×187, 1×188, 1×189, 1×190, 1×191, 1×192, 1×193, 1×194, 1×195, 1×196, 1×197, 1×198, 1×199, 1×200,…; 2×1, 2×2, 2×3, 2×4, 2×5, 2×6, 2×7, 2×8, 2×9, 2×10, 2×11, 2×12, 2×13, 2×14, 2×15, 2×16, 2×17, 2×18, 2×19, 2×20, 2×21, 2×22, 2×23, 2×24, 2×25, 2×26, 2×27, 2×28, 2×29, 2×30, 2×31, 2×32, 2×33, 2×34, 2×35, 2×36, 2×37, 2×38, 2×39, 2×40, 2×41, 2×42, 2×43, 2×44, 2×45, 2×46, 2×47, 2×48, 2×49, 2×50, 2×51, 2×52, 2×53, 2×54, 2×55, 2×56, 2×57, 2×58, 2×59, 2×60, 2×61, 2×62, 2×63, 2×64, 2×65, 2×66, 2×67, 2×68, 2×69, 2×70, 2×71, 2×72, 2×73, 2×74, 2×75, 2×76, 2×77, 2×78, 2×79, 2×80, 2×81, 2×82, 2×83, 2×84, 2×85, 2×86, 2×87, 2×88, 2×89, 2×90, 2×91, 2×92, 2×93, 2×94, 2×95, 2×96, 2×97, 2×98, 2×99, 2×100, 2×101, 2×102, 2×103, 2×104, 2×105, 2×106, 2×107, 2×108, 2×109, 2×110, 2×111, 2×112, 2×113, 2×114, 2×115, 2×116, 2×117, 2×118, 2×119, 2×120, 2×121, 2×122, 2×123, 2×124, 2×125, 2×126, 2×127, 2×128, 2×129, 2×130, 2×131, 2×132, 2×133, 2×134, 2×135, 2×136, 2×137, 2×138, 2×139, 2×140, 2×141, 2×142, 2×143, 2×144, 2×145, 2×146, 2×147, 2×148, 2×149, 2×150, 2×151, 2×152, 2×153, 2×154, 2×155, 2×156, 2×157, 2×158, 2×159, 2×160, 2×161, 2×162, 2×163, 2×164, 2×165, 2×166, 2×167, 2×168, 2×169, 2×170, 2×171, 2×172, 2×173, 2×174, 2×175, 2×176, 2×177, 2×178, 2×179, 2×180, 2×181, 2×182, 2×183, 2×184, 2×185, 2×186, 2×187, 2×188, 2×189, 2×190, 2×191, 2×192, 2×193, 2×194, 2×195, 2×196, 2×197, 2×198, 2×199, 2×200, …; 3×1, 3×2, 3×3, 3×4, 3×5, 3×6, 3×7, 3×8, 3×9, 3×10, 3×11, 3×12, 3×13, 3×14, 3×15, 3×16, 3×17, 3×18, 3×19, 3×20, 3×21, 3×22, 3×23, 3×24, 3×25, 3×26, 3×27, 3×28, 3×29, 3×30, 3×31, 3×32, 3×33, 3×34, 3×35, 3×36, 3×37, 3×38, 3×39, 3×40, 3×41, 3×42, 3×43, 3×44, 3×45, 3×46, 3×47, 3×48, 3×49, 3×50, 3×51, 3×52, 3×53, 3×54, 3×55, 3×56, 3×57, 3×58, 3×59, 3×60, 3×61, 3×62, 3×63, 3×64, 3×65, 3×66, 3×67, 3×68, 3×69, 3×70, 3×71, 3×72, 3×73, 3×74, 3×75, 3×76, 3×77, 3×78, 3×79, 3×80, 3×81, 3×82, 3×83, 3×84, 3×85, 3×86, 3×87, 3×88, 3×89, 3×90, 3×91, 3×92, 3×93, 3×94, 3×95, 3×96, 3×97, 3×98, 3×99, 3×100, 3×101, 3×102, 3×103, 3×104, 3×105, 3×106, 3×107, 3×108, 3×109, 3×110, 3×111, 3×112, 3×113, 3×114, 3×115, 3×116, 3×117, 3×118, 3×119, 3×120, 3×121, 3×122, 3×123, 3×124, 3×125, 3×126, 3×127, 3×128, 3×129, 3×130, 3×131, 3×132, 3×133, 3×134, 3×135, 3×136, 3×137, 3×138, 3×139, 3×140, 3×141, 3×142, 3×143, 3×144, 3×145, 3×146, 3×147, 3×148, 3×149, 3×150, 3×151, 3×152, 3×153, 3×154, 3×155, 3×156, 3×157, 3×158, 3×159, 3×160, 3×161, 3×162, 3×163, 3×164, 3×165, 3×166, 3×167, 3×168, 3×169, 3×170, 3×171, 3×172, 3×173, 3×174, 3×175, 3×176, 3×177, 3×178, 3×179, 3×180, 3×181, 3×182, 3×183, 3×184, 3×185, 3×186, 3×187, 3×188, 3×189, 3×190, 3×191, 3×192, 3×193, 3×194, 3×195, 3×196, 3×197, 3×198, 3×199, 3×200… ; 4×1, … 등으로 제조될 수 있다.
(6) 서브마운트 형성 처리
상기와 같은 과정으로 제조된 발광다이오드 결정부가 형성된 모듈 상에 서브마운트를 형성한다. 이때, 형성은 접합 또는 전기도금(electro-plating) 등에 의한 생성의 방법으로 수행이 가능하며, 일반적으로 접합이 용이하여 널리 사용되고 있어 하기는 접합 방법을 수행하는 것에 대하여 구체적으로 설명하고 있으나 본 발명이 이에 한정되는 것은 아니다.
서브마운트는 당 분야에서 일반적으로 사용되는 도전성 재료 또는 비도전성 재료를 사용할 수 있다.
일반적으로 고출력 발광다이오드의 경우에는 열방출 효율을 향상시키기 위해 열방출을 위한 각종 금속 혹은 무기소재 웨이퍼 등의 서브마운트를 사용하며, 구체 적으로 CuW, Al 및 Cu 등을 금속, 또는 Si 웨이퍼, AlN 세라믹 및 Al2O3 세라믹 등의 무기 소재를 사용할 수 있다.
서브마운트의 크기는 1인치 이상으로 크기가 증가할수록 양산성이 뛰어난 장점이 있지만 크기가 클수록 취급 시 깨짐 혹은 휘어짐의 방지가 필요하므로 두께가 증가해야 하나, 이의 경우 열방출에 불리하다. 열방출 특성과 양산성을 고려하여 지름이 1 내지 6인치인 웨이퍼 크기 정도의 서브마운트를 선택하는 것이 바람직하다.
서브마운트와의 접합을 위하여 사용될 수 있는 물질은 그것을 통하여 발광다이오드에 전류를 공급하고 발광 다이오드에서 발생되는 열을 쉽게 방출하는 것이 바람직하다. 구체적으로 용융점이 낮은 AuSn, AgSn, PbSn, Sn, Ag powder 및 은 페이스트(silver paste) 혹은 In과 Pd의 접합 등의 300 ℃ 이하의 저온에서 접합되는 금속이 사용될 수 있다.
예컨대 폴리싱 처리된 사파이어 기판을 갖는 모듈을 서브마운트에 사파이어 기판이 위로 올라오도록 뒤집고 열방출이 양호한 금속성 접합재를 사용하여 발광다이오드의 p-형 오믹접촉 금속면을 서브마운트에 접합시킬 수 있다.
하나의 서브마운트에 2개 이상의 모듈을 부착시킬 때는 이후에 수행될 서브마운트의 다이싱(dicing) 공정과 와이어 본딩을 고려하여 모듈과 모듈 사이에 수 백 마이크론 정도의 일정한 간격을 두고 주기적으로 배열하는 것이 바람직하다. 또한 이후에 레이저로 사파이어 기판의 제거 시, 레이저 빛이 조사되는 영역의 가 장자리에 단위칩이 걸치지 않도록 모듈 사이 간격을 조절하는 것이 바람직하다.
접합 공정에는 다이본더 등의 장비가 사용될 수 있으며 장비의 특성상 모듈이 부착될 위치에 패턴이 있는 것이 바람직하다. 상기의 패턴은 이후에 서브마운트를 하나의 단위 서브마운트로 자를 위치를 표시하는 것이 바람직하나 하나의 단위 서브마운트에 2개 이상의 단위 발광다이오드 칩이 부착될 수 있으므로 이의 경우에는 단위 서브마운트 상에 자를 위치 이외에 추가적인 패턴을 형성시키는 것이 바람직하다. 패턴 형성 시기는 서브마운트 상의 금속층을 형성한 이후가 바람직하지만 패턴을 형성한 이후 금속층을 형성하여도 무방하다.
접합 공정 시 그어진 선을 패턴으로 인식하여 모듈을 접합할 수 있다. 선을 긋는 방법으로는 다이싱 공정이나 레이저 혹은 다이아몬드 팁을 이용한 스크라이빙이 가능하며 그 깊이는 다이본더나 사람 눈으로 인식 가능한 정도면 충분하다. 이후의 공정 중에서 서브마운트가 의도하지 않게 깨지는 것을 방지하기 위하여 어느 정도의 물리적 강도를 유지할 수 있는 정도의 깊이까지만 다이싱 혹은 스크라이빙 하는 것이 바람직하다.
접합 방식은 공융접합(eutectic bonding)이 바람직하나 용접(welding), 브레이징, 솔더링 등 기타 접합 방식도 가능하다.
(7) 사파이어 기판 제거 단계
모듈로부터 사파이어 기판을 제거하는 방법은 통상적으로 엑시머 등의 레이저를 조사하여 수행한다. 이때 레이저 조사영역의 가장자리에 단위칩이 걸치지 않게 하는 것이 중요하다. 한번에 조사되는 레이저빔이 하나 이상의 모듈에 조사되거나 하나의 모듈에 한번 이상의 레이저빔이 조사될 수 있다.
레이저광의 파장은 질화갈륨의 에너지갭 보다 높은 에너지를 가질 수 있는 365 nm 이하 그리고 200 nm 이상인 것이 바람직하다.
사파이어 기판을 투과한 레이저 빛이 질화갈륨에 흡수되어 사파이어와 질화갈륨의 계면 영역에 있는 질화갈륨이 분해되어 금속 갈륨과 질소 가스가 생성됨으로써 사파이어 기판은 발광다이오드 결정구조와 분리된다.
사파이어 기판의 제거에 일반적으로 사용되는 레이저 리프트 오프 공정은 단면 폴리싱된 기판의 경우 80 ㎛ 정도까지 폴리싱을 하게 되는데 스크래치가 남게 되므로 레이저 조사 시 음영이 형성되어 사파이어 기판이 분리되지 않는 등의 단점이 있다. 따라서 발광다이오드부 성장 단계부터 양면 폴리싱된 사파이어 기판을 사용하여 스크래치를 방지하는 방법이 바람직하다.
이외에 사파이어 기판상에 발광다이오드의 결정구조 성장 시 성장 초기에 저온에서 질화갈륨 버퍼층(low temperature GaN buffer layer)을 통상적인 방법으로 성장시키는데 금속 버퍼층을 추가하여 사용하는 경우에는 이후의 사파이어 기판 제거 시 레이저 조사를 사용하지 않고 금속을 녹일 수 있는 산 등을 이용하여 사파이어 기판을 제거할 수 있다. 이때는 모듈별로 분리되어 반응면적이 늘어나는 효과도 얻을 수 있다. 또한 사파이어 기판을 폴리싱에 의해 제거하는 방법도 있는 바 이때는 폴리싱 면이 고르게 형성될 수 있도록 적절한 크기로 모듈을 형성해야 한다.
본 발명은 사파이어 기판을 일례로 설명하였으나 당 분야에서 사용되는 통상의 기판을 사용하는 경우에도 본 발명의 적용이 가능하다.
(8) n-형 오믹접촉 금속 형성 단계
사파이어 기판이 제거되면서 드러난 n-형 표면(예, n-형 GaN)에 Ti, Cr, Al, Sn, Ni 및 Au 등의 금속을 조합하여 진공증착으로 n-형 오믹접촉 금속을 형성시킬 수 있다. 이때 n-형 오믹접촉 금속을 형성시키기 이전에 사파이어 기판이 제거되면서 드러난 n-형 질화갈륨 표면에 폴리싱 공정이나 건식 또는 습식 식각 공정을 수행하는 것이 바람직하다.
사파이어가 제거된 이후에 노출된 GaN의 표면에는 GaN의 분해시 생성된 금속 갈륨이 존재한다. 이러한 표면의 금속 갈륨층은 발광다이오드에서 방출되는 빛을 감소시키므로 이를 염산으로 제거한 후 필요에 따라 건식 또는 습식 식각 공정으로 도핑되지 않은 GaN(undoped-GaN)층을 식각하여 n-GaN층이 드러나게 한 후 n-오믹접촉 형성을 위한 금속(예컨대, Ti/Al 계열의 금속)을 진공 증착시키는 것이 바람직하다.
하기 도 11(a) 및 도 11(b)를 참조하여 본 발명에 따른 n-오믹접촉 구조에 대해서 설명하면 다음과 같다. n-오믹접촉 금속은 도 11(a) 및 도 11(b)와 같이 발광다이오드 칩(50)의 Au 와이어 본딩을 수행할 위치에만 형성될 수도 있고, 도 12(a) 및 도 12(b)와 같이 와이어 본딩이 수행될 위치에 n-오믹접촉 금속(60)을 형성하고, 그 외 전극 배선(65)을 더 형성하여 와이어 본딩의 수를 줄일 수 있다. 오믹접촉점은 이후 와이어 본딩 공정을 수행할 위치 즉 와이어 본딩이 수행되어 음극으로 연결될 위치라는 점에서 오믹접촉 배선과 차이가 있다.
도 11(a)는 크기가 0.3×0.3 mm2 이하의 작은 칩에서 칩의 중앙 위치에 n-오믹접촉 금속(60)이 약 100 마이크론 지름의 원형 패턴으로 형성된 경우를 예시적으로 나타낸다. 도 11(b)는 칩의 크기가 보다 큰 경우를 예시한 것으로 약 100 마이크론 지름의 원형 패턴을 2×2로 형성한 경우이다. 칩의 크기에 따라서는 3×3 또는 4×4로 형성할 수도 있다.
도 12(a) 및 도 12(b)는 Au 와이어 본딩을 1개만 형성시키기 위한 전극 배선의 예로서 다양한 형태로 된 수 십 마이크론의 폭을 가진 전극 배선 모양으로 n-오믹접촉 금속을 형성하고 중앙 부분에 1개의 와이어 본딩을 수행하거나 필요에 따라서는 2개 이상의 와이어 본딩을 수행할 수 있다.
이와 같이 n-오믹접촉 금속은 마이크로미터 단위의 미세한 선폭을 구현하는 것이 아니므로 포토리소그래피 공정을 거치지 않더라도 쉐도우 마스크(shadow mask)를 사용하여 충분히 구현할 수 있다. 그러나 필요에 따라서 마이크로 단위의 미세한 선폭을 구현해야 되는 경우에는 포토리소그래피 공정을 거칠 수도 있을 것이다. 즉 도선의 폭이 50 마이크론 이상일 경우에는 새도우 마스크로 충분하고 그 이하일 경우에는 포토리소그래피를 사용할 수 있다.
(9) n-형 GaN층의 표면 요철 형성 단계
필요한 경우 광추출 효율을 향상시키기 위해서 사파이어 기판을 제거하고 전극 배선을 형성하기 전 또는 후의 단계에서 노출된 n-형 GaN층의 표면에 요철을 형성하는 단계를 수행할 수 있다.
일반적으로 발광다이오드의 발광효율을 높이는 데 2가지 접근 방법이 있다. 하나는 내부 양자 효율(internal quantum efficiency)을 증가시키는 것이고, 다른 하나는 광추출 효율을 증가시키는 것이다. 내부 양자 효율을 증가시키는 것은 발광다이오드 결정구조의 품질 및 양자 우물 구조와 관련된 것으로 높은 값의 내부 양자 효율을 구현한 구조에 대해서는 이미 연구되어 있고 추가적인 개선의 여지가 적은 접근 방법이다. 이에 반해, 광추출 효율을 증가시키는 것은 발광층에서 발생된 빛이 밖으로 많이 빠져나올 수 있도록 하는 것을 말하고 추가적인 개선의 여지가 많은 접근 방법에 해당한다.
GaN층의 굴절율은 보통 2.5 정도이므로, 굴절율이 1.5인 몰딩재로서의 에폭시와의 관계로부터 전반사 각도 또는 빛의 탈출 각도는 37도 정도가 된다. 즉 발광층에서 37도 이상으로 에폭시와의 경계면에 입사되는 빛은 밖으로 탈출하지 못하고 발광층 경계면에서 계속 전반사를 거듭하면서 안에 갇히게 되고 37도보다 작은 각도로 입사되는 빛만이 밖으로 탈출할 수 있다. 발광층의 측면 또는 배면에서 발생된 빛을 무시하면 성공적으로 발광층을 탈출하는 빛은 10% 정도에 불과하게 된다. 따라서 전반사 각도를 높임으로써 많은 양의 빛이 탈출할 수 있도록 n-형 GaN층 표면에 요철을 형성하는 것이 바람직하다.
하기 도 13은 n-형 GaN층의 표면에 요철이 형성된 발광다이오드의 구조를 나 타낸다. 도 13을 참조하여 구체적으로 설명하면 사파이어 기판이 제거됨으로써 n-형 GaN층의 표면이 노출되면 n-오믹접촉 금속을 형성하기 전 또는 후의 단계에서 습식 또는 건식 식각 처리를 통하여 n-형 GaN 표면에 다각형뿔 모양의 요철을 형성시킬 수 있다. n-형 GaN층의 표면에 요철을 형성시키는 것은 n-오믹접촉 금속을 형성한 이후에 시행하는 것이 바람직하지만 표면 요철 형성 공정 중에 n-오믹접촉 금속이 손상될 가능성이 있다면 n-오믹접촉 형성 이전 단계에서 표면 요철을 형성하여도 무방하다.
이때, 습식 식각은 증류수에 KOH를 약 2몰 혹은 그 이하의 농도(0.1 ∼ 2몰)로 만든 후 시료를 넣고 UV 광원을 조사하는 방법으로 진행되며 건식 식각은 Cl2, BCl3 등의 가스를 사용한 플라즈마 식각 방법으로 진행된다. 그리고 표면 요철 형성을 대체하기 위한 공정으로 n-형 GaN 표면의 n-형 오믹접촉 금속이 형성되지 않은 영역에 GaN와 굴절율이 유사한 가시광에서 투명한 물질 예컨대 굴절율이 약 2.4인 TiO2 분말을 에폭시에 섞어 수 마이크론 이하의 두께로 도포하여 표면 요철과 같은 효과를 유도하고 몰딩부를 씌워 마무리할 수 있다.
(10) 서브마운트를 하나의 단위칩으로 절단 단계
하나의 서브마운트 상에 2개 이상의 단위칩을 포함하는 다각형의 모듈이 형성되어 있으므로 하나의 단위칩을 구비하도록 서브마운트를 절단하여 사용한다. 경우에 따라서는 하나 이상의 단위칩이 구비되도록 서브마운트를 절단할 수도 있 다. 서브마운트 절단은 다이싱 등의 공정을 통해 수행할 수 있다. 다이싱(dicing)은 원형의 회전하는 다이아몬드 블레이드로 기판을 절단하는 작업을 말한다.
(11) 리드 프레임 접합 단계
전단계에서 형성된 서브마운트 칩을 리드 프레임에 붙여 사용할 수 있다. 상기의 리드 프레임은 최종 발광다이오드 램프로 제작하기 위한 패키지를 말하는 것이며 리드 프레임이 아닌 어떠한 형태의 발광다이오드 패키지도 본 발명의 범주에 포함된다.
본 발명의 변형예에서는 발광다이오드 결정구조가 성장된 사파이어 기판을 모듈로 분리한 후 서브마운트에 접합시키기 아니하고 상기 모듈을 리드 프레임에 접합하고 나서 사파이어 기판을 제거할 수 있으며 이 경우도 본 발명의 범주에 속한다.
(12) 와이어 본딩 단계
양극 및/또는 음극 결선을 위한 와이어 본딩을 수행할 수 있다.
하기 도 14(a)는 금속 기판이나 전기전도도가 우수한 재료로 도핑된 실리콘 웨이퍼 등을 서브마운트(30)로 사용하고 사파이어 기판을 제거하여 제조된 발광다이오드 소자의 단면 개략도이다. 이때 금속 서브마운트(30)는 양극(p-형) 전극으로 자연히 연결되므로 Au 와이어 본딩은 음극에만 연결되어 있으며, p-형 전극 와 이어 본딩을 형성하지 않아도 된다.
본 발명은 서브마운트 상에 간격을 두어 2개 이상의 단위칩을 부착시키고 나서 인접한 2개의 단위칩 사이에서 서브마운트를 절단하므로 단위칩 부착 부위 주변에 서브마운트 표면이 확장되어 있어서 여기에 와이어 본딩을 할 수 있으며, 이로 인해 도전성이 양호하지 않은 서브마운트를 사용할 수 있다. 또한 발광다이오드 결정구조 면적보다 열방출 면적이 더욱 크므로 열방출이 보다 개선되는 효과가 있다.
도 14(b)는 실리콘 웨이퍼나 AlN 등의 세라믹 기판을 서브마운트(30)로 사용한 경우의 발광다이오드 소자의 단면 개략도이다. 이 경우에는 서브마운트의 도전성이 양호하지 않기 때문에 양극 및 음극 연결을 위한 Au 와이어 본딩이 2개 필요하다. 이때 서브마운트의 표면에는 양극 결선을 위한 전도성 금속층이 필요하다. 특히 실리콘 웨이퍼와 같은 반도체 서브마운트의 경우에는 서브마운트와 양극 및 음극 결선을 위한 전도성 금속 층 사이에 절연층도 필요하다.
하나의 발광다이오드 소자에서 2개의 와이어 본딩을 하여 양극이 리드프레임의 바닥면인 열방출 패드에 연결되지 않는 경우는 발광다이오드 소자를 병렬연결 뿐만 아니라 직렬 연결하여 사용하는데 있어서 용이하다.
(13) 몰딩부로 처리 단계
에폭시와 같은 몰딩재 또는 형광체가 혼합된 몰딩재를 씌워서 발광다이오드 제작을 완료할 수 있다. 이때 상기 몰딩부의 재료로는 에폭시, 실리콘 및 아크릴 등이 있으며 이에 한정되는 것은 아니다.
상기 본 발명은 이해를 돕기 위하여 사파이어 기판상의 질화갈륨계 발광다이오드 결정구조를 사용한 고출력인 발광다이오드 램프를 대표적인 예로 제시하나, 이는 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연하다. 또한, 본 발명에 따른 발광다이오드 소자를 제조하는 방법을 이용하여 발광다이오드 램프를 제조하는 단계 또한 대표적인 예로 제시한 것으로 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연하다.
도 1은 질화갈륨계 발광다이오드의 구조를 나타낸 것으로, (a)는 전면 발광형이고, (b) 플립칩형이다.
도 2는 종래의 사파이어 기판 제거방식에 따라 단위칩 형태의 질화갈륨계 발광다이오드 소자를 제조하는 공정을 도시한 것이다.
도 3은 종래 공개특허 제2006-66618호 및 공개특허 제2006-66619호의 단위칩 형태의 질화갈륨계 발광다이오드 소자를 제조하는 공정을 도시한 것이다.
도 4는 사파이어 기판위에 제작된 발광다이오드 소자를 나타낸 것이다.
도 5는 본 발명에 따른 2개 이상의 단위칩을 포함하는 다각형 모듈의 배열 형태를 나타낸 것이다.
도 6은 본 발명에 따라 사파이어 기판에 2개 이상의 단위칩을 포함하는 다각형의 모듈로 분리된 형태를 나타낸 것이다.
도 7은 본 발명에 따라 서브마운트에 상기 도 6의 분리된 모듈 2개가 형성된 중간체를 나타낸 것이다.
도 8은 본 발명에 따라 상기 도 7의 중간체로부터 사파이어 기판을 제거한 중간체를 나타낸 것이다.
도 9는 본 발명에 따라 상기 도 8의 중간체로부터 분리된 단위칩을 나타낸 것이다.
도 10은 발광다이오드 결정구조가 성장된 사파이어 기판을 건식 식각을 통해 단위칩으로 분리할 부분을 정의한 것을 나타낸 것이다.
도 11은 n-오믹접촉 금속 패턴을 나타낸 것으로 (a)는 와이어 본딩이 1개 있는 작은 칩이고 (b)는 와이어 본딩이 4개 있는 큰 칩이다.
도 12(a) 및 (b)는 n-오믹접촉 금속 형성 시, 큰 칩에 와이어 본딩을 하나만 형성하고 오믹접촉 금속을 전극 배선으로 이용하는 경우를 나타낸 것이다.
도 13은 n-형 GaN층 표면에 형성된 요철구조를 개략적으로 나타낸 것이다.
도 14는 본 발명에 따른 사파이어 기판 제거방식에 의한 질화갈륨계 발광다이오드의 단면 개략도를 나타낸 것으로, (a)는 서브마운트로 금속 기판 또는 고전도성 실리콘 기판을 사용하고, (b)는 서브마운트로 세라믹 또는 실리콘 기판을 사용한 것이다.
<도면의 주요 부분에 대한 설명>
10: 사파이어 기판
11: 음극 12: 양극 13: 발광층 14: p형 오믹접촉 15: 건식식각
20: 리드프레임
30: 서브마운트 35: 접합부
40: 플립칩본딩금속
50: 발광다이오드 칩
60: n형 오믹접촉 금속 65: 전극 배선
70: 중간체(1)
80: 중간체(2)

Claims (15)

  1. 발광다이오드 결정구조가 성장된 기판을 2개 이상의 단위칩을 포함하는 다각형의 모듈별로 절단하는 단계;
    상기 절단된 모듈의 발광다이오드 결정구조 상(上)면에 서브마운트 또는 리드프레임을 전(全)면으로 형성하는 단계; 및
    상기 모듈에서 기판을 제거하는 단계
    를 포함하는 것을 특징으로 하는 발광다이오드 소자의 제조방법.
  2. 발광다이오드 결정구조가 성장된 기판의 발광다이오드 결정구조 상(上)면에, 서브마운트 또는 리드프레임을 전(全)면으로 형성하는 단계;
    상기 서브마운트 또는 리드프레임이 형성된 기판을 2개 이상의 단위칩을 포함하는 다각형의 모듈별로 절단하는 단계; 및
    상기 모듈에서 기판을 제거하는 단계
    를 포함하는 것을 특징으로 하는 발광다이오드 소자의 제조방법.
  3. 2개 이상의 단위칩을 포함하는 다각형 형태의 기판 상에 발광다이오드 결정구조를 성장시켜 다각형의 모듈을 제조하는 단계;
    상기 다각형의 모듈의 발광다이오드 결정구조 상(上)면에 서브마운트 또는 리드프레임을 전(全)면으로 형성하는 단계; 및
    상기 모듈에서 기판을 제거하는 단계
    를 포함하는 것을 특징으로 하는 발광다이오드 소자의 제조방법.
  4. 제1항 내지 제3항 중에서 선택된 어느 한 항에 있어서, 상기 단위칩은 m×n(m 및 n은 자연수이며, 단 1×1은 제외)의 매트릭스 형태로 상기 모듈에 배열된 것을 특징으로 하는 발광다이오드 소자의 제조방법.
  5. 삭제
  6. 제1항 또는 제3항에 있어서, 상기 서브마운트 또는 리드프레임은 서로 일정한 간격을 유지하는 2개 이상의 모듈에 형성되는 것을 특징으로 하는 발광다이오드 소자의 제조방법.
  7. 제1항 내지 제3항 중에서 선택된 어느 한 항에 있어서, 상기 서브마운트 또는 리드프레임은 접합 또는 생성으로 형성되는 것을 특징으로 하는 발광다이오드 소자의 제조방법.
  8. 제1항 내지 제3항 중에서 선택된 어느 한 항에 있어서, 상기 발광다이오드 결정구조는 박막형 질화갈륨계이고, 기판은 사파이어 기판인 것을 특징으로 하는 발광다이오드 소자의 제조방법.
  9. 제1항 내지 제3항 중에서 선택된 어느 한 항에 있어서, 상기 기판 제거는 레이저 리프트 오프 방식으로 수행하는 것을 특징으로 하는 발광다이오드 소자의 제조방법.
  10. 기판에 성장된 2개 이상의 발광다이오드 결정구조 단위칩을 포함하는 1개 이상의 다각형 모듈의 발광다이오드 결정구조 상(上)면으로, 서브마운트 또는 리드프레임이 전(全)면에 형성된 것을 특징으로 하는 발광다이오드 소자 제조용 중간체.
  11. 기판이 제거된 2개 이상의 발광다이오드 결정구조 단위칩을 포함하는 1개 이상의 다각형 모듈의 발광다이오드 결정구조 상(上)면으로, 서브마운트 또는 리드프레임이 전(全)면에 형성된 것을 특징으로 하는 발광다이오드 소자 제조용 중간체.
  12. 제10항 또는 제11항에 있어서, 상기 모듈은 단위칩이 m×n(m 및 n은 자연수이며, 단 1×1은 제외)의 매트릭스 형태로 배열된 것을 특징으로 하는 발광다이오드 소자 제조용 중간체.
  13. 제10항 또는 제11항에 있어서, 상기 서브마운트 또는 리드프레임은 서로 일정한 간격을 유지하는 2개 이상의 다각형의 모듈에 형성된 것을 특징으로 하는 발광다이오드 소자 제조용 중간체.
  14. 제10항 또는 제11항에 있어서, 상기 서브마운트 또는 리드프레임은 접합 또는 생성으로 형성된 것을 특징으로 하는 발광다이오드 소자 제조용 중간체.
  15. 제10항 또는 제11항에 있어서, 상기 발광다이오드 결정구조는 박막형 질화갈륨계이고, 기판은 사파이어 기판인 것을 특징으로 하는 발광다이오드 소자 제조용 중간체.
KR1020090022515A 2009-02-27 2009-03-17 발광다이오드 소자의 제조방법 및 그의 제조 중간체 KR100934636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2010/001018 WO2010098553A2 (en) 2009-02-27 2010-02-18 Method for light emitting diode device and intermediate therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090016969 2009-02-27
KR20090016969 2009-02-27

Publications (1)

Publication Number Publication Date
KR100934636B1 true KR100934636B1 (ko) 2009-12-31

Family

ID=41684918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090022515A KR100934636B1 (ko) 2009-02-27 2009-03-17 발광다이오드 소자의 제조방법 및 그의 제조 중간체

Country Status (2)

Country Link
KR (1) KR100934636B1 (ko)
WO (1) WO2010098553A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985720B1 (ko) 2009-07-10 2010-10-06 주식회사 에피밸리 발광소자 패키지의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664363B2 (en) * 2018-10-17 2023-05-30 Seoul Viosys Co., Ltd. Light emitting device and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058479A (ko) * 2002-12-27 2004-07-05 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR100667508B1 (ko) * 2004-11-08 2007-01-10 엘지전자 주식회사 발광 소자 및 그의 제조방법
KR100706951B1 (ko) * 2005-08-17 2007-04-12 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058479A (ko) * 2002-12-27 2004-07-05 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985720B1 (ko) 2009-07-10 2010-10-06 주식회사 에피밸리 발광소자 패키지의 제조 방법

Also Published As

Publication number Publication date
WO2010098553A2 (en) 2010-09-02
WO2010098553A3 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
KR100890467B1 (ko) 박막형 질화갈륨계 발광 다이오드 소자의 제조 방법
TWI284431B (en) Thin gallium nitride light emitting diode device
KR101438818B1 (ko) 발광다이오드 소자
TWI455345B (zh) 具有垂直結構之發光二極體及其製造方法
JP4925726B2 (ja) 発光ダイオードの製造方法
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
US8203162B2 (en) Light emitting device having vertical structrue and method for manufacturing the same
JP5151301B2 (ja) 半導体発光素子及びその製造方法
JP2005150675A (ja) 半導体発光ダイオードとその製造方法
JP2008244425A (ja) ＧａＮ系ＬＥＤ素子および発光装置
JP2008300621A (ja) 半導体発光素子及びその製造方法
KR100774196B1 (ko) 수직형 발광 소자 제조방법
KR20070044099A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR100934636B1 (ko) 발광다이오드 소자의 제조방법 및 그의 제조 중간체
KR20050000836A (ko) 질화 갈륨계 발광 다이오드 소자의 제조 방법
KR100661717B1 (ko) 알루미늄 버퍼층을 이용한 발광 다이오드 제조방법
KR20090106294A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR100497338B1 (ko) 발광 다이오드 및 그 제조 방법
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
KR100710394B1 (ko) 수직형 발광 소자의 제조방법
WO2006065046A1 (en) Thin gallium nitride light emitting diode device
KR101648809B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20060092897A (ko) 광추출 효율을 높인 발광 다이오드 소자 및 이의 제조방법
KR20090103343A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121122

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee