KR100924140B1 - 평판 표시 장치의 제조 방법 - Google Patents
평판 표시 장치의 제조 방법 Download PDFInfo
- Publication number
- KR100924140B1 KR100924140B1 KR1020080016303A KR20080016303A KR100924140B1 KR 100924140 B1 KR100924140 B1 KR 100924140B1 KR 1020080016303 A KR1020080016303 A KR 1020080016303A KR 20080016303 A KR20080016303 A KR 20080016303A KR 100924140 B1 KR100924140 B1 KR 100924140B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- antistatic wiring
- electrode
- wiring
- antistatic
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000007772 electrode material Substances 0.000 claims abstract description 21
- 238000005520 cutting process Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 239000000243 solution Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000011550 stock solution Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 description 15
- 230000005611 electricity Effects 0.000 description 14
- 230000003068 static effect Effects 0.000 description 14
- 239000004020 conductor Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- LXBGSDVWAMZHDD-UHFFFAOYSA-N 2-methyl-1h-imidazole Chemical compound CC1=NC=CN1 LXBGSDVWAMZHDD-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- WTKZEGDFNFYCGP-UHFFFAOYSA-N Pyrazole Chemical compound C=1C=NNC=1 WTKZEGDFNFYCGP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- XLSZMDLNRCVEIJ-UHFFFAOYSA-N methylimidazole Natural products CC1=CNC=N1 XLSZMDLNRCVEIJ-UHFFFAOYSA-N 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 평판 표시장치의 제조방법에 관한 것으로서, 기판 상에 다수개의 스캔 라인과 다수개의 데이터 라인을 형성하고; 상기 다수개의 스캔 라인의 끝부분에 형성되어 상기 스캔 라인을 하나로 묶는 정전기 방지 배선을 형성하고; 상기 정전기 방지 배선과 동시에 형성되는 게이트 전극을 포함하는 박막 트랜지스터를 상기 기판 상에 형성하며, 상기 박막 트랜지스터 내에는 상기 정전기 방지 배선을 노출시키는 홀을 구비하는 게이트 절연막 또는 층간 절연막을 형성하고; 상기 박막 트랜지스터 상에 소스/드레인 전극을 노출시키는 비아홀 및 상기 정전기 방지 배선 컷팅을 위한 홀을 구비하는 보호막을 형성하고; 상기 보호막 상에 제 1 전극 물질을 형성한 후, 상기 제 1 전극 물질을 패터닝하는 것과 상기 홀을 통해 노출된 정전기 방지 배선을 컷팅하는 것이 동일한 식각액에 의해 동시에 이루어지는 것을 특징으로 하는 평판 표시장치의 제조방법에 관한 것이다.
평판 표시장치, 정전기 방지 배선, 홀
Description
본 발명은 평판 표시장치의 제조방법에 관한 것으로서, 제조 공정 중 발생된 정전기를 방전시키기 위한 정전기 방지 배선을 컷팅함에 있어서, 제 1 전극을 형성함과 동시에 정전기 방지 배선을 컷팅함으로써, 보다 간이한 공정에 의하여 정전기 방지 배선을 컷팅하는 것을 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법에 관한 것이다.
일반적으로 사용되고 있는 표시 장치 중 하나인 음극선관(CRT)은 TV를 비롯하여 계측기기, 정보 단말기기 등의 모니터에 주로 이용되고 있으나, CRT 자체의 무게와 크기로 인하여 전자제품의 소형화, 경량화의 요구에 적극 대응할 수 없다.
이러한 CRT를 대체하기 위해 소형, 경량화의 장점을 가지고 있는 평판 표시 장치가 주목받고 있다. 상기 평판 표시 장치에는 LCD(liquid crystal display), OELD(organic electro luminescence display) 등이 있다.
이러한 평판 표시 장치는 TFT가 형성되는 TFT 기판과, 적색, 녹색 및 청색의 발광 소자로 구성된다.
상기한 바와 같은 평판 표시 장치는 크게 화소 단위의 신호를 인가하는 TFT가 형성되는 TFT 어레이(array) 공정과, 색상을 구현하기 위한 적색, 녹색 및 청색의 발광 소자를 형성하는 공정, 단위 평판 표시 장치 셀(cell)로 컷팅하는 공정을 통하여 형성된다.
이때, 상기 단위 평판 표시 장치로 컷팅(cell cutting)하는 공정은 TFT 기판 상에 발광 소자를 형성한 후, TFT 기판에 컷팅 라인을 형성하는 스크라이브(scribe) 공정과, 힘을 가하여 상기 컷팅 라인을 따라 상기 TFT 기판을 절단하는 브레이크(break) 공정으로 이루어진다.
이러한 평판 표시 장치의 제조 공정은 대부분 유리 기판 등의 기판 상에서 수행되는데, 이러한 기판은 부도체이므로 순간적으로 발생하는 전하가 기판의 아래로 방전될 수 없어서 정전기에 매우 취약하다. 따라서, 상기 기판 상에 형성된 절연막, TFT 또는 발광소자가 정전기에 의해 손상될 수 있다.
특히, 정전기는 전압은 매우 높지만, 전하량은 매우 낮은 특성을 가지므로 국소적으로 기판을 열화시킨다. 또한, 정전기는 주로 기판을 절단하는 셀 컷팅 공정에서 발생되며, 대부분 스캔 라인 및 데이터 라인의 패드부를 통해 유입되어 TFT의 채널(channel)의 열화를 유발한다.
제조 공정 중, 발생된 정전기를 방전시키기 위하여 스캔 라인 또는 데이터 라인의 끝부분에 다수의 스캔 라인 또는 데이터 라인을 각각 하나로 묶는 정전기 방지 배선을 형성한다. 상기 정전기 방지 배선은 각각의 셀에 신호를 인가하여 평 판 표시장치를 작동하기 위하여 단선(컷팅)되어야 한다.
종래에 정전기 방지 배선을 단선하는 제조 공정은 소스/드레인 전극을 형성하는 동시에 정전기 방지 배선을 단선하였는데, 이는 소스/드레인 전극 형성 이후 단계에서 발생하는 정전기에 대해서는 그 정전기를 방지하는데 상대적으로 취약하다는 문제점이 있었다. 또한, 소스/드레인 전극을 식각하는 식각액(etchant)과 정전기 방지 배선을 단선시키는 식각액(etchant)이 다를 경우 정전기 방지 배선을 단선시키는데 어려움이 존재하였다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서 평판 표시장치 제조공정 중 소스/드레인 전극 형성 단계 이후에서도 효과적으로 정전기를 방지할 수 있으며, 정전기 방지 배선을 보다 간이하게 단선시킬 수 있는 평판 표시장치의 제조방법을 제공하는데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 평판 표시장치의 제조방법은,
기판 상에 다수개의 스캔 라인과 다수개의 데이터 라인을 형성하고; 상기 다수개의 스캔 라인의 끝부분에 형성되어 상기 스캔 라인을 하나로 묶는 정전기 방지 배선을 형성하고; 상기 정전기 방지 배선과 동시에 형성되는 게이트 전극을 포함하는 박막 트랜지스터를 상기 기판 상에 형성하며, 상기 박막 트랜지스터 내에는 상기 정전기 방지 배선을 노출시키는 홀을 구비하는 게이트 절연막 또는 층간 절연막을 형성하고; 상기 박막 트랜지스터 상에 소스/드레인 전극을 노출시키는 비아홀 및 상기 정전기 방지 배선 컷팅을 위한 홀을 구비하는 보호막을 형성하고; 상기 보호막 상에 제 1 전극 물질을 형성한 후, 상기 제 1 전극 물질을 패터닝하는 것과 상기 홀을 통해 노출된 정전기 방지 배선을 컷팅하는 것이 동일한 식각액에 의해 동시에 이루어지는 것을 특징으로 하는 평판 표시장치의 제조방법과,
상기 소스/드레인 전극은 주식각액이 NH4F 또는 HF인 물질을 포함하는 식각액을 사용하여 상기 도전막을 패터닝하여 상기 소스/드레인 전극을 형성하는 것을 특징으로 하는 것과,
상기 정전기 방지 배선 컷팅을 위한 홀은 상기 정전기 방지 배선의 폭과 동일한 폭을 갖는 것을 특징으로 하는 것과,
상기 게이트 전극 및 정전기 방지 배선은 Mo, Al, Cr 및 이들 각각의 합금을 이용하거나, Al과 Mo의 이층막 또는 Cr과 Al의 이층막으로 하여 형성하는 것을 특징으로 하는 것과,
상기 제 1 전극 물질은 Ag/ITO, ITO/Ag/ITO, Al 합금/ITO 및 ITO/Al 합금/ITO로 이루어지는 군으로부터 선택된 어느 하나인 것을 특징으로 하는 것과,
상기 제 1 전극 및 정전기 방지 배선을 식각하기 위한 식각액으로써, 주식각액이 인산을 포함하는 식각액을 사용하는 것을 특징으로 하는 것을 특징으로 한다.
상기한 바와 같이 본 발명에 따르면, 콘택홀 및 비아홀 형성시에 정전기 방지 배선이 노출되도록 홀을 형성한 후, 상기 기판 상에 제 1 전극을 형성함에 있어서, 제 1 전극 물질 및 정전기 방지 배선 물질을 모두 식각할 수 있는 식각액을 사용하여 제 1 전극을 형성하는 동시에 정전기 방지 배선을 컷팅하여 공정을 단순화할 수 있으며 비용을 절감할 수 있다. 또한, 종래의 소스/드레인 전극을 식각하여 형성한 후 정전기 방지 배선을 단선시키는 경우보다, 소스/드레인 전극 형성 그 이후의 단계에서 발생된 정전기를 방지할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 정전기 방지 배선을 구비하는 평판 표시장치의 TFT 기판을 개략적으로 나타내는 평면도이다.
도 1을 참조하면, 발광 영역에 다수 개의 스캔 라인(210)과 다수 개의 데이터 라인(220)이 발광 영역의 외측부까지 연장되어 형성된다. 이때, 상기 다수 개의 스캔 라인(210)은 제 1 방향으로 평행하게 형성되며, 상기 다수 개의 데이터 라인(220)은 상기 제 1 방향과 수직 방향인 제 2 방향으로 평행하게 형성된다.
또한, 상기 발광 영역의 외측부에서 상기 데이터 라인(220)은 정전기 방지 회로(240)와 연결되며, 상기 정전기 방지 회로(240)는 평판 표시 장치의 제조 공정에서 발생할 수 있는 정전기를 방지하는 역할을 한다.
또한, 상기 스캔 라인(210)과 상기 데이터 라인(220)이 교차하여 정의되는 화소 영역 내에는 도면 상에는 도시하지 않았으나, 스위칭 TFT 및 구동 TFT가 형성될 수 있다.
한편, 상기 발광 영역의 외측부, 즉, 상기 발광 영역과 패드부 사이의 영역에서 상기 스캔 라인(210)의 끝부분은 다수의 스캔 라인(210)을 하나로 묶는 쇼팅 바(shorting bar)라 불리는 정전기 방지 배선(230)이 형성되어 있되, 상기 정전기 방지 배선(230)은 평판 표시장치의 제조 공정에서 발생할 수 있는 정전기를 방지하는 역할을 한다.
상기 다수의 스캔 라인 중 어느 하나의 스캔 라인(210)과 인접 스캔 라인(210) 사이의 정전기 방지 배선(230)은 홀(도 2의 330)에 의해 노출되는데, 상기 홀(330)은 콘택홀 및 소스/드레인 전극이 형성될 때, 노출되어 형성된다. 또한,비아홀이 형성됨과 동시에 형성되고, 상기 홀(330)은 발광 영역에 형성될 수도 있는데, 제 1 전극 물질을 식각하여 제 1 전극을 형성하는 동안 상기 홀(330)을 통해 상기 정전기 방지 배선(230)이 식각되게 된다.
도 2은 도 1의 각 스캔 라인 사이의 정전기 방지 배선을 확대한 도면이다.
도 2을 참조하면, 상기 다수의 스캔 라인 중 어느 하나의 스캔 라인(310)과 인접 스캔 라인(310) 사이의 정전기 방지 배선(320)은 둘 이상의 서로 평행한 라인으로 형성되며, 각각의 라인은 상기 정전기 방지 배선 컷팅을 위한 홀(330)에 의하여 적어도 한 곳 이상 컷팅되어 있다. 이때, 상기 정전기 방지 배선(320) 컷팅을 위한 홀(330)은 상기 정전기 방지 배선(320)의 폭 이상의 폭을 갖는 것이 바람직하다. 이는 이후에 형성되는 제 1 전극 물질이 패터닝되어 제 1 전극이 형성되는 공정과 동시에 홀에 의해 노출되는 상기 정전기 방지 배선을 충분히 식각 제거함으로써, 각 스캔 라인을 전기적으로 절연시키기 위함이다.
도 3a 내지 도 3f는 본 발명의 바람직한 실시예에 따른 정전기 방지 배선을 구비하는 평판 표시장치를 설명하기 위한 공정 단면도이다.
도 3a를 참조하면, 본 발명에 따른 평판 표시장치는 유리나 합성 수지, 스테인레스 스틸 등의 재질로 이루어진 기판(400) 상에 소정의 두께로 선택적으로 버퍼층(buffer layer; diffusion barrier)(410)을 형성한다. 이때, 상기 버퍼층(410)은 후속 공정으로 형성되는 비정질 실리콘의 결정화 공정시 상기 기판(400) 내의 불순물이 확산되는 것을 방지하는데, PECVD, LPCVD, 스퍼터링(sputtering) 등의 방법을 통해 증착한다.
다음으로, 상기 버퍼층(410)의 상부에 PECVD, LPCVD, 스퍼터링 등의 방법을 이용하여 소정의 두께로 비정질 실리콘(amorphous Si)을 증착한 후, 상기 비정질 실리콘을 결정화하고 사진 식각공정으로 패터닝하여 반도체층(420)을 형성하며, 상기 기판(400) 상의 전체 표면 상부에 게이트 절연막(430)을 증착한다. 이때, 상기 게이트 절연막(430)은 실리콘산화막(SiO2), 실리콘질화막(SiNx) 또는 그 적층구조를 사용하여 형성할 수 있고, 상기 결정화하는 방법으로 바람직하게는 ELA, MIC, MILC, SLS, SPC 등의 결정화 공정이 사용된다.
상기 반도체층(420) 상에 게이트 절연막(430)을 증착하고, 상기 게이트 절연막(430) 상에 도전성 금속막을 증착한 후, 상기 도전성 금속막을 패터닝하여 게이트 전극(441)을 형성한다. 상기 게이트 전극(441)은 적어도 하나 이상의 도전막으로 이루어진다. 바람직하게는 Mo, Al, Cr 및 이들 각각의 합금으로 이루어진 물질 을 사용할 수 있고, 상기 합금 중 바람직하게는 Mo/Al 또는 Cr/Al 합금을 사용할 수 있다. 또한, Al과 Mo의 이층막 또는 Cr과 Al의 이층막으로 게이트 전극(441)을 형성할 수 있다.
이때, 상기 게이트 전극(441)을 형성함과 동시에 상기 게이트 전극 물질을 형성할 수 있는 물질로 정전기 방지 배선(445)을 형성한다. 상기 정전기 방지 배선(445)은 평판 표시 장치의 제조 공정에서 발생할 수 있는 정전기를 방지하기 위한 것이다.
그런 다음, 상기 게이트 전극(441)을 마스크로 하여 상기 반도체층(420)에 소정의 도전형을 갖는 불순물을 도핑하여 소스/드레인 영역(421, 425)을 형성한다. 상기 반도체층(420) 중 소스/드레인 영역(421, 425) 사이의 불순물이 도핑되지 않은 영역은 TFT의 채널 영역(423)으로 작용한다. 본 실시예에서는 게이트 전극(441)을 형성한 후, 도핑 공정을 진행하였으나, 게이트 전극(441) 형성 전에 도핑 공정을 실시할 수 있다.
도 3b를 참조하면, 게이트 전극(441), 상기 정전기 방지 배선(445)을 형성한 후, 상기 기판(400) 전면에 층간 절연막(450)을 형성하고, 상기 층간 절연막(450)을 패터닝하여 상기 소스/드레인 영역(421, 425)의 일부분을 노출시키는 콘택홀(451, 455)과 상기 정전기 방지 배선(445)의 일부분을 노출시키는 홀(457)을 형성한다.
이때, 상기 콘택홀(451, 455)을 형성함과 동시에, 상기 정전기 방지 배선(445)을 노출시키는 홀(457)를 형성한다. 이 때, 상기 홀(457)의 폭은 상기 정전 기 방지 배선(445)의 폭과 동일하거나 상기 정전기 방지 배선(445)의 폭보다 큰 것이 바람직하다.
이는 이후에 형성되는 제 1 전극 물질이 패터닝되어 제 1 전극(480)이 형성되는 공정과 동시에 홀(475)에 의해 노출되는 상기 정전기 방지 배선(445)을 충분히 식각 제거함으로써, 각 스캔 라인을 전기적으로 절연시키기 위함이다.
도 3c를 참조하면, 상기 콘택홀(451, 455) 및 정전기 방지 배선(445)를 노출시키는 홀(457)를 형성한 후, 상기 기판(400) 전면에 소정의 도전 물질을 증착하여 도전 물질막(460)을 형성한다. 상기 도전 물질막(460)은 Ti/Cu/Ti, Ta/Cu/Ta, Ta 및 Cu의 이층막, Ti 및 Cu의 이층막으로 이루어질 수 있다.
도 3d를 참조하면, 상기 소정의 도전 물질막(460)을 형성한 후, 상기 도전 물질막(460)을 식각하여 소스/드레인 전극(461, 465)을 형성한다.
상기 소스/드레인 전극(461, 465)은 상기 도전 물질막(460)을 식각 작용을 하는 주식각액이 불소 이온을 포함하는 화합물로서 바람직하게는 NH4F 또는 HF을 포함하는 식각액으로써, 상기 주식각액 외에 H2O2, 메틸이미다졸(C4H6N2), 피라졸(C3H4N2), CH3COOH, CH3COONH4 및 CH3COOK을 포함하는 식각액을 사용하여 패터닝함으로써 형성할 수 있다. 상기 식각액을 사용하여 상기 도전 물질막(460)을 식각하여 소스/드레인 전극(461, 465)을 형성하는 경우, 상기 식각액에 의하여 상기 정전기 방지 배선(445)이 동시에 식각되지는 않는다. 상기 정전기 방지 배선(445)은 게이트 전극(441)을 형성하는 물질과 동일한 물질로 형성될 수 있다. 상기 정전기 방지 배선(445)은 적어도 하나 이상의 도전막으로 이루어지며, 바람직하게는 Mo, Al, Cr 및 이들 각각의 합금으로 이루어진 물질을 사용할 수 있으며, 상기 합금 중 바람직하게는 Mo/Al 또는 Cr/Al 합금을 사용할 수 있다. 또한, Al과 Mo의 이층막 또는 Cr과 Al의 이층막으로 이루어질 수 있다.
본 발명의 실시예에서는 탑게이트 형식으로써 반도체층(420) 상에 게이트 절연막(430), 게이트 전극(441) 및 소스 드레인 전극(461, 465)이 위치하고 있는 것을 도시하였으나, 반도체층 하부에 게이트 절연막 및 게이트 전극이 위치할 수 있고, 상기 반도체층 상에 소스 드레인 전극이 위치할 수 있는 바텀 게이트 형식에 있어서도 동일하게 적용될 수 있다.
도 3e를 참조하면, 상기 소스/드레인 전극(461, 465)을 형성한 후, 상기 기판(400) 전면에 보호막(470)을 형성하고 식각하여, 상기 소스/드레인 전극(461, 465) 중 어느 하나, 예를 들면 상기 드레인 전극(465)의 일부분을 노출시키는 비아홀(475)을 형성함과 동시에 정전기 방지 배선(445)을 노출시키는 홀을 형성하여, 정전기 방지 배선(445)을 노출시킨다. 상기 홀의 폭은 상기 정전기 방지 배선(445)의 폭과 동일하거나 상기 정전기 방지 배선(445)의 폭보다 큰 것이 바람직하다.
이는 이후에 형성되는 제 1 전극 물질이 패터닝되어 제 1 전극(480)이 형성되는 공정과 동시에 홀(475)에 의해 노출되는 상기 정전기 방지 배선(445)를 충분하게 식각 제거함으로써, 각 스캔 라인을 전기적으로 절연시키기 위함이다.
그 후, 상기 기판 전면에 제 1 전극 물질(479)을 형성한다. 상기 제 1 전극 물질(479)은 Ag/ITO, ITO/Ag/ITO, Al 합금/ITO 및 ITO/Al 합금/ITO로 이루어지는 군으로부터 선택된 어느 하나를 사용할 수 있다. 상기 공정으로 인하여, 상기 비아홀(475)을 통하여 상기 드레인 전극(465)과 전기적으로 연결되는 제 1 전극을 형성할 수 있다.
도 3f를 참조하면, 상기 제 1 전극 물질을 패터닝하여 패턴된 제 1 전극(480)을 형성할 수 있다. 제 1 전극 물질을 패터닝하여 제 1 전극(480)을 형성하기 위하여는 식각액을 사용하여 식각한다. 상기 식각액은 제 1 전극 물질을 식각할 뿐 아니라, 상기 홀을 통해 노출되는 정전기 방지 배선 또한 식각하여 제거할 수 있다. 상기 식각액은 식각 작용을 하는 주식각액이 인산을 포함하는 식각액으로써, 바람직하게는 AxHyPO4(여기서, A는 K,Na, 0≤x,y≤3이고, x+y=3)인 물질을 사용할 수 있다. 또한, 상기 식각액은 질산 또는 초산을 더욱 포함할 수 있다.
따라서, 상기 제시된 식각액을 사용하여, 제 1 전극(480)을 형성할 뿐만 아니라, 홀에 의해 노출되는 정전기 방지 배선 또한 식각할 수 있어 상기 정전기 방지 배선을 컷팅(단선)시킬 수 있다.
그 후, 형성된 상기 제 1 전극(480)은 기판(400) 상에 반사막과 상기 반사막 상에 투명전극으로 형성될 수 있는데, 상기 반사막은 후속 공정에서 형성되는 유기막(도시하지 않음)에서 나오는 빛을 기판(400)과 반대 방향(전면 발광)으로 반사시키기 위하여 형성한다. 여기서, 상기 제 1 전극(480)은 애노드 전극으로 작용한다.
이 때, 상기 제시된 제 1 전극 물질을 이용하여 제 1 전극(480)을 형성한 경우, 전면으로 발광하는 유기전계발광소자를 제조할 수 있다.
이후에는 도면 상에는 도시하지 않았으나, 일반적인 평판 표시 장치의 제조 공정을 수행하여 평판 표시 장치를 형성한다.
도 1은 본 발명에 따른 평판 표시장치의 TFT 기판을 개략적으로 나타내는 평면도이다.
도 2는 도 1의 각 스캔 라인 사이의 정전기 방지 배선을 확대한 도면이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 평판 표시장치를 설명하기 위한 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110, 210, 310. 스캔 라인 120, 220. 데이터 라인
130, 230, 320, 445. 정전기 방지 배선 240. 정전기 방지 회로
330, 457. 홀 400. 기판
410. 버퍼층 420. 반도체층
421. 소스 영역 423. 채널 영역
425. 드레인 영역 430. 게이트 절연막
441. 게이트 전극 451, 455. 콘택홀
460. 도전 물질막 461. 소스 전극
465. 드레인 전극 470. 보호막
475. 비아홀 479. 제 1 전극 물질
480. 제 1 전극
Claims (7)
- 기판 상에 다수개의 스캔 라인과 다수개의 데이터 라인을 형성하고;상기 다수개의 스캔 라인의 끝부분에 형성되어 상기 스캔 라인을 하나로 묶는 정전기 방지 배선을 형성하고;상기 정전기 방지 배선과 동시에 형성되는 게이트 전극을 포함하는 박막 트랜지스터를 상기 기판 상에 형성하며, 상기 박막 트랜지스터 내에는 상기 정전기 방지 배선을 노출시키는 홀을 구비하는 게이트 절연막 또는 층간 절연막을 형성하고;상기 박막 트랜지스터 상에 소스/드레인 전극을 노출시키는 비아홀 및 상기 정전기 방지 배선 컷팅을 위한 홀을 구비하는 보호막을 형성하고;상기 보호막 상에 제 1 전극 물질을 형성한 후, 상기 제 1 전극 물질을 패터닝하는 것과 상기 홀을 통해 노출된 정전기 방지 배선을 컷팅하는 것이 동일한 식각액에 의해 동시에 이루어지는 것을 특징으로 하는 평판 표시장치의 제조방법.
- 제 1항에 있어서,상기 소스/드레인 전극은 Ti/Cu/Ti, Ta/Cu/Ta, Ta 및 Cu의 이층막, Ti 및 Cu의 이층막으로 이루어지는 것을 특징으로 하는 평판 표시장치의 제조방법.
- 제 2항에 있어서,상기 소스/드레인 전극은 주식각액이 NH4F 또는 HF인 물질을 포함하는 식각액을 사용하여 상기 도전막을 패터닝하여 상기 소스/드레인 전극을 형성하는 것을 특징으로 하는 평판 표시장치의 제조방법.
- 제 1항에 있어서,상기 정전기 방지 배선 컷팅을 위한 홀은 상기 노출되는 정전기 방지 배선의 폭과 동일한 폭을 갖는 것을 특징으로 하는 평판 표시 장치의 제조방법.
- 제 2항에 있어서,상기 게이트 전극 및 정전기 방지 배선은 Mo, Al, Cr 및 이들 각각의 합금을 이용하거나, Al과 Mo의 이층막 또는 Cr과 Al의 이층막으로 하여 형성하는 것을 특징으로 하는 평판 표시장치의 제조방법.
- 제 2항에 있어서,상기 제 1 전극 물질은 Ag/ITO, ITO/Ag/ITO, Al 합금/ITO 및 ITO/Al 합금/ITO로 이루어지는 군으로부터 선택된 어느 하나인 것을 특징으로 하는 평판 표시장치의 제조방법.
- 제 2항에 있어서,상기 제 1 전극 및 정전기 방지 배선을 식각하기 위한 식각액으로써, 주식각액이 인산을 포함하는 식각액을 사용하는 것을 특징으로 하는 평판 표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080016303A KR100924140B1 (ko) | 2008-02-22 | 2008-02-22 | 평판 표시 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080016303A KR100924140B1 (ko) | 2008-02-22 | 2008-02-22 | 평판 표시 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090090819A KR20090090819A (ko) | 2009-08-26 |
| KR100924140B1 true KR100924140B1 (ko) | 2009-10-28 |
Family
ID=41208554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080016303A KR100924140B1 (ko) | 2008-02-22 | 2008-02-22 | 평판 표시 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100924140B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9823531B2 (en) | 2013-08-14 | 2017-11-21 | Samsung Display Co., Ltd. | Thin film transistor array panel, manufacturing method thereof, and display device including the thin film transistor array panel |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101683469B1 (ko) * | 2010-08-09 | 2016-12-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000060803A (ko) * | 1999-03-19 | 2000-10-16 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
| JP2003295214A (ja) * | 2002-03-29 | 2003-10-15 | Matsushita Electric Ind Co Ltd | 液晶表示装置の製造方法 |
| JP2007316348A (ja) * | 2006-05-25 | 2007-12-06 | Canon Inc | 薄膜トランジスタ基板の製造方法 |
-
2008
- 2008-02-22 KR KR1020080016303A patent/KR100924140B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000060803A (ko) * | 1999-03-19 | 2000-10-16 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
| JP2003295214A (ja) * | 2002-03-29 | 2003-10-15 | Matsushita Electric Ind Co Ltd | 液晶表示装置の製造方法 |
| JP2007316348A (ja) * | 2006-05-25 | 2007-12-06 | Canon Inc | 薄膜トランジスタ基板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9823531B2 (en) | 2013-08-14 | 2017-11-21 | Samsung Display Co., Ltd. | Thin film transistor array panel, manufacturing method thereof, and display device including the thin film transistor array panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090090819A (ko) | 2009-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9312277B2 (en) | Array substrate for display device and method of fabricating the same | |
| KR101106562B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US8018544B2 (en) | Flat panel display and method for fabricating the same | |
| US8455874B2 (en) | Display device and method of manufacturing the same | |
| KR101232736B1 (ko) | 어레이 기판 | |
| KR20110051784A (ko) | 어레이 기판 | |
| US7612377B2 (en) | Thin film transistor array panel with enhanced storage capacitors | |
| KR20110009954A (ko) | 어레이 기판 및 이의 제조방법 | |
| EP1970957A2 (en) | Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100924140B1 (ko) | 평판 표시 장치의 제조 방법 | |
| KR20150061879A (ko) | 표시 장치의 제조 방법 | |
| KR20100123535A (ko) | 어레이 기판의 제조방법 | |
| KR20090045536A (ko) | 유기전계발광소자 | |
| KR100611655B1 (ko) | 유기 전계 발광 표시 소자 및 그 제조방법 | |
| KR100742373B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| KR20120015675A (ko) | 유기전계발광표시장치 | |
| KR20110058355A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20100055127A (ko) | 어레이 기판의 제조방법 | |
| KR20100055128A (ko) | 어레이 기판의 제조방법 | |
| KR20030021793A (ko) | 액정표시장치용 어레이 패널 및 그 제조방법 | |
| KR20100122390A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20110060375A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20120003061A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20090046129A (ko) | 유기전계발광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 10 |