KR100923237B1 - METHOD OF FORMING Ge MESA STRUCTURE - Google Patents

METHOD OF FORMING Ge MESA STRUCTURE Download PDF

Info

Publication number
KR100923237B1
KR100923237B1 KR1020070076321A KR20070076321A KR100923237B1 KR 100923237 B1 KR100923237 B1 KR 100923237B1 KR 1020070076321 A KR1020070076321 A KR 1020070076321A KR 20070076321 A KR20070076321 A KR 20070076321A KR 100923237 B1 KR100923237 B1 KR 100923237B1
Authority
KR
South Korea
Prior art keywords
silicon
mesa structure
germanium
substrate
germanium mesa
Prior art date
Application number
KR1020070076321A
Other languages
Korean (ko)
Other versions
KR20090012472A (en
Inventor
고대홍
김상연
민병기
손현철
조만호
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020070076321A priority Critical patent/KR100923237B1/en
Publication of KR20090012472A publication Critical patent/KR20090012472A/en
Application granted granted Critical
Publication of KR100923237B1 publication Critical patent/KR100923237B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Abstract

본 발명에 따라서, 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법이 제공된다. 상기 방법은 (a) 실리콘 기판을 제공하는 단계와; (b) 상기 기판 상에 실리콘-게르마늄 박막을 에피택시얼하게 성장시키는 단계와; (c) 상기 실리콘-게르마늄 박막을 메사 구조로 패턴화하는 단계와; (d) 상기 기판을 산화 분위기 하에 두어, 상기 실리콘-게르마늄 메사 구조를 비롯한 기판 전체에 걸쳐 실리콘 산화물층을 형성하는 단계와; (e) 상기 (d) 단계에서 형성된 실리콘 산화층을 제거하는 단계를 포함한다. 본 발명에 따르면, 갈륨-비소층과의 면간 격자 거리 차이가 작은 게르마늄 메사 구조를 중간층으로서 이용하면, 실리콘 기판 위에 갈륨-비소층 등을 증착할 수 있어, 이를 3-5족 화합물 반도체, 태양 전지 등의 반도체 소자에 응용할 수가 있다.According to the present invention, a method of forming a germanium mesa structure on a silicon substrate is provided. The method includes (a) providing a silicon substrate; (b) epitaxially growing a silicon-germanium thin film on the substrate; (c) patterning the silicon-germanium thin film into a mesa structure; (d) placing the substrate in an oxidizing atmosphere to form a silicon oxide layer over the substrate, including the silicon-germanium mesa structure; (e) removing the silicon oxide layer formed in step (d). According to the present invention, by using a germanium mesa structure having a small difference in interplanar lattice distance from a gallium-arsenic layer as an intermediate layer, a gallium-arsenic layer or the like can be deposited on a silicon substrate, which is a group 3-5 compound semiconductor and a solar cell. It can be applied to semiconductor elements such as.

Description

실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법{METHOD OF FORMING Ge MESA STRUCTURE}Method of forming germanium mesa structure on silicon substrate {METHOD OF FORMING Ge MESA STRUCTURE}

본 발명은 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법에 관한 것으로서, 보다 구체적으로는 순수 게르마늄 또는 제어된 농도의 실리콘만을 함유하는 실리콘-게르마늄 메사 구조를 형성한 후 이를 이용하여 갈륨-비소 박막 등을 실리콘 기판 상에 형성할 수 있도록 해주는 게르마늄 메사 구조 형성 방법에 관한 것이다.The present invention relates to a method of forming a germanium mesa structure on a silicon substrate, and more specifically, to form a silicon-germanium mesa structure containing only pure germanium or a controlled concentration of silicon, and then using this to form a gallium-arsenic thin film and the like. It relates to a method of forming a germanium mesa structure that can be formed on a silicon substrate.

실리콘과 실리콘-게르마늄은 반도체 소자의 재료로서 널리 사용되고 있다. 실리콘이 산화되기가 쉬운 반면 게르마늄은 실리콘과 비교하여 산화가 아주 느리게 일어난다. 또한 스트레스가 없는 에피택시얼한 순수 게르마늄 층을 증착하기가 어렵다고 알려져 있다. 또한 게르마늄은 가격이 실리콘에 비해 월등히 비싸서 실리콘처럼 웨이퍼를 만들기가 어렵다. 이러한 이유로 인하여 게르마늄은 순수한 상태로 사용되지 않고 보통 실리콘-게르마늄 형태로 반도체 소자 등에 적용된다.Silicon and silicon-germanium are widely used as materials for semiconductor devices. While silicon is easy to oxidize, germanium is very slow to oxidize compared to silicon. It is also known to be difficult to deposit stress free epitaxial layers of pure germanium. Germanium is also much more expensive than silicon, making it difficult to make wafers like silicon. For this reason, germanium is not used in a pure state but is usually applied to a semiconductor device in the form of silicon-germanium.

한편, 최근들어 나노 기술이 발전함에 따라, 트랜지스터와 같은 반도체 소자 에 나노선을 적용하여 그 소자의 응답 속도 등을 개선하고자 하는 노력이 시도되고 있다. 이러한 나노선 역시 실리콘 혹은 실리콘-게르마늄으로 구성된다. 그러나, 게르마늄의 경우 실리콘과 비교하여, 홀의 이동도가 높기 때문에 순수한 게르마늄을 나노선에 적용하여 반도체 소자에 응용하면 보다 빠른 응답 속도를 얻을 수 있으나, 상기와 같은 이유로 순수 게르마늄을 활용하고 있지 못하다.On the other hand, with the recent development of nanotechnology, efforts have been made to improve the response speed of such devices by applying nanowires to semiconductor devices such as transistors. These nanowires also consist of silicon or silicon-germanium. However, in the case of germanium, since the mobility of holes is higher than that of silicon, when pure germanium is applied to a nanowire and applied to a semiconductor device, a faster response speed can be obtained, but pure germanium is not utilized for the same reason.

또한, 갈륨-비소(Ga-As)와 같은 3-5족 화합물은 Si-Ge에 비해 전기적 특성이 더 좋다고 알려져 있다. 예컨대, 갈륨-비소는 direct band gap을 갖기 때문에 전자의 이동도가 실리콘에 비해 6배 정도 빠르다. 따라서, 갈륨-비소를 이용한 반도체 소자를 제조하고자 하는 시도가 있으나, 다음과 같은 문제점이 있다. 즉, 반도체 소자의 기판은 통상 실리콘으로 제조된다. 그런데, 실리콘과 갈륨-비소의 면간 격자 거리 차이가 커서, 갈륨-비소 박막을 실리콘 기판 위에 증착하는 것이 어렵다.Group 3-5 compounds, such as gallium arsenide (Ga-As), are also known to have better electrical properties than Si-Ge. For example, gallium arsenide has a direct band gap, so electron mobility is about six times faster than that of silicon. Therefore, there is an attempt to manufacture a semiconductor device using gallium arsenide, but there are the following problems. That is, the substrate of the semiconductor element is usually made of silicon. By the way, it is difficult to deposit a gallium arsenide thin film on a silicon substrate because the distance between the lattice distance between silicon and gallium-arsenic is large.

본 발명은 상기와 같은 종래 기술에서 나타나는 문제점을 해결하기 위해 안출된 것으로서, 활용도가 높은 순수한 게르마늄 또는 실리콘-게르마늄에서 실리콘의 농도가 극히 낮아 거의 순수한 게르마늄에 가까운 실리콘-게르마늄으로 이루어지는 메사 구조를 형성하고, 이를 중간층으로 이용하여 실리콘 기판 상에 갈륨-비소 박막과 같은 3-5족 박막, 삼원 화합물(ternary compound) 또는 4원 화합 물(quarternary compound)을 증착하는 방법을 제공하는 것을 목적으로 한다.The present invention has been made to solve the problems described in the prior art as described above, forming a mesa structure consisting of silicon-germanium almost close to pure germanium, the concentration of silicon in the highly available pure germanium or silicon-germanium is extremely low. Another object of the present invention is to provide a method of depositing a group 3-5 thin film, a ternary compound, or a quarternary compound such as a gallium-arsenide thin film on a silicon substrate using the intermediate layer.

상기 목적을 달성하기 위하여, 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법이 제공된다. 상기 방법은 (a) 실리콘 기판을 제공하는 단계와; (b) 상기 기판 상에 실리콘-게르마늄 박막을 에피택시얼하게 성장시키는 단계와; (c) 상기 실리콘-게르마늄 박막을 메사 구조로 패턴화하는 단계와; (d) 상기 기판을 산화 분위기 하에 두어, 상기 실리콘-게르마늄 메사 구조를 비롯한 기판 전체에 걸쳐 실리콘 산화물층을 형성하는 단계와; (e) 상기 (d) 단계에서 형성된 실리콘 산화층을 제거하는 단계를 포함한다.In order to achieve the above object, a method of forming a germanium mesa structure on a silicon substrate is provided. The method includes (a) providing a silicon substrate; (b) epitaxially growing a silicon-germanium thin film on the substrate; (c) patterning the silicon-germanium thin film into a mesa structure; (d) placing the substrate in an oxidizing atmosphere to form a silicon oxide layer over the substrate, including the silicon-germanium mesa structure; (e) removing the silicon oxide layer formed in step (d).

바람직한 실시예에 있어서, 상기 (d) 단계에서 산화 시간을 조절하여 상기 실리콘 산화물층을 성장시켜 상기 실리콘-게르마늄 메사 구조 중의 실리콘 농도를 제어함으로써, 게르마늄 메사 구조를 형성할 수 있다. 본 발명에서, 상기 게르마늄 메사 구조는 순수 게르마늄 메사 구조 또는 게르마늄의 성분함량이 높은 실리콘-게르마늄 메사 구조일 수 있다.In a preferred embodiment, by controlling the oxidation time in step (d) to grow the silicon oxide layer to control the concentration of silicon in the silicon-germanium mesa structure, it is possible to form a germanium mesa structure. In the present invention, the germanium mesa structure may be a pure germanium mesa structure or a silicon-germanium mesa structure having a high content of germanium.

한 가지 실시예에 있어서, 상기 (c) 단계에서 습식 식각에 의해 상기 실리콘 산화물층을 제거할 수 있다.In an embodiment, the silicon oxide layer may be removed by wet etching in step (c).

바람직한 실시예에 있어서, 상기 방법은 상기 게르마늄 메사 구조 상에 GaAs, InAs, InP, GaN 또는 AlAs 층, 또는 3원 화합물 또는 4원 화합물, 예컨대 Al1 -xGaxAs1-yPy (0<x<1, 0<y<1) 또는 In1 - xGaxAs1 -yPy(0<x<1, 0<y<1) 층을 형성하는 단계를 더 포함하 단계를 더 포함할 수 있다.In a preferred embodiment, the method comprises a GaAs, InAs, InP, GaN or AlAs layer, or a ternary or quaternary compound, such as Al 1- x Ga x As 1-y P y (0) on the germanium mesa structure. further comprising forming a layer of <x <1, 0 <y <1) or In 1 - x Ga x As 1 -y P y (0 <x <1, 0 <y <1) can do.

본 발명의 다른 양태에 따라서, 반도체 소자가 제공된다. 상기 반도체 소자는 실리콘 기판과; 상기 게르마늄 메사 구조 상에 증착된 갈륨-비소층을 포함한다. 상기 게르마늄 메사 구조는, 상기 기판 상에 실리콘-게르마늄 박막을 에피택시얼하게 성장시킨 후, 상기 박막을 실리콘-게르마늄 박막을 메사 구조로 패턴화한 다음에, 산화 분위기 하에서 상기 실리콘-게르마늄 메사 구조를 비롯한 기판 전체에 걸쳐 실리콘 산화물층을 형성하고, 산화 시간을 조절하여 상기 실리콘 산화물층을 성장시켜 상기 실리콘-게르마늄 메사 구조 중의 실리콘 농도를 제어한 다음에, 상기 실리콘 산화층을 제거함으로써 형성된다.According to another aspect of the present invention, a semiconductor device is provided. The semiconductor device comprises a silicon substrate; And a gallium arsenide layer deposited on the germanium mesa structure. The germanium mesa structure may epitaxially grow a silicon-germanium thin film on the substrate, and then pattern the silicon-germanium thin film into a mesa structure, and then the silicon-germanium mesa structure under an oxidizing atmosphere. It is formed by forming a silicon oxide layer over the entire substrate, including controlling the oxidation time to grow the silicon oxide layer to control the silicon concentration in the silicon-germanium mesa structure, and then removing the silicon oxide layer.

바람직하게는, 상기 반도체 소자는 상기 게르마늄 메사 구조 상에 증착된 GaAs, InAs, InP, GaN 또는 AlAs 층 또는 3원 또는 4원 화합물, 예컨대 Al1 - xGaxAs1 - yPy (0<x<1, 0<y<1) 또는 In1 - xGaxAs1 -yPy(0<x<1, 0<y<1) 층을 더 포함할 수 있다.Preferably, the semiconductor device comprises a GaAs, InAs, InP, GaN or AlAs layer or ternary or quaternary compound deposited on the germanium mesa structure, such as Al 1 - x Ga x As 1 - y P y (0 < It may further include a layer x <1, 0 <y <1) or In 1 - x Ga x As 1- y P y (0 <x <1, 0 <y <1).

본 발명에 따르면, 실리콘-게르마늄 메사 구조를 제어된 산화 조건 하에서 게르마늄 메사 구조로 변화시킨다. 따라서, 갈륨-비소와 면간 격자 거리 차이가 작은 게르마늄 메사 구조 상에 선택적으로 갈륨-비소 층을 증착할 수 있어, 실리콘 기판 상에 우수한 전기적 특성을 갖는 갈륨-비소 층을 증착할 수가 있고, 이를 확 대하여 3-5족 화합물 반도체, 태양 전지 등에 적용할 수가 있다.According to the present invention, the silicon-germanium mesa structure is changed to germanium mesa structure under controlled oxidation conditions. Therefore, the gallium arsenide layer can be selectively deposited on the germanium mesa structure having a small difference in the interplanar lattice distance between the gallium arsenide and the gallium arsenide layer having excellent electrical properties on the silicon substrate. It can be applied to a group 3-5 compound semiconductor, a solar cell and the like.

이하에서는, 본 발명을 도면을 참조하여 더욱 구체적으로 설명한다. 후술하는 본 발명의 실시예는 본 발명의 이해를 돕기 위하여 제공되는 것으로서, 본 발명의 범위를 제한하는 것은 아니라는 것을 이해하여야 한다.Hereinafter, the present invention will be described in more detail with reference to the drawings. It is to be understood that the following embodiments of the present invention are provided to aid the understanding of the present invention, and do not limit the scope of the present invention.

한편, 이하의 설명에서 당업계에서 널리 알려진 기술적 구성, 예컨대 박막을 증착하는 방법, 엑피택시얼(epitaxial) 성장 방법, 메사 패턴을 형성하는 방법 등 그 자체는 이미 널리 알려져 있으므로, 그 구체적인 성장 방법에 대한 상세한 설명은 생략한다.On the other hand, in the following description, a technical configuration that is well known in the art, such as a method for depositing a thin film, an epitaxial growth method, a method for forming a mesa pattern, and the like per se are already widely known, Detailed description thereof will be omitted.

도 1은 본 발명에 따라서, 실리콘-게르마늄 메사 구조를 게르마늄 메사 구조를 형성하고, 이를 이용하여 갈륨-비소 박막을 형성하는 과정을 순차적으로 보여주는 도면이다.FIG. 1 is a view sequentially illustrating a process of forming a germanium mesa structure using a silicon-germanium mesa structure and forming a gallium-arsenic thin film using the same.

본 명세서에서 게르마늄 메사 구조는 순수한 게르마늄 메사 구조뿐만 아니라, 제어된 농도의 실리콘만을 함유하여 게르마늄의 함량이 극히 높은 실리콘-게르마늄 메사 구조를 포함하는 개념이다.The germanium mesa structure herein is a concept including not only pure germanium mesa structure, but also silicon-germanium mesa structure containing extremely high germanium content by containing only a controlled concentration of silicon.

도 1의 (a)에 도시되어 있는 바와 같이, 본 발명에 따르면, 먼저 준비된 실리콘 기판(10) 상에서 실리콘-게르마늄 박막(20)을 에피택시얼 성장 기법을 이용하여 성장시킨다.As shown in FIG. 1A, according to the present invention, a silicon-germanium thin film 20 is first grown on an prepared silicon substrate 10 using an epitaxial growth technique.

이어서, 도 1의 (b)에 도시한 바와 같이, 통상의 사진 식각 공정을 이용하여 실리콘-게르마늄 박막(20)을 메사 구조(30)로 패턴화한다.Subsequently, as shown in FIG. 1B, the silicon-germanium thin film 20 is patterned into a mesa structure 30 using a conventional photolithography process.

다음에, 패턴화된 메사 구조(30)를 갖는 실리콘 기판(10)을 노(furnace)와 같은 산화 환경에 넣고 산화 조건을 만들어 주면, 도 1의 (b)에 도시한 바와 같이, Si-Ge 메사 구조(30)를 비롯한 기판(10) 전체에 실리콘 산화층(40)이 형성된다. 이와 같이 실리콘 산화층(40)이 형성된 상태에서, 산화 조건을 적절히 제거해 가면서 실리콘 산화층(40)을 성장시킨다. 즉, 제어된 산화 조건 하에서, 실리콘-게르마늄 메사 구조(30)의 실리콘이 실리콘 산화층(20)의 성장에 소모되어, 실리콘-게르마늄 메사 구조(30)의 실리콘 농도가 낮아지게 된다. 확산에 의해 산화층(40)을 계속 성장시키면서, 실리콘-게르마늄 메사 구조(30)를 게르마늄 메사 구조(50)로 응축시킨다(도 1의 (c) 참조). 이때의 게르마늄 메사 구조(50)는 순수한 게르마늄 메사 구조일 수도 있고, 실리콘의 농도가 극히 낮은, 다시 말하면 실질상 순수한 게르마늄 메사 구조일 수 있다.Next, when the silicon substrate 10 having the patterned mesa structure 30 is placed in an oxidizing environment such as a furnace, and the oxidation conditions are made, as shown in Fig. 1B, Si-Ge The silicon oxide layer 40 is formed on the entire substrate 10 including the mesa structure 30. In this state in which the silicon oxide layer 40 is formed, the silicon oxide layer 40 is grown while oxidizing conditions are appropriately removed. That is, under controlled oxidation conditions, the silicon of the silicon germanium mesa structure 30 is consumed in the growth of the silicon oxide layer 20, so that the silicon concentration of the silicon germanium mesa structure 30 is lowered. While continuing to grow the oxide layer 40 by diffusion, the silicon-germanium mesa structure 30 is condensed into the germanium mesa structure 50 (see FIG. 1C). In this case, the germanium mesa structure 50 may be a pure germanium mesa structure, or may have an extremely low concentration of silicon, that is, a substantially pure germanium mesa structure.

한편, 실리콘-게르마늄 메사 구조(30)의 실리콘을 완전히 제거하거나 제어된 농도의 실리콘만을 함유하도록 하기 위한 산화 시간 등은 용례에 따라서 적절히 설계하거나 실험적으로 결정할 수 있으며, 본 발명은 이러한 산화 조건에 대해 특별히 제한되지 않는다는 점에 유의하여야 한다.On the other hand, the oxidation time for completely removing the silicon of the silicon-germanium mesa structure 30 or containing only a controlled concentration of silicon may be appropriately designed or experimentally determined according to the application, and the present invention is directed to such oxidation conditions. It should be noted that there is no particular limitation.

다음에, 습식 식각과 같은 식각 공정을 통해 상기 형성된 실리콘 산화층(40)을 제거하면, 도 1의 (c)에 도시한 것과 같은 원하는 게르마늄 메사 구조(50), 즉 순수한 게르마늄 메사 구조 또는 제어된 농도의 실리콘만을 함유하는 실리콘-게르마늄 메사 구조를 얻을 수 있다. Next, by removing the formed silicon oxide layer 40 through an etching process such as wet etching, the desired germanium mesa structure 50, ie, pure germanium mesa structure or controlled concentration as shown in FIG. A silicon-germanium mesa structure containing only silicon of can be obtained.

이와 같이 형성된 게르마늄 메사 구조(50)는 실리콘과 비교하여 갈륨-비소와의 면간 격자 거리 차이가 아주 작거나 거의 일치한다. 따라서, 실리콘과 갈륨-비소 사이의 면간 격자 거리 차이가 커서 갈륨-비소 박막을 실리콘 기판 상에 증착할 수 없었던 종래 기술과는 달리, 본 발명에 따르면, 상기 과정을 통해 얻어진 게르마늄 메사 구조(50) 상에 선택적으로 갈륨-비소 층(60)을 증착할 수가 있어, 결과적으로 실리콘 기판(10) 상에 갈륨-비소 박막을 형성할 수가 있다. 따라서, 3-5족 화합물 반도체, 태양 전지, 광전자 공학 등에 활용할 수 있는 선택적 갈륨-비소 패턴을 실리콘 기판 상에 형성할 수가 있게 된다.The germanium mesa structure 50 thus formed has a very small or almost identical difference in interplanar lattice distance from gallium-arsenic as compared to silicon. Therefore, unlike the prior art, in which the difference in the interplanar lattice distance between silicon and gallium-arsenic is large, the gallium-arsenic thin film cannot be deposited on the silicon substrate. According to the present invention, the germanium mesa structure 50 obtained through the above process is obtained. A gallium-arsenic layer 60 can be deposited selectively on the resulting gallium-arsenic thin film on the silicon substrate 10 as a result. Therefore, it is possible to form a selective gallium arsenide pattern that can be utilized for group 3-5 compound semiconductors, solar cells, optoelectronics, and the like on a silicon substrate.

한편, 갈륨-비소 층(60)을 게르마늄 메사 구조(50) 상에 증착한 것으로 설명하였으나, 갈륨-비소 층 외에도, InAs, InP, GaN 또는 AlAs 층, Al1 - xGaxAs1 - yPy (0<x<1, 0<y<1) 또는 In1 - xGaxAs1 -yPy(0<x<1, 0<y<1) 층과 같은 3원 또는 4원 화합물도 증착할 수 있으며, 이 역시 본 발명의 범위에 속한다.Meanwhile, although the gallium-arsenic layer 60 has been described as being deposited on the germanium mesa structure 50, in addition to the gallium-arsenic layer, an InAs, InP, GaN or AlAs layer, Al 1 - x Ga x As 1 - y P Ternary or quaternary compounds such as y (0 <x <1, 0 <y <1) or In 1 - x Ga x As 1- y P y (0 <x <1, 0 <y <1) layers Vapor deposition, which is also within the scope of the present invention.

이상 본 발명은 바람직한 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되지 않는다는 점에 유의하여야 한다. 즉, 후술하는 특허청구범위를 벗어나지 않으면서 상기 실시예를 다양하게 변형 및 수정할 수 있으며, 이들은 모두 본 발명의 범위에 속하는 것이다. 따라서, 본 발명은 이하의 특허청구범위 및 그 등가의 균등물에 의해서만 제한된다.Although the present invention has been described with reference to the preferred embodiment, it should be noted that the present invention is not limited to the above embodiment. That is, the above embodiments can be variously modified and modified without departing from the scope of the following claims, all of which fall within the scope of the present invention. Accordingly, the invention is limited only by the following claims and equivalents thereto.

도 1은 본 발명에 따라서, 실리콘-게르마늄 메사 구조를 게르마늄 메사 구조를 형성하고, 이를 이용하여 갈륨-비소 박막을 형성하는 과정을 순차적으로 보여주는 도면이다.FIG. 1 is a view sequentially illustrating a process of forming a germanium mesa structure using a silicon-germanium mesa structure and forming a gallium-arsenic thin film using the same.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 실리콘 기판10: silicon substrate

30: 실리콘-게르마늄 메사 구조30: silicon-germanium mesa structure

40: 실리콘 산화물층40: silicon oxide layer

50: 게르마늄 메사 구조50: germanium mesa structure

Claims (11)

삭제delete 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법으로서,A method of forming a germanium mesa structure on a silicon substrate, (a) 실리콘 기판을 제공하는 단계와;(a) providing a silicon substrate; (b) 상기 기판 상에 실리콘-게르마늄 박막을 에피택시얼하게 성장시키는 단계와;(b) epitaxially growing a silicon-germanium thin film on the substrate; (c) 상기 실리콘-게르마늄 박막을 메사 구조로 패턴화하는 단계와;(c) patterning the silicon-germanium thin film into a mesa structure; (d) 상기 기판을 산화 분위기 하에 두어, 상기 실리콘-게르마늄 메사 구조를 비롯한 기판 전체에 걸쳐 실리콘 산화물층을 형성하여 게르마늄 메사 구조를 형성하는 단계로서, 산화 조건을 제어하면서 상기 실리콘 산화물층을 성장시켜 상기 실리콘-게르마늄 메사 구조 중의 실리콘 농도를 감소시킴으로써, 상기 실리콘-게르마늄 메사 구조를 게르마늄 메사 구조로 응축시켜 상기 게르마늄 메사 구조를 형성하는 것인 상기 단계와;(d) placing the substrate under an oxidizing atmosphere to form a silicon oxide layer over the entire substrate including the silicon-germanium mesa structure to form a germanium mesa structure, wherein the silicon oxide layer is grown while controlling oxidation conditions Reducing the silicon concentration in the silicon-germanium mesa structure to condense the silicon-germanium mesa structure into a germanium mesa structure to form the germanium mesa structure; (e) 상기 (d) 단계에서 형성된 실리콘 산화층을 제거하는 단계(e) removing the silicon oxide layer formed in step (d) 를 포함하는 것을 특징으로 하는 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법.Method for forming a germanium mesa structure on a silicon substrate comprising a. 청구항 2에 있어서, 상기 게르마늄 메사 구조는 순수 게르마늄 메사 구조 또는 게르마늄의 성분함량이 높은 실리콘-게르마늄 메사 구조인 것을 특징으로 하는 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법.The method of claim 2, wherein the germanium mesa structure is a pure germanium mesa structure or a silicon-germanium mesa structure having a high content of germanium. 청구항 2 또는 청구항 3에 있어서, 상기 (c) 단계에서 습식 식각에 의해 상기 실리콘 산화물층을 제거하는 것을 특징으로 하는 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법.The method of claim 2 or 3, wherein the silicon oxide layer is removed by wet etching in the step (c). 청구항 2 또는 청구항 3에 있어서, 상기 게르마늄 메사 구조 상에 GaAs, InAs, InP, GaN 또는 AlAs 층, 또는 3원 화합물 또는 4원 화합물 층을 형성하는 단계를 더 포함하는 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법.The method according to claim 2 or 3, further comprising forming a GaAs, InAs, InP, GaN or AlAs layer, or a ternary compound or quaternary compound layer on the germanium mesa structure, the germanium mesa structure on the silicon substrate How to form. 청구항 5에 있어서, 상기 4원 화합물층은 Al1 - xGaxAs1 - yPy (0<x<1, 0<y<1) 또는 In1-xGaxAs1-yPy(0<x<1, 0<y<1)으로 이루어지는 것인 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법.The method of claim 5, wherein the quaternary compound layer is Al 1 - x Ga x As 1 - y P y (0 <x <1, 0 <y <1) or In 1-x Ga x As 1-y P y (0 A method of forming a germanium mesa structure on a silicon substrate comprising <x <1, 0 <y <1). 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020070076321A 2007-07-30 2007-07-30 METHOD OF FORMING Ge MESA STRUCTURE KR100923237B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070076321A KR100923237B1 (en) 2007-07-30 2007-07-30 METHOD OF FORMING Ge MESA STRUCTURE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076321A KR100923237B1 (en) 2007-07-30 2007-07-30 METHOD OF FORMING Ge MESA STRUCTURE

Publications (2)

Publication Number Publication Date
KR20090012472A KR20090012472A (en) 2009-02-04
KR100923237B1 true KR100923237B1 (en) 2009-10-27

Family

ID=40683239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076321A KR100923237B1 (en) 2007-07-30 2007-07-30 METHOD OF FORMING Ge MESA STRUCTURE

Country Status (1)

Country Link
KR (1) KR100923237B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142513B1 (en) * 2010-04-27 2012-05-07 한양대학교 산학협력단 Solar cell comprising an epitaxial layer and method for manufacturing the same
US8828818B1 (en) 2013-03-13 2014-09-09 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit device with fin transistors having different threshold voltages
US9812713B2 (en) 2013-05-23 2017-11-07 Gridtential Energy, Inc. Rechargeable battery with wafer current collector and assembly method
KR102086230B1 (en) 2018-06-26 2020-03-06 한국과학기술원 Resonator and photocarrrier well integrated periodic bridge structure using periodic simultaneous variation of refractive index and strain and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060121516A (en) * 2005-05-24 2006-11-29 삼성전자주식회사 Germanium on insulator structure and semiconductor device using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060121516A (en) * 2005-05-24 2006-11-29 삼성전자주식회사 Germanium on insulator structure and semiconductor device using the same

Also Published As

Publication number Publication date
KR20090012472A (en) 2009-02-04

Similar Documents

Publication Publication Date Title
JP5117588B2 (en) Method for manufacturing nitride semiconductor crystal layer
JP5627649B2 (en) Method for manufacturing nitride semiconductor crystal layer
KR101209151B1 (en) Method for fabricating quantum dot and semiconductor structure containing quantum dot
KR102082157B1 (en) Methods of fabricating integrated circuit device with fin transistors having different threshold voltages
JP3330218B2 (en) Semiconductor device manufacturing method and semiconductor device
US8338833B2 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
KR20140139608A (en) Method for forming group iii/v conformal layers on silicon substrates
JP2007326771A (en) Forming method and compound semiconductor wafer
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP3478005B2 (en) Method for etching nitride-based compound semiconductor and method for manufacturing semiconductor device
CN102856387A (en) Methods of making lateral junction field effect transistors using selective epitaxial growth
CN104600070B (en) Substrat structure, cmos device and the method for manufacturing cmos device
CN106158636A (en) Transistor and forming method thereof
CN111415987B (en) Gallium nitride device structure combining secondary epitaxy and self-alignment process and preparation method thereof
KR100923237B1 (en) METHOD OF FORMING Ge MESA STRUCTURE
TW201539742A (en) Heterojunction field-effect transistor
US5686350A (en) Method for fabricating defect-free compound semiconductor thin film on dielectric thin film
US11232950B2 (en) Structure of epitaxy on heterogeneous substrate and method for fabricating the same
JPH0294663A (en) Semiconductor device and manufacture thereof
CN113140630A (en) Preparation method of p-type nitride gate of enhanced HEMT (high Electron mobility transistor) and method for preparing enhanced nitride HEMT by using p-type nitride gate
CN111952175A (en) Transistor groove manufacturing method and transistor
KR100359739B1 (en) Method of fusion for heteroepitaxial layers and overgrowth thereon
KR20090012475A (en) Method of fabricating ge nanowire
Nam et al. Germanium on insulator (GOI) structure using hetero-epitaxial lateral overgrowth on silicon
JP3868407B2 (en) Method for forming compound semiconductor layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140806

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 11