KR100921986B1 - 핀다이오드를 이용한 슬로프 회로 및 그를 이용한 위성증폭기 - Google Patents

핀다이오드를 이용한 슬로프 회로 및 그를 이용한 위성증폭기 Download PDF

Info

Publication number
KR100921986B1
KR100921986B1 KR1020080112769A KR20080112769A KR100921986B1 KR 100921986 B1 KR100921986 B1 KR 100921986B1 KR 1020080112769 A KR1020080112769 A KR 1020080112769A KR 20080112769 A KR20080112769 A KR 20080112769A KR 100921986 B1 KR100921986 B1 KR 100921986B1
Authority
KR
South Korea
Prior art keywords
slope
high frequency
pin diode
attenuation
amplifier
Prior art date
Application number
KR1020080112769A
Other languages
English (en)
Inventor
이홍식
Original Assignee
(주)한솔이십일
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)한솔이십일 filed Critical (주)한솔이십일
Priority to KR1020080112769A priority Critical patent/KR100921986B1/ko
Application granted granted Critical
Publication of KR100921986B1 publication Critical patent/KR100921986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/10—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Attenuators (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 핀다이오드를 이용한 슬로프 회로 및 그를 사용한 위성증폭기에 관한 것이다. 본 발명의 바람직한 특징에 따르면, 위성증폭기에 사용되는 슬로프 회로에 있어서, 고주파신호를 입력받는 입력단 및 고주파신호를 출력하는 출력단; 제어전압을 인가하기 위한 제어전압 공급부; 인가되는 제어전압을 조절하여 핀다이오드의 감쇠특성을 조절하기 위한 전압조절부; 입력단과 출력단의 사이에서 핀 다이오드 및 핀다이오드에 병렬연결되어 핀다이오드의 감쇠특성을 보상하는 제1 공진회로부로 이루어지며, 입력단으로부터 인가된 고주파신호를 전압조절부에 의해 조절된 제어전압에 따라 감쇠도가 미리 설정된 고주파 대역에서 감쇠가 '0'에 근접하도록 슬로프 감쇠특성이 조정되어 출력단으로 전송하는 슬로프감쇠부; 그리고, 슬로프감쇠부의 말단과 공통노드를 형성하며 슬로프감쇠부에서 감쇠가 이루어진 고주파신호의 임피던스를 정합시켜 출력단을 통해 출력되도록 하는 출력임피던스 정합부; 를 포함하여 이루어지는 핀다이오드를 이용한 슬로프 회로가 제공된다. 또한, 전술한 핀다이오드를 이용한 슬로프 회로를 포함하는 위성증폭기가 제안된다.
핀 다이오드, 공진회로, 슬로프 회로, 위성증폭기, 광대역 증폭기

Description

핀다이오드를 이용한 슬로프 회로 및 그를 이용한 위성증폭기{Slope Circuit Using PIN Diode and Satellite Amplifier Using It}
본 발명은 핀다이오드를 이용한 슬로프 회로 및 그를 사용한 위성증폭기에 관한 것이다.
더욱 상세하게는 핀 다이오드(PIN diode)의 접합용량과 공진회로를 이용하여 구현된 슬로프 회로 및 그를 사용한 위성증폭기에 관한 것이다.
디지털 위성방송신호 수신경로를 보면 위성으로부터 송출되는 11㎓ ~ 12㎓대의 극초단파는 옥외의 다운 컨버터로 수신되어 약 950㎒ ~ 2150㎒ 대역의 고주파신호로 주파수 변환된 다음 위성방송수신기용 튜너의 안테나입력단에 입력된다. 이렇게 위성방송튜너에 입력된 950㎒ ~ 2150㎒ 대역의 고주파 위성방송신호는 내부의 믹서단 및 복조단에서 각각 중간주파변환 및 복조되어 베이스밴드의 디지털 위성방송 영상신호 및 음성신호와 디지털 데이터로 출력된다.
이때, 위성방송 수신용 증폭기의 경우, 수신된 고주파대역의 위성방송 신호는 동축케이블을 통하여 구내에 전송됨에 따라 케이블 특성상 고주파 대역이 감쇠되어 고주파대역의 수신율이 떨어지게 된다. 이러한 동축선로 상에서의 고주파 대역의 심한 감쇠 특성을 보상하기 위해서는 위성증폭기에서 증폭하여 출력하기 전에 슬로프 특성을 조정할 필요가 있다.
본 발명에서는 동축선로를 통해 구내 전송되기 전에 증폭이 이루어지는 위상증폭기에서 증폭 전에 원하는 슬로프 특성을 갖도록 하는 위상증폭기의 슬로프 회로를 구현하고자 한다.
구체적으로, 슬로프 회로를 통과하는 위성방송신호의 고주파 신호에서 상대적인 고주파 영역에서 감쇠율을 낮춤으로써 저주파 및 고주파 영역에서 고르게 감쇠된 이후 증폭되어 동축선로를 통해 전송되는 과정에서 상대적인 고주파 영역과 상대적인 저주파 영역 모두에서 고른 전송이 이루어질 수 있도록 하고자 한다.
더 구체적으로는, 이를 위해 핀 다이오드의 접합용량에 따른 감쇠특성과 핀다이오드와 병렬 연결된 공진회로를 이용하여 원하는 슬로프 특성을 얻도록 하였다.
또한, 나아가 핀 다이오드와 공진회로를 이용한 슬로프 회로와 그 슬로프 회로를 포함하는 위성증폭기를 제공하는데 그 목적이 있다.
전술한 목적을 달성하기 위하여, 본 발명의 하나의 모습에 따른 위성증폭기에 사용되는, 핀다이오드를 이용한 슬로프 회로는: 고주파신호를 입력받는 입력단 및 고주파신호를 출력하는 출력단; 제어전압을 인가하기 위한 제어전압 공급부; 인가되는 제어전압을 조절하여 핀다이오드의 감쇠특성을 조절하기 위한 전압조절부; 입력단과 출력단의 사이에서 핀 다이오드 및 핀다이오드에 병렬연결되어 핀다이오드의 슬로프 감쇠특성을 보상하는 제1 공진회로부로 이루어지며, 입력단으로부터 인가된 고주파신호를 전압조절부에 의해 조절된 제어전압에 따라 핀다이오드의 감쇠특성이 미리 설정된 고주파 대역에서 감쇠가 '0'에 근접하도록 슬로프 감쇠특성이 조정되어 출력단으로 전송하는 슬로프감쇠부; 그리고, 슬로프감쇠부의 말단과 공통노드를 형성하며 슬로프감쇠부에서 감쇠가 이루어진 고주파신호의 임피던스를 정합시켜 출력단을 통해 출력되도록 하는 출력임피던스 정합부; 를 포함하여 이루어진다.
바람직하게, 본 발명의 또 하나의 모습에 따라, 전술한 핀다이오드를 이용한 슬로프 회로에 있어서, 제1 공진회로부는 직렬공진회로(C1,L1)로 구성되고, 출력임피던스 정합부는 제1 공진회로부에서 이루어진 슬로프 보상에 대한 추가보상을 수행하는 제2 공진회로부를 포함하며, 제2 공진회로부는 병렬공진회로(L3∥C7)로 이루어진다.
바람직하게, 또한, 전술한 핀다이오드를 이용한 슬로프 회로들에 있어서, 슬로프감쇠부와 전압조절부 사이의 연결노드와 입력단 사이에 제1 커플링 커패시터(C4)를 구비하고, 슬로프감쇠부와 출력임피던스 정합부 사이의 공통노드와 출력단 사이에 제2 커플링 커패시터(C5)를 구비하고 있는 것을 특징으로 한다.
또한 바람직하게, 본 발명의 또 하나의 모습에 따라, 전술한 핀다이오드를 이용한 슬로프 회로들에 있어서, 제1 공진회로부와 제2 공진회로부는 각각 2150MHz 대역에서 공진 특성을 나타내는 것을 특징으로 한다.
또한, 전술한 목적을 달성하기 위하여, 본 발명의 다른 하나의 모습에 따른 위성증폭기는: 고주파신호를 입력받는 증폭기 입력단 및 증폭된 고주파 신호를 출력하는 증폭기 출력단; 증폭기 입력단으로부터 인가된 고주파신호를 입력받아 슬로프 감쇠가 이루어지고 감쇠된 고주파신호를 전송하는 전술한 본 발명의 모습들의 어느 하나에 따른 핀다이오드를 이용한 슬로프 회로; 및 핀다이오드를 이용한 슬로프 회로로부터 전송되어 인가되는 감쇠된 고주파신호를 증폭시키는 증폭부; 를 포함하여 이루어진다.
본 발명의 구체적인 모습에 따라, 위성증폭기에서 일반적으로 사용되고 있는 슬로프 회로를 PIN 다이오드의 접합용량과 이에 병렬로 연결되는 공진회로를 사용하여 구현함으로써, 위성증폭기에 입력되는 위성방송신호에서 상대적인 고주파 영역에서 감쇠율을 낮춤으로써 이후 증폭되어 동축선로를 통해 전송되는 과정에서 상대적인 고주파 영역과 상대적인 저주파 영역 모두에서 고른 전송이 이루어지도록 하였다. 이에 따라 기존 위성증폭기들에 비하여 매우 단순하면서도 효과적인 위성증폭기에 사용되는 슬로프 회로를 구현하였다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하면, 다음과 같다. 다음에서 동일한 참조부호는 특별한 언급이 없는 한 동일 구성을 나타낸다.
도 1은 본 발명의 하나의 실시예에 따른 위성증폭기에 사용되는 핀다이오드를 이용한 슬로프 회로를 나타내는 개략적인 블럭구성도이고, 도 2a 및 2b는 본 발명의 하나의 실시예에 따른 위성증폭기에 사용되는 핀다이오드를 이용한 슬로프 회로를 나타내는 개략적인 회로도들이다.
도 1, 2a 및 2b를 참조하면, 본 발명의 하나의 실시예에 따른 위성증폭기에 사용되는 핀다이오드를 이용한 슬로프 회로는 고주파신호를 입력받는 입력단(10), 고주파신호를 출력하는 출력단(60), 제어전압을 인가하기 위한 제어전압 공급부(20), 인가되는 제어전압을 조절하여 핀다이오드(D1)의 감쇠특성을 조절하기 위한 전압조절부(30), 슬로프감쇠부(40) 및 출력임피던스 정합부(50)를 포함하여 이루어진다.
바람직하게는, 도 2a 및 2b를 참조하면, 슬로프감쇠부(40)와 전압조절부(30) 사이의 연결노드와 입력단(10) 사이에 제1 커플링 커패시터(C4)를 구비하고, 슬로프감쇠부(40)와 출력임피던스 정합부(50) 사이의 공통노드와 출력단(60) 사이에 제2 커플링 커패시터(C5)를 구비하고 있다.
도 2a 및 2b를 참조하면, 입력단(10)은 RFIN으로 도시되고, 출력단(60)은 RFOUT으로 도시되고 있다. 제어전압 공급부(20)는 Vc로 도시된다.
전압조절부(30)는 도 2a 및 2b에 도시된 바와 같이, 볼륨저항(R3), 디커플링 저항(R2) 및 바이패스 커패시터(C9)를 포함하여 이루어진다. 볼륨저항(R3)은 가변저항으로 제어전압(Vc)에 연결되어 인가되는 제어전압(Vc)을 전압분배한다. 디커플링 저항(R2)은 핀 다이오드(D1)와 제1 공진회로부(42)로 이루어지는 슬로프감쇠부(40)와의 연결노드에 연결된다. 그리고 바이패스 커패시터(C9)는 볼륨저항(R3)과 디커플링 저항(R2) 사이의 노드에 연결되고 그라운드에 접지 연결된다. 바이패스 커패시터(C9)는 제어전압 공급부(20)에서 공급되는 제어전압(Vc)의 교류성분을 그라운드를 통해 방출시켜 RF 노이즈를 제거하도록 하고 RF 노이즈를 제거한 성분을 디커플링 저항(R2)을 통해 핀 다이오드(D1)와 제1 공진회로부(42)로 이루어지는 슬로프감쇠부(40)와의 연결노드로 제공하도록 한다.
도 2a 및 2b를 참조하면, 전압조절부(30)는 본 발명의 슬로프 특성 곡선의 경사도를 조절할 수 있도록 제어전압(Vc)을 가변저항(R3), 즉 볼륨저항(R3)을 조절함으로써 슬로프감쇠부(40)의 핀 다이오드(D1)의 감쇠특성을 조정하여 핀 다이오드(D1)의 경사특성을 조정하게 된다. 전압조절부(30)의 볼륨저항(R3) 조절을 통한 전압제어에 따라 본 발명의 핀다이오드를 이용한 슬로프 회로에서의 슬로프 특성 곡선의 경사도를 조절할 수 있게 된다. 전압조절부(30)의 조절에 따른 경사도에 따라 위성방송신호의 주파수대역별 감쇠율이 가변될 수 있다.
본 발명에서 슬로프 특성 곡선은 핀 다이오드 및 이에 병렬연결된 공진회로를 이용하여 얻을 수 있는데, 도 3a는 핀 다이오드의 감쇠 특성을 나타내는 그래프이고, 도 3b는 본 발명의 하나의 실시예에 따라 핀 다이오드와 공진회로를 이용하여 구현된 슬로프 회로의 특성을 나타내는 그래프이다.
슬로프감쇠부(40)는 도 2a 및 2b에 도시된 바와 같이 입력단(10)과 출력단(60)의 사이에서 핀 다이오드(D1)와 핀 다이오드(D1)에 병렬연결되어 핀다이오드(D1)의 감쇠특성을 보상하는 제1 공진회로부(42)로 이루어진다. 슬로프감쇠부(40)에서는 입력단(10)으로부터 인가된 고주파신호를 전압조절부(30)에 의해 조절된 제어전압(Vc)에 따라 핀다이오드(D1)의 감쇠특성, 즉 감쇠도가 조정되어 출력단(60)으로 전송한다.
핀 다이오드(PIN diode)라 함은, P형 반도체-진성반도체(Intrinsic semiconductor)-N형 반도체 접합으로 이루어진 다이오드이며, 가변저항과 그에 병렬연결된 콘덴서의 모델로 등가적으로 표현될 수 있으며, 그 특성상 도 3a에 도시된 바와 같이 슬로프 특성 곡선을 얻을 수 있다.
도 2a 및 2b에 도시된 바와 같이, 슬로프감쇠부(40)의 제1 공진회로부(42)는 핀 다이오드(D1)의 경사 특성이 도 3b에 도시된 바와 같은 원하는 슬로프 특성을 나타내도록, 즉 고주파 끝단에 슬로프 형성하도록 하기 위해 핀 다이오드(D1)에 병렬연결된다.
제1 공진회로부(42)는 입력단(10)과 출력단(60)의 사이에서 핀 다이오드(D1)에 병렬되게 연결된다. 도 2a 및 2b에 도시된 바와 같이, 핀다이오드(D1)와 제1 공진회로부(42)의 연결노드는 전압조절부(30)와 연결되어 있다.
바람직한 하나의 실시예에 따르면, 도 2a 및 2b에 도시된 바와 같이, 제1 공진회로부(42)는 커패시터(C1)과 리액터(L1)의 직렬공진회로(C1,L1)로 구성된다. 더 바람직하게, 직렬공진회로(C1,L1)는 2150MHz 대역에서 공진주파수를 갖는다. 본 발 명에서 2150MHz 대역은 2150MHz 부근의 주파수 대역을 의미하고, 바람직하게는 2150MHz를 기준으로 ±10% 내외 범위, 더 바람직하게는 2100~2200MHz 범위를 의미한다. 가장 바람직하게는 2150MHz를 의미한다.
도 2a 및 2b에 도시된 바와 같이, 핀 다이오드(D1)와 그에 병렬연결된 제1 공진회로부(42)로 감쇠회로를 구현하도록 하여 도 3b에 도시된 바와 같이 원하는 슬로프 특성을 나타내도록, 즉 저주파 영역에서 감쇠폭이 크고 고주파 영역에서 감쇠가 거의 없는 슬로프특성을 형성하도록 하였다. 도 2a 및 2b에 도시된 바와 같이, 핀 다이오드(D1)에 제1 공진회로부(42)를 병렬 연결시킴으로써, 도 3b에 도시된 바와 같이, 저주파 영역, 바람직하게는 950MHz영역 에서 감쇠폭이 크고, 예컨대 -10dB 정도의 감쇠값을 나타내고, 고주파 영역, 바람직하게는 2150MHz 대역 부근에서 감쇠값이 0dB에 근접하도록 슬로프 특성을 형성하도록 하였다. 도 3b에 도시된 슬로프 특성곡선의 경사도는 제어전압 조절에 따른 핀 다이오드(D1)의 감쇠특성 조절을 통해 이루어진다.
출력임피던스 정합부(50)는 도 2a 및 2b에 도시된 바와 같이, 슬로프감쇠부(40)의 말단과 공통노드를 형성한다. 출력임피던스 정합부(50)는 도 2a에 도시된 바와 같이, 슬로프감쇠부(40)에서 감쇠가 이루어진 고주파신호의 임피던스를 정합시키는 임피던스(Z)를 포함하여 감쇠가 이루어진 고주파신호의 임피던스를 정합시켜 출력단(60)을 통해 출력되도록 한다. 출력임피던스 정합부(50)의 임피던스(Z)는 슬로프감쇠부(40)의 말단, 즉 도 2a에서 핀 다이오드(D1)와 제1 공진회로부(42)의 노드에 연결되어 공통노드를 형성하며 출력단(60)으로 출력되는 고주파 신호의 임피던스를 정합시키게 된다.
바람직한 하나의 실시예에서, 도 2b에 도시된 바와 같이, 출력임피던스 정합부(50)는 저항(R1) 후단에 제1 공진회로부(42)에서 이루어진 슬로프 보상에 대한 추가보상을 수행하는 제2 공진회로부(52)를 더 추가하여 이루어질 수 있다. 이 때 제2 공진회로부(52)는 핀다이오드(D1)에 병렬연결된 제1 공진회로부(42)에서의 슬로프 보상에 대하여 고주파 대역, 즉 2150NHz 대역에서 감쇠값이 0dB가 아닌 미세한 감쇠값을 갖는 경우 추가적으로 보상을 수행하여 도 3b에서와 같이 2150MHz 대역부근에서 감쇠값이 0dB 또는 그에 가깝도록 보상하여 원하는 슬로프 특성을 갖도록 한다.
더 바람직한 하나의 실시예로써, 도 2b에 도시된 바와 같이, 출력임피던스 정합부(50)의 제2 공진회로부(52)는 커패시터(C7)과 리액터(L3)의 병렬공진회로(L3∥C7)로 이루어진다. 더 바람직하게, 병렬공진회로(L3∥C7)는 2150MHz 대역에서 공진주파수를 갖도록 설계된다.
본 발명의 다른 하나의 실시예에 따르면, 도 2a 및 2b에 도시된 바와 같이, 슬로프감쇠부(40)와 전압조절부(30) 사이의 연결노드와 입력단(10) 사이에 제1 커플링 커패시터(C4)를 구비하고 있는데, 제어전압(Vc)이 입력단(10)을 통해 출력되는 것을 방지하기 위한 것이다.
또한, 슬로프감쇠부(40) 및 출력임피던스 정합부(50) 사이의 공통노드와 출력단(60) 사이에 제2 커플링 커패시터(C5)를 구비하고 있는데, 제2 커플링 커패시터(C5)는 출력단(60)으로 제어전압(Vc)의 DC성분이 출력되는 것을 차단하는 역할을 한다.
다음으로, 본 발명의 다른 하나의 모습에 따른 위상증폭기를 살펴본다.
도 4는 본 발명의 다른 하나의 실시예에 따른 핀다이오드를 이용한 슬로프 회로를 이용한 위성증폭기의 대략적인 블럭 구성도이다.
본 발명의 위상증폭기의 실시예에 따르면, 위성증폭기는 전술한 본 발명의 다양한 실시예들 중의 어느 하나에 따른 핀다이오드를 이용한 슬로프회로(100)를 포함하여 구성된다. 핀다이오드를 이용한 슬로프 회로(100)에 대한 다양한 실시예들의 설명은 앞서 언급된 실시예를 참조하고, 이하에서 중복되는 설명이 생략되더라도 당해 분야의 통상의 지식을 가진 자의 이해를 방해하지 않음은 자명하다.
또한, 고주파신호를 입력받는 증폭기 입력단(300) 및 증폭된 고주파 신호를 출력하는 증폭기 출력단(400)을 구비하고, 도 4를 참조하면, 핀다이오드를 이용한 슬로프 회로(100)로부터 전송되어 인가되는 감쇠된 고주파신호를 증폭시키는 증폭부(200)를 포함하여 구성된다.
슬로프 회로(100)에서는 증폭기 입력단(300)으로부터 인가된 고주파신호를 입력받아, 전술한 바와 같이, 감쇠가 이루어지고 감쇠된 고주파신호를 증폭부(200)로 전송하게 된다.
도 4를 참조하면, 위성증폭기의 슬로프 회로(100)는 입력측 듀플렉서(도시되지 않음)로부터 위성방송신호를 증폭기 입력단(300)을 통해 입력받아 제어전압에 따른 감쇠율에 따라 고주파 위성방송신호를 주파수대역별로 슬로프 감쇠시킨다. 슬로프 회로(100)를 통과하며 슬로프 감쇠특성을 나타내는 고주파 신호는 증폭부(200)에서 증폭되어 증폭기 출력단(400)을 통해 출력된다.
위성증폭기의 증폭부(200)는 위성증폭기에서 출력되어 구내에 전송되는 고주파 신호가 동축케이블을 따라 전송됨에 따라 감쇠가 생기는 것을 보상하기 위한 것이다. 동축케이블을 통한 구내 전송에서 감쇠되는 정도는 고주파 대역일수록 감쇠가 더욱 심하게 일어난다. 따라서 동축케이블을 통한 구내 전송과정에서 상대적인 저주파 영역과 고주파 영역에서 고른 전송이 가능하도록 하기 위해서는 위상증폭기의 증폭부(200)에서 증폭되기 전 슬로프 회로를 통과하는 위성방송신호에 대해 동축선로 상에서 상대적으로 감쇠가 많은 고주파 영역을 저주파 영역보다 감쇠율을 줄일 필요가 있다. 도 3b에서 도시된 바와 같이, 위성방송신호의 고주파 영역(2150MHz 대역)의 감쇠율을 낮추기 위해, 본 발명에서는 도 3a와 같은 감쇠 특성을 나타내는 핀 다이오드(D1)에 도 2에 도시된 바와 같은 제1 공진회로부(42)를 결합하여 슬로프감쇠부(40)를 구성하고 도 2에서와 같이 제2 공진회로부로 이루어진 출력임피던스 정합부(50)를 슬로프감쇠부(40) 말단에 연결하여 위성방송신호의 고주파 영역에서 원하는 감쇠 특성을 구현한다.
본 발명의 실시예에서는 전술한 바와 같이 핀 다이오드(D1) 및 그에 병렬연결된 제1 공진회로부(42)로 이루어지는 슬로프감쇠부(40)를 구비하고, 또한 제1 공진회로부(42)와 핀다이오드(D1)의 공통노드에 연결되는 제2 공진회로부를 포함하여 이루어지는 출력임피던스 정합부(50)를 구비함으로써, 도 3b에 도시된 바와 같은, 원하는 슬로프 특성을 구현하였다.
본 발명의 실시예에서 위상증폭기의 증폭부(200)는 동축케이블을 통하여 구 내에 전송이 가능하도록 위성방송신호를 증폭한다.
나아가, 본 발명의 다른 하나의 모습에 따른 위성증폭기를 이용하는 위성방송 및 케이블방송 수신용 광대역 증폭기를 얻을 수 있다. 위성방송 및 케이블방송 수신용 광대역 증폭기를 살펴보면, 입력측 및 출력측 듀플렉서, 위성증폭기, 유선증폭기를 포함하여 이루어진다.
입력측 듀플렉서는 혼합입력된 950㎒~2150㎒ 대역의 위성방송신호와 50㎒~806㎒ 대역의 케이블방송신호를 분리하여 각각 본 발명의 실시예에 따른 위상증폭기(100)와 유선증폭기 부분으로 전송하게 된다. 도 4에 도시된 바와 같이, 위성증폭기는 슬로프 회로(100)와 증폭부(200)를 포함하며, 구체적인 설명은 전술한 위성증폭기의 실시예들을 참조한다.
유선증폭기는 1차 증폭기, 감쇠모듈 및 2차 증폭기를 포함하여 이루어진다. 1차 증폭기는 입력측 듀플렉서로부터 수신된 50㎒~806㎒ 주파수대역의 케이블방송신호를 1차 증폭한다. 1차 증폭하는 것은 비교적 고주파 대역인 위성방송신호에 비해 미약한 신호를 증폭하여 감쇠가 용이하도록 하기 위함이며, 또한 최대이득을 고려하여 증폭기를 설계한다. 감쇠모듈은 1차 증폭기로부터 1차 증폭된 케이블방송신호의 주파수대역을 통과시키면서 주파수 대역별로 감쇠시킨다. 2차 증폭기은 감쇠모듈로부터 감쇠된 케이블방송신호를 구내에 전송이 가능하도록 2차 증폭한다.
출력측 듀플렉서는 위성증폭기의 증폭부로부터 증폭된 위성방송신호와 유선증폭기의 2차 증폭기로부터 증폭된 케이블방송신호를 혼합 입력받아 외부출력단자 에 연결된 동축케이블로 신호를 전송한다.
이상에서, 본 발명은 첨부된 도면을 참조하여 바람직한 실시예들을 중심으로 구체적으로 설명되었다. 첨부된 도면 및 전술한 실시예들은 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이므로, 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음은 자명하다. 그러므로, 전술한 실시예들은 제한적인 것이 아닌 예시적인 것으로 여겨져야 하며, 본 발명의 범위는 전술한 실시예들이 아닌 첨부된 특허청구범위에 기재된 발명에 따라 해석되어야 하고, 그 범위는 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물을 포함한다.
도 1은 본 발명의 하나의 실시예에 따른 위성증폭기에 사용되는 핀다이오드를 이용한 슬로프 회로를 나타내는 개략적인 블럭구성도이고,
도 2a 및 2b는 본 발명의 실시예에 따른 위성증폭기에 사용되는 핀다이오드를 이용한 슬로프 회로를 나타내는 개략적인 회로도들이고,
도 3a는 핀 다이오드의 감쇠 특성을 나타내는 그래프이고,
도 3b는 본 발명의 하나의 실시예에 따라 핀 다이오드와 공진회로를 이용한 슬로프 회로의 특성을 나타내는 그래프이고,
도 4는 본 발명의 다른 하나의 실시예에 따른 도 1의 슬로프 회로를 이용한 위성증폭기의 대략적인 블럭 구성도이다.
<도면의 주요 부분에 대한 참조부호의 설명>
10 : 입력단 20 : 제어전압공급부
30 : 전압조절부 40 : 슬로프감쇠부
42 : 제1 공진회로부 50 : 출력임피던스 정합부
52 : 제2 공진회로부 60 : 출력단
100 : 슬로프 회로 200 : 증폭부
300 : 증폭기 입력단 400 : 증폭기 출력단

Claims (5)

  1. 위성증폭기에 사용되는 슬로프 회로에 있어서,
    고주파신호를 입력받는 입력단 및 고주파신호를 출력하는 출력단;
    제어전압을 인가하기 위한 제어전압 공급부;
    상기 인가되는 제어전압을 조절하여 핀 다이오드의 감쇠특성을 조절하기 위한 전압조절부;
    상기 입력단과 상기 출력단의 사이에서 상기 핀 다이오드 및 상기 핀다이오드에 병렬연결되어 상기 핀다이오드의 슬로프 감쇠특성을 보상하는 제1 공진회로부로 이루어지며, 상기 입력단으로부터 인가된 고주파신호를 상기 전압조절부에 의해 조절된 제어전압에 따라 핀다이오드의 감쇠특성이 미리 설정된 고주파 대역에서 감쇠가 '0'에 근접하도록 슬로프 감쇠특성이 조정되어 상기 출력단으로 전송하는 슬로프감쇠부; 및
    상기 슬로프감쇠부의 말단과 공통노드를 형성하며 상기 슬로프감쇠부에서 감쇠가 이루어진 고주파신호의 임피던스를 정합시키며 상기 제1 공진회로부에서 이루어진 슬로프 보상에 대한 추가보상을 수행하여 상기 출력단을 통해 출력되도록 하는 출력임피던스 정합부; 를 포함하여 이루어지는 핀다이오드를 이용한 슬로프 회로.
  2. 청구항 1에 있어서,
    상기 제1 공진회로부는 직렬공진회로(C1,L1)로 구성되고,
    상기 출력임피던스 정합부는 상기 제1 공진회로부에서 이루어진 슬로프 보상에 대한 추가보상을 수행하는 제2 공진회로부를 포함하고, 상기 제2 공진회로부는 병렬공진회로(L3∥C7)로 이루어지는 것을 특징으로 하는 핀다이오드를 이용한 슬로프 회로.
  3. 청구항 2에 있어서,
    상기 슬로프감쇠부와 상기 전압조절부 사이의 연결노드와 상기 입력단 사이에 제1 커플링 커패시터(C4)를 구비하고,
    상기 슬로프감쇠부와 상기 출력임피던스 정합부 사이의 공통노드와 상기 출력단 사이에 제2 커플링 커패시터(C5)를 구비하고 있는 것을 특징으로 하는 핀다이오드를 이용한 슬로프 회로.
  4. 청구항 3에 있어서,
    상기 제1 공진회로부와 제2 공진회로부는 각각 2150MHz 대역에서 공진 특성을 나타내는 것을 특징으로 하는 핀다이오드를 이용한 슬로프 회로.
  5. 고주파신호를 입력받는 증폭기 입력단 및 증폭된 고주파 신호를 출력하는 증폭기 출력단;
    상기 증폭기 입력단으로부터 인가된 고주파신호를 입력받아 슬로프 감쇠가 이루어지고 감쇠된 고주파신호를 전송하는 청구항 1 내지 4 중 어느 하나에 따른 슬로프 회로; 및
    상기 슬로프 회로로부터 전송되어 인가되는 감쇠된 고주파신호를 증폭시키는 증폭부;를 포함하여 이루어지는 위성증폭기.
KR1020080112769A 2008-11-13 2008-11-13 핀다이오드를 이용한 슬로프 회로 및 그를 이용한 위성증폭기 KR100921986B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080112769A KR100921986B1 (ko) 2008-11-13 2008-11-13 핀다이오드를 이용한 슬로프 회로 및 그를 이용한 위성증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112769A KR100921986B1 (ko) 2008-11-13 2008-11-13 핀다이오드를 이용한 슬로프 회로 및 그를 이용한 위성증폭기

Publications (1)

Publication Number Publication Date
KR100921986B1 true KR100921986B1 (ko) 2009-10-14

Family

ID=41561940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112769A KR100921986B1 (ko) 2008-11-13 2008-11-13 핀다이오드를 이용한 슬로프 회로 및 그를 이용한 위성증폭기

Country Status (1)

Country Link
KR (1) KR100921986B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108040506A (zh) * 2015-06-25 2018-05-15 英特尔Ip公司 一种用于放大输入信号的设备和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271727B1 (en) * 1999-08-06 2001-08-07 Rf Micro Devices, Inc. High isolation RF power amplifier with self-bias attenuator
US20040075491A1 (en) 2001-09-14 2004-04-22 Hiroshi Kushitani High-frequency wave composite switch module and mobile body communication device using the same
EP0817375B1 (en) * 1996-07-01 2005-12-14 Sharp Kabushiki Kaisha Automatic gain control circuit using pin diode and bidirectional CATV receiver including such circuit
US20060273851A1 (en) 2005-06-07 2006-12-07 Stein Anatoli B Method and apparatus for low-frequency bypass in broadband RF circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817375B1 (en) * 1996-07-01 2005-12-14 Sharp Kabushiki Kaisha Automatic gain control circuit using pin diode and bidirectional CATV receiver including such circuit
US6271727B1 (en) * 1999-08-06 2001-08-07 Rf Micro Devices, Inc. High isolation RF power amplifier with self-bias attenuator
US20040075491A1 (en) 2001-09-14 2004-04-22 Hiroshi Kushitani High-frequency wave composite switch module and mobile body communication device using the same
US20060273851A1 (en) 2005-06-07 2006-12-07 Stein Anatoli B Method and apparatus for low-frequency bypass in broadband RF circuitry

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108040506A (zh) * 2015-06-25 2018-05-15 英特尔Ip公司 一种用于放大输入信号的设备和方法
US10903862B2 (en) 2015-06-25 2021-01-26 Intel IP Corporation Apparatus and a method for amplifying an input signal
CN108040506B (zh) * 2015-06-25 2021-12-28 英特尔公司 一种用于放大输入信号的设备和方法

Similar Documents

Publication Publication Date Title
US7633435B2 (en) Duplexer for simultaneous transmit and receive radar systems
US5915213A (en) Transmitter apparatus with linearizing circuit to compensate for distortion in power amplifier
US5130664A (en) One GHZ CATV repeater station
US3886470A (en) Feed-forward amplifier system
JP2004312668A (ja) 低雑音コンバータ
AU2005200292B2 (en) Antenna system for terrestrial broadcasting
US8055223B2 (en) Radio receiver
US6326848B1 (en) Circuits and methods for monitoring a signal in a network
US5939920A (en) Method and apparatus which adds distortion to a signal to compensate for distortion added at a later stage by a nonlinear element
KR910000686B1 (ko) 주파수콘버터
US6594477B1 (en) Electronic tuner
KR100921986B1 (ko) 핀다이오드를 이용한 슬로프 회로 및 그를 이용한 위성증폭기
KR100784010B1 (ko) 강전계 입력 보상회로를 내장한 튜너
US8027647B2 (en) Broadcasting receiving apparatus and method thereof
JP2005312043A (ja) テレビ受信用増幅装置
US20050107044A1 (en) Active antenna with amplifier
US20060099906A1 (en) Satellite broadcast receiver for dividing power of satellite broadcast signal using wilkinson power divider
US7346322B2 (en) Receiver including linearity compensation in the receive band
JP2001111369A (ja) 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機
JP2002232241A (ja) プリディストーション回路
JPH0678241A (ja) 自動利得制御回路
KR100780219B1 (ko) 확대된 다이나믹 레인지를 갖는 방송 수신기
KR100790754B1 (ko) 멀티 방송 수신기의 프론트 엔드 회로
US20200119699A1 (en) Distortion compensation device
US8421547B2 (en) System and method for retaining a desired return loss when dynamically varying a number of active paths

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120725

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee