KR100918592B1 - 동적 열 블럭 선택 - Google Patents
동적 열 블럭 선택 Download PDFInfo
- Publication number
- KR100918592B1 KR100918592B1 KR1020047003926A KR20047003926A KR100918592B1 KR 100918592 B1 KR100918592 B1 KR 100918592B1 KR 1020047003926 A KR1020047003926 A KR 1020047003926A KR 20047003926 A KR20047003926 A KR 20047003926A KR 100918592 B1 KR100918592 B1 KR 100918592B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- shift register
- memory cells
- integrated circuit
- latch
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
Landscapes
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Supplying Of Containers To The Packaging Station (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
- Storage Device Security (AREA)
Abstract
Description
d 셀 당 비트 개수 | A 시프트 레지스터를 사용하는 래치 개수 | B 동적 열 블럭 선택을 사용하는 래치 개수 |
2 | 8 | 6 |
3 | 12 | 8 |
4 | 16 | 10 |
5 | 20 | 12 |
6 | 24 | 14 |
7 | 28 | 16 |
8 | 32 | 18 |
Claims (34)
- 행들과 열들로 배열된 다수의 메모리 셀들;상기 메모리 셀들의 열들에 커플링된 다수의 프로그래밍 회로들;상기 메모리 셀들의 열들에 커플링된 다수의 감지 증폭기들;데이터를 임시로 저장할 수 있는 다수의 래치 회로들;다수의 포인터 시프트 레지스터 스테이지들을 포함하는 포인터 시프트 레지스터;를 포함하는 집적회로에 있어서,상기 메모리 셀들은 비휘발성 메모리 셀들이고,제1 세트의 래치 회로들이 상기 프로그래밍 회로들에 커플링되고, 제2 세트의 래치 회로들이 상기 감지 증폭기들에 커플링되며,입력 회로가 상기 제1 세트의 래치 회로들에 커플링되고, 출력 회로가 상기 제2 세트의 래치 회로에 커플링되며,상기 포인터 시프트 레지스터의 각 스테이지는, 연속적인 시간 단계에서 상기 입력 및 출력 회로들에 대한 상기 래치 회로 세트들의 서로 다른 세트들의 각각의 연결을 인에이블하기 위해 클럭 신호에 접속된 클럭 입력을 가진 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 메모리 셀들은 플로팅 게이트, 플래시, EEPROM 또는 EPROM 메모리 셀들인 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 상기 제1 세트의 래치 회로들은 한 쌍의 교차교합된 로직 게이트들을 포함하는 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 상기 제2 세트의 래치 회로들은 한 쌍의 교차교합된 인버터들을 포함하는 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 상기 포인터 시프트 레지스터의 각 스테이지는 마스터-슬레이브 레지스터를 포함하는 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 각각의 상기 메모리 셀은 다수 비트의 데이터를 저장하는 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 각각의 상기 메모리 셀은 적어도 1 비트의 정보를 저장하는 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 상기 메모리 셀들은 2 상태 메모리 셀들인 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 상기 메모리 셀들은 다중 상태 메모리 셀들인 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 상기 래치 회로들 중 어느 하나는 1 비트의 정보를 임시로 저장하는 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 다수의 래치 회로들의 조합들이 다수 비트의 정보를 저장하는데 할당되는 것을 특징으로 하는 집적회로.
- 제10항에 있어서, 클럭된 포인터 시프트 레지스터의 각 스테이지는 입력 회로를 상기 래치 회로들 모두 또는 일부에 커플링하는 것을 특징으로 하는 집적회로.
- 제10항에 있어서, 클럭된 포인터 시프트 레지스터의 각 스테이지는 입력 회로를 상기 래치 회로들 모두 또는 일부에 커플링하는 것을 특징으로 하는 집적회로.
- 제11항에 있어서, 클럭된 포인터 시프트 레지스터의 각 스테이지는 출력 회로를 상기 래치 회로들 모두 또는 일부에 커플링하는 것을 특징으로 하는 집적회로.
- 삭제
- 제1항 또는 제2항에 있어서, 상기 제1 세트의 래치 회로들 중 하나와 상기 제2 세트의 래치 회로들 중 하나는 상기 메모리 셀들의 열의 단일 메모리 셀에 기록되는 데이터를 보유하는 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 상기 제1 세트의 래치 회로들 중 하나와 상기 제2 세트의 래치 회로들 중 하나는 상기 메모리 셀들의 열의 단일 메모리 셀로부터 판독된 데이터를 보유하는 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 따른 집적회로를 작동시키는 방법에 있어서,상기 포인터 시프트 레지스터의 제1 스테이지에 스트로브 비트를 로딩하는 단계; 및상기 스트로브 비트를 상기 포인터 시프트 레지스터의 한 스테이지로부터 다른 스테이지로 어드밴드하도록 상기 포인터 시프트 레지스터를 클럭하는 단계로서, 이에 의해 상기 제1 세트의 래치 회로들과 상기 제2 세트의 래치 회로들을 순차적으로 인에이블하는 단계;를 포함하는 것을 특징으로 하는 집적회로 작동 방법.
- 제18항에 있어서, 상기 포인터 시프트 레지스터를 클럭하는 동안 I/O 라인에 대한 상기 제1 세트의 래치 회로들의 커플링을 디스에이블하는 단계를 더 포함하는 것을 특징으로 하는 집적회로 작동 방법.
- 제1항 또는 제2항에 있어서, 데이터가 상기 제1 세트의 래치 회로들 중 하나로부터 상기 제1 세트의 래치 회로들 중 다음 하나로 서로 다른 열로 연속적으로 통과되지 않는 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 제1 세트의 래치 회로들은 시프트 레지스터를 형성하지 않는 것을 특징으로 하는 집적회로.
- 제1 열의 메모리 셀들과 연관된 데이터를 보유하도록 제1 래치를 제공하는 단계;제2 열의 메모리 셀들과 연관된 데이터를 보유하도록 제2 래치를 제공하는 단계;상기 제1 래치의 인에이블 입력에 커플링된 출력을 갖는 제1 스테이지와 상기 제2 래치의 인에이블 입력에 커플링된 출력을 갖는 제2 스테이지를 구비한 시프트 레지스터를 제공하는 단계;입력 라인에 대한 상기 제1 래치의 커플링을 인에이블하기 위해 상기 시프트 레지스터의 상기 제1 스테이지에 스트로브 비트를 로딩하는 단계;상기 입력라인에 대한 상기 제2 래치의 커플링을 인에이블하기 위해 상기 스트로브 비트를 상기 시프트 레지스터의 상기 제1 스테이지로부터 상기 제2 스테이지로 어드밴스하도록 상기 시프트 레지스터를 클럭하는 단계; 및상기 시프트 레지스터를 클럭하는 동안 I/O 라인에 대한 상기 제1 래치의 커플링을 디스에이블하는 단계;를 포함하는 집적회로 작동 방법.
- 제22항에 있어서, 각각의 상기 메모리 셀들은 다수 비트의 데이터를 저장하는 것을 특징으로 하는 집적회로 작동 방법.
- 제22항에 있어서, 상기 메모리 셀들은 다중 상태 메모리 셀들인 것을 특징으로 하는 집적회로 작동 방법.
- 삭제
- 메모리 셀당 2 비트 이상의 데이터를 저장하도록 작동되며 다수의 비트 라인들과 연결된 재프로그래밍 가능한 비휘발성 메모리 셀들의 어레이;상기 다수의 비트 라인들의 개개의 비트 라인들과 연결된 어드레스된 메모리 셀들로 데이터를 이송하기 위해 상기 개개의 비트 라인들과 연결가능한 2 이상의 임시 데이터 저장소자들;하나 이상의 데이터 입력-출력 라인;상기 임시 데이터 저장소자들과 커플링된 다수의 직렬연결 스테이지들을 포함하는 시프트 레지스터로서, 상태의 변화가 상기 시프트 레지스터의 한 스테이지로부터 다른 스테이지로 전달될 때 연속적인 시간 단계에서 상기 임시 데이터 저장소자들의 서로 다른 것들과 상기 적어도 하나의 데이터 입력-출력 라인들의 연결을 인에이블하기 위한 시프트 레지스터; 및상기 상태의 변화가 상기 시프트 레지스터의 상기 스테이지들을 따라 순차적으로 전달되게 하도록 상기 시프트 레지스터와 연결된 클럭 소스;를 포함하는 것을 특징으로 하는 메모리 시스템.
- 제26항에 있어서, 상기 적어도 하나의 데이터 입력-출력 라인은 다수의 데이터 입력-출력 라인들을 포함하는 것을 특징으로 하는 메모리 시스템.
- 제27항에 있어서, 상기 임시 데이터 저장소자들은 상기 다수의 데이터 입력-출력 라인들과 병렬로 연결되는 것을 특징으로 하는 메모리 시스템.
- 제28항에 있어서, 상기 임시 데이터 저장소자들은 상기 다수의 비트 라인들의 서로 다른 것들과 또한 연결되는 것을 특징으로 하는 메모리 시스템.
- 제26항 내지 제29항 중 어느 한 항에 있어서, 상기 임시 데이터 저장소자들은 데이터 래치들인 것을 특징으로 하는 메모리 시스템.
- 제30항에 있어서, 상기 데이터 래치들은 1 비트의 데이터를 개별적으로 저장하는 것을 특징으로 하는 메모리 시스템.
- 제30항에 있어서, 상기 데이터 래치들 사이에서 데이터가 연속적으로 통과되지 않는 것을 특징으로 하는 메모리 시스템.
- 제30항에 있어서, 상기 메모리 셀들의 어레이는 플래시 메모리 셀들의 NAND 어레이를 포함하는 것을 특징으로 하는 메모리 시스템.
- 제30항에 있어서, 상기 메모리 셀들은 플로팅 게이트들을 포함하는 것을 특징으로 하는 메모리 시스템.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/956,416 US6560146B2 (en) | 2001-09-17 | 2001-09-17 | Dynamic column block selection |
US09/956,416 | 2001-09-17 | ||
PCT/US2002/029527 WO2003025939A2 (en) | 2001-09-17 | 2002-09-17 | Dynamic column block selection |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040058183A KR20040058183A (ko) | 2004-07-03 |
KR100918592B1 true KR100918592B1 (ko) | 2009-09-24 |
Family
ID=25498221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047003926A KR100918592B1 (ko) | 2001-09-17 | 2002-09-17 | 동적 열 블럭 선택 |
Country Status (9)
Country | Link |
---|---|
US (2) | US6560146B2 (ko) |
EP (2) | EP1428220B1 (ko) |
JP (1) | JP2005504404A (ko) |
KR (1) | KR100918592B1 (ko) |
CN (1) | CN100476986C (ko) |
AT (2) | ATE332563T1 (ko) |
DE (2) | DE60230551D1 (ko) |
TW (1) | TW580702B (ko) |
WO (1) | WO2003025939A2 (ko) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7170802B2 (en) * | 2003-12-31 | 2007-01-30 | Sandisk Corporation | Flexible and area efficient column redundancy for non-volatile memories |
US6985388B2 (en) * | 2001-09-17 | 2006-01-10 | Sandisk Corporation | Dynamic column block selection |
US6560146B2 (en) * | 2001-09-17 | 2003-05-06 | Sandisk Corporation | Dynamic column block selection |
US20030154331A1 (en) * | 2002-02-13 | 2003-08-14 | Globespanvirata Incorporated | System and method for shared use of common GPIO line |
US6879526B2 (en) * | 2002-10-31 | 2005-04-12 | Ring Technology Enterprises Llc | Methods and apparatus for improved memory access |
US7707351B2 (en) * | 2002-10-31 | 2010-04-27 | Ring Technology Enterprises Of Texas, Llc | Methods and systems for an identifier-based memory section |
US20050007858A1 (en) * | 2003-07-10 | 2005-01-13 | Smith Kenneth K. | Method and system for reducing power when writing information to MRAM |
TWI286764B (en) * | 2005-01-20 | 2007-09-11 | Himax Tech Ltd | Memory architecture of display device and memory writing method for the same |
JP4896011B2 (ja) * | 2005-03-31 | 2012-03-14 | スパンション エルエルシー | 半導体装置及びその制御方法 |
US7447066B2 (en) * | 2005-11-08 | 2008-11-04 | Sandisk Corporation | Memory with retargetable memory cell redundancy |
US8218349B2 (en) * | 2009-05-26 | 2012-07-10 | Crocus Technology Sa | Non-volatile logic devices using magnetic tunnel junctions |
US8102705B2 (en) * | 2009-06-05 | 2012-01-24 | Sandisk Technologies Inc. | Structure and method for shuffling data within non-volatile memory devices |
US8027195B2 (en) * | 2009-06-05 | 2011-09-27 | SanDisk Technologies, Inc. | Folding data stored in binary format into multi-state format within non-volatile memory devices |
US7974124B2 (en) * | 2009-06-24 | 2011-07-05 | Sandisk Corporation | Pointer based column selection techniques in non-volatile memories |
US20110002169A1 (en) * | 2009-07-06 | 2011-01-06 | Yan Li | Bad Column Management with Bit Information in Non-Volatile Memory Systems |
US8144512B2 (en) | 2009-12-18 | 2012-03-27 | Sandisk Technologies Inc. | Data transfer flows for on-chip folding |
US8725935B2 (en) | 2009-12-18 | 2014-05-13 | Sandisk Technologies Inc. | Balanced performance for on-chip folding of non-volatile memories |
US8468294B2 (en) * | 2009-12-18 | 2013-06-18 | Sandisk Technologies Inc. | Non-volatile memory with multi-gear control using on-chip folding of data |
US9342446B2 (en) | 2011-03-29 | 2016-05-17 | SanDisk Technologies, Inc. | Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache |
US8842473B2 (en) | 2012-03-15 | 2014-09-23 | Sandisk Technologies Inc. | Techniques for accessing column selecting shift register with skipped entries in non-volatile memories |
US8681548B2 (en) | 2012-05-03 | 2014-03-25 | Sandisk Technologies Inc. | Column redundancy circuitry for non-volatile memory |
KR20140031554A (ko) * | 2012-09-04 | 2014-03-13 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
US9490035B2 (en) | 2012-09-28 | 2016-11-08 | SanDisk Technologies, Inc. | Centralized variable rate serializer and deserializer for bad column management |
US9076506B2 (en) | 2012-09-28 | 2015-07-07 | Sandisk Technologies Inc. | Variable rate parallel to serial shift register |
US8897080B2 (en) | 2012-09-28 | 2014-11-25 | Sandisk Technologies Inc. | Variable rate serial to parallel shift register |
US9934872B2 (en) | 2014-10-30 | 2018-04-03 | Sandisk Technologies Llc | Erase stress and delta erase loop count methods for various fail modes in non-volatile memory |
US9224502B1 (en) | 2015-01-14 | 2015-12-29 | Sandisk Technologies Inc. | Techniques for detection and treating memory hole to local interconnect marginality defects |
US10032524B2 (en) | 2015-02-09 | 2018-07-24 | Sandisk Technologies Llc | Techniques for determining local interconnect defects |
US9269446B1 (en) | 2015-04-08 | 2016-02-23 | Sandisk Technologies Inc. | Methods to improve programming of slow cells |
US9564219B2 (en) | 2015-04-08 | 2017-02-07 | Sandisk Technologies Llc | Current based detection and recording of memory hole-interconnect spacing defects |
US10170166B1 (en) * | 2017-09-08 | 2019-01-01 | Winbond Electronics Corp. | Data transmission apparatus for memory and data transmission method thereof |
US10971202B1 (en) | 2020-04-15 | 2021-04-06 | Sandisk Technologies Llc | Low latency data transfer |
JP7002807B1 (ja) * | 2021-03-04 | 2022-01-20 | 茉美 安平 | 草抜き装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4757477A (en) * | 1986-06-06 | 1988-07-12 | Fujitsu Limited | Dual-port semiconductor memory device |
JPH11162183A (ja) | 1997-11-28 | 1999-06-18 | New Core Technology Kk | 不揮発性半導体多値メモリ装置 |
KR200257595Y1 (ko) * | 2001-07-20 | 2001-12-24 | 배호영 | 식물이 활착 된 식생 롤 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1268283A (en) * | 1970-04-02 | 1972-03-29 | Ibm | Connect module |
US3895360A (en) * | 1974-01-29 | 1975-07-15 | Westinghouse Electric Corp | Block oriented random access memory |
JPS61265798A (ja) * | 1985-05-20 | 1986-11-25 | Fujitsu Ltd | 半導体記憶装置 |
JPS61292747A (ja) * | 1985-06-20 | 1986-12-23 | Nec Corp | バツフアレジスタ |
US5095344A (en) | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5268870A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
DE69024086T2 (de) | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
US5343063A (en) | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US5270979A (en) | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
JP2554816B2 (ja) * | 1992-02-20 | 1996-11-20 | 株式会社東芝 | 半導体記憶装置 |
JPH06150666A (ja) * | 1992-11-12 | 1994-05-31 | Sanyo Electric Co Ltd | 入力回路 |
US5783958A (en) * | 1996-01-19 | 1998-07-21 | Sgs-Thomson Microelectronics, Inc. | Switching master slave circuit |
US6091666A (en) * | 1996-10-04 | 2000-07-18 | Sony Corporation | Nonvolatile flash memory with fast data programming operation |
JP3317187B2 (ja) * | 1997-04-25 | 2002-08-26 | 日本電気株式会社 | 半導体記憶装置 |
US6560146B2 (en) * | 2001-09-17 | 2003-05-06 | Sandisk Corporation | Dynamic column block selection |
-
2001
- 2001-09-17 US US09/956,416 patent/US6560146B2/en not_active Expired - Lifetime
-
2002
- 2002-09-17 DE DE60230551T patent/DE60230551D1/de not_active Expired - Lifetime
- 2002-09-17 DE DE60212982T patent/DE60212982T2/de not_active Expired - Lifetime
- 2002-09-17 EP EP02773439A patent/EP1428220B1/en not_active Expired - Lifetime
- 2002-09-17 JP JP2003529471A patent/JP2005504404A/ja active Pending
- 2002-09-17 TW TW091121221A patent/TW580702B/zh not_active IP Right Cessation
- 2002-09-17 AT AT02773439T patent/ATE332563T1/de not_active IP Right Cessation
- 2002-09-17 AT AT05077828T patent/ATE418782T1/de not_active IP Right Cessation
- 2002-09-17 CN CNB028181670A patent/CN100476986C/zh not_active Expired - Fee Related
- 2002-09-17 EP EP05077828A patent/EP1681680B1/en not_active Expired - Lifetime
- 2002-09-17 WO PCT/US2002/029527 patent/WO2003025939A2/en active IP Right Grant
- 2002-09-17 KR KR1020047003926A patent/KR100918592B1/ko active IP Right Grant
-
2003
- 2003-04-14 US US10/414,372 patent/US6822911B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4757477A (en) * | 1986-06-06 | 1988-07-12 | Fujitsu Limited | Dual-port semiconductor memory device |
KR940000148B1 (ko) * | 1986-06-06 | 1994-01-07 | 후지쓰 가부시끼가이샤 | 듀얼포트 반도체 기억장치 |
JPH11162183A (ja) | 1997-11-28 | 1999-06-18 | New Core Technology Kk | 不揮発性半導体多値メモリ装置 |
KR200257595Y1 (ko) * | 2001-07-20 | 2001-12-24 | 배호영 | 식물이 활착 된 식생 롤 |
Also Published As
Publication number | Publication date |
---|---|
CN1568522A (zh) | 2005-01-19 |
DE60212982T2 (de) | 2007-02-15 |
ATE332563T1 (de) | 2006-07-15 |
EP1428220A2 (en) | 2004-06-16 |
US6822911B2 (en) | 2004-11-23 |
EP1681680A2 (en) | 2006-07-19 |
DE60230551D1 (de) | 2009-02-05 |
US6560146B2 (en) | 2003-05-06 |
EP1428220B1 (en) | 2006-07-05 |
KR20040058183A (ko) | 2004-07-03 |
ATE418782T1 (de) | 2009-01-15 |
CN100476986C (zh) | 2009-04-08 |
TW580702B (en) | 2004-03-21 |
DE60212982D1 (de) | 2006-08-17 |
US20030223274A1 (en) | 2003-12-04 |
WO2003025939A2 (en) | 2003-03-27 |
EP1681680B1 (en) | 2008-12-24 |
JP2005504404A (ja) | 2005-02-10 |
US20030058691A1 (en) | 2003-03-27 |
WO2003025939A3 (en) | 2003-11-13 |
EP1681680A3 (en) | 2006-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100918592B1 (ko) | 동적 열 블럭 선택 | |
US7768841B2 (en) | Dynamic column block selection | |
US7974124B2 (en) | Pointer based column selection techniques in non-volatile memories | |
US9583220B2 (en) | Centralized variable rate serializer and deserializer for bad column management | |
JP5562809B2 (ja) | 不揮発性メモリのシリアルコアアーキテクチャ | |
US6751129B1 (en) | Efficient read, write methods for multi-state memory | |
US7085159B2 (en) | Highly compact non-volatile memory and method therefor with internal serial buses | |
US20020101778A1 (en) | Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell | |
US8897080B2 (en) | Variable rate serial to parallel shift register | |
US6622201B1 (en) | Chained array of sequential access memories enabling continuous read |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130820 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140825 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150819 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160818 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 10 |