KR100916589B1 - Inter-connector for semiconductor test - Google Patents

Inter-connector for semiconductor test Download PDF

Info

Publication number
KR100916589B1
KR100916589B1 KR1020070057854A KR20070057854A KR100916589B1 KR 100916589 B1 KR100916589 B1 KR 100916589B1 KR 1020070057854 A KR1020070057854 A KR 1020070057854A KR 20070057854 A KR20070057854 A KR 20070057854A KR 100916589 B1 KR100916589 B1 KR 100916589B1
Authority
KR
South Korea
Prior art keywords
semiconductor test
ground
interconnector
communication signal
signal line
Prior art date
Application number
KR1020070057854A
Other languages
Korean (ko)
Other versions
KR20080109475A (en
Inventor
이상식
Original Assignee
주식회사이은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사이은 filed Critical 주식회사이은
Priority to KR1020070057854A priority Critical patent/KR100916589B1/en
Publication of KR20080109475A publication Critical patent/KR20080109475A/en
Application granted granted Critical
Publication of KR100916589B1 publication Critical patent/KR100916589B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 통신 신호 라인을 유전 부재를 이용하여 절연하고 통신 신호 라인의 두께와 유전 부재의 두께를 이용하여 임피던스를 정합하여 신호 무결성을 향상시켜서 반도체 테스트 장치의 오동작을 감소시키는 반도체 테스트용 인터커넥터에 관한 것이다. 본 발명에 따른 반도체 테스트 장치의 테스트용 신호를 전송하는 인터커넥터는 반도체 테스트 장치의 인터커넥터에 있어서, 테스트용 신호를 전송하는 통신 신호 라인; 상기 통신 신호 라인을 절연하는 유전 부재; 및 체결 가능한 하나 이상의 인터페이스 블록을 포함하되, 상기 하나 이상의 인터페이스 블록 각각은 상기 유전 부재를 수납하며, 상기 인터커넥터가 접속하는 구성의 그라운드 단자에 대응하여 돌출되는 그라운드 접촉부를 통하여 그라운드를 제공하는 것을 특징으로 한다.The present invention provides a semiconductor test interconnector which insulates a communication signal line by using a dielectric member and matches impedance by using a thickness of the communication signal line and a dielectric member to improve signal integrity to reduce malfunction of the semiconductor test apparatus. It is about. An interconnector for transmitting a test signal of a semiconductor test apparatus according to the present invention, the interconnector of the semiconductor test apparatus, comprising: a communication signal line for transmitting a test signal; A dielectric member for insulating the communication signal line; And at least one interface block that can be fastened, wherein each of the at least one interface block accommodates the dielectric member and provides ground through a ground contact projecting to correspond to a ground terminal of a configuration to which the interconnector is connected. It is done.

반도체 테스트, 인터커넥터, 통신 신호 라인, 그라운드, 포고 핀 Semiconductor Test, Interconnects, Communication Signal Lines, Ground, Pogo Pins

Description

반도체 테스트용 인터커넥터{INTER-CONNECTOR FOR SEMICONDUCTOR TEST}Interconnector for Semiconductor Tests {INTER-CONNECTOR FOR SEMICONDUCTOR TEST}

도 1은 본 발명에 따른 반도체 테스트용 인터커넥터의 예시적인 구성을 나타내는 도면.1 illustrates an exemplary configuration of a semiconductor test interconnector in accordance with the present invention.

도 2는 도 1에 도시된 본 발명에 따른 반도체 테스트용 인터커넥터의 예시적인 구성의 평면도이다.2 is a plan view of an exemplary configuration of the semiconductor test interconnector according to the invention shown in FIG.

도 3은 본 발명에 따른 반도체 테스트용 인터커넥터의 다른 예시적인 구성을 나타내는 도면.3 illustrates another exemplary configuration of a semiconductor test interconnector in accordance with the present invention.

도 4는 도 3에 도시된 본 발명에 따른 반도체 테스트용 인터커넥터의 평면도.4 is a plan view of a semiconductor test interconnector according to the invention shown in FIG.

도 5는 본 발명에 따른 반도체 테스트용 인터커넥터의 또 다른 예시적인 구성을 나타내는 도면.5 illustrates another exemplary configuration of a semiconductor test interconnector in accordance with the present invention.

도 6은 도 5에 도시된 본 발명에 따른 반도체 테스트용 인터커넥터의 평면도.6 is a plan view of the semiconductor test interconnector according to the invention shown in FIG.

도 7은 본 발명에 따른 반도체 테스트용 인터커넥터의 또 다른 예시적인 구성을 나타내는 도면.7 illustrates another exemplary configuration of a semiconductor test interconnector in accordance with the present invention.

도 8은 본 발명에 따른 반도체 테스트용 인터커넥터의 또 다른 예시적인 구성을 나타내는 도면.8 illustrates another exemplary configuration of a semiconductor test interconnector in accordance with the present invention.

도 9는 본 발명에 따른 반도체 테스트용 인터커넥터의 예시적인 접속 형태를 나타내는 도면9 illustrates an exemplary connection form of a semiconductor test interconnector in accordance with the present invention.

도 10은 본 발명에 따른 반도체 테스트용 인터커넥터의 다른 예시적인 접속 형태를 나타내는 도면.10 illustrates another exemplary connection form of a semiconductor test interconnector in accordance with the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100: 반도체 테스트용 인터커넥터100: Interconnect for Semiconductor Test

110: 통신 신호 라인 130: 유전 부재110: communication signal line 130: dielectric absence

150: 인터페이스 블록 150: 그라운드 접촉부150: interface block 150: ground contact

170: 그라운드 라인 190: 전도성 탄성체170: ground line 190: conductive elastomer

195: 제2 전도성 탄성체 200: 하부 구성195: second conductive elastomer 200: lower configuration

210: 신호 단자 270: 그라운드 단자210: signal terminal 270: ground terminal

300: 상부 구성 310: 신호 단자300: upper configuration 310: signal terminal

370: 그라운드 단자370: ground terminal

본 발명은 반도체 테스트용 인터커넥터에 관한 것으로, 더욱 구체적으로는 통신 신호 라인을 유전 부재를 이용하여 절연하고 통신 신호 라인의 두께와 유전 부재의 두께를 이용하여 임피던스를 정합하여 신호 무결성을 향상시켜서 반도체 테스트 장치의 오동작을 감소시키는 반도체 테스트용 인터커넥터에 관한 것이다.The present invention relates to a semiconductor test interconnector, and more particularly, to insulate a communication signal line by using a dielectric member and to improve signal integrity by matching impedance using a thickness of the communication signal line and a thickness of the dielectric member. The present invention relates to a semiconductor test interconnect which reduces malfunction of a test apparatus.

반도체 테스트 장치는 제조된 반도체 소자의 불량 여부를 테스트하는 장치이다. 이러한 반도체 테스트 장치는 특히 메모리 소자의 테스트를 위해서 사용되는 경우가 많기 때문에 메모리 소자의 개발 상황, 특히 메모리 소자의 상당 부분을 차지하는 DRAM의 개발 상황에 따라서 설계되어 개발된다.The semiconductor test device is a device for testing whether a manufactured semiconductor device is defective. Since such semiconductor test apparatuses are often used for testing memory devices, they are designed and developed according to the development situation of memory devices, in particular, the development situation of DRAM, which occupies a large part of the memory devices.

현재의 DRAM 발전 상황은 EDO(Extended Data Output) 기능을 탑재한 DRAM이나, SDRAM(Synchronous DRAM), 램버스(Rambus) DRAM에 이어서 DDR(Double Data Rate) DRAM으로 발전되고 있다.Current DRAM developments are being developed into DRAMs with Extended Data Output (EDO), Synchronous DRAM (SRAM), Rambus (DRAM) DRAM, and Double Data Rate (DDR) DRAM.

이러한 DRAM을 테스트하기 위해서는 메모리의 고속화에 대응하여 반도체 테스트 장치도 고속 및 고정밀도가 요구된다. 또한 메모리의 대용량화에 따라 테스트 시간이 증가하게 되므로 테스트의 속도 역시 빨라져야 한다. 또한 소형화되고 경제적인 반도체 테스트 장치를 구현하여 테스트 비용을 절감할 수 있어야 한다.In order to test such DRAMs, semiconductor test apparatuses are required to have high speed and high accuracy in response to high speed of memory. In addition, since the test time increases with the increase of the memory, the test speed must also be faster. In addition, miniaturized and economical semiconductor test devices must be implemented to reduce test costs.

반도체 테스트 장치, 특히 그 중에서도 메모리 테스트 장치는 전형적으로 메모리 컴포넌트 또는 SIMM 또는 DIMM 구성으로 되어 있는 메모리 모듈을 테스트하고 검증하는데 사용된다. 이러한 반도체 테스트 장치는 메모리 모듈 또는 메모리 컴포넌트가 실제 컴퓨터 시스템 등에 장착되어 사용되기 전에 메모리 모듈 또는 컴포넌트 상의 기능상 결함이 존재하는지의 여부를 검출하게 된다.Semiconductor test devices, in particular memory test devices, are typically used to test and verify memory modules or memory modules that are in SIMM or DIMM configurations. Such a semiconductor test apparatus detects whether a functional defect on a memory module or component exists before the memory module or memory component is mounted and used in an actual computer system.

이러한 반도체 테스트 장치에 있어서 다수의 인터커넥터가 사용된다.In such a semiconductor test apparatus, a plurality of interconnectors are used.

인터커넥터는 예컨대 반도체 테스트 장치의 신호 발생 구성을 테스트를 위한 DUT 구성과 연결하는 케이블이나 DUT 구성과 테스트될 반도체 소자를 연결하는 소켓과, PCB 보드 사이를 연결하는 커넥터 등을 포함한다. 인터커넥터는 특히 마모가 심한 DUT 구성과 테스트 구성 사이에서 교체 가능하도록 연결될 수 있다.The interconnector includes, for example, a cable connecting the signal generation configuration of the semiconductor test device with the DUT configuration for testing, a socket connecting the DUT configuration and the semiconductor device to be tested, a connector connecting the PCB board, and the like. Interconnectors can be connected interchangeably, especially between highly worn DUT and test configurations.

특히 반도체 소자의 동작 속도가 고속화되면서 인터커넥터는 신호의 손실을 최소화하면서 통신 신호를 전달할 수 있도록 구성되어야 한다.In particular, as the operation speed of a semiconductor device is increased, the interconnector must be configured to transmit a communication signal while minimizing signal loss.

그러나 예컨대 반도체 테스트 장치에서 확장 소켓 등을 사용하여 반도체 테스트를 수행하는 경우 확장 소켓의 사용에 따라서 임피던스의 오정합이 발생하며 따라서 신호 무결성이 저하된다. 이러한 신호 무결성의 저하는 특히 고속 동작을 수행하는 DDR 3 등의 메모리 소자를 테스트하는 경우 타이밍 품질의 문제를 가져오게 되어 오동작의 원인이 된다.However, in the case of performing a semiconductor test using, for example, an expansion socket in a semiconductor test apparatus, an impedance mismatch occurs according to the use of the expansion socket, thereby degrading signal integrity. This degradation in signal integrity causes timing quality problems, especially when testing memory devices such as DDR 3, which perform high-speed operation.

본 발명의 목적은 통신 신호 라인을 유전 부재를 이용하여 절연하고 통신 신호 라인의 두께와 유전 부재의 두께를 이용하여 임피던스를 정합하여 신호 무결성을 향상시켜서 반도체 테스트 장치의 오동작을 감소시키는 반도체 테스트용 인터커넥터를 제공하는 데 있다.An object of the present invention is to insulate a communication signal line using a dielectric member and to match impedance using the thickness of the communication signal line and the dielectric member to improve signal integrity to reduce malfunction of the semiconductor test apparatus. To provide a connector.

상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 테스트 장치의 인터커넥터에 있어서, 테스트용 신호를 전송하는 통신 신호 라인; 상기 통신 신호 라인을 절연하는 유전 부재; 및 체결 가능한 하나 이상의 인터페이스 블록을 포함하되, 상기 하나 이상의 인터페이스 블록 각각은 상기 유전 부재를 수납하며, 상기 인터커넥터가 접속하는 구성의 그라운드 단자에 대응하여 돌출되는 그라운드 접촉부를 통하여 그라운드를 제공하는 것을 특징으로 한다.In order to achieve the above technical problem, the present invention provides an interconnector of a semiconductor test apparatus, comprising: a communication signal line for transmitting a test signal; A dielectric member for insulating the communication signal line; And at least one interface block that can be fastened, wherein each of the at least one interface block accommodates the dielectric member and provides ground through a ground contact projecting to correspond to a ground terminal of a configuration to which the interconnector is connected. It is done.

본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 통신 신호 라인 은 탄성을 가질 수 있다.In the semiconductor test interconnector according to the present invention, the communication signal line may have elasticity.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 통신 신호 라인은 포고 핀을 포함할 수 있다.In the semiconductor test interconnector according to the present invention, the communication signal line may include a pogo pin.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 통신 신호 라인은 상기 반도체 테스트용 인터커넥터가 접속하는 구성의 신호 단자에 솔더링될 수 있다.In the semiconductor test interconnector according to the present invention, the communication signal line may be soldered to a signal terminal having a configuration to which the semiconductor test interconnector is connected.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 통신 신호 라인은 상기 반도체 테스트용 인터커넥터가 접속하는 구성의 신호 단자에 탄성 접촉될 수 있다.In the semiconductor test interconnector according to the present invention, the communication signal line may be elastically contacted with a signal terminal having a configuration to which the semiconductor test interconnector is connected.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 유전 부재는 테프론을 포함할 수 있다.In addition, in the semiconductor test interconnector according to the present invention, the dielectric member may include Teflon.

삭제delete

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 인터페이스 블록은 표면의 일부 또는 전부가 금 도금되어 있을 수 있다.Further, in the semiconductor test interconnector according to the present invention, the interface block may be gold plated part or all of the surface.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 그라운드 신호를 전송하기 위한 그라운드 라인을 더 포함하고, 상기 인터페이스 블록은 상기 그라운드 라인을 수납할 수 있다.The semiconductor test interconnector may further include a ground line for transmitting a ground signal, and the interface block may receive the ground line.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 그라운드 라인은 탄성을 가질 수 있다.In the semiconductor test interconnector according to the present invention, the ground line may have elasticity.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 그라운드 라인은 포고 핀을 포함할 수 있다.In the semiconductor test interconnector according to the present invention, the ground line may include a pogo pin.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 그라운드 라인은 상기 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자에 솔더링될 수 있다.In addition, in the semiconductor test interconnector according to the present invention, the ground line may be soldered to a ground terminal having a configuration connected to the semiconductor test interconnector.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 그라운드 라인은 상기 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자에 탄성 접촉될 수 있다.In the semiconductor test interconnector according to the present invention, the ground line may be elastically contacted with a ground terminal having a configuration to which the semiconductor test interconnector is connected.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 통신 신호 라인에 대응하여 배치되는 전도성 탄성체를 더 포함할 수 있다.In addition, the semiconductor test interconnector according to the present invention may further include a conductive elastic body disposed corresponding to the communication signal line.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 그라운드 접촉부에 대응하여 배치되는 제2 전도성 탄성체를 더 포함할 수 있다.In addition, the semiconductor test interconnector according to the present invention may further include a second conductive elastic body disposed corresponding to the ground contact portion.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 그라운드 신호 라인에 대응하여 배치되는 제3 전도성 탄성체를 더 포함할 수 있다.In addition, the semiconductor test interconnector according to the present invention may further include a third conductive elastic body disposed corresponding to the ground signal line.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 통신 신호 라인은 "L"자 형태로 구부러진 것일 수 있다.In addition, in the semiconductor test interconnector according to the present invention, the communication signal line may be bent in an "L" shape.

또한 본 발명에 따른 반도체 테스트용 인터커넥터에 있어서, 상기 그라운드 라인은 "L"자 형태로 구부러진 것일 수 있다.In addition, in the semiconductor test interconnector according to the present invention, the ground line may be bent in an "L" shape.

이하, 본 발명의 반도체 테스트용 인터커넥터의 실시예를 첨부한 도면을 참 조로 보다 구체적으로 설명한다. Hereinafter, with reference to the accompanying drawings an embodiment of the semiconductor test interconnector of the present invention will be described in more detail.

도 1은 본 발명에 따른 반도체 테스트용 인터커넥터의 예시적인 구성을 나타내는 도면이다.1 is a view showing an exemplary configuration of a semiconductor test interconnector according to the present invention.

도시되듯이 본 발명에 따른 반도체 테스트용 인터커넥터는, 통신 신호 라인(110)과, 유전 부재(130)와, 인터페이스 블록(150)을 포함한다.As shown, the semiconductor test interconnector according to the present invention includes a communication signal line 110, a dielectric member 130, and an interface block 150.

통신 신호 라인(110)은 반도체 테스트 장치에서 사용되는 테스트용 신호를 전송하는 신호 라인이다. 테스트용 신호는 예컨대 반도체 소자에 테스트를 위하여 인가되는 패턴 신호일 수 있으며, 또한 반도체 소자로부터 패턴 신호에 대응하여 출력되는 응답 신호일 수도 있다. 또한 기타 테스트를 위해서 사용되는 제어 신호일 수도 있다.The communication signal line 110 is a signal line for transmitting a test signal used in a semiconductor test apparatus. The test signal may be, for example, a pattern signal applied to the semiconductor device for a test, and may also be a response signal output from the semiconductor device in response to the pattern signal. It may also be a control signal used for other tests.

통신 신호 라인(110)은 탄성을 가지는 것이 바람직하다. 예컨대 포고 핀과 같이 탄성을 가지는 신호 라인을 사용할 수 있다. 따라서 반도체 테스트용 인터커넥터가 접속하는 구성, 예컨대 PCB 또는 소켓 또는 케이블 등과 접촉을 강화할 수 있다. 이러한 통신 신호 라인(110)은 본 발명에 따른 반도체 테스트용 인터커넥터의 적용에 따라서 다수 개 포함될 수 있다.The communication signal line 110 preferably has elasticity. For example, a signal line having elasticity such as a pogo pin may be used. Therefore, it is possible to enhance contact with a configuration to which a semiconductor test interconnector is connected, such as a PCB or a socket or a cable. A plurality of such communication signal lines 110 may be included according to the application of the semiconductor test interconnector according to the present invention.

유전 부재(130)는 통신 신호 라인(110)에 대해서 절연을 제공한다. 유전 부재(130)는 통신 신호 라인(110)을 감싸고 있으며 통신 신호 라인(110)을 통하여 전송되는 신호의 손실을 방지하는 역할을 한다.The dielectric member 130 provides isolation for the communication signal line 110. The dielectric member 130 surrounds the communication signal line 110 and prevents loss of a signal transmitted through the communication signal line 110.

유전 부재(130)는 테프론 등의 유전 물질을 사용할 수 있다.The dielectric member 130 may use a dielectric material such as Teflon.

이 경우 통신 신호 라인(110)의 두께와 유전 부재(130)의 두께에 따라서 임 피던스 값이 결정된다. 따라서 고속 신호를 전송하는 반도체 테스트 장치에서 적절한 임피던스 값을 가지도록 통신 신호 라인(110)의 두께와 유전 부재(130)의 두께가 설정될 수 있다. 예컨대 200 MHz 대역에서 동작하는 반도체 소자를 위해서는 41 Ω 정도의 임피던스 값을 가지도록 통신 신호 라인(110)의 두께와 유전 부재(130)의 두께를 설정할 수 있다.In this case, the impedance value is determined according to the thickness of the communication signal line 110 and the thickness of the dielectric member 130. Therefore, the thickness of the communication signal line 110 and the thickness of the dielectric member 130 may be set to have an appropriate impedance value in the semiconductor test apparatus for transmitting the high speed signal. For example, for a semiconductor device operating in the 200 MHz band, the thickness of the communication signal line 110 and the thickness of the dielectric member 130 may be set to have an impedance value of about 41 Ω.

이와 같이 통신 신호 라인(110)의 두께와 유전 부재(130)의 두께를 고속 반도체 소자의 테스트에 적합하도록 설정하여 테스트용 신호를 전송할 수 있다.As such, the thickness of the communication signal line 110 and the thickness of the dielectric member 130 may be set to be suitable for the test of the high-speed semiconductor device to transmit a test signal.

인터페이스 블록(150)은 유전 부재(130)를 수납하며, 테스트용 신호의 전송시 그라운드를 제공한다.The interface block 150 houses the dielectric member 130 and provides a ground when transmitting a test signal.

즉 도시되듯이 인터페이스 블록(150)은 통신 신호 라인(110)과 이를 감싸고 있는 유전 부재(130)를 수납한다. 또한 인터페이스 블록(150)은 그라운드를 제공한다. 이를 위하여 인터페이스 블록(150)은 전도성 물질을 이용하여 구성된다. 또한 접촉시의 저항을 최소화하기 위하여 인터페이스 블록(150)의 표면의 일부 또는 전부는 금을 이용하여 도금 처리될 수 있다.That is, as shown, the interface block 150 accommodates the communication signal line 110 and the dielectric member 130 surrounding the communication signal line 110. Interface block 150 also provides ground. To this end, the interface block 150 is configured using a conductive material. In addition, some or all of the surface of the interface block 150 may be plated with gold in order to minimize resistance at the time of contact.

즉 본 발명에 따른 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자, 예컨대 PCB의 그라운드 단자에 접촉하여 그라운드를 제공하도록 구성되며, 이를 위하여 금 도금 처리가 되어 있을 수 있다.That is, it is configured to provide ground by contacting the ground terminal of the configuration connected to the semiconductor test interconnector according to the present invention, for example, the ground terminal of the PCB, and for this purpose, gold plating may be performed.

도 2는 도 1에 도시된 본 발명에 따른 반도체 테스트용 인터커넥터의 예시적인 구성의 평면도이다.2 is a plan view of an exemplary configuration of the semiconductor test interconnector according to the invention shown in FIG.

도시되듯이 인터페이스 블록(150) 내에 다수의 통신 신호 라인(110)이 배치 되며, 각 통신 신호 라인(110)에 대응하여 유전 부재(130)가 형성되어 있다.As illustrated, a plurality of communication signal lines 110 are disposed in the interface block 150, and a dielectric member 130 is formed corresponding to each communication signal line 110.

이러한 도 1 내지 도 2를 참조로 한 본 발명에 따른 반도체 테스트용 인터커넥터의 예시적인 구성에 따르면 통신 신호 라인(110)의 두께와 유전 부재(130)의 두께를 고속 반도체 소자의 테스트에 적합하도록 설정하여 테스트용 신호를 전송할 수 있다. 따라서 임피던스 정합이 원활하게 수행될 수 있으며 따라서 신호 무결성이 향상되고 반도체 테스트 장치의 오동작을 감소시킬 수 있다.According to the exemplary configuration of the semiconductor test interconnector according to the present invention with reference to FIGS. 1 to 2 such that the thickness of the communication signal line 110 and the thickness of the dielectric member 130 is suitable for the test of the high-speed semiconductor device. Can be set to send a test signal. Therefore, impedance matching can be performed smoothly, thereby improving signal integrity and reducing malfunction of the semiconductor test apparatus.

도 3은 본 발명에 따른 반도체 테스트용 인터커넥터의 다른 예시적인 구성을 나타내는 도면이다.3 shows another exemplary configuration of a semiconductor test interconnector according to the present invention.

도시되듯이 본 발명의 다른 실시예에 따른 반도체 테스트용 인터커넥터는, 통신 신호 라인(110)과, 유전 부재(130)와, 인터페이스 블록(150)을 포함한다. 또한 인터페이스 블록(150)은 그라운드 접촉부(155)를 포함하고 있다.As illustrated, the semiconductor test interconnector according to another embodiment of the present invention includes a communication signal line 110, a dielectric member 130, and an interface block 150. The interface block 150 also includes a ground contact 155.

통신 신호 라인(110)과, 유전 부재(130)와, 인터페이스 블록(150)은 도 1을 참조로 한 실시예에서와 동일하므로 이에 대해서 상세한 설명은 생략하고 도 1에 도시된 실시예와의 차이점을 위주로 설명한다.The communication signal line 110, the dielectric member 130, and the interface block 150 are the same as in the embodiment with reference to FIG. 1, and thus, detailed description thereof will be omitted and the difference from the embodiment shown in FIG. 1. Explain mainly.

도시되듯이 도 1에 도시된 실시예와의 차이점은 인터페이스 블록(150)은 그라운드 접촉부(155)를 포함하는 것이다.As shown, the difference from the embodiment shown in FIG. 1 is that the interface block 150 includes a ground contact 155.

그라운드 접촉부(155)는 인터페이스 블록(150)이 일부 부분이 돌출된 것으로서, 본 발명에 따른 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자에 대응하여 돌출된다,The ground contact portion 155 protrudes in response to a ground terminal having a configuration in which a portion of the interface block 150 protrudes and is connected to the semiconductor test interconnector according to the present invention.

즉 도 1에 도시된 실시예의 경우 인터페이스 블록(150)에 돌출된 부분이 없 이 표면의 일부 또는 전부에 금 도금 처리되어 본 발명에 따른 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자에 접촉하지만, 도 3에 도시된 실시예의 경우 본 발명에 따른 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자에 대응하여 인터페이스 블록(150)에 그라운드 접촉부(155)가 돌출되는 것을 특징으로 한다.That is, in the embodiment illustrated in FIG. 1, a part or all of the surface is gold-plated without a protruding portion of the interface block 150 to contact the ground terminal of the configuration to which the semiconductor test interconnector according to the present invention is connected. 3, the ground contact portion 155 protrudes from the interface block 150 in response to the ground terminal of the configuration connected to the semiconductor test interconnector according to the present invention.

이러한 그라운드 접촉부(155)는 표면이 금 도금 처리되어 있을 수 있다.The ground contact portion 155 may be gold plated.

도 4는 도 3에 도시된 본 발명에 따른 반도체 테스트용 인터커넥터의 평면도이다.4 is a plan view of a semiconductor test interconnector according to the present invention shown in FIG.

도시되듯이 인터페이스 블록(150) 내에 다수의 통신 신호 라인(110)이 배치되며, 각 통신 신호 라인(110)에 대응하여 유전 부재(130)가 형성되어 있다. 또한 유전 부재(130)의 바깥 부분에는 그라운드 접촉부(155)가 돌출되어 있다.As illustrated, a plurality of communication signal lines 110 are disposed in the interface block 150, and a dielectric member 130 is formed corresponding to each communication signal line 110. In addition, a ground contact portion 155 protrudes from an outer portion of the dielectric member 130.

이러한 도 3 내지 도 4를 참조로 한 본 발명에 따른 반도체 테스트용 인터커넥터의 다른 실시예에 따르면 통신 신호 라인(110)의 두께와 유전 부재(130)의 두께를 고속 반도체 소자의 테스트에 적합하도록 설정하여 테스트용 신호를 전송할 수 있다. 따라서 임피던스 정합이 원활하게 수행될 수 있으며 따라서 신호 무결성이 향상되고 반도체 테스트 장치의 오동작을 감소시킬 수 있다.According to another embodiment of the semiconductor test interconnector according to the present invention with reference to FIGS. 3 to 4 such that the thickness of the communication signal line 110 and the thickness of the dielectric member 130 is suitable for the test of the high-speed semiconductor device. Can be set to send a test signal. Therefore, impedance matching can be performed smoothly, thereby improving signal integrity and reducing malfunction of the semiconductor test apparatus.

또한 그라운드 접촉부(155)를 통하여 본 발명에 따른 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자와의 접촉을 용이하게 수행할 수 있다.In addition, it is possible to easily perform contact with the ground terminal of the configuration connected to the semiconductor test interconnector according to the present invention through the ground contact portion 155.

도 5는 본 발명에 따른 반도체 테스트용 인터커넥터의 또 다른 예시적인 구성을 나타내는 도면이다.5 is a view showing another exemplary configuration of a semiconductor test interconnector according to the present invention.

도시되듯이 본 발명의 또 다른 실시예에 따른 반도체 테스트용 인터커넥터는, 통신 신호 라인(110)과, 유전 부재(130)와, 인터페이스 블록(150)과, 그라운드 라인(170)을 포함한다.As illustrated, the semiconductor test interconnector according to another embodiment of the present invention includes a communication signal line 110, a dielectric member 130, an interface block 150, and a ground line 170.

통신 신호 라인(110)과, 유전 부재(130)와, 인터페이스 블록(150)은 도 1을 참조로 한 실시예에서와 동일하므로 이에 대해서 상세한 설명은 생략하고 도 1에 도시된 실시예와의 차이점을 위주로 설명한다.The communication signal line 110, the dielectric member 130, and the interface block 150 are the same as in the embodiment with reference to FIG. 1, and thus, detailed description thereof will be omitted and the difference from the embodiment shown in FIG. 1. Explain mainly.

도시되듯이 도 1에 도시된 실시예와의 차이점은 인터페이스 블록(150)은 그라운드 라인(170)을 포함하는 것이다.As shown, the difference from the embodiment shown in FIG. 1 is that the interface block 150 includes a ground line 170.

그라운드 라인(170)은 본 발명에 따른 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자에 접촉하기 위한 구성이며, 통신 신호 라인(110)과 마찬가지로 탄성을 가지는 것이 바람직하다. 예컨대 포고 핀과 같이 탄성을 가지는 신호 라인을 그라운드 라인(170)으로서 사용할 수 있다. The ground line 170 is a structure for contacting the ground terminal of the configuration to which the semiconductor test interconnector according to the present invention is connected, and preferably has elasticity as the communication signal line 110. For example, a signal line having elasticity such as a pogo pin may be used as the ground line 170.

따라서 반도체 테스트용 인터커넥터가 접속하는 구성, 예컨대 PCB 등의 그라운드 단자와의 접촉을 강화할 수 있다.Therefore, it is possible to reinforce contact with a ground terminal such as a PCB, for example, to which a semiconductor test interconnector is connected.

그라운드 라인(170)의 경우 별도의 유전 부재를 사용하지 않고서도 그라운드를 제공할 수 있다. 이러한 그라운드 라인(170))은 본 발명에 따른 반도체 테스트용 인터커넥터의 적용에 따라서 다수 개 포함될 수 있다.In the case of the ground line 170, the ground may be provided without using a separate dielectric member. The ground lines 170 may be included in plural numbers according to the application of the semiconductor test interconnector according to the present invention.

도 6은 도 5에 도시된 본 발명에 따른 반도체 테스트용 인터커넥터의 평면도이다.FIG. 6 is a plan view of a semiconductor test interconnector according to the present invention shown in FIG. 5.

도시되듯이 인터페이스 블록(150) 내에 다수의 통신 신호 라인(110)이 배치 되며, 각 통신 신호 라인(110)에 대응하여 유전 부재(130)가 형성되어 있다. 또한 인터페이스 블록(150) 내에는 그라운드 라인(170)이 배치되어 있다.As illustrated, a plurality of communication signal lines 110 are disposed in the interface block 150, and a dielectric member 130 is formed corresponding to each communication signal line 110. In addition, the ground line 170 is disposed in the interface block 150.

이러한 도 5 내지 도 6을 참조로 한 본 발명에 따른 반도체 테스트용 인터커넥터의 또 다른 실시예에 따르면 통신 신호 라인(110)의 두께와 유전 부재(130)의 두께를 고속 반도체 소자의 테스트에 적합하도록 설정하여 테스트용 신호를 전송할 수 있다. 따라서 임피던스 정합이 원활하게 수행될 수 있으며 따라서 신호 무결성이 향상되고 반도체 테스트 장치의 오동작을 감소시킬 수 있다.According to another exemplary embodiment of the semiconductor test interconnector according to the present invention with reference to FIGS. 5 to 6, the thickness of the communication signal line 110 and the thickness of the dielectric member 130 are suitable for the test of the high speed semiconductor device. Can be set to send a test signal. Therefore, impedance matching can be performed smoothly, thereby improving signal integrity and reducing malfunction of the semiconductor test apparatus.

또한 그라운드 라인(170)을 통하여 본 발명에 따른 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자와의 접촉을 용이하게 수행할 수 있다.In addition, it is possible to easily perform contact with the ground terminal of the configuration connected to the semiconductor test interconnector according to the present invention through the ground line 170.

도 7은 본 발명에 따른 반도체 테스트용 인터커넥터의 또 다른 예시적인 구성을 나타내는 도면이다.7 is a view showing another exemplary configuration of a semiconductor test interconnector according to the present invention.

도시되듯이 본 발명의 또 다른 실시예에 따른 반도체 테스트용 인터커넥터는, 통신 신호 라인(110)과, 유전 부재(130)와, 인터페이스 블록(150)과, 전도성 탄성체(190)와, 제2 전도성 탄성체(195)를 포함한다.As illustrated, the semiconductor test interconnector according to another embodiment of the present invention includes a communication signal line 110, a dielectric member 130, an interface block 150, a conductive elastomer 190, and a second Conductive elastomer 195.

통신 신호 라인(110)과, 유전 부재(130)와, 인터페이스 블록(150), 그라운드 접촉부(155)는 도 3을 참조로 한 실시예에서와 동일하므로 이에 대해서 상세한 설명은 생략하고 도 3에 도시된 실시예와의 차이점을 위주로 설명한다.Since the communication signal line 110, the dielectric member 130, the interface block 150, and the ground contact portion 155 are the same as in the embodiment with reference to FIG. 3, a detailed description thereof will be omitted and shown in FIG. 3. The differences from the described embodiments will be mainly described.

전도성 탄성체(190)는 통신 신호 라인(110)에 대응하여 배치된다.The conductive elastic body 190 is disposed corresponding to the communication signal line 110.

제2 전도성 탄성체(195)는 그라운드 접촉부(155)에 대응하여 배치된다.The second conductive elastic body 195 is disposed corresponding to the ground contact portion 155.

또한 도시되지는 않았지만, 도 5를 참조로 하는 실시예에서도 그라운드 신호 라인(170)에 대응하여 제3 전도성 탄성체(도시되지 않음)가 배치될 수 있다.Although not shown, a third conductive elastic body (not shown) may be disposed in correspondence with the ground signal line 170 in the exemplary embodiment with reference to FIG. 5.

이러한 전도성 탄성체(190)와, 제2 전도성 탄성체(195)는 각각 통신 신호 라인(110)과 그라운드 접촉부(155)가 본 발명에 따른 반도체 테스트용 인터커넥터가 접속하는 구성의 신호 단자 또는 그라운드 단자와의 접촉을 강화하기 위하여 사용될 수 있다. 이 경우 전도성 탄성체(190)는 통신 신호 라인(110)이 예컨대 포고 핀 등의 탄성을 가지는 경우가 아니라면 통신 신호 라인(110)과 본 발명에 따른 반도체 테스트용 인터커넥터가 접속하는 구성의 신호 단자 사이의 접촉을 강화하는데 사용할 수 있다. 마찬가지로 제3 전도성 탄성체(도시되지 않음)는 그라운드 신호 라인(170)이 예컨대 포고 핀 등의 탄성을 가지는 경우가 아니라면 그라운드 신호 라인(170)과 본 발명에 따른 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자 사이의 접촉을 강화하는데 사용할 수 있다. The conductive elastic body 190 and the second conductive elastic body 195 may each include a signal terminal or a ground terminal to which the communication signal line 110 and the ground contacting part 155 are connected by the semiconductor test interconnector according to the present invention. Can be used to enhance the contact of the. In this case, the conductive elastic body 190 is formed between the communication signal line 110 and the signal terminal of the configuration connected to the semiconductor test interconnector according to the present invention unless the communication signal line 110 has elasticity such as a pogo pin. It can be used to enhance contact. Similarly, the third conductive elastic member (not shown) may have a configuration in which the ground signal line 170 is connected to the semiconductor test interconnector according to the present invention unless the ground signal line 170 has elasticity such as a pogo pin. It can be used to strengthen the contact between the ground terminals.

도 8은 본 발명에 따른 반도체 테스트용 인터커넥터의 또 다른 예시적인 구성을 나타내는 도면이다.8 is a view showing another exemplary configuration of a semiconductor test interconnector according to the present invention.

도시되듯이 본 발명의 또 다른 실시예에 따른 반도체 테스트용 인터커넥터는, 통신 신호 라인(110)과, 유전 부재(130)와, 인터페이스 블록(150)과, 그라운드 라인(170)을 포함한다.As illustrated, the semiconductor test interconnector according to another embodiment of the present invention includes a communication signal line 110, a dielectric member 130, an interface block 150, and a ground line 170.

도 1 내지 도 7에 도시된 실시예에서는 통신 신호 라인(110)과, 유전 부재(130)와, 그라운드 라인(170)이 수직으로 배치되는 것에 비해서, 도 8에 도시된 실시예는 통신 신호 라인(110)과, 유전 부재(130)와, 그라운드 라인(170)이 구부려져서 "L"자 형태로 배치되는 것을 특징으로 한다. In the embodiment illustrated in FIGS. 1 to 7, the communication signal line 110, the dielectric member 130, and the ground line 170 are vertically arranged, whereas the embodiment illustrated in FIG. 8 represents the communication signal line. 110, the dielectric member 130, and the ground line 170 are bent to form an "L" shape.

인터페이스 블록(150) 내에는 다수의 통신 신호 라인(110)과, 유전 부재(130)와, 그라운드 라인(170)이 배치되어 테스트용 신호의 전송을 용이하게 구현할 수 있다.In the interface block 150, a plurality of communication signal lines 110, a dielectric member 130, and a ground line 170 may be disposed to easily transmit a test signal.

또한 도시되듯이 인터페이스 블록(150) 역시 다수 개가 겹쳐서 사용될 수 있으며, 예컨대 볼트를 이용하여 다수의 인터페이스 블록(150)이 체결될 수 있다.In addition, as shown, a plurality of interface blocks 150 may also be used by overlapping, for example, a plurality of interface blocks 150 may be fastened by using bolts.

이러한 배치를 통하여 반도체 테스트 장치의 구성에 있어서 유연성을 증가시킬 수 있다.This arrangement can increase flexibility in the construction of the semiconductor test apparatus.

도 9는 본 발명에 따른 반도체 테스트용 인터커넥터의 예시적인 접속 형태를 나타내는 도면이다.9 is a view showing an exemplary connection form of the semiconductor test interconnector according to the present invention.

도 9에 도시되듯이 본 발명에 따른 반도체 테스트용 인터커넥터(100)는 도 5에 도시된 실시예를 기준으로 도시하였으나 다른 실시예에서도 마찬가지로 적용될 수 있다.As illustrated in FIG. 9, the semiconductor test interconnector 100 according to the present invention is illustrated based on the embodiment illustrated in FIG. 5, but may be applied to other embodiments as well.

도 9에 도시되는 경우는 본 발명에 따른 반도체 테스트용 인터커넥터(100)가 하부 구성(200)과 상부 구성(300)을 인터커넥트하는 경우를 나타낸다. 하부 구성(200)과 상부 구성(300)은 각각 PCB이거나 또는 케이블을 연결하기 위한 케이블 블록이거나 또는 소켓이나 커넥터일 수 있다. 다만 하부 구성(200)과 상부 구성(300)은 테스트용 신호의 전송을 위한 단자, 즉 예컨대 신호 단자(210, 310)를 각각 포함하고 있으며, 또한 그라운드 제공을 위한 단자, 즉 예컨대 그라운드 단자(270, 370)를 포함하고 있다.9 illustrates a case in which the semiconductor test interconnector 100 according to the present invention interconnects the lower configuration 200 and the upper configuration 300. Lower configuration 200 and upper configuration 300 may each be a PCB, a cable block for connecting cables, or a socket or connector. However, the lower configuration 200 and the upper configuration 300 includes terminals for transmitting a test signal, that is, signal terminals 210 and 310, respectively, and also a terminal for providing ground, that is, for example, a ground terminal 270. , 370).

도시되듯이 통신 신호 라인(110)은 본 발명에 따른 반도체 테스트용 인터커 넥터(100)가 접속하는 구성, 예컨대 하부 구성(200)의 신호 단자(210)에는 솔더링 형태로 접속될 수 있다.As shown, the communication signal line 110 may be connected in a soldering form to a signal terminal 210 of a configuration to which the semiconductor test interconnector 100 according to the present invention is connected, for example, the lower configuration 200.

또한 통신 신호 라인(110)은 본 발명에 따른 반도체 테스트용 인터커넥터(100)가 접속하는 구성, 예컨대 상부 구성(300)의 신호 단자(310)에는 탄성 접촉 하는 형태로 접속될 수 있다.In addition, the communication signal line 110 may be connected in the form of elastic contact with the signal terminal 310 of the configuration to which the semiconductor test interconnector 100 according to the present invention is connected, for example, the upper configuration 300.

도시되듯이 그라운드 라인(170)은 본 발명에 따른 반도체 테스트용 인터커넥터(100)가 접속하는 구성, 예컨대 하부 구성(200)의 그라운드 단자(270)에는 솔더링 형태로 접속될 수 있다.As illustrated, the ground line 170 may be connected to the ground terminal 270 of the configuration, for example, the lower configuration 200, to which the semiconductor test interconnector 100 according to the present invention is connected.

또한 그라운드 라인(170)은 본 발명에 따른 반도체 테스트용 인터커넥터(100)가 접속하는 구성, 예컨대 상부 구성(300)의 그라운드 단자(370)에는 탄성 접촉 하는 형태로 접속될 수 있다. In addition, the ground line 170 may be connected to the configuration that the semiconductor test interconnector 100 according to the present invention connects to, for example, the ground terminal 370 of the upper configuration 300 in elastic contact.

또한 예컨대 도 7을 참조로 설명한 전도성 탄성체(190) 또는 제2 전도성 탄성체(195) 또는 제3 전도성 탄성체(도시되지 않음)를 이용하여 이러한 탄성 접촉을 수행하도록 구성할 수도 있다.Also, for example, the elastic contact may be configured by using the conductive elastic body 190 or the second conductive elastic body 195 or the third conductive elastic body (not shown) described with reference to FIG. 7.

즉 통신 신호 라인(110)을 예로 들어서 설명하면 통신 신호 라인(110)의 양쪽 단부에 대응하여 전도성 탄성체(190)가 배치되는 경우 양쪽 단부 모두에 대해서 탄성 접촉을 이용하여 본 발명에 따른 반도체 테스트용 인터커넥터(100)가 접속하는 구성에 접속이 가능하다.In other words, when the communication signal line 110 is described as an example, when the conductive elastic body 190 is disposed corresponding to both ends of the communication signal line 110, the semiconductor test device according to the present invention uses elastic contacts to both ends. Connection is possible in the configuration to which the interconnector 100 connects.

도 10은 본 발명에 따른 반도체 테스트용 인터커넥터의 다른 예시적인 접속 형태를 나타내는 도면이다.10 is a view showing another exemplary connection form of the semiconductor test interconnector according to the present invention.

도 10에 도시되듯이 본 발명에 따른 반도체 테스트용 인터커넥터(100)는 도 8에 도시된 실시예를 기준으로 도시한다.As shown in FIG. 10, the semiconductor test interconnector 100 according to the present invention is illustrated with reference to the embodiment shown in FIG. 8.

도 10에 도시되는 경우는 본 발명에 따른 반도체 테스트용 인터커넥터(100)가 상부 구성(300)과 측부 구성(400)을 인터커넥트하는 경우를 나타낸다. 하부 구성(200)과 상부 구성(300)은 각각 PCB이거나 또는 케이블을 연결하기 위한 케이블 블록이거나 또는 소켓이나 커넥터일 수 있다. 다만 상부 구성(300)과 측부 구성(400))은 테스트용 신호의 전송을 위한 단자, 즉 예컨대 신호 단자(310, 410)를 각각 포함하고 있으며, 또한 그라운드 제공을 위한 단자, 즉 예컨대 그라운드 단자(370, 470)를 포함하고 있다.10 shows a case in which the semiconductor test interconnector 100 according to the present invention interconnects the upper configuration 300 and the side configuration 400. Lower configuration 200 and upper configuration 300 may each be a PCB, a cable block for connecting cables, or a socket or connector. However, the upper configuration 300 and the side configuration 400 each includes a terminal for transmitting a test signal, that is, for example, signal terminals 310 and 410, respectively, and also a terminal for providing a ground, that is, a ground terminal (for example, 370, 470).

이러한 방식으로 예컨대 상부 구성(300)이 반도체 테스트 장치의 DUT를 수용하는 DUT 보드 구성이고, 측부 구성(400)이 반도체 테스트 장치의 패턴 생성 및 비교를 수행하는 보드 구성인 경우 서로 간의 인터커넥트를 수행할 수 있다. 특히 측부 구성(400)이 수직으로 세워지는 경우에도 인터커넥트가 가능하다.In this manner, for example, when the upper configuration 300 is a DUT board configuration for receiving the DUT of the semiconductor test device, and the side configuration 400 is a board configuration for performing pattern generation and comparison of the semiconductor test device, the interconnects may be interconnected with each other. Can be. In particular, interconnection is possible even when the side configuration 400 is erected vertically.

또한 도시되지는 않았지만 도 10의 구성에서 상부 구성(300)과 측부 구성(400) 사이에 케이블을 이용하는 경우에는 상부 구성(300)과 케이블의 일 단부가 본 발명에 따른 반도체 테스트용 인터커넥터(100)를 이용하여 연결되고 또한 케이블의 타 단부와 측부 구성(400)이 본 발명에 따른 반도체 테스트용 인터커넥터(100)를 이용하여 연결되도록 구현도 가능하다. 이 경우 케이블의 각 단부에는 본 발명에 따른 반도체 테스트용 인터커넥터(100)와의 연결을 위한 케이블 블록을 구비할 수 있다. Also, although not shown, in the configuration of FIG. 10, when the cable is used between the upper configuration 300 and the side configuration 400, one end of the upper configuration 300 and the cable is a semiconductor test interconnector 100 according to the present invention. It is also possible to implement such that the other end and the side configuration 400 of the cable is connected using the semiconductor test interconnector 100 according to the present invention. In this case, each end of the cable may be provided with a cable block for connection with the semiconductor test interconnector 100 according to the present invention.

케이블 블록은 본 발명에 따른 반도체 테스트용 인터커넥터(100)와의 연결을 위하여 통신 신호 라인(110)과 그라운드 라인(170)에 대응하여 단자가 구비되도록 구성될 수 있다. 그러나 케이블 블록을 구비하지 않고서도 직접 케이블의 신호 라인과 연결되는 구성도 가능하며, 이 경우 그라운드 라인은 케이블의 접지 구성에 연결될 수 있다.The cable block may be configured to have terminals corresponding to the communication signal line 110 and the ground line 170 for connection with the semiconductor test interconnector 100 according to the present invention. However, it is also possible to directly connect the signal line of the cable without having a cable block, in which case the ground line can be connected to the cable's ground configuration.

이러한 본 발명에 따른 반도체 테스트용 인터커넥터를 이용하는 경우 예컨대 소켓과 PCB 사이의 인터커넥트, PCB와 PCB 사이의 인터커넥트 또는 PCB와 케이블 사이의 인터커넥트시 임피던스 정합을 용이하게 하며 또한 신호 손실을 최소화할 수 있어서 신호 무결성이 향상될 수 있다. 또한 수직 또는 측면으로 인터커넥트가 가능하여 반도체 테스트 장치의 구현시 유연성을 증가시킬 수 있다.In the case of using the semiconductor test interconnector according to the present invention, for example, when the interconnection between the socket and the PCB, the interconnection between the PCB and the PCB or the interconnection between the PCB and the cable can facilitate impedance matching and minimize the signal loss Integrity can be improved. It can also be interconnected either vertically or laterally, increasing flexibility in the implementation of semiconductor test devices.

비록 본 발명의 구성이 구체적으로 설명되었지만 이는 단지 본 발명을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 변형이 가능할 것이다.Although the configuration of the present invention has been described in detail, these are merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. This will be possible.

따라서 본 명세서에 개시된 실시예들은 본 발명을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 사상과 범위가 한정되는 것은 아니다. 본 발명의 범위는 아래의 청구범위에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다. Therefore, the embodiments disclosed herein are not intended to limit the present invention but to describe the present invention, and the spirit and scope of the present invention are not limited by these embodiments. It is intended that the scope of the invention be interpreted by the following claims, and that all descriptions within the scope equivalent thereto will be construed as being included in the scope of the present invention.

이상 설명한 바와 같이, 본 발명에 따르면 통신 신호 라인을 유전 부재를 이용하여 절연하고 통신 신호 라인의 두께와 유전 부재의 두께를 이용하여 임피던스를 정합하여 신호 무결성을 향상시켜서 반도체 테스트 장치의 오동작을 감소시킬 수 있다.As described above, according to the present invention, the communication signal line is insulated using the dielectric member, and the impedance of the communication signal line and the thickness of the dielectric member are matched to improve signal integrity, thereby reducing malfunction of the semiconductor test apparatus. Can be.

Claims (18)

반도체 테스트 장치의 인터커넥터에 있어서,In the interconnector of the semiconductor test apparatus, 테스트용 신호를 전송하는 통신 신호 라인;A communication signal line for transmitting a test signal; 상기 통신 신호 라인을 절연하는 유전 부재; 및A dielectric member for insulating the communication signal line; And 체결 가능한 하나 이상의 인터페이스 블록One or more interface blocks that can be fastened 을 포함하되,Including, 상기 하나 이상의 인터페이스 블록 각각은 상기 유전 부재를 수납하며, 상기 인터커넥터가 접속하는 구성의 그라운드 단자에 대응하여 돌출되는 그라운드 접촉부를 통하여 그라운드를 제공하는 것을 특징으로 하는 반도체 테스트 장치의 인터커넥터.Wherein each of said at least one interface block houses said dielectric member and provides ground through a ground contact projecting corresponding to a ground terminal of a configuration to which said interconnector is connected. 제1항에 있어서,The method of claim 1, 상기 통신 신호 라인은 탄성을 가지는 것인 반도체 테스트용 인터커넥터.Wherein said communication signal line has elasticity. 제2항에 있어서,The method of claim 2, 상기 통신 신호 라인은 포고 핀을 포함하는 것인 반도체 테스트용 인터커넥터.Wherein said communication signal line comprises a pogo pin. 제1항에 있어서,The method of claim 1, 상기 통신 신호 라인은 상기 반도체 테스트용 인터커넥터가 접속하는 구성의 신호 단자에 솔더링되는 것인 반도체 테스트용 인터커넥터.And the communication signal line is soldered to a signal terminal of a configuration to which the semiconductor test interconnector is connected. 제1항에 있어서,The method of claim 1, 상기 통신 신호 라인은 상기 반도체 테스트용 인터커넥터가 접속하는 구성의 신호 단자에 탄성 접촉되는 것인 반도체 테스트용 인터커넥터.And the communication signal line is in elastic contact with a signal terminal having a configuration to which the semiconductor test interconnector is connected. 제1항에 있어서,The method of claim 1, 상기 유전 부재는 테프론을 포함하는 것인 반도체 테스트용 인터커넥터.Wherein said dielectric member comprises Teflon. 삭제delete 제1항에 있어서,The method of claim 1, 상기 인터페이스 블록은 표면의 일부 또는 전부가 금 도금되어 있는 것인 반도체 테스트용 인터커넥터.Wherein said interface block is gold plated with some or all of its surface. 제1항에 있어서,The method of claim 1, 그라운드 신호를 전송하기 위한 그라운드 라인을 더 포함하고,Further comprising a ground line for transmitting a ground signal, 상기 인터페이스 블록은 상기 그라운드 라인을 수납하는 것인 반도체 테스트용 인터커넥터.And the interface block houses the ground line. 제9항에 있어서,The method of claim 9, 상기 그라운드 라인은 탄성을 가지는 것인 반도체 테스트용 인터커넥터.Wherein said ground line has elasticity. 제10항에 있어서,The method of claim 10, 상기 그라운드 라인은 포고 핀을 포함하는 것인 반도체 테스트용 인터커넥터.Wherein the ground line comprises a pogo pin. 제9항에 있어서,The method of claim 9, 상기 그라운드 라인은 상기 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자에 솔더링되는 것인 반도체 테스트용 인터커넥터.And the ground line is soldered to a ground terminal of a configuration to which the semiconductor test interconnector is connected. 제9항에 있어서,The method of claim 9, 상기 그라운드 라인은 상기 반도체 테스트용 인터커넥터가 접속하는 구성의 그라운드 단자에 탄성 접촉되는 것인 반도체 테스트용 인터커넥터.And the ground line is in elastic contact with a ground terminal of a configuration to which the semiconductor test interconnector is connected. 제1항에 있어서,The method of claim 1, 상기 통신 신호 라인에 대응하여 배치되는 전도성 탄성체A conductive elastic body disposed corresponding to the communication signal line 를 더 포함하는 반도체 테스트용 인터커넥터.Interconnect for semiconductor test further comprising. 제1항에 있어서,The method of claim 1, 상기 그라운드 접촉부에 대응하여 배치되는 제2 전도성 탄성체A second conductive elastic body disposed corresponding to the ground contact portion 를 더 포함하는 반도체 테스트용 인터커넥터.Interconnect for semiconductor test further comprising. 제9항에 있어서,The method of claim 9, 상기 그라운드 신호 라인에 대응하여 배치되는 제3 전도성 탄성체A third conductive elastomer disposed corresponding to the ground signal line 를 더 포함하는 반도체 테스트용 인터커넥터.Interconnect for semiconductor test further comprising. 제1항에 있어서,The method of claim 1, 상기 통신 신호 라인은 "L"자 형태로 구부러진 것인 반도체 테스트용 인터커넥터.Wherein said communication signal line is bent in an "L" shape. 제9항에 있어서, 상기 그라운드 라인은 "L"자 형태로 구부러진 것인 반도체 테스트용 인터커넥터.The interconnector of claim 9, wherein the ground line is bent in an “L” shape.
KR1020070057854A 2007-06-13 2007-06-13 Inter-connector for semiconductor test KR100916589B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070057854A KR100916589B1 (en) 2007-06-13 2007-06-13 Inter-connector for semiconductor test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070057854A KR100916589B1 (en) 2007-06-13 2007-06-13 Inter-connector for semiconductor test

Publications (2)

Publication Number Publication Date
KR20080109475A KR20080109475A (en) 2008-12-17
KR100916589B1 true KR100916589B1 (en) 2009-09-11

Family

ID=40368786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057854A KR100916589B1 (en) 2007-06-13 2007-06-13 Inter-connector for semiconductor test

Country Status (1)

Country Link
KR (1) KR100916589B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116879586A (en) * 2023-07-28 2023-10-13 上海捷策创电子科技有限公司 Coaxial high-speed interface device for semiconductor test

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138799A (en) * 1994-11-01 1996-05-31 Japan Aviation Electron Ind Ltd Connector
KR20030066404A (en) * 2002-02-01 2003-08-09 모승기 Ground connector
JP2005351731A (en) * 2004-06-10 2005-12-22 Fujitsu Ltd Test socket
JP2007128727A (en) * 2005-11-02 2007-05-24 Japan Aviation Electronics Industry Ltd Connecting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138799A (en) * 1994-11-01 1996-05-31 Japan Aviation Electron Ind Ltd Connector
KR20030066404A (en) * 2002-02-01 2003-08-09 모승기 Ground connector
JP2005351731A (en) * 2004-06-10 2005-12-22 Fujitsu Ltd Test socket
JP2007128727A (en) * 2005-11-02 2007-05-24 Japan Aviation Electronics Industry Ltd Connecting device

Also Published As

Publication number Publication date
KR20080109475A (en) 2008-12-17

Similar Documents

Publication Publication Date Title
US7012442B2 (en) Test signal distribution system for IC tester
US7364461B1 (en) Direct attachment of coaxial cables
US6348810B1 (en) Interface unit for a tester and method of connecting a tester with a semiconductor device to be tested
JPWO2009098770A1 (en) Product exchange unit and manufacturing method
WO2007146291A3 (en) Method and apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate
KR20100122086A (en) Test system with high frequency interposer
US6462572B2 (en) Socket used for semiconductor device and testing system connected to socket through dual-transmission lines
TWI310837B (en) Semiconductor test interface
US9545002B2 (en) Multilayer circuit board
KR100916589B1 (en) Inter-connector for semiconductor test
KR101480129B1 (en) Probe card for wafer testing and printed circuit board thereof
US7717715B2 (en) System, method and apparatus using at least one flex circuit to connect a printed circuit board and a socket card assembly that are oriented at a right angle to one another
US20090278560A1 (en) Circuit board test clamp
KR101383221B1 (en) Connector and interface apparatus having connector
KR100907097B1 (en) Inter-connecting structure for semiconductor test and semiconductor tester using the same
KR100609518B1 (en) Device interface apparatus
JP2010043868A (en) Electric inspection jig and electric inspection apparatus
TWM579282U (en) Aging test circuit board module
KR100560113B1 (en) Tester for Electric Devices
KR102531965B1 (en) coaxial cable connector
KR200319210Y1 (en) Semiconductor package tester using coaxial cable part
KR200274849Y1 (en) The socket connecting structure of dut for testing the device
KR101069523B1 (en) Probe card on circuit board and circuit board
JP2004139801A (en) Connecting interposer
JPH11237439A (en) Test fixture

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee