KR100914700B1 - 이득 제어 방법 및 장치 - Google Patents
이득 제어 방법 및 장치 Download PDFInfo
- Publication number
- KR100914700B1 KR100914700B1 KR1020057016663A KR20057016663A KR100914700B1 KR 100914700 B1 KR100914700 B1 KR 100914700B1 KR 1020057016663 A KR1020057016663 A KR 1020057016663A KR 20057016663 A KR20057016663 A KR 20057016663A KR 100914700 B1 KR100914700 B1 KR 100914700B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- filtered
- analog
- digital
- compressed
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 238000010606 normalization Methods 0.000 claims abstract 3
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims 4
- 230000008569 process Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/40—Monitoring; Testing of relay systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1235—Non-linear conversion not otherwise provided for in subgroups of H03M1/12
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
본 발명의 아날로그/디지털 이득 제어 장치(30)는 폐쇄 루프 자동 이득 제어(AGC) 회로의 특성과 관련된 요구 조건들의 일부를 회피하고, 로그 회로(logarithmic circuitry)(34)를 이용한 기저 대역 입력 아날로그 신호를 압축함으로써 다수의 유효한 ADC 비트를 증가시키는 아날로그 디지털 변환 방법을 채용하여 큰 어려움이 없이도 나머지 요구 조건들을 만족시킨다. 압축된 아날로그 신호가 디지털 신호로 변환된 이후, 상기 변환된 디지털 신호를 원래의 선형 눈금으로 다시 확장하기 위해서 디지털 안티 로그 처리(anti-log process) 또는 룩업 테이블(LUT)(42)을 사용한다. 상기 안티 로그 처리 출력의 워드 크기는 안티 로그 함수의 특성에 의해 입력 워드 크기 보다 더 클 수 있다. 디지털 신호의 워드 크기를 줄이기 위해서는 개방 루프형 표준화 메카니즘이 적용될 수 있다.
Description
도 1은 종래 기술의 폐쇄 루프 자동 이득 제어(AGC)의 블록도이다.
도 2는 압축기로서 참 로그 증폭기(true log amplifier)와 확장기(expander)로서 안티 로그 룩업 테이블(LUT)을 사용하는 아날로그 디지털 이득 제어(ADGC)의 블록도이다.
도 3은 아날로그 압축 및 디지털 확장 결과를 나타낸 그래프이다.
도 4는 아날로그 디지털 이득 제어(ADGC)와 종래의 자동 이득 제어(AGC) 간의 비교에 의해 통신 시스템에 대한 성능 개선을 예시하는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
32, 34 : LOG 증폭기
36, 38 : 6비트 A/D 컨버터
40, 42 : ANTI-LOG 룩업 테이블
44, 46 : RRC+IIR VLFXJ
52, 54 : WLDUS GHLFH
본 발명은 무선 통신 분야에 관한 것으로서, 보다 구체적으로는 아날로그 디지털 이득 제어 구조에 관한 것이다.
대부분의 무선 통신 시스템에 있어서, 수신기에서의 기저 대역(baseband) 신호는 유용한 정보가 디지털 처리 시퀀스를 통해서 복구될 수 있도록 아날로그 포맷에서 디지털 포맷으로 변환된다. 이와 같은 변환을 달성하는 공통 장치는 아날로그/디지털 컨버터(ADC)이다. 아날로그/디지털 컨버터(ADC)의 가장 중요한 사양들 중 하나는 출력 비트의 수이다. 일반적으로, 아날로그/디지털 컨버터(ADC)의 출력 비트의 수가 많으면 많을 수록 그 아날로그/디지털 컨버터(ADC)가 지원할 수 있는 입력 신호의 동적인 범위는 더 크게 된다. 그러나, 이것은 아날로그/디지털 컨버터(ADC) 뿐만 아니라 나머지 수신기의 구성 부품들의 가격이 더 비싸지게 되는 원인이 된다. 출력 비트의 수가 제공되고, 입력 신호의 전력이 너무 크게 되면, 아날로그/디지털 컨버터(ADC)의 출력은 포화 상태가 될 수 있다. 한편, 입력 신호의 전력이 너무 작으면, 입력 신호는 엄격하게 정량화될 수 있다. 이들 경우의 양자 모두에 있어서, 수신기에서 복구될 정보는 손실될 수 있다. 이와 같은 문제를 해결하기 위한 공동의 접근 방법은 ADC의 입력 신호가 원하는 레벨로 유지될 수 있도록 상기 ADC의 전면에서 동적으로 조정 가능한 이득 증폭기에 적용하는 데 있다. 통상적으로, 조정 가능한 이득은 도 1에 도시된 바와 같이 폐쇄 루프 메카니즘을 사용해서 제어되고, 이 폐쇄 루프 메카니즘은 자동 이득 제어(AGC)라고도 칭한다.
실제로, 자동 이득 제어(AGC)를 이용하는 경우에는 몇 가지 요구 조건이 고 려되는 것이 필요하다. 자동 이득 제어(AGC)는 채널 손실 변화에 대한 보상이 충분히 고속으로 행할 수 있지만, 신호 엔벨로프(signal envelope)를 왜곡시키지 않기 위해서 충분히 천천히 행할 수 있다. 자동 이득 제어(AGC)는 비회전 루프를 오버로드하지 않도록 하기 위해서 무선의 삽입 위상을 변화시키지 않는다. 또한, 자동 이득 제어(AGC)는 선형 응답(볼트 당 dB)이 있을 수도 있다. 자동 이득 제어(AGC)는 안정성, 정착 시간(settling time) 및 오버슈트 관심 뿐만 아니라 고려될 기타 다른 설계 사안들을 갖는 폐쇄 루프 제어 시스템이다. 자동 이득 제어(AGC)는 모뎀으로부터의 제어 라인과 종종 추가의 디지털/아날로그 컨버터(DAC)를 갖도록 하는 것이 필요하다. 시분할 듀플렉스(TDD) 모드 및 시분할 다중 접속(TDMA) 모드에 있어서, 상기 자동 이득 제어(AGC)는 수신 전력의 큰 공지되지 않은 단계의 발생에 따라 무선 이득을 매우 고속으로 재조정하는 것이 요구된다. AGC는 이득 제어를 갖는 특정의 무선 구조를 필요로 하며, 이들 양자 모두는 비용 및 전력 소비를 부가한다. 또한, AGC는 빅 재머(big jammer)의 존재 하에서 특히 NF와 IP3 사이에서 설계 트레이드 오프(trade off)를 갖는다. IP3는 3차 교차점(third order intercept point)이다. NF는 잡음 지수(noise figure)이다. 다운 컨버터(복조기) 이전에 이득이 높으면 높을 수록 잡음 지수(NF)는 보다 양호한 값(보다 낮아짐)이 되지만, IP3도 또한 낮아진다(양호하지 않은 값이 됨). 실제로, 전술한 요구 조건들 중 일부는 실현하는 데에 어려움이 있다. 구성될 특정 트레이드 오프는 특정 양의 시스템 레벨 성능의 손실을 발생시키게 된다.
본 발명은 입력 아날로그 신호를 기저 대역에서 압축하고 로그 기술(logarithmic technique)을 사용하며, 상기 압축된 신호를 디지털 신호 형태로 변환하고, 상기 디지털 신호를 안티로그 기술(antilog technique)을 이용해서 원래의 선형 눈금(linear scale)으로 확장하는 것에 의하여 사용 시에 현재의 기술들에 직면하는 문제점들을 극복한다. 확장된 디지털 신호의 워드 크기는 표준화 기술에 의하여 저감될 수 있다.
도 1은 동위상(I) 신호 및 직교(Q) 신호의 아날로그 입력들이 증폭기(12, 14)에 각각 인가되는 종래 기술의 폐쇄 루프 자동 이득 제어(AGC) 회로(10)를 도시하고 있다. 그 증폭기(12, 14)의 출력들은 도면에서 예들 들어 6 비트의 A/D 컨버터로서 도시되어 있는 A/D 컨버터(16, 18)를 통해서 아날로그 디지털 변환을 수행하고, 상기 A/D 컨버터(16, 18)는 16a 및 18a에서 I 및 Q의 디지털 출력 신호들을 각각 제공한다.
A/D 컨버터(16, 18)의 출력들은 비교 회로(22) 내의 기준 레벨과 비교되는 I2 + Q2 의 합을 얻기 위해서 I2 + Q2 회로(20)에 인가된다. 비교 회로(22)의 출력은 누산기(24)를 통해 디지털/아날로그 컨버터(DAC)(26)로 인가되어, 이득 제어 증폭기(12, 14)의 이득 제어 입력단(12b, 14b)으로 각각 인가된다.
본 발명의 아날로그 디지털 이득 제어(ADGC) 장치(30)는 전술한 폐쇄 루프 자동 이득 제어(AGC) 회로의 특성과 관련된 요구 조건들의 일부를 피하고, 큰 어려움이 없이도 나머지 요구 조건들을 만족시킨다. 본 발명은 예를 들어 로그 회로(logarithmic circuitry)와 같은 아날로그 압축기를 이용한 기저 대역 입력 아날로그 신호를 압축함으로써 다수의 유효한 ADC 비트를 증가시키는 아날로그-디지털(analog-to-digital) 변환 방법을 채용하고 있다. 아날로그 압축기는 비선형 장치이고, 이 비선형 장치의 이득은 입력 신호에 대하여 반비례한다. 이것은 아날로그 입력 신호의 동적 범위를 증가시킨다.
압축된 아날로그 신호가 디지털 신호로 변환된 이후, 디지털 확장기, 예컨대 안티 로그 처리(anti-log process) 또는 룩업 테이블(LUT; Loot-Up Table)은 상기 변환된 디지털 신호를 원래의 선형 눈금으로 다시 확장하는 데 사용된다. 디지털 확장기는 비선형 장치이고, 이 디지털 확장기의 이득은 입력 신호에 비례한다. 디지털 확장기 출력의 워드 크기는 대부분의 확장기의 기능성의 특성에 의해 입력 워드 크기 보다 더 클 수 있다. 수신기의 리셋에 대한 디지털 신호의 워드 크기를 줄이기 위해서는 표준화 메카니즘이 적용될 수 있고, 이는 개방 루프이거나 폐쇄 루프 자동 레벨 제어 블록이 될 수 있다.
도 2는 본 발명의 아날로그 디지털 이득 제어(ADGC) 장치(30)의 블록도를 도시하고 있다. 이 아날로그 디지털 이득 제어(ADGC) 장치는 I 신호 및 Q 신호의 로그 증폭을 위해 로그 증폭기(32, 34)를 채용하며, 그 다음 I 및 Q 신호들은 예를 들어 6 비트의 아날로그-디지털 컨버터(36, 38)로 전달되며, 이어서 디지털 신호를 확장시키기 위한 안티 로그 룩업 테이블(LUT)(40, 42)로 전달되고, 후속해서 저역 통과 필터[예컨대, 각각 보간기로서 사용되는 RRC(Root Raised Cosine) IIR(infinite impulse response) 필터(44, 46)]로 전달된다.
필터(44, 46)들의 출력들은 I 채널 및 Q 채널의 결합된 신호 세기를 결정하는 회로(48)에 인가된다. I 채널 및 Q 채널의 결합된 신호 세기는 회로(48)로부터, 디지털 신호의 비트 수를 줄이기 전에 I 채널 및 Q 채널 모두로부터 결합된 신호 세기 측정값의 평균(averaged combined signal strength measurements)을 결정하는 회로(50)에 출력된다. 회로(50)는 다음과 같은 블럭 대 블록 방식으로, 결합된 신호 세기의 평균(X)을 결정하기 위해서 이하의 수학식 1을 사용한다.
여기서, n은 블럭의 크기이고, Sk는 Ik 2과 Qk 2의 합의 제곱근(square root)이고, Ik와 Qk는 각각 k=1,.. n에 대하여 필터(44)와 필터(46)의 n-샘플 출력들이다. 필터(44, 46)의 출력들은, 회로(48, 50, 56)들을 포함하는 표준화 회로에 의해 수행된 기능들의 완료를 가능하게 하기 위해 필터(44, 46)의 출력들 간의 타이밍을 동기화시키기 위하여 지연 회로(52, 54)에 의해 n 샘플 만큼 지연된다. 그 결과, 승산기(58)의 출력은 다음의 수학식 2와 같이 나타낸다.
여기서, Ik 및 Qk는 k = 1,...,n에 대해서 각각 필터(44, 46)의 n-샘플 출력들이고, X는 수학식 1에 의해 정의된다.
본 발명에 따르면, 70 dB의 순간적인 동적 범위는 용이하게 달성된다. 추가로 20 내지 30 dB가 LNA 온 또는 오프를 전환함으로써 얻어질 수 있다. ADGC 장치(30)는 무선 내에서 임의의 이득 제어를 필요로 하지 않고, 그에 따라 비용 및 간편성의 이점들을 제공한다. 보다 큰 순간적인 전력 변화는 상기 ADGC 장치(30)에 의해 용이하게 지원될 수 있다. 상기 ADGC 장치(30)는 또한 고속 다운링크 및 패킷 전송에 대해서 양호한 지원을 제공한다. 더욱이, 본 발명의 ADGC 장치(30)가 개방 루프이기 때문에, 안정성에는 문제가 없고, 정착 시간에 문제가 없으며, 어떤 오버슈트도 존재하지 않는다. ADGC 장치(30)는 신호 타이밍에 대한 임의의 지식을 가질 필요가 없고, 이는 TDD 기술을 이용한 시스템 내에서 셀 조사, 코드 획득 및 주파수 보정 모드 내에서 매우 중요하다.
상기 ADGC 장치(30)는 신호 엔벨로프를 왜곡시키지 않으면서도 고속의 페이딩 보상을 제공하는 데, 이는 고속 및/또는 높은 데이터 전송 속도와 접하게 되는 문제점들을 회피하는 데는 도움이 되지만, 시스템의 삽입 위상을 변화시키지는 않게 된다.
아날로그 압축 및 디지털 확장의 결과와 관련해서는 도 3에 도시하고 있다. 동 도면인 도 3에 있어서, 계단형 곡선은 아날로그 압축기의 입력과 디지털 확장기의 출력의 관계를 나타내고 있다. 아날로그 압축기 및 디지털 확장 기술을 사용하면, 소형 크기를 갖는 신호는 매우 작은 양자화 단계로 양자화될 수 있다는 것은 명백한 사실이다. 이것은 매우 작은 양자화 잡음을 발생시킬 수 있고, 그 결과 수신기의 성능을 향상시킬 수 있다.
통신 시스템에 대한 성능 향상을 관찰하기 위해서, 본 발명의 ADGC 장치(30)와 종래의 AGC 회로 간의 비교 조작은 이상적인 다중 사용자 검출기와 부가적인 백색 가우시안 잡음 채널을 갖는 TDD 다운링크 시뮬레이션 테스트 벤치(downlink simulation test bench)를 사용하여 이루어진다. 그 시뮬레이션 결과는 도 4에서 도시하고 있다. 이와 같은 테스트 벤치에 있어서, 입력 신호는 20 dB의 슬롯간 전력 변화를 수행한다. 여기에서, 본 발명의 ADGC 장치(30)가 블럭 에러율(BLER) = 0.01에서 시스템 성능을 대략 2 dB 만큼 향상시킴을 알 수 있었다.
본 발명은 입력 아날로그 신호를 기저 대역에서 압축하고 로그 기술을 사용하며, 상기 압축된 신호를 디지털 신호 형태로 변환하고, 상기 디지털 신호를 안티로그 기술을 이용해서 원래의 선형 눈금으로 확장하는 것에 의하여 사용 시에 현재의 기술들에 직면하는 문제점들을 극복한다. 확장된 디지털 신호의 워드 크기는 표준화 기술에 의하여 저감될 수 있다.
Claims (21)
- 이득 제어기에 있어서,필터링된 동위상 I 신호를 생성하도록 구성된 제1 저역 통과 필터와;필터링된 직교 Q 신호를 생성하도록 구성된 제2 저역 통과 필터와;상기 제1 및 제2 저역 통과 필터의 출력들에 연결되고, 상기 필터링된 I 신호 및 상기 필터링된 Q 신호의 결합된 신호 세기 측정치의 평균(averaged combined signal strength measurements)의 함수(function)로서 블록 대 블록 방식으로 상기 필터링된 I 신호 및 상기 필터링된 Q 신호의 이득을 조정하는 표준화 회로로서, 상기 표준화 회로는 상기 필터링된 I 신호 및 상기 필터링된 Q 신호의 워드 크기를 줄이는 것인 표준화 회로와;상기 제1 저역 통과 필터의 출력에 전기적으로 연결되고, 지연된 필터링된 I 신호를 출력하는 제1 지연 회로와;상기 제2 저역 통과 필터의 출력에 전기적으로 연결되고, 지연된 필터링된 Q 신호를 출력하는 제2 지연 회로와;상기 제1 지연 회로의 출력에 전기적으로 연결되는 제1 입력 및 상기 표준화 회로의 출력에 전기적으로 연결되는 제2 입력을 가지고, 상기 지연된 필터링된 I 신호의 이득을 조정하는데 사용되며, 상기 지연된 필터링된 I 신호를 상기 필터링된 I 신호 및 상기 필터링된 Q 신호의 결합된 신호 세기의 평균으로 나눈 값과 동일한 값을 출력하는 제1 승산기와;상기 제2 지연 회로의 출력에 전기적으로 연결되는 제1 입력 및 상기 표준화 회로의 출력에 전기적으로 연결되는 제2 입력을 가지고, 상기 지연된 필터링된 Q 신호의 이득을 조정하는데 사용되며, 상기 지연된 필터링된 Q 신호를 상기 필터링된 I 신호 및 상기 필터링된 Q 신호의 결합된 신호 세기의 평균으로 나눈 값과 동일한 값을 출력하는 제2 승산기를 포함하는 이득 제어기.
- 제1항에 있어서, 수신된 I 신호를 압축된 아날로그 I 신호로 압축하는 제1 아날로그 압축기와;상기 제1 아날로그 압축기의 출력에 전기적으로 연결되고, 상기 압축된 아날로그 I 신호를 압축된 디지털 I 신호로 변환하는 제1 아날로그-디지털(A/D) 컨버터와;상기 제1 A/D 컨버터의 출력과 상기 제1 저역 통과 필터의 입력에 전기적으로 연결되고, 상기 압축된 디지털 I 신호를 다시 원래의 선형 스케일로 확장하도록 구성된 제1 확장기와;수신된 Q 신호를 압축된 아날로그 Q 신호로 압축하는 제2 아날로그 압축기와;상기 제2 아날로그 압축기의 출력에 전기적으로 연결되고, 상기 압축된 아날로그 Q 신호를 압축된 디지털 Q 신호로 변환하는 제2 아날로그-디지털(A/D) 컨버터와;상기 제2 A/D 컨버터의 출력과 상기 제2 저역 통과 필터의 입력에 전기적으로 연결되고, 상기 압축된 디지털 Q 신호를 다시 원래의 선형 스케일로 확장하도록 구성된 제2 확장기를 더 포함하는 이득 제어기.
- 제2항에 있어서, 상기 제1 압축기 및 상기 제2 압축기는 로그 증폭기(logarithmic amplifier)인 것인 이득 제어기.
- 제2항에 있어서, 상기 제1 확장기 및 상기 제2 확장기는 안티 로그(anti-log) 룩업 테이블(LUT, look-up table)인 것인 이득 제어기.
- 삭제
- 제1항에 있어서, 상기 제1 저역 통과 필터 및 상기 제2 저역 통과 필터 각각은 RRC(root-raised cosine) 필터인 것인 이득 제어기.
- 제1항에 있어서, 상기 제1 저역 통과 필터 및 상기 제2 저역 통과 필터 각각은 IIR(infinite impulse response) 필터인 것인 이득 제어기.
- 동위상 I 신호 및 직교 Q 신호의 광역 고 해상도 아날로그-디지털 변환을 구하기 위한 이득 제어 방법에 있어서,필터링된 I 신호를 생성하기 위해 디지털 I 신호를 필터링하는 단계와;필터링된 Q 신호를 생성하기 위해 디지털 Q 신호를 필터링하는 단계와;상기 필터링된 I 신호 및 상기 필터링된 Q 신호의 결합된 전력 측정치의 평균의 함수로서 블록 대 블록 방식으로 상기 필터링된 I 신호 및 상기 필터링된 Q 신호의 이득을 조정하는 단계로서, 상기 필터링된 I 신호 및 상기 필터링된 Q 신호의 워드 크기가 감소되는 것인, 상기 이득 조정 단계와;지연된 필터링된 I 신호를 생성하기 위해 상기 필터링된 I 신호를 지연시키는 단계와;지연된 필터링된 Q 신호를 생성하기 위해 상기 필터링된 Q 신호를 지연시키는 단계와;상기 지연된 필터링된 I 신호를 상기 필터링된 I 신호 및 상기 필터링된 Q 신호의 결합된 신호 세기의 평균으로 나누는 단계와;상기 지연된 필터링된 Q 신호를 상기 필터링된 I 신호 및 상기 필터링된 Q 신호의 결합된 신호 세기의 평균으로 나누는 단계를 포함하는 이득 제어 방법.
- 제8항에 있어서,상기 필터링된 I 신호를 생성하기 위해 상기 디지털 I 신호를 필터링하는 단계 전에,수신된 I 신호를 압축된 아날로그 I 신호로 압축하는 단계와;상기 압축된 아날로그 I 신호를 압축된 디지털 I 신호로 변환하는 단계와;상기 압축된 디지털 I 신호를 다시 원래의 선형 스케일로 확장하는 단계를 더 포함하고,상기 필터링된 Q 신호를 생성하기 위해 상기 디지털 Q 신호를 필터링하는 단계 전에,수신된 Q 신호를 압축된 아날로그 Q 신호로 압축하는 단계와;상기 압축된 아날로그 Q 신호를 압축된 디지털 Q 신호로 변환하는 단계와;상기 압축된 디지털 Q 신호를 다시 원래의 선형 스케일로 확장하는 단계를 더 포함하는 이득 제어 방법.
- 제9항에 있어서, 상기 수신된 I 신호는 기저 대역에서 상기 압축된 아날로그 I 신호로 대수적으로(logarithmically) 압축되는 것인 이득 제어 방법.
- 제9항에 있어서, 상기 수신된 Q 신호는 기저 대역에서 상기 압축된 아날로그 Q 신호로 대수적으로 압축되는 것인 이득 제어 방법.
- 제9항에 있어서, 상기 압축된 디지털 I 신호는 대수적으로 확장되는 것인 이득 제어 방법.
- 제9항에 있어서, 상기 압축된 디지털 Q 신호는 대수적으로 확장되는 것인 이득 제어 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US38812202P | 2002-06-11 | 2002-06-11 | |
US60/388,122 | 2002-06-11 | ||
US10/330,749 US7233624B2 (en) | 2002-06-11 | 2002-12-27 | Method and system for all digital gain control |
US10/330,749 | 2002-12-27 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047020009A Division KR100768054B1 (ko) | 2002-06-11 | 2003-06-05 | 아날로그 디지털 이득 제어 방법 및 이득 제어기 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077026157A Division KR100998544B1 (ko) | 2002-06-11 | 2003-06-05 | 디지털 이득 제어 방법 및 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050096199A KR20050096199A (ko) | 2005-10-05 |
KR100914700B1 true KR100914700B1 (ko) | 2009-08-28 |
Family
ID=29715005
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057016663A KR100914700B1 (ko) | 2002-06-11 | 2003-06-05 | 이득 제어 방법 및 장치 |
KR1020047020009A KR100768054B1 (ko) | 2002-06-11 | 2003-06-05 | 아날로그 디지털 이득 제어 방법 및 이득 제어기 |
KR1020077026157A KR100998544B1 (ko) | 2002-06-11 | 2003-06-05 | 디지털 이득 제어 방법 및 시스템 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047020009A KR100768054B1 (ko) | 2002-06-11 | 2003-06-05 | 아날로그 디지털 이득 제어 방법 및 이득 제어기 |
KR1020077026157A KR100998544B1 (ko) | 2002-06-11 | 2003-06-05 | 디지털 이득 제어 방법 및 시스템 |
Country Status (14)
Country | Link |
---|---|
US (4) | US7233624B2 (ko) |
EP (1) | EP1512237B1 (ko) |
JP (3) | JP3987854B2 (ko) |
KR (3) | KR100914700B1 (ko) |
CN (1) | CN1669251A (ko) |
AT (1) | ATE387765T1 (ko) |
AU (1) | AU2003238924A1 (ko) |
CA (1) | CA2488750A1 (ko) |
DE (1) | DE60319373T2 (ko) |
ES (1) | ES2301802T3 (ko) |
MX (1) | MXPA04012483A (ko) |
NO (1) | NO20045558L (ko) |
TW (4) | TWI393359B (ko) |
WO (1) | WO2003104925A2 (ko) |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895247B2 (en) * | 2001-11-01 | 2005-05-17 | Ericsson, Inc. | System and method for obtaining optimum RF performance when co-siting cellular base stations |
US7233624B2 (en) * | 2002-06-11 | 2007-06-19 | Interdigital Technology Corporation | Method and system for all digital gain control |
US7769108B1 (en) * | 2004-12-17 | 2010-08-03 | The United States Of America As Represented By The Secretary Of The Air Force | Digital receiver instantaneous dynamic range enhancement |
US8089854B2 (en) * | 2007-04-03 | 2012-01-03 | Qualcomm, Incorporated | Companded transmit path for wireless communication |
GB0723892D0 (en) * | 2007-12-06 | 2008-01-16 | Cambridge Silicon Radio Ltd | Adaptive IQ alignment apparatus |
CN101257319B (zh) * | 2008-04-09 | 2011-07-20 | 浙江大学 | 一种全数字对数自动增益控制装置及方法 |
US10516219B2 (en) | 2009-04-13 | 2019-12-24 | Viasat, Inc. | Multi-beam active phased array architecture with independent polarization control |
US8452251B2 (en) * | 2009-04-13 | 2013-05-28 | Viasat, Inc. | Preselector amplifier |
US8693970B2 (en) | 2009-04-13 | 2014-04-08 | Viasat, Inc. | Multi-beam active phased array architecture with independant polarization control |
US9112452B1 (en) | 2009-07-14 | 2015-08-18 | Rf Micro Devices, Inc. | High-efficiency power supply for a modulated load |
US9431974B2 (en) | 2010-04-19 | 2016-08-30 | Qorvo Us, Inc. | Pseudo-envelope following feedback delay compensation |
WO2011133542A1 (en) | 2010-04-19 | 2011-10-27 | Rf Micro Devices, Inc. | Pseudo-envelope following power management system |
US9099961B2 (en) | 2010-04-19 | 2015-08-04 | Rf Micro Devices, Inc. | Output impedance compensation of a pseudo-envelope follower power management system |
US8981848B2 (en) | 2010-04-19 | 2015-03-17 | Rf Micro Devices, Inc. | Programmable delay circuitry |
US8633766B2 (en) | 2010-04-19 | 2014-01-21 | Rf Micro Devices, Inc. | Pseudo-envelope follower power management system with high frequency ripple current compensation |
US8519788B2 (en) | 2010-04-19 | 2013-08-27 | Rf Micro Devices, Inc. | Boost charge-pump with fractional ratio and offset loop for supply modulation |
WO2012027039A1 (en) | 2010-08-25 | 2012-03-01 | Rf Micro Devices, Inc. | Multi-mode/multi-band power management system |
US9954436B2 (en) | 2010-09-29 | 2018-04-24 | Qorvo Us, Inc. | Single μC-buckboost converter with multiple regulated supply outputs |
US9075673B2 (en) * | 2010-11-16 | 2015-07-07 | Rf Micro Devices, Inc. | Digital fast dB to gain multiplier for envelope tracking systems |
US8588713B2 (en) | 2011-01-10 | 2013-11-19 | Rf Micro Devices, Inc. | Power management system for multi-carriers transmitter |
US8611402B2 (en) | 2011-02-02 | 2013-12-17 | Rf Micro Devices, Inc. | Fast envelope system calibration |
EP2673880B1 (en) | 2011-02-07 | 2017-09-06 | Qorvo US, Inc. | Group delay calibration method for power amplifier envelope tracking |
US8624760B2 (en) | 2011-02-07 | 2014-01-07 | Rf Micro Devices, Inc. | Apparatuses and methods for rate conversion and fractional delay calculation using a coefficient look up table |
US9379667B2 (en) | 2011-05-05 | 2016-06-28 | Rf Micro Devices, Inc. | Multiple power supply input parallel amplifier based envelope tracking |
US9247496B2 (en) | 2011-05-05 | 2016-01-26 | Rf Micro Devices, Inc. | Power loop control based envelope tracking |
US9246460B2 (en) | 2011-05-05 | 2016-01-26 | Rf Micro Devices, Inc. | Power management architecture for modulated and constant supply operation |
EP2715945B1 (en) | 2011-05-31 | 2017-02-01 | Qorvo US, Inc. | Rugged iq receiver based rf gain measurements |
US9019011B2 (en) | 2011-06-01 | 2015-04-28 | Rf Micro Devices, Inc. | Method of power amplifier calibration for an envelope tracking system |
US8760228B2 (en) | 2011-06-24 | 2014-06-24 | Rf Micro Devices, Inc. | Differential power management and power amplifier architecture |
US8792840B2 (en) | 2011-07-15 | 2014-07-29 | Rf Micro Devices, Inc. | Modified switching ripple for envelope tracking system |
US8626091B2 (en) | 2011-07-15 | 2014-01-07 | Rf Micro Devices, Inc. | Envelope tracking with variable compression |
US8952710B2 (en) | 2011-07-15 | 2015-02-10 | Rf Micro Devices, Inc. | Pulsed behavior modeling with steady state average conditions |
US9263996B2 (en) | 2011-07-20 | 2016-02-16 | Rf Micro Devices, Inc. | Quasi iso-gain supply voltage function for envelope tracking systems |
US8624576B2 (en) | 2011-08-17 | 2014-01-07 | Rf Micro Devices, Inc. | Charge-pump system for providing independent voltages |
US8942652B2 (en) | 2011-09-02 | 2015-01-27 | Rf Micro Devices, Inc. | Split VCC and common VCC power management architecture for envelope tracking |
US8957728B2 (en) | 2011-10-06 | 2015-02-17 | Rf Micro Devices, Inc. | Combined filter and transconductance amplifier |
US9484797B2 (en) | 2011-10-26 | 2016-11-01 | Qorvo Us, Inc. | RF switching converter with ripple correction |
US9024688B2 (en) | 2011-10-26 | 2015-05-05 | Rf Micro Devices, Inc. | Dual parallel amplifier based DC-DC converter |
CN103988406B (zh) | 2011-10-26 | 2017-03-01 | Qorvo美国公司 | 射频(rf)开关转换器以及使用rf开关转换器的rf放大装置 |
US8878606B2 (en) | 2011-10-26 | 2014-11-04 | Rf Micro Devices, Inc. | Inductance based parallel amplifier phase compensation |
US8699626B2 (en) | 2011-11-29 | 2014-04-15 | Viasat, Inc. | General purpose hybrid |
US9515621B2 (en) | 2011-11-30 | 2016-12-06 | Qorvo Us, Inc. | Multimode RF amplifier system |
US8975959B2 (en) | 2011-11-30 | 2015-03-10 | Rf Micro Devices, Inc. | Monotonic conversion of RF power amplifier calibration data |
US9250643B2 (en) | 2011-11-30 | 2016-02-02 | Rf Micro Devices, Inc. | Using a switching signal delay to reduce noise from a switching power supply |
US9041365B2 (en) | 2011-12-01 | 2015-05-26 | Rf Micro Devices, Inc. | Multiple mode RF power converter |
US9280163B2 (en) | 2011-12-01 | 2016-03-08 | Rf Micro Devices, Inc. | Average power tracking controller |
WO2013082384A1 (en) | 2011-12-01 | 2013-06-06 | Rf Micro Devices, Inc. | Rf power converter |
US8947161B2 (en) | 2011-12-01 | 2015-02-03 | Rf Micro Devices, Inc. | Linear amplifier power supply modulation for envelope tracking |
US9256234B2 (en) | 2011-12-01 | 2016-02-09 | Rf Micro Devices, Inc. | Voltage offset loop for a switching controller |
US9494962B2 (en) | 2011-12-02 | 2016-11-15 | Rf Micro Devices, Inc. | Phase reconfigurable switching power supply |
US9813036B2 (en) | 2011-12-16 | 2017-11-07 | Qorvo Us, Inc. | Dynamic loadline power amplifier with baseband linearization |
US9298198B2 (en) | 2011-12-28 | 2016-03-29 | Rf Micro Devices, Inc. | Noise reduction for envelope tracking |
US8981839B2 (en) | 2012-06-11 | 2015-03-17 | Rf Micro Devices, Inc. | Power source multiplexer |
US9020451B2 (en) | 2012-07-26 | 2015-04-28 | Rf Micro Devices, Inc. | Programmable RF notch filter for envelope tracking |
US9225231B2 (en) | 2012-09-14 | 2015-12-29 | Rf Micro Devices, Inc. | Open loop ripple cancellation circuit in a DC-DC converter |
US9197256B2 (en) | 2012-10-08 | 2015-11-24 | Rf Micro Devices, Inc. | Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal |
WO2014062902A1 (en) | 2012-10-18 | 2014-04-24 | Rf Micro Devices, Inc | Transitioning from envelope tracking to average power tracking |
US9627975B2 (en) | 2012-11-16 | 2017-04-18 | Qorvo Us, Inc. | Modulated power supply system and method with automatic transition between buck and boost modes |
US9300252B2 (en) | 2013-01-24 | 2016-03-29 | Rf Micro Devices, Inc. | Communications based adjustments of a parallel amplifier power supply |
US9178472B2 (en) | 2013-02-08 | 2015-11-03 | Rf Micro Devices, Inc. | Bi-directional power supply signal based linear amplifier |
WO2014152876A1 (en) | 2013-03-14 | 2014-09-25 | Rf Micro Devices, Inc | Noise conversion gain limited rf power amplifier |
US9197162B2 (en) | 2013-03-14 | 2015-11-24 | Rf Micro Devices, Inc. | Envelope tracking power supply voltage dynamic range reduction |
US9479118B2 (en) | 2013-04-16 | 2016-10-25 | Rf Micro Devices, Inc. | Dual instantaneous envelope tracking |
US9374005B2 (en) | 2013-08-13 | 2016-06-21 | Rf Micro Devices, Inc. | Expanded range DC-DC converter |
US9614476B2 (en) | 2014-07-01 | 2017-04-04 | Qorvo Us, Inc. | Group delay calibration of RF envelope tracking |
CN104954032B (zh) * | 2015-05-22 | 2018-01-26 | 豪威科技(上海)有限公司 | 无线接收机及其使用方法 |
US9948240B2 (en) | 2015-07-01 | 2018-04-17 | Qorvo Us, Inc. | Dual-output asynchronous power converter circuitry |
US9912297B2 (en) | 2015-07-01 | 2018-03-06 | Qorvo Us, Inc. | Envelope tracking power converter circuitry |
US9973147B2 (en) | 2016-05-10 | 2018-05-15 | Qorvo Us, Inc. | Envelope tracking power management circuit |
US10542443B2 (en) * | 2017-10-27 | 2020-01-21 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for testing long term evolution (LTE) air interface device using emulated noise in unassigned resource blocks (RBs) |
US10476437B2 (en) | 2018-03-15 | 2019-11-12 | Qorvo Us, Inc. | Multimode voltage tracker circuit |
US11089495B2 (en) | 2019-07-11 | 2021-08-10 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for testing radio access network nodes by emulating band-limited radio frequency (RF) and numerology-capable UEs in a wideband 5G network |
CN111030713A (zh) * | 2019-10-30 | 2020-04-17 | 创达特(苏州)科技有限责任公司 | 一种抗瞬态脉冲干扰装置及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446761A (en) * | 1993-06-11 | 1995-08-29 | Motorola, Inc. | Decoder circuit for phase modulated signals |
KR19980701910A (ko) * | 1995-02-03 | 1998-06-25 | 조한 판트, 토마스 랜달 | 피드-포워드 agc를 갖는 필터 |
JP2000236276A (ja) * | 1999-02-15 | 2000-08-29 | Toyo Commun Equip Co Ltd | 広帯域ディジタル受信機 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4132985A (en) | 1972-08-03 | 1979-01-02 | Minolta Camera Kabushiki Kaisha | Automatic control device for cameras |
SE388747B (sv) | 1975-08-04 | 1976-10-11 | Hartmut Traunmuller | Sett att presentera ur en elektroakustisk signal utvunnen information for dova, samt anordning for utforande av settet |
US4124773A (en) | 1976-11-26 | 1978-11-07 | Robin Elkins | Audio storage and distribution system |
US4189625A (en) * | 1978-03-13 | 1980-02-19 | Strandberg Terry W | Method and apparatus for processing dual frequency digital information signals |
US4250470A (en) | 1978-06-28 | 1981-02-10 | Communications Satellite Corporation | Syllabic compander with logarithmic chain |
EP0310769B1 (de) | 1987-10-06 | 1993-08-18 | PEICOM sound systems GmbH | Verfahren und Anordnung zur Verarbeitung von Signalen, die von einem Speichermedium mit (dynamik-)komprimiert aufgezeichneten Analog(Ton-) Signalen abgetastet werden |
US5287556A (en) * | 1990-09-28 | 1994-02-15 | Motorola, Inc. | Interference reduction using an adaptive receiver filter, signal strength, and BER sensing |
JPH0575655A (ja) * | 1991-09-13 | 1993-03-26 | Sony Corp | データ再生装置 |
JP3241098B2 (ja) * | 1992-06-12 | 2001-12-25 | 株式会社東芝 | 多方式対応の受信装置 |
TW234229B (ko) | 1992-10-26 | 1994-11-11 | Philips Electronics Nv | |
EP0595406A1 (en) | 1992-10-26 | 1994-05-04 | Koninklijke Philips Electronics N.V. | Radio device with signal compression |
JPH06164390A (ja) | 1992-11-24 | 1994-06-10 | Roland Corp | 圧縮伸張装置 |
JPH06244888A (ja) * | 1993-02-12 | 1994-09-02 | Fujitsu Ltd | Qam復調器 |
EP0721703B1 (en) * | 1994-07-29 | 2004-09-22 | QUALCOMM Incorporated | Method and apparatus for performing code acquisition in a cdma communications system |
JP3087627B2 (ja) | 1995-09-30 | 2000-09-11 | 日本電気株式会社 | 復調装置 |
US6577262B1 (en) * | 1999-12-22 | 2003-06-10 | Koninklijke Philips Electronics N.V. | Compander for power control in a ballast |
US6459889B1 (en) * | 2000-02-29 | 2002-10-01 | Motorola, Inc. | DC offset correction loop for radio receiver |
JP4379658B2 (ja) * | 2000-06-20 | 2009-12-09 | パナソニック株式会社 | 受信装置 |
JP2002094424A (ja) * | 2000-09-19 | 2002-03-29 | Nec Corp | 受信装置 |
JP3518743B2 (ja) * | 2000-10-05 | 2004-04-12 | 日本電気株式会社 | 多値ディジタル復調システム |
JP3695316B2 (ja) * | 2000-11-24 | 2005-09-14 | 株式会社日本自動車部品総合研究所 | スペクトラム拡散受信機の相関検出器 |
US20030002578A1 (en) * | 2000-12-11 | 2003-01-02 | Ikuo Tsukagoshi | System and method for timeshifting the encoding/decoding of audio/visual signals in real-time |
US20030002576A1 (en) * | 2001-06-29 | 2003-01-02 | Whitehead David E. | Apparatus and method for compression of data in protection and control communications between protective relays in a power system |
US6510188B1 (en) * | 2001-07-26 | 2003-01-21 | Wideband Computers, Inc. | All digital automatic gain control circuit |
US7013117B2 (en) * | 2002-03-25 | 2006-03-14 | Broadcom Corporation | Analog power detection for gain control operations |
US7233624B2 (en) * | 2002-06-11 | 2007-06-19 | Interdigital Technology Corporation | Method and system for all digital gain control |
-
2002
- 2002-12-27 US US10/330,749 patent/US7233624B2/en not_active Expired - Fee Related
-
2003
- 2003-06-05 KR KR1020057016663A patent/KR100914700B1/ko not_active IP Right Cessation
- 2003-06-05 CN CNA038137976A patent/CN1669251A/zh active Pending
- 2003-06-05 KR KR1020047020009A patent/KR100768054B1/ko not_active IP Right Cessation
- 2003-06-05 AT AT03734444T patent/ATE387765T1/de not_active IP Right Cessation
- 2003-06-05 EP EP03734444A patent/EP1512237B1/en not_active Expired - Lifetime
- 2003-06-05 CA CA002488750A patent/CA2488750A1/en not_active Abandoned
- 2003-06-05 KR KR1020077026157A patent/KR100998544B1/ko not_active IP Right Cessation
- 2003-06-05 WO PCT/US2003/017857 patent/WO2003104925A2/en active IP Right Grant
- 2003-06-05 ES ES03734444T patent/ES2301802T3/es not_active Expired - Lifetime
- 2003-06-05 DE DE60319373T patent/DE60319373T2/de not_active Expired - Lifetime
- 2003-06-05 AU AU2003238924A patent/AU2003238924A1/en not_active Abandoned
- 2003-06-05 JP JP2004511933A patent/JP3987854B2/ja not_active Expired - Fee Related
- 2003-06-05 MX MXPA04012483A patent/MXPA04012483A/es active IP Right Grant
- 2003-06-06 TW TW098121468A patent/TWI393359B/zh not_active IP Right Cessation
- 2003-06-06 TW TW092115469A patent/TWI292655B/zh not_active IP Right Cessation
- 2003-06-06 TW TW095119775A patent/TWI369071B/zh not_active IP Right Cessation
- 2003-06-06 TW TW093104386A patent/TWI313976B/zh not_active IP Right Cessation
-
2004
- 2004-12-20 NO NO20045558A patent/NO20045558L/no not_active Application Discontinuation
-
2005
- 2005-09-26 JP JP2005277912A patent/JP4227129B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-03 US US11/800,114 patent/US7391814B2/en not_active Expired - Fee Related
- 2007-07-12 JP JP2007183605A patent/JP2007295620A/ja active Pending
-
2008
- 2008-06-09 US US12/135,288 patent/US7532671B2/en not_active Expired - Fee Related
-
2009
- 2009-04-07 US US12/419,331 patent/US8098742B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446761A (en) * | 1993-06-11 | 1995-08-29 | Motorola, Inc. | Decoder circuit for phase modulated signals |
KR19980701910A (ko) * | 1995-02-03 | 1998-06-25 | 조한 판트, 토마스 랜달 | 피드-포워드 agc를 갖는 필터 |
JP2000236276A (ja) * | 1999-02-15 | 2000-08-29 | Toyo Commun Equip Co Ltd | 広帯域ディジタル受信機 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100914700B1 (ko) | 이득 제어 방법 및 장치 | |
US6654594B1 (en) | Digitized automatic gain control system and methods for a controlled gain receiver | |
US6625433B1 (en) | Constant compression automatic gain control circuit | |
JP5600325B2 (ja) | 受信機の直交位相信号経路における自動利得制御を管理するための回路、システム、および方法 | |
KR101241064B1 (ko) | 기저대역 이득 제어를 갖는 수신기용 dc 오프셋 정정시스템 | |
CN1198046A (zh) | 弱信号提取装置 | |
US7248649B2 (en) | Digital baseband receiver including a time domain compensation module for suppressing group delay variation distortion incurred due to analog low pass filter deficiencies | |
EP1940053B1 (en) | Gain control method and apparatus | |
JP3522725B2 (ja) | 直交復調器および直交復調方法 | |
KR101015716B1 (ko) | 이동통신 시스템에서 이동 단말의 수신 장치 및 신호 수신방법 | |
KR100450960B1 (ko) | 디지털 가변 이득 증폭 장치 및 방법 | |
KR101161030B1 (ko) | 수신기에서 이득 제어 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120719 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130722 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |