KR100912342B1 - Evaluation method of defect in wafer using reactive ion etching and wafer structure for the same - Google Patents

Abstract

An evaluation method of defect in wafer using reactive ion etching and wafer structure for the same are provided to collect the by-product generated in the RIE(Reactive Ion Etching) process by using an etch mask. A silicon wafer is prepared(S100). An etch mask thin film is formed on the silicon wafer(S110). An etch mask thin film is patterned(S120). The reactive ion etching(RIE) process is performed on the silicon wafer. The exposed wafer surface is etched. The by-product of the reactive ion etching is adhered to the etch mask pattern by the electrostatic potential difference(S130). The wafer defect is found by the reactive ion etching(RIE)(S140).

Description

반응이온에칭을 이용한 웨이퍼의 결함 검출방법 및 이를 위한 웨이퍼 구조{Evaluation method of defect in wafer using reactive ion etching and wafer structure for the same}{Evaluation method of defect in wafer using reactive ion etching and wafer structure for the same}

본 발명은 반응이온에칭(RIE: Reactive Ion Etching)을 이용한 웨이퍼 결함 검출방법에 관한 것으로서, 더욱 상세하게는 RIE 과정 중에 발생하는 부산물에 의한 측정 신뢰도 저하 문제를 해소할 수 있는 웨이퍼의 결함 검출방법 및 이를 위한 웨이퍼 구조에 관한 것이다.The present invention relates to a method for detecting wafer defects using Reactive Ion Etching (RIE), and more particularly, to a method for detecting wafer defects that can solve a problem of deterioration of measurement reliability caused by by-products generated during RIE. It relates to a wafer structure for this.

반도체 산업의 발전에 따라 실리콘 웨이퍼의 결함 검출 기술의 중요성도 점점 높아지고 있다. 반도체 소자 기술에서 집적도가 높아지는 데에 비례하여 실리콘 웨이퍼의 결함 검출 기술에서는 더 작고 미세한 결함까지 검출할 것이 요구되고 있으며 이에 따라 실리콘 웨이퍼의 결함의 분포를 측정하기 위한 기술은 다양하게 발전해 왔다.With the development of the semiconductor industry, the importance of detecting defects in silicon wafers is also increasing. In order to increase the degree of integration in semiconductor device technology, defect detection techniques of silicon wafers are required to detect even smaller and smaller defects. Accordingly, various techniques for measuring the distribution of defects in silicon wafers have been developed.

실리콘 웨이퍼의 결함은 그 결함이 존재하는 위치에 따라 표면 결함과 내부 결함으로 구분할 수 있다. 표면 결함은 공기중의 먼지와 같이 웨이퍼 표면에 부착된 이물질이나 다양한 원인으로 발생되는 웨이퍼 표면의 부식자국(Pit) 또는 웨이 퍼 경면 가공 과정에 따라 표면에 드러나게 되는 결정 결함 등이 해당된다. 또한, 내부 결함은 실리콘 결정 성장이나 소자 제작을 위한 열처리에 따라 실리콘 내부에서 생성되는 COP(Crystal Originated Particle), 산소석출물 등이 해당된다. 이러한 결함들은 반도체 소자의 품질에 많은 영향을 미치는 인자로 알려져 있다.Defects of a silicon wafer can be classified into surface defects and internal defects depending on where the defects are present. Surface defects include foreign matters attached to the wafer surface, such as dust in the air, or corrosion defects (Pit) of the wafer surface caused by various causes, or crystal defects that are exposed on the surface by wafer mirror processing. In addition, the internal defects correspond to COP (Crystal Originated Particle), oxygen precipitates, etc. generated inside silicon according to silicon crystal growth or heat treatment for device fabrication. These defects are known to have a great influence on the quality of semiconductor devices.

웨이퍼 표면 위에 있는 결함을 검출하기 위한 방법으로는 주로 레이저 광산란 (Laser Scattering) 방법을 이용한 기술들이 꾸준히 연구되고 있으며, 최근에는 50nm 크기의 결함까지 검출할 수 있는 수준의 상용 검사 장비들이 출시되고 있다. 한편 웨이퍼의 표면이 아닌 내부에 있는 결함을 검출하는 기술도 다양하게 발전해 왔다. 웨이퍼를 절단한 상태에서 에칭하여 단면에 있는 산소석출물을 검출하는 고전적인 BMD(Bulk Micro Defect) 검출 방법이 있는가 하면, 실리콘 내부로 투과하는 레이저에 의한 산란광을 이용하여 내부 결함을 검출하는 방법도 있다. 그러나 실리콘 내부 결함을 검출한다는 것은 표면 결함에 대한 검출에 비해 검출력이 낮은 것이 상식적이다.As a method for detecting defects on the wafer surface, techniques using laser scattering method have been steadily studied, and recently, commercial inspection equipments capable of detecting defects of 50 nm size have been released. On the other hand, various techniques have been developed for detecting defects inside the wafer rather than on its surface. There is a classical BMD (Bulk Micro Defect) detection method that detects oxygen precipitates in the cross section by etching while cutting the wafer, and another method is to detect internal defects using scattered light by a laser beam penetrating into silicon. . However, the detection of silicon internal defects is common in that the detection power is lower than that of surface defects.

이러한 한계를 극복하는 중요한 종래 기술 중 하나로는 Nakashima 등이 제안한 반응이온에칭(RIE)을 이용하는 방식이 있다. 이와 관련된 문헌으로는 [J. Electrochemical Society, v.147, (11) 4294-4296, (2000), (Nakashima et al., Toyota)], [J. Electrochemical Society, v.152, (5) G339-G344, (2005) (Nakashima et al., Toyota)], Patent No. US2004/0079962 A1, 대한민국 공개특허 제2004-46840호 등을 들 수 있다. 이 기술들은 선택비가 매우 높은 RIE 방법을 이용하여 실리콘을 식각시켜 제거하되 실리콘 내부에 들어 있는 산소석출물 결함은 남게 하는 방식으로 내부 결함을 표면으로 드러나게 하는 방법이다.One important prior art that overcomes these limitations is the method using Reaction Ion Etching (RIE) proposed by Nakashima et al. Related documents include [J. Electrochemical Society, v. 147, (11) 4294-4296, (2000), (Nakashima et al., Toyota), J. Electrochemical Society, v. 152, (5) G339-G344, (2005) (Nakashima et al., Toyota), Patent No. US2004 / 0079962 A1, Korean Laid-Open Patent Publication No. 2004-46840, and the like. These techniques use a very high selectivity RIE method to etch the silicon away, leaving the internal oxide defects on the surface in such a way that the oxygen precipitate defects inside the silicon remain.

도 1에 나타난 바와 같이, 선택비가 매우 높고 직진성이 좋은 RIE 공정을 웨이퍼에 적용하면 실리콘 결정 내부의 산소석출물(1)이 아주 작은 에치 마스크(Etch Mask) 역할을 하여, 실리콘이 제거됨에 따라 이 산소석출물(1)이 웨이퍼 표면(S)에 드러나고 그 산소석출물(1) 아래부분의 실리콘도 제거되지 않고 그대로 남아, 최종적으로는 원래 산소석출물(1)의 크기에 비해 훨씬 큰 매우 뾰족한 원뿔 형태의 구조물(2)이 만들어지게 되므로 이를 표면에서 검출할 수 있다(도 2 참조). 도 3에는 원뿔형 구조물의 SEM 이미지가 도시되어 있다. 일반적으로 원뿔형 구조물은 위에서 볼 때는 원형의 점으로 보이지만(도 3의 (A) 참조), SEM 장비의 틸트(Tilt) 기능을 이용하여 측면에서 보면 원뿔형 구조물의 형태를 확연히 확인할 수 있다(도 3의 (B) 및 (C) 참조).As shown in FIG. 1, when the RIE process having a very high selectivity and good straightness is applied to a wafer, the oxygen precipitate 1 inside the silicon crystal acts as a very small etch mask, and as the silicon is removed, this oxygen is removed. The precipitate 1 is exposed on the wafer surface S and the silicon below the oxygen precipitate 1 remains unremoved and finally a very pointed cone-shaped structure that is much larger than the size of the original oxygen precipitate 1. (2) is made so that it can be detected on the surface (see Fig. 2). 3 shows an SEM image of the conical structure. In general, the conical structure looks like a circular point when viewed from above (see FIG. 3 (A)), but the shape of the conical structure can be clearly seen when viewed from the side using the tilt function of the SEM device (see FIG. 3). (B) and (C)).

실리콘 웨이퍼 내에 주된 관심 대상이 되는 산소석출물의 크기는 수 ㎛에서 수십 nm 정도인 것으로 알려져 있는데, 작은 크기일수록 검출 가능성이 낮아지게 마련이다. 그러나, RIE 방법을 이용할 경우에는 10nm 정도의 매우 작은 산소석출물이라도 그것이 만드는 원뿔형 구조물은 수 ㎛ 정도의 크기가 되어 표면에 드러나기 때문에 광학현미경과 같은 간단한 장치로도 쉽게 검출할 수 있게 된다. 상기 문헌 [J. Electrochemical Society, v.152, (5) G339-G344, (2005) (Nakashima et al., Toyota)]에서는 RIE 방법을 적용하여 실리콘 내부에 존재하는 산소석출물을 수 ㎛의 깊이까지 10nm 크기 정도의 산소석출물도 검출한 결과를 제시하고 있다(도 4 참조). 실제로 10nm 크기의 검출력이라면 투과형 레이저 산란 방식의 최신 상용 장비 의 검출력(50nm 수준)보다 뛰어난 성능을 제공한다.It is known that the size of the oxygen precipitates of major interest in the silicon wafer is several micrometers to several tens of nm, and the smaller the size, the lower the detectability. However, when the RIE method is used, even a very small oxygen precipitate of about 10 nm can be easily detected by a simple device such as an optical microscope because the conical structure made by it is exposed to the surface of several micrometers. See, supra. Electrochemical Society, v. 152, (5) G339-G344, (2005) (Nakashima et al., Toyota)] applied the RIE method to reduce oxygen deposits in the silicon to about 10 nm in size up to several micrometers. The result of detecting a precipitate also is shown (refer FIG. 4). In fact, the 10nm detection power is superior to the detection power (50nm level) of the latest commercial equipment using the transmission laser scattering method.

그러나, RIE 방법을 이용하는 종래의 실리콘 내부 결함 검출 방법은 방식 자체의 고유한 제약으로 인해 몇 가지 문제점을 안고 있다. 그 핵심적인 문제점은 측정값이 실제보다 많이 계측될 수 있다는 데 있다. 왜냐하면 RIE 과정 중에 발생하는 부산물이 에칭이 진행중인 표면에 부착되어 다시 에치 마스크 역할을 함으로써 새로운 원뿔 구조물을 만들기 때문이다. 이는 원래 검출하고자 하는 내부 결함에서 만들어진 원뿔형 구조물이 아닌, 이른바 가짜 원뿔형 구조물이지만 최종적으로는 같은 모양이라 구분할 수가 없다.However, conventional silicon internal defect detection methods using the RIE method suffer from some problems due to the inherent limitations of the method itself. The key problem is that measurements can be measured more than they actually are. This is because the by-products generated during the RIE process attach to the surface where the etching is in progress and act as etch masks, creating new conical structures. This is not a conical structure originally made from an internal defect to be detected, but a so-called fake conical structure, but cannot be distinguished from the same shape in the end.

이와 관련하여 도 5에는 부산물로 인해 발생한 가짜 원뿔형 구조물의 이미지가 도시되어 있다. 도면에 나타난 바와 같이 광학현미경 이미지(도 5의 (A) 및 (B) 참조)로나 SEM 이미지(도 5의 (C) 및 (D) 참조)로나 다양한 형태의 구조물이 관찰되며, 모양이나 크기 만으로는 원래 실리콘 내부에 존재하는 내부 결함으로 인한 구조물인지 아닌지 여부를 쉽게 파악할 수가 없다. 한편, 도 6에는 내부 결함과 부산물 모두 원뿔형 구조물을 가지게 됨을 확인할 수 있는 FIB 이미지가 도시되어 있다. 도 6에서 (A)는 내부 결함으로 인한 원뿔이며, (B)는 부산물로 인한 가짜 원뿔이다.In this regard, FIG. 5 shows an image of a fake conical structure caused by a by-product. As shown in the figures, various types of structures are observed, either as an optical microscope image (see FIGS. 5A and 5B) or as an SEM image (see FIGS. 5C and 5D). It is not easy to determine whether or not the structure is due to an internal defect that originally exists inside the silicon. On the other hand, Figure 6 is a FIB image that can be confirmed that both the internal defects and by-products have a conical structure. In Figure 6 (A) is a cone due to internal defects, (B) is a fake cone due to by-products.

상기와 같은 문제점을 해결하기 위해서는 부산물이 웨이퍼 표면에 재부착하지 않도록 해야 하지만, 이 경우 RIE 기술의 중요한 요구 사항인 에칭의 직진성이 저해될 우려가 있다. 왜냐하면 직진성을 확보하기 위해서는 사이드 월(Side Wall) 보호 효과가 필요한데 이 효과와 부산물 재부착 효과가 서로 상충하기 때문이다.In order to solve the above problems, the by-products should not be re-adhered to the wafer surface, but in this case, the straightness of etching, which is an important requirement of the RIE technology, may be impaired. This is because side wall protection is required to secure straightness because the effects of reattachment of by-products are in conflict with each other.

상기와 같은 부산물로 인해 검출해야 할 결함 밀도가 낮아지게 되고 이에 따라 측정 신뢰도가 낮아진다. 가짜 결함의 수만큼 측정 가능 범위의 하한이 높아질 것은 당연한 일이다. 또한 검출해야 할 실리콘 웨이퍼 내부로의 깊이가 깊어질수록 측정 신뢰도가 낮아진다. 에칭 깊이가 깊어질수록 가짜 결함이 많아질 것이므로 이 역시 당연한 일이다.Such by-products result in a lower density of defects to be detected and thus lower measurement reliability. Not surprisingly, the lower limit of the measurable range will be increased by the number of false defects. In addition, the deeper the depth inside the silicon wafer to be detected, the lower the measurement reliability. The deeper the etch depth, the more false defects there will be, of course.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 정전기적 전위차를 형성할 수 있는 구조물을 웨이퍼 표면에 형성하여 이 구조물에 RIE 공정 시 발생하는 부산물이 달라붙도록 함으로써 RIE 공정 중에 발생하는 부산물에 의한 측정 신뢰도 저하 문제를 해소할 수 있는 웨이퍼의 결함 검출방법 및 이를 위한 웨이퍼 구조를 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, by-products generated during the RIE process by forming a structure capable of forming an electrostatic potential difference on the surface of the wafer to adhere to the by-products generated during the RIE process to the structure It is an object of the present invention to provide a wafer defect detection method and a wafer structure therefor that can solve the problem of deterioration in measurement reliability.

상기와 같은 목적을 달성하기 위해 본 발명은 실리콘 웨이퍼 위에 에치 마스크(Etch Mask)를 별도로 형성한 후 이를 이용해 반응이온에칭(RIE: Reactive Ion Etching)을 실시함으로써 RIE 공정 시 발생하는 부산물이 상기 에치 마스크에 달라붙도록 하는 기술을 제시한다.In order to achieve the above object, the present invention forms an etch mask separately on a silicon wafer and then performs reactive ion etching (RIE) by using the etch mask to produce by-products generated during the RIE process. Demonstrate techniques for clinging to

즉, 본 발명의 바람직한 실시예에 따른 웨이퍼의 결함 검출방법은, (a) 실리콘 웨이퍼 위에 에치 마스크 박막을 형성하는 단계; (b) 상기 에치 마스크 박막을 패터닝(Patterning)하는 단계; (c) 챔버 내부에서 상기 실리콘 웨이퍼에 대하여 반 응이온에칭(RIE) 공정을 수행하여 상기 에치 마스크 패턴의 투과창에 의해 노출된 웨이퍼 표면을 식각하는 단계; 및 (d) 상기 반응이온에칭에 의해 드러난 웨이퍼 결함을 관측하는 단계;를 포함한다.That is, the defect detection method of the wafer according to a preferred embodiment of the present invention, (a) forming an etch mask thin film on the silicon wafer; (b) patterning the etch mask thin film; (c) etching the wafer surface exposed by the transmission window of the etch mask pattern by performing a reaction ion etching (RIE) process on the silicon wafer inside the chamber; And (d) observing a wafer defect revealed by the reactive ion etching.

상기 단계 (b)에서는, 상기 에치 마스크 패턴의 경계선 간격이 1 ~ 100㎛ 범위가 되도록 상기 패터닝을 수행하는 것이 바람직하다.In the step (b), it is preferable to perform the patterning so that the boundary line interval of the etch mask pattern is in the range of 1 ~ 100㎛.

바람직하게, 상기 패터닝은 포토리소그래피(Photolithography) 공정에 의해 수행될 수 있다.Preferably, the patterning may be performed by a photolithography process.

상기 단계 (a)에서, 상기 에치 마스크 박막은 산화막, 폴리실리콘 박막 또는 포토레지스트(Photoresist)막을 도포하여 형성할 수 있다.In the step (a), the etch mask thin film may be formed by applying an oxide film, a polysilicon thin film or a photoresist film.

본 발명의 다른 측면에 따르면, 반응이온에칭(RIE)을 이용한 웨이퍼 결함 검출에 사용되는 웨이퍼 구조로서, 실리콘 웨이퍼 본체; 및 상기 실리콘 웨이퍼의 표면에 형성되고, 상기 실리콘 웨이퍼에 대하여 반응이온에칭(RIE)을 수행하기 위한 투과창과 상기 투과창 주변에서 RIE 부산물을 정전기력으로 포집하기 위한 경계선이 반복적으로 패터닝(Patterning)된 에치 마스크 박막;을 포함하는 것을 특징으로 하는 결함 검출용 웨이퍼 구조가 제공된다.According to another aspect of the present invention, a wafer structure used for wafer defect detection using reactive ion etching (RIE), comprising: a silicon wafer body; And a perforated window formed on the surface of the silicon wafer and repeatedly patterned with a perimeter window for performing reactive ion etching (RIE) on the silicon wafer and a boundary line for capturing RIE by-products by electrostatic force around the permeate window. There is provided a wafer structure for defect detection comprising a mask thin film.

본 발명에 의하면 실리콘 웨이퍼 표면에 에치 마스크를 미리 형성하여 반응이온에칭(RIE) 공정 시 발생하는 부산물을 포집할 수 있는 부착면을 별도로 제공할 수 있다.According to the present invention, an etch mask may be previously formed on the surface of a silicon wafer to separately provide an attaching surface capable of collecting by-products generated during a reaction ion etching (RIE) process.

따라서, RIE 공정 시 웨이퍼 표면에 가짜 원뿔형 구조물이 형성되는 현상을 억제할 수 있고, 이를 통해 웨이퍼의 결함 검출 신뢰도를 높일 수 있는 장점이 있다.Therefore, it is possible to suppress a phenomenon in which the fake conical structure is formed on the wafer surface during the RIE process, thereby increasing the defect detection reliability of the wafer.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

도 7은 본 발명의 바람직한 실시예에 따른 웨이퍼 결함 검출방법이 수행되는 과정을 도시한 흐름도이다.7 is a flowchart illustrating a process of performing a wafer defect detection method according to a preferred embodiment of the present invention.

도 7을 참조하면, 본 발명은 실리콘 웨이퍼 위에 에치 마스크(Etch Mask) 박막을 형성한 후 패터닝(Patterning)하고(단계 S100 내지 S120), 에치 마스크의 패턴에 따라 반응이온에칭(이하, 'RIE'라 함) 공정을 실시한 후(단계 S130) 웨이퍼 표면에 드러난 결함을 관측하는 과정을 수행한다(단계 S140).Referring to FIG. 7, the present invention forms an etch mask thin film on a silicon wafer and is then patterned (steps S100 to S120), followed by reactive ion etching (hereinafter, 'RIE') according to the pattern of the etch mask. After the process is performed (step S130), a process of observing defects revealed on the wafer surface is performed (step S140).

에치 마스크는 RIE 공정 시 발생하는 부산물(이하, 'RIE 부산물'이라 함.)이 부착될 수 있는 표면을 제공한다. RIE 공정은 플라즈마(Plasma)로 실리콘을 식각하 는 방식을 사용하므로 부산물이 발생하는 것을 원천적으로 방지할 수는 없다. 대신에 본 발명에서는 RIE 부산물이 웨이퍼 표면에 재부착되는 현상을 방지하기 위해 별도의 부착면을 형성하는 에치 마스크를 제공한다.The etch mask provides a surface to which by-products generated in the RIE process (hereinafter referred to as 'RIE by-products') may be attached. Since the RIE process uses a method of etching silicon with plasma, by-products cannot be prevented. Instead, the present invention provides an etch mask that forms a separate attachment surface to prevent the RIE by-products from reattaching to the wafer surface.

일반적으로 RIE 공정 시 실리콘 표면으로부터 떨어져 나온 부산물은 대부분 전하를 띠게 되므로 그 입자가 움직이는 방향은 전자기장 분포에 따라 결정된다. 특히 RIE 챔버(Chamber) 내에서 실리콘 웨이퍼 표면으로부터 멀리 떨어진 위치, 즉 챔버의 한가운데에 있는 부산물들은 플라즈마를 형성하는 거시적인 전자기장을 따라 움직이겠지만, 실리콘 표면에 매우 가까운 위치에 있는 부산물들은 주변 표면의 정전기적 효과가 유발하는 전자기장의 영향을 받기 쉬운 조건에 있다. 따라서, 실리콘 웨이퍼 표면이 비록 미세한 정전기적 전위차를 갖고 있더라도 표면에 인접한 부산물들은 그 정전기적 전위차에 따라 표면에 재부착되는 것이다. 이를 근본적으로 제거하기 위해서는 실리콘 전체를 균일한 전위로 유지시키는 것이 필요하지만 실리콘 웨이퍼 자체의 비저항도 웨이퍼 부위마다 미소하게 달라지기 때문에 미세한 전위차를 완전히 없애는 것은 불가능한 일이다. 또한 웨이퍼 표면에 존재할 수 있는 표면 거칠기나 RIE에 의한 표면 식각이 진행됨에 따른 표면 변화, RIE 플라즈마의 국소적인 변동 등 미시적인 전위차가 발생할 소지는 매우 많다.In general, most of the by-products off the silicon surface during the RIE process are charged, so the direction of movement of the particles depends on the electromagnetic field distribution. In particular, by-products in the RIE chamber that are located far from the silicon wafer surface, ie in the middle of the chamber, will move along the macroscopic electromagnetic field that forms the plasma, but by-products located very close to the silicon surface will be It is in a condition susceptible to electromagnetic fields caused by a miracle effect. Thus, even if the silicon wafer surface has a small electrostatic potential difference, by-products adjacent to the surface reattach to the surface according to the electrostatic potential difference. In order to fundamentally eliminate this, it is necessary to keep the entire silicon at a uniform potential, but it is impossible to completely eliminate the minute potential difference because the specific resistance of the silicon wafer itself varies slightly from wafer to wafer. In addition, there are many potential microscopic potential differences such as surface roughness that may exist on the wafer surface, surface change due to surface etching by RIE, and local variation of RIE plasma.

위와 같은 점을 감안하여 본 발명에서는 에치 마스크를 이용해 정전기적 전위차가 형성되기 쉬운 별도의 구조물을 웨이퍼 표면에 만들어줌으로써 이 구조물에 RIE 부산물들이 달라붙도록 하였다.In view of the above, in the present invention, by using an etch mask, an RIE by-product is attached to the structure by making a separate structure on the wafer surface where an electrostatic potential difference is easily formed.

에치 마스크 박막 형성 공정(단계 S110)에서는 에치 마스크 역할을 하게 될 박막을 실리콘 웨이퍼 표면에 덮어주는 작업을 수행한다. 에치 마스크의 재질은 RIE를 가로막을 수 있는 것이면 어느 것이나 가능하나, 바람직하게는 산화막이나 폴리실리콘 박막, 포토레지스트(PR: Photoresist)막이 사용된다.In the etch mask thin film forming process (step S110), the thin film, which will serve as an etch mask, is covered with the silicon wafer surface. The material of the etch mask can be any one that can block the RIE. Preferably, an oxide film, a polysilicon thin film, or a photoresist (PR) film is used.

에치 마스크 패턴 형성 공정(단계 S120)에서는 통상의 포트리소그래피(Photolithography) 공정에 따른 노광 및 마스크 식각 공정을 실시하여 에치 마스크에 적절한 모양의 구멍 패턴을 만들어준다.In the etch mask pattern forming process (step S120), an exposure and mask etching process according to a conventional photolithography process is performed to form a hole pattern having an appropriate shape for the etch mask.

도 8에 도시된 바와 같이, 에치 마스크(101)가 패터닝된 웨이퍼는 웨이퍼 본체(100) 위에 RIE가 진행될 수 있는 구멍 영역인 투과창과 RIE를 가로막는 경계선을 포함하는 구조를 갖는다. 여기서, 투과창 부분은 결함을 검출할 웨이퍼 본체(100)의 표면을 노출시키며, 경계선 부분은 RIE 부산물(10)을 정전기력에 의해 부착될 수 있는 부착면을 제공하게 된다. 웨이퍼 전 영역에 대한 결함 검출 신뢰도를 높이기 위해 에치 마스크(101) 패턴의 경계선은 1 ~ 100㎛ 범위로 촘촘하게 형성하는 것이 바람직하다.As illustrated in FIG. 8, the wafer on which the etch mask 101 is patterned has a structure including a transmission window, which is a hole area through which RIE may proceed, on the wafer body 100, and a boundary line blocking the RIE. Here, the transmission window portion exposes the surface of the wafer body 100 to detect defects, and the boundary portion provides an attachment surface to which the RIE by-product 10 can be attached by electrostatic force. In order to increase the defect detection reliability of the entire wafer area, it is preferable that the boundary line of the etch mask 101 pattern is densely formed in the range of 1 to 100 μm.

RIE 공정(단계 S130)에서는 에치 마스크가 형성된 실리콘 웨이퍼를 RIE 챔버(Chamber) 내에 투입한 상태에서 식각가스를 플라즈마 상태로 만들어서 타겟이 되는 실리콘 웨이퍼 표면을 식각하는 공정을 수행한다. 이때 에치 마스크의 투과창에 의해 노출된 웨이퍼 표면이 선택적으로 식각되며, 식각에 의해 발생하는 RIE 부산물은 정전기력에 의해 에치 마스크의 경계선에 부착된다.In the RIE process (step S130), the etching gas is put into a plasma state while the silicon wafer on which the etch mask is formed is introduced into the RIE chamber, thereby etching the surface of the target silicon wafer. At this time, the wafer surface exposed by the transmission window of the etch mask is selectively etched, and RIE by-products generated by etching are attached to the boundary of the etch mask by electrostatic force.

RIE 공정이 완료된 후에는 식각에 의해 드러난 웨이퍼 결함을 광학현미경 등의 관측장비를 이용해 관측하여 결함을 검출하는 작업을 수행한다. 도 9에는 결함 검출 결과를 나타내는 광학현미경 이미지의 예가 도시되어 있다.After the RIE process is completed, wafer defects revealed by etching are observed using observation equipment such as an optical microscope to detect defects. 9 shows an example of an optical microscope image showing a result of defect detection.

도 9의 (A)를 참조할 때, 대부분의 영역에서 자잘한 점으로 나타나는 것이 가짜 원뿔들이다. 한편 에치 마스크의 경계선을 따라 어느 정도의 영역(10㎛)에는 자잘한 점들이 없는 깨끗한 부분이 보이는데, 이는 가짜 원뿔을 만들었던 부산물들이 에치 마스크의 경계선을 따라 생기는 정전기적 전위차에 의해 제어되어 에치 마스크에 달라붙은 결과이다. 이 깨끗한 영역에도 존재하는 원뿔이라면 실제 실리콘 내부 결함에 의해 형성된 원뿔 구조물로 간주할 수 있고, 이를 통해 본 발명의 목적을 달성할 수 있다. 여기서, 에치 마스크의 패턴을 (B)와 같이 보다 촘촘히 형성하게 되면 검출 신뢰도를 더욱 향상시킬 수 있다. 이러한 점을 감안할 때, 에치 마스크 패턴의 경계선 간격은 1 ~ 100㎛ 범위로 설계되는 것이 바람직하다.Referring to FIG. 9A, the fake cones appear as small dots in most areas. On the other hand, a certain area (10㎛) along the boundary of the etch mask shows a clean area without any small dots. The by-products of the fake cone are controlled by the electrostatic potential difference along the boundary of the etch mask, which is different from the etch mask. Attached results. Cones that also exist in this clean area can be considered to be conical structures formed by actual silicon internal defects, thereby achieving the object of the present invention. Here, if the pattern of the etch mask is formed more closely as shown in (B), the detection reliability can be further improved. In view of such a point, it is preferable that the boundary line spacing of the etch mask pattern is designed in the range of 1 to 100 mu m.

이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.Although the present invention has been described above by means of limited embodiments and drawings, the present invention is not limited thereto and will be described below by the person skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of the claims.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.The following drawings, which are attached to this specification, illustrate preferred embodiments of the present invention, and together with the detailed description of the present invention serve to further understand the technical spirit of the present invention, the present invention includes matters described in such drawings. It should not be construed as limited to.

도 1은 종래의 RIE 공정을 이용해 웨이퍼의 결함을 검출하는 원리를 도시한 단면도이다.1 is a cross-sectional view illustrating a principle of detecting a defect in a wafer using a conventional RIE process.

도 2는 종래의 RIE 공정에 의한 산소석출물 검출 결과를 나타낸 사진이다.Figure 2 is a photograph showing the results of the detection of oxygen precipitates by the conventional RIE process.

도 3은 종래의 RIE 공정에 따라 검출된 실리콘 웨이퍼 내부 결함의 이미지를 나타낸 TEM(Transmission Electron Microscope) 사진이다.3 is a transmission electron microscope (TEM) photograph showing an image of a silicon wafer internal defect detected according to a conventional RIE process.

도 4는 일반적인 RIE 공정에 따라 형성되는 원뿔형 구조물의 이미지를 나타낸 SEM(Scanning Electron Microscope) 사진이다.4 is a scanning electron microscope (SEM) photograph showing an image of a conical structure formed according to a general RIE process.

도 5는 일반적인 RIE 공정 시 발생하는 부산물에 의해 형성되는 원뿔형 구조물의 이미지를 나타낸 광학현미경 사진 및 SEM 사진이다.5 is an optical micrograph and a SEM image showing the image of the conical structure formed by the by-products generated in the general RIE process.

도 6은 실리콘 웨이퍼의 내부 결함에 의한 원뿔 구조물과 부산물에 의한 원뿔 구조물의 이미지를 나타낸 FIB(Focused Ion Beam) 사진이다.FIG. 6 is a FIB (Focused Ion Beam) photograph showing an image of a cone structure caused by internal defects of a silicon wafer and a cone structure formed by a by-product.

도 7은 본 발명의 바람직한 실시예에 따른 웨이퍼 결함 검출방법이 수행되는 과정을 도시한 흐름도이다.7 is a flowchart illustrating a process of performing a wafer defect detection method according to a preferred embodiment of the present invention.

도 8은 본 발명의 바람직한 실시예에 따른 결함 검출용 웨이퍼 구조의 일부 단면도이다.8 is a partial cross-sectional view of a wafer structure for defect detection in accordance with a preferred embodiment of the present invention.

도 9는 본 발명을 적용하여 실리콘 웨이퍼의 결함을 검출한 결과를 나타낸 광학현미경 사진이다.9 is an optical micrograph showing a result of detecting a defect of a silicon wafer by applying the present invention.

<도면의 주요 참조 부호에 대한 설명><Description of Major Reference Marks in Drawings>

10: 부산물 100: 웨이퍼 본체10: by-product 100: wafer body

101: 에치 마스크101: etch mask

Claims (7)

(a) 실리콘 웨이퍼 위에 에치 마스크(Etch Mask) 박막을 형성하는 단계;(a) forming an etch mask thin film on the silicon wafer; (b) 상기 에치 마스크 박막을 패터닝(Patterning)하는 단계;(b) patterning the etch mask thin film; (c) 챔버 내부에서 상기 실리콘 웨이퍼에 대하여 반응이온에칭(RIE: Reactive Ion Etching) 공정을 수행하여 상기 패터닝된 에치 마스크 패턴의 투과창에 의해 노출된 웨이퍼 표면을 식각함과 함께 상기 반응이온에칭의 부산물을 정전기적 전위차에 의해 상기 에치 마스크 패턴에 부착시키는 단계; 및(c) performing a reactive ion etching (RIE) process on the silicon wafer in the chamber to etch the surface of the wafer exposed by the transmission window of the patterned etch mask pattern and to remove the reactive ion etching. Attaching a by-product to the etch mask pattern by an electrostatic potential difference; And (d) 상기 반응이온에칭(RIE)에 의해 드러난 웨이퍼 결함을 관측하는 단계;를 포함하는 웨이퍼의 결함 검출방법.(d) observing a wafer defect revealed by the reactive ion etching (RIE). 제1항에 있어서, 상기 단계 (b)에서,The method of claim 1, wherein in step (b), 상기 에치 마스크 패턴의 경계선 간격이 1 ~ 100㎛ 범위가 되도록 상기 패터닝을 수행하는 것을 특징으로 하는 웨이퍼의 결함 검출방법.The patterning method of the wafer, characterized in that for performing the patterning so that the boundary line interval of the etch mask pattern is in the range of 1 ~ 100㎛. 제1항 또는 제2항에 있어서, 상기 단계 (b)에서,The process according to claim 1 or 2, wherein in step (b), 포토리소그래피(Photolithography) 공정을 이용해 상기 패터닝을 수행하는 것을 특징으로 하는 웨이퍼의 결함 검출방법.The method of detecting a defect of a wafer, characterized in that for performing the patterning using a photolithography process. 제1항에 있어서, 상기 단계 (a)에서,The method of claim 1, wherein in step (a), 상기 에치 마스크 박막은 산화막, 폴리실리콘 박막 또는 포토레지스 트(Photoresist)막을 도포하여 형성하는 것을 특징으로 하는 웨이퍼의 결함 검출방법.The etch mask thin film is formed by coating an oxide film, a polysilicon thin film or a photoresist film. 반응이온에칭(RIE: Reactive Ion Etching)을 이용한 웨이퍼 결함 검출에 사용되는 웨이퍼 구조로서,Wafer structure used for wafer defect detection using Reactive Ion Etching (RIE), 실리콘 웨이퍼 본체; 및A silicon wafer body; And 상기 실리콘 웨이퍼의 표면에 형성되고, 상기 실리콘 웨이퍼에 대하여 반응이온에칭(RIE)을 수행하기 위한 투과창과 상기 투과창 주변에서 RIE 부산물을 정전기력으로 포집하기 위한 경계선이 반복적으로 패터닝(Patterning)된 에치 마스크 박막;을 포함하는 것을 특징으로 하는 결함 검출용 웨이퍼 구조.An etch mask formed on a surface of the silicon wafer and having a permeation window for performing reactive ion etching (RIE) on the silicon wafer and a boundary line for collecting RIE by-products by electrostatic force around the permeation window repeatedly patterned. Wafer structure for detecting defects, characterized in that it comprises a thin film. 제5항에 있어서,The method of claim 5, 상기 에치 마스크 패턴의 경계선 간격이 1 ~ 100㎛ 범위인 것을 특징으로 하는 결함 검출용 웨이퍼 구조.Wafer structure for defect detection, characterized in that the boundary interval of the etch mask pattern is in the range of 1 ~ 100㎛. 제5항에 있어서,The method of claim 5, 상기 에치 마스크 박막은 산화막, 폴리실리콘 박막 또는 포토레지스트(Photoresist)막인 것을 특징으로 하는 결함 검출용 웨이퍼 구조.The etch mask thin film is an oxide film, a polysilicon thin film or a photoresist (Photoresist) film, the wafer structure for defect detection.

Images