KR100911512B1 - 타이밍 패킷을 이용한 동기화 방법 및 장치 - Google Patents

타이밍 패킷을 이용한 동기화 방법 및 장치 Download PDF

Info

Publication number
KR100911512B1
KR100911512B1 KR1020070101789A KR20070101789A KR100911512B1 KR 100911512 B1 KR100911512 B1 KR 100911512B1 KR 1020070101789 A KR1020070101789 A KR 1020070101789A KR 20070101789 A KR20070101789 A KR 20070101789A KR 100911512 B1 KR100911512 B1 KR 100911512B1
Authority
KR
South Korea
Prior art keywords
timing
packets
packet
master
slave
Prior art date
Application number
KR1020070101789A
Other languages
English (en)
Other versions
KR20090036646A (ko
Inventor
김정훈
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020070101789A priority Critical patent/KR100911512B1/ko
Publication of KR20090036646A publication Critical patent/KR20090036646A/ko
Application granted granted Critical
Publication of KR100911512B1 publication Critical patent/KR100911512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

네트워크에서 타이밍 패킷을 이용하여 타이밍 마스터와 하나 이상의 타이밍 슬레이브 사이의 클럭을 동기화하는 방법 및 장치가 제공된다. 일 실시예에 따르면, 적어도 하나의 타이밍 슬레이브를 위한 타이밍 패킷들을 생성하는 패킷 생성부, 타이밍 패킷들을 무작위로 배열하는 패킷 배열부, 타이밍 패킷들이 무작위 시각들에서 전송되도록 타이밍 패킷들의 전송 시각들을 결정하는 전송 시간 결정부, 및 타이밍 패킷들을 결정된 전송 시각들에서 타이밍 슬레이브로 전송하는 패킷 전송부를 포함하는 타이밍 마스터가 제공된다. 이러한 실시예에 따르면, 네트워크 구성요소의 동작에 기인하는 시간지연 변화 요인을 타이밍 슬레이브에서 제거하지 않고 타이밍 마스터에서 사전에 예측 차단할 수 있다.
네트워크, 패킷 망, 동기화, 타이밍 패킷

Description

타이밍 패킷을 이용한 동기화 방법 및 장치{METHOD AND DEVICE FOR SYNCHRONIZATION USING TIMING PACKET}
본 발명은 네트워크에서 원격지에 위치한 장치들 간의 위상 및 주파수를 동기화하는 기술에 관한 것이다. 특히, 본 발명은 타이밍 패킷을 이용하여 비동기 패킷 망에서 정확한 시각 동기(위상 동기) 및 주파수 동기를 제공하는 방법 및 장치에 관한 것이다.
네트워크에서 원격지에 위치한 장치들 간의 위상 및 주파수를 동기시키는 방법으로 타이밍 패킷을 이용하는 방법이 활발히 논의되고 있다. 패킷 망에서 타이밍 패킷을 이용하여 원격지에 위치한 장치들의 위상 및 주파수를 동기시키는 경우, 지연시간(delay), 지연시간 변화(delay variation), 패킷 에러율(packet error ratio) 및 패킷 손실율(packet loss ratio) 등의 오차 요인으로 인하여, 그 동기화의 정확도가 떨어지게 된다. 이 중에서도 특히, 지연시간 및 지연시간 변화가 위상 및 주파수 동기시 그 정확도에 큰 영향을 미치게 되는데, 지연시간의 경우 위상 오차에는 영향을 미치나 주파수 오차에는 큰 영향을 미치지 않는 반면, 지연시간 변화는 주파수 오차와 위상 오차 모두에 영향을 준다는 점에서, 지연시간 변화는 특히 중요하게 고려되어야 하는 오차 요인이다.
지연시간 변화의 주요 요인으로는 랜덤 지연시간 변화, 라우팅 경로 변경에 따른 시간지연 변화, 네트워크 구성요소(network element)의 자원 컨텐션(resource contention), 네트워크 폭주(congestion) 및 네트워크 구성요소의 동작 특성에 따른 시간지연 변화(systematic delay variation) 등을 고려할 수 있다. 우선, 랜덤 지연시간 변화, 즉 지터(jitter)는 네트워크 컨디션 등에 기인하는 것으로서, 가우시안 분포를 따르게 되므로 샘플 수를 증가시켜 통계적으로 접근하면 필터링이 가능하다. 둘째로, 라우팅 프로토콜의 동작에 따라 네트워크에서의 라우팅 경로가 변경되어 발생하는 지연시간 변화는, 그 지연시간이 계단형의 증가 경향을 보이므로 지연시간 변화의 검출이 가능하고, 시간지연 오프셋 변경 등의 보정 알고리즘으로 제어가 가능하다. 셋째로, 네트워크 구성요소의 자원 컨텐션은 데이터 흐름의 급격한 증가에 따라 데이터 흐름이 느려지고 타이밍 패킷의 전달 시간이 과다해지는 현상으로서, 네트워크의 트래픽 부하에 따라 그 정도가 결정되며, 타이밍 패킷의 우선순위를 제어하여 그 변동을 줄이도록 제어가 가능하다. 넷째, 네트워크 폭주는 네트워크에 과다한 부하가 발생하는 것으로서, 지연시간이 심각한 정도로 증가하거나 경우에 따라 패킷이 드롭되기도 한다. 그러나, 네트워크 폭주는 일반적으로 짧은 시간 동안 발생하고 TCP(Transmission Control Protocol) 프로토콜 등에 의한 제어에 의해 어느 정도 시간이 경과한 후에 복구될 수 있다. 마지막으로, 큐잉 딜레이(queuing delay) 등에 기인하는 네트워크 구성요소의 동작 특성(store and forward)에 따른 시간지연 변화(systematic delay variation)는 xDSL(x Digital Subscriber Line) 등의 망에서 많이 발생하며, 톱니형 시간지연 프로파일로 나타나게 된다. 이러한 톱니형 시간지연 프로파일의 주기는 네트워크 상의 요인에 따라 그 주기가 일정하지 않으며, 경우에 따라 십수시간의 긴 주기를 갖기도 하는데, 이러한 점에서 이를 예측하여 필터링하는데 어려움이 있다. 더구나, 패킷 표본수를 증가시켜 평균값을 취함으로써 네트워크 구성요소의 동작 특성에 따른 시간지연 변화를 필터링하고자 패킷 수를 무작정 증가시킬 경우, 응답성이 떨어지는 등의 다른 이차적인 문제점이 발생하게 된다.
본 발명은 네트워크 시스템의 동작 특성에 기인하는 톱니형 시간지연 변화(delay variation)를 개선하여, 네트워크에서 타이밍 마스터와 타이밍 슬레이브 사이의 클럭을 타이밍 패킷을 이용하여 동기화하는 방법 및 장치를 제공하는 것을 목적으로 한다.
전술한 바와 같이, 타이밍 마스터에서 일정한 주기로 타이밍 패킷을 발생시킬 경우, 톱니형 시간지연 변화(sawtooth delay variation)가 발생하게 되며, 이는 타이밍 마스터에서 발생시킨 타이밍 패킷의 발생 주기에 따라 영향을 받는다. 톱니형 시간지연 변화는 타이밍 마스터에서 발생시킨 타이밍 패킷의 발생 주기, 즉 규칙성에 따라 영향을 받으나, 타이밍 마스터에서 타이밍 패킷의 발생 주기 규칙성을 없앨 경우, 네트워크 구성요소를 거치면서 생기는 규칙성(톱니형 프로파일)을 제거할 수 있게 된다. 따라서, 타이밍 마스터의 타이밍 패킷의 발생 주기(확률변수)를 랜덤화(randomize)함으로써, 규칙성이 제거된 타이밍 패킷을 타이밍 슬레이브에서 추출할 수 있게 된다. 본 발명은 이와 같은 원리로 타이밍 마스터에서 타이밍 패킷 생성시 타이밍 패킷의 발생 주기를 랜덤화함으로써 네트워크 시스템에서 기인하는 예측 불가능한 타이밍 패킷 전송 지연시간 변화 제거를 용이하게 하여, 네트워크에서 타이밍 마스터와 타이밍 슬레이브 사이의 클럭을 타이밍 패킷을 이용하여 동기화하는 방법을 제공할 수 있다.
일 실시예에 따르면, 적어도 하나의 타이밍 슬레이브를 위한 타이밍 패킷들을 생성하는 패킷 생성부, 상기 타이밍 패킷들이 무작위 시각들에서 전송되도록 상기 타이밍 패킷들의 전송 시각들을 결정하는 전송 시간 결정부, 및 상기 타이밍 패킷들을 상기 결정된 전송 시각들에서 상기 타이밍 슬레이브로 전송하는 패킷 전송부를 포함하는 타이밍 마스터가 제공된다.
다른 실시예에 따르면, 상기 타이밍 마스터가 상기 타이밍 슬레이브들의 특성에 기초하여 파라미터를 결정하는 단계, 상기 타이밍 마스터가 상기 결정된 파라미터에 기초하여 상기 타이밍 슬레이브들 각각에 전송할 적어도 하나의 타이밍 패킷을 준비하는 단계, 상기 타이밍 마스터가 상기 타이밍 슬레이브들에 전송할 타이밍 패킷들을 병합하는 단계, 상기 타이밍 마스터가 상기 병합된 타이밍 패킷들을 랜덤화하여 재배열하는 단계, 상기 타이밍 마스터가 상기 병합된 타이밍 패킷들의 출력 시점을 랜덤화하여 결정하는 단계, 및 상기 타이밍 마스터가 상기 재배열된 타이밍 패킷들을 각각 상기 랜덤화된 출력 시점들에 상기 타이밍 슬레이브로 전송하는 단계를 포함하는, 타이밍 마스터에서 네트워크를 통하여 적어도 하나의 타이밍 슬레이브로 타이밍 패킷을 전송하는 방법이 제공된다.
본 발명에 따르면, 네트워크를 이용한 정확한 계측 시, 또는 이동통신 망에서 이동성을 제공하기 위한 시각 동기(위상 동기) 및/또는 주파수 동기 시 더욱 안정되고 향상된 품질을 얻는 것이 가능해 진다. 특히, 네트워크 구성요소의 동작에 기인하는 시간지연 변화 요인을 타이밍 슬레이브에서 제거하지 않고 타이밍 마스터 에서 사전에 예측 차단함으로써 다음과 같은 효과를 얻을 수 있다.
첫째, 네트워크 구성요소에서 기인하는 시간지연 변화(systematic delay variation)에 대하여 효율적이고 효과적인 대응이 가능하다. 둘째, 패킷 망을 사이에 둔 타이밍 마스터와 타이밍 슬레이브의 기본구조 외에, 품질 향상을 위한 추가적인 구성요소를 필요로 하지 않는다. 셋째, 계산 부하(computational load)가 상대적으로 큰 타이밍 슬레이브에서가 아니라 타이밍 마스터에서 시간지연 변화 요인을 차단하게 되므로, 부하가 분산되는 효과를 얻을 수 있다. 넷째, 타이밍 마스터에서 전송하는 타이밍 패킷의 전송 시점만 변경하므로 계산 부하를 거의 증가시키지 않을 수 있다.
이하에서는, 본 발명의 완전한 이해를 돕기 위해 여러 구체적인 세부사항이 개시된다. 그러나, 이러한 구체적인 세부사항 없이도 본 발명의 실시예들이 실시될 수 있음은 당업자에게 명백할 것이다. 다른 경우에 있어서, 본 발명의 실시예들의 특징들을 불필요하게 흐리게 하지 않도록 공지된 절차 단계들 또는 요소들은 상세히 설명되지 않았다.
도 1은 네트워크에서의 타이밍 마스터와 타이밍 슬레이브의 연결 구조를 개략적으로 도시한 도면이다. 타이밍 마스터(110)는 네트워크(100)를 통해 하나 이상의 타이밍 슬레이브(120-1, 120-2, 120-3)에 연결될 수 있다. 일 실시예에서, 네트워크(100)는 패킷 형태로 데이터를 전송할 수 있는 임의의 네트워크, 예컨대 이더넷과 같은 유선 네트워크, Wi-Fi와 같은 무선 인터넷, Wibro(Wireless Broadband Internet) 및 WiMAX(World Interoperability for Microwave Access)와 같은 휴대 인터넷 또는 패킷 전송을 지원하는 이동통신망(예컨대, WCDMA 또는 CDMA2000과 같은 3G 이동통신망, HSDPA 또는 HSUPA와 같은 3.5G 이동통신망, 또는 향후 개발될 4G 등)을 포함할 수 있다.
타이밍 마스터(110)는 동기의 기준이 되는 클럭 신호를 생성할 수 있다. 일 실시예에 따르면, 타이밍 마스터(110)는 타이밍 슬레이브(120-1. 120-2, 120-3)의 동기화를 위한 타이밍 패킷을 생성하고, 생성된 타이밍 패킷을 네트워크(100)를 통해 타이밍 슬레이브(120-1, 120-2, 120-3)로 전달할 수 있다. 일 실시예에서, 타이밍 마스터(110)는 각각의 타이밍 슬레이브(120-1, 120-2, 120-3)에서 요구하는 타이밍 패킷이 정해진 시간에 발송되도록 전송하여, 타이밍 패킷들의 전송 시점의 무작위성이 유지될 수 있도록 할 수 있다. 일 실시예에서, 타이밍 마스터(110)는 타이밍 슬레이브(120-1, 120-2, 120-3)에서 요구되는 클럭의 정확도가 높을수록, 즉 타이밍 슬레이브(120-1, 120-2, 120-3)에서 생성되는 클럭의 주파수 및 위상의 타이밍 마스터(110)에서 생성되는 클럭의 주파수 및 위상에 대한 오차가 작도록, 타이밍 마스터(110)에서 단위시간 당 전송되는 평균 타이밍 패킷의 개수를 증가시킬 수 있다. 일 실시예에서, 타이밍 마스터(110)는 클럭을 생성하고, 네트워크(100)와 연동하여 타이밍 패킷을 송수신할 수 있는 임의의 컴퓨팅 장치로 구현되도록 설계될 수 있다.
타이밍 슬레이브(120-1, 120-2, 120-3)는 전송받은 타이밍 패킷에 포함된 정보를 이용하여 타이밍 마스터(110)의 클럭에 동기화된 주파수와 위상을 갖는 클럭 을 생성할 수 있다. 일 실시예에서, 타이밍 슬레이브(120-1, 120-2, 120-3)는 네트워크(100)를 통해 타이밍 마스터(110)와 패킷을 송수신하고, 이로부터 타이밍 마스터(110)에서 생성된 클럭과 동기화될 수 있는 임의의 컴퓨팅 장치로 구현되도록 설계될 수 있다. 도 1에는 타이밍 슬레이브(120-1, 120-2, 120-3)가 3개만 도시되어 있으나, 하나의 타이밍 마스터와 통신하는 타이밍 슬레이브의 개수가 이에 한정되지 않음을 유의하여야 한다.
도 2는 본 발명의 일 실시예에 따른, 타이밍 마스터의 구성도이다. 도 2에 도시된 바와 같이, 타이밍 마스터(200)는 타이밍 패킷의 파라미터를 결정하는 파라미터 결정부(210)를 포함할 수 있다. 일 실시예에서, 파라미터는 네트워크를 통해 접속되는 타이밍 슬레이브(들)의 개수 및 각 타이밍 슬레이브에게 요구되는 타이밍 패킷들의 개수를 포함할 수 있다. 일 실시예에서, 파라미터 결정부(210)는, 공지 또는 향후 개발될 임의의 인터넷 프로토콜(IP: Internet Protocol)을 통해 접속 여부를 인지하여, 네트워크를 통해 타이밍 마스터에 접속되는 타이밍 슬레이브의 개수를 결정할 수 있다. 일 실시예에서, 파라미터 결정부(210)는 각 타이밍 슬레이브에게서 요구되는 클럭의 정확도에 기초하여, 타이밍 패킷들의 개수를 결정할 수 있다. 예를 들면, 요구되는 클럭의 정확도가 높은 타이밍 슬레이브 1의 경우, 단위 시간당 전송되는 평균 타이밍 패킷의 개수를 6으로, 요구되는 클럭의 정확도가 낮은 타이밍 슬레이브 2의 경우, 단위 시간당 전송되는 평균 타이밍 패킷의 개수를 3으로 결정할 수 있다.
도 2에 도시된 바와 같이, 타이밍 마스터(200)는 파라미터 결정부(210)에서 결정된 파라미터에 기초하여 타이밍 패킷을 생성하는 패킷 생성부(220)를 더 포함할 수 있다. 도 3은 본 발명의 일 실시예에 따라 생성된 타이밍 패킷들을 나타내는 도면이다. 도 3에 도시된 바와 같이, 패킷 생성부(220)는 파라미터 결정부(210)에서 결정된 파라미터에 따라 타이밍 패킷을 생성할 수 있다. 즉, 접속된 타이밍 슬레이브 1, 2, 3에 대해, 각각 단위시간 당 평균 6개, 3개, 5개의 타이밍 패킷을 생성할 수 있다.
타이밍 마스터(200)는 생성된 타이밍 패킷들의 전송 순서를 결정하는 패킷 배열부(230)를 더 포함할 수 있다. 일 실시예에서, 패킷 배열부(230)는 패킷을 병합(merging) 및 재배열(reordering)하여 전송 순서를 결정할 수 있다. 도 4는 본 발명의 일 실시예에 따른 타이밍 패킷들의 병합 및 재배열을 나타내는 도면이다. 도 4의 상단에 도시된 바와 같이, 패킷 배열부(230)는 패킷 생성부(220)에서 생성된 타이밍 패킷을 병합할 수 있다. 다음, 패킷 배열부(230)는 도 4의 하단에 도시된 바와 같이, 타이밍 패킷들의 배치가 무작위가 되도록 재배열할 수 있다.
타이밍 마스터(200)는 타이밍 패킷들의 전송 시점을 결정하는 전송 시간 결정부(240)를 더 포함할 수 있다. 일 실시예에서, 전송 시간 결정부(240)는 단위 전송 구간 내에서 패킷들이 무작위 시간에 발송되도록 전송 시점을 결정할 수 있다. 도 5는 본 발명의 일 실시예에 따른, 타이밍 패킷들의 전송 시점을 나타내는 도면이다. 도 5에 도시된 바와 같이, 전송 시간 결정부(240)는 타이밍 패킷들이 무작위로 발송되도록(패킷들의 전송 순서는 패킷 배열부(230)에서 결정된 바에 따름) 전송 시점을 결정할 수 있다.
도 6은 타이밍 패킷을 일정한 시간 간격으로 전송한 경우와 무작위 시점에서 전송한 경우의 시간지연 변화를 나타낸 도면이다. 도 6에 도시된 바와 같이, 일정한 간격으로 전송된 패킷(흑색 사각형)은 톱니형 지연변화와 같은 규칙성을 갖는데 비해 무작위로 전송된 패킷은(백색 사각형) 톱니형 지연변화를 갖지 않는 것을 확인할 수 있다.
도 7은 본 발명의 일 실시예에 따라 전송되는 타이밍 패킷의 지연시간에 대한 시뮬레이션 결과를 나타내는 도면이다. 도 7에서 X축은 시간(ms), Y축은 연속되는 타이밍 패킷 간의 시간 간격(ms)을 나타낸다. 시뮬레이션에서 단위 시간(초)당 전송되는 평균 타이밍 패킷의 개수는 30개, 타이밍 슬레이브의 개수는 1개로 하였다. 도 7에서, 마름모 그래프(-◆-)는 패킷 생성부(220)에서 초당 30개의 일정한 간격으로 생성된 타이밍 패킷을 나타낸다. 도 7에서 사각형 그래프(-■-)는 전송 시간 결정부(240)에서 결정된 전송 시점에 따라 타이밍 패킷이 무작위 시각에서 전송된 것을 나타낸다. 삼각형(-▲-), 곱셈표(-×-), 별표(-*-) 그래프는 각각, 전송된 타이밍 패킷에 대해 타이밍 슬레이브에서 샘플 개수가 5개인 평균 필터, 샘플 개수가 20개인 평균 필터, 그리고 샘플 개수가 100개인 평균 필터를 거친 결과를 나타낸 것이다. 도 7에 도시된 바와 같이, 평균 필터의 샘플 개수가 증가될수록 톱니형 시간지연 변화가 완화되는 것을 확인할 수 있다. 도 7에 도시된 본 발명의 일 실시예에 따라 전송되는 타이밍 패킷의 지연시간에 대한 시뮬레이션 결과와의 비교를 위하여, 일정한 시간 간격으로 타이밍 패킷을 전송하는 경우, 패킷의 개수를 변화시켜 가며 톱니형 지연시간 변화를 필터링한 결과를 나타내는 도 9를 참조한다. 도 9에 도시된 바와 같이, 톱니형 지연시간 변화의 특성은, 타이밍 패킷을 5개, 20개, 100개로 늘려가며 평균 필터링하여도 잘 없어지지 않는 것을 확인할 수 있다. 도 7 및 도 9로부터, 일정한 시간 간격으로 타이밍 패킷을 전송하는 경우에는 평균 필터의 샘플 개수를 증가시키더라도 톱니형 지연시간 변화가 개선되지 않는 반면에, 본 발명의 일 실시예에 따라 복수의 타이밍 슬레이브에 대한 타이밍 패킷들이 무작위로 전송되도록 배열하고, 또, 이들의 전송 시각이 단위 전송 구간 내에서 무작위가 되도록 함으로써, 평균 필터의 샘플 개수가 증가될수록 톱니형 지연시간 변화가 개선됨을 알 수 있다.
다시 도 2를 참조하면, 타이밍 마스터(200)는 패킷 배열부(230)에서 배열된 타이밍 패킷을, 전송 시간 결정부(240)에서 결정된 전송 시점에 전송하는 패킷 전송부(250)를 더 포함할 수 있다. 일 실시예에서, 패킷 전송부(250)는 타이밍 패킷들에 우선순위를 부여하여 스케줄링하는 스케줄러(미도시)를 포함할 수 있다. 스케줄러는, 타이밍 마스터(200)에서 타이밍 패킷 외에 패킷들이 전송될 경우, 타이밍 패킷들에 우선순위를 부여하여 전송 시간 결정부(240)에서 결정된 타이밍 패킷들의 전송 시점의 무작위성이 유지될 수 있도록 할 수 있다.
본 발명의 일 실시예에 따르면, 복수의 타이밍 슬레이브에 대한 타이밍 패킷들이 무작위로 전송되도록 배열하고, 또, 이들의 전송 시각이 단위 전송 구간 내에서 무작위가 되도록 함으로써, 패킷이 규칙적으로 발송되어 톱니형 시간지연 변화를 일으키는 것을 줄일 수 있다. 따라서, 타이밍 슬레이브에서 평균 필터의 샘플 개수를 적절히 증가시켜 타이밍 패킷의 지연 영향을 줄일 수 있으며, 이에 따라 동 기화 정확도를 높일 수 있다.
도 8은 본 발명의 일 실시예에 따른 타이밍 패킷 생성 과정의 흐름도이다. 일 실시예에서, 타이밍 패킷 생성 과정(s800)은 도 2에 도시된 타이밍 마스터(200)에서 수행될 수 있다. 도 8에 도시된 단계 및 순서는 예시적인 것이며, 설계 사항에 따라 단계들은 통합, 분리될 수 있으며, 그 순서가 변경될 수 있다.
먼저, 타이밍 슬레이브의 특성(일실시예에 있어서, 전술한 바와 같이 각 타이밍 슬레이브에서 요구되는 클럭의 정확도임)에 기초하여 파라미터를 결정할 수 있다(s810). 일 실시예에서, 파라미터는 타이밍 슬레이브의 개수 및 타이밍 슬레이브 각각의 단위시간당 패킷 수를 포함할 수 있다. 일 실시예에서, s810 단계는 도 2에 도시된 파라미터 결정부(210)에서 수행될 수 있다. 다음, 결정된 파라미터에 기초하여, 각각의 타이밍 슬레이브에 전송할 타이밍 패킷을 준비할 수 있다(s820). 일 실시예에서, s820 단계는 도 2에 도시된 패킷 생성부(220)에서 수행될 수 있다.
다음, 각 타이밍 슬레이브에 전송할 타이밍 패킷을 하나로 병합할 수 있다(s830). 이때, 그 순서(ordering)는 아직 고려되지 않은 상태일 수 있다. 다음, 타이밍 슬레이브에 전송할 타이밍 패킷을 무작위로 랜덤화하여 재배열할 수 있다(s840). 일 실시예에서, s830 단계 및 s840 단계는 도 2에 도시된 패킷 배열부(230)에서 수행될 수 있다.
다음, 단위 전송 구간 내에서 타이밍 패킷의 출력 시점이 무작위로 랜덤화(randomization)되도록 전송 시점을 결정할 수 있다(s850). 일 실시예에서, s850 단계는 도 2에 도시된 전송 시간 결정부(240)에서 수행될 수 있다. 마지막으로, 랜덤화 재배열된 타이밍 패킷을 무작위로 랜덤화된 전송 시점에 타이밍 슬레이 브로 전송할 수 있다(s860). 일 실시예에서, s860 단계는 전송 시점의 무작위성이 유지되도록 스케줄러를 이용하여 타이밍 패킷을 전송하는 단계를 포함할 수 있다. 일 실시예에서, s860 단계는 도 2에 도시된 패킷 전송부(250)에서 수행될 수 있다.
본 발명의 일 실시예에 따르면, 복수의 타이밍 슬레이브에 대한 타이밍 패킷들이 무작위로 전송되도록 배열하고, 또, 이들의 전송 시각이 단위 전송 구간 내에서 무작위가 되도록 함으로써, 패킷이 규칙적으로 발송되어 톱니형 시간지연 변화를 일으키는 것을 줄일 수 있다. 따라서, 타이밍 슬레이브에서 평균 필터의 샘플 개수를 적절히 증가시켜 타이밍 패킷의 지연 영향을 줄일 수 있으며, 이에 따라 동기화 정확도를 높일 수 있다.
본 명세서의 실시예에서 다양한 기능적 컴포넌트들이 기술되었으나, 실시예들이 하드웨어, 소프트웨어, 펌웨어, 미들웨어 또는 이들의 조합으로 구현될 수 있고, 시스템, 서브시스템, 컴포넌트, 또는 이들의 서브컴포넌트에서 이용될 수 있음을 알아야 한다. 소프트웨어로 구현될 때, 실시예들의 구성요소는 필요한 태스크를 수행하기 위한 명령어/코드 세그먼트이다. 프로그램 또는 코드 세그먼트는 프로세서 판독 가능 매체 또는 컴퓨터 프로그램 제품과 같은 머신 판독 가능 매체에 저장되거나, 캐리어 웨이브로 구체화되는 컴퓨터 데이터 신호 또는 캐리어에 의해 변조된 신호에 의해 전송 매체 또는 통신 링크를 통해 전송될 수 있다. 머신 판독 가능 매체 또는 프로세서 판독 가능 매체는 머신(예컨대, 프로세서, 컴퓨터 등)에 의해 판독되고 실행 가능한 형태로 정보를 저장 또는 전송할 수 있는 임의의 매체를 포함할 수 있다.
이러한 본원발명의 방법 및 장치는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 이하의 특허청구범위에 의해 정해져야 할 것이다.
도 1은 네트워크에서의 타이밍 마스터와 타이밍 슬레이브의 연결 구조를 개략적으로 도시한 도면.
도 2는 본 발명의 일 실시예에 따른 타이밍 마스터의 구성도.
도 3은 본 발명의 일 실시예에 따라 생성된 타이밍 패킷들을 나타내는 도면
도 4는 본 발명의 일 실시예에 따른 타이밍 패킷들의 병합 및 재배열을 나타내는 도면.
도 5는 본 발명의 일 실시예에 따른, 타이밍 패킷들의 전송 시점을 나타내는 도면.
도 6은 타이밍 패킷을 일정한 시간 간격으로 전송한 경우와 무작위 시점에서 전송한 경우의 시간지연 변화를 나타낸 도면.
도 7은 본 발명의 일 실시예에 따라 전송되는 타이밍 패킷의 지연 시간에 대한 시뮬레이션 결과를 나타내는 도면.
도 8은 본 발명의 일 실시예에 따른 타이밍 패킷 생성 과정의 흐름도.
도 9는 패킷의 개수를 변화시켜 가며 톱니형 지연시간 변화를 평균 필터링한 도면.

Claims (7)

  1. 동기화 장치의 타이밍 마스터로서,
    적어도 하나의 타이밍 슬레이브를 위한 타이밍 패킷들을 생성하는 패킷 생성부,
    상기 타이밍 패킷들이 무작위 시각들에서 전송되도록 상기 타이밍 패킷들의 전송 시각들을 결정하는 전송 시간 결정부, 및
    상기 타이밍 패킷들을 상기 결정된 전송 시각들에서 상기 타이밍 슬레이브로 전송하는 패킷 전송부
    를 포함하는 동기화 장치의 타이밍 마스터.
  2. 제1항에 있어서,
    상기 패킷 생성부 및 상기 전송 시간 결정부 사이에 연결되고 상기 타이밍 패킷들을 무작위로 배열하는 패킷 배열부를 더 포함하는 동기화 장치의 타이밍 마스터.
  3. 제1항에 있어서,
    상기 패킷 전송부는, 상기 타이밍 패킷들에 우선순위를 부여하여 스케줄링하는 스케줄러를 포함하는, 동기화 장치의 타이밍 마스터.
  4. 제1항에 있어서,
    상기 적어도 하나의 타이밍 슬레이브의 개수 및 각 타이밍 슬레이브에 요구되는 타이밍 패킷들의 개수를 결정하는 파라미터 결정부
    를 더 포함하는 동기화 장치의 타이밍 마스터.
  5. 타이밍 마스터에서 네트워크를 통하여 적어도 하나의 타이밍 슬레이브로 타이밍 패킷을 전송하는 동기화 방법으로서,
    상기 타이밍 마스터가 상기 타이밍 슬레이브들에서 요구되는 클럭의 정확도에 기초하여 파라미터를 결정하는 단계,
    상기 타이밍 마스터가 상기 결정된 파라미터에 기초하여 상기 타이밍 슬레이브들 각각에 전송할 적어도 하나의 타이밍 패킷을 준비하는 단계,
    상기 타이밍 마스터가 상기 타이밍 슬레이브들에 전송할 타이밍 패킷들을 병합하는 단계,
    상기 타이밍 마스터가 상기 병합된 타이밍 패킷들을 랜덤화하여 재배열하는 단계,
    상기 타이밍 마스터가 상기 병합된 타이밍 패킷들의 출력 시점을 랜덤화하여 결정하는 단계, 및
    상기 타이밍 마스터가 상기 재배열된 타이밍 패킷들을 각각 상기 랜덤화된 출력 시점들에 상기 타이밍 슬레이브로 전송하는 단계
    를 포함하는 동기화 방법.
  6. 제5항에 있어서,
    상기 파라미터는 상기 적어도 하나의 타이밍 슬레이브의 개수 및 각 타이밍 슬레이브에 요구되는 타이밍 패킷들의 개수를 포함하는 동기화 방법.
  7. 제5항에 있어서,
    상기 타이밍 마스터가 상기 재배열된 타이밍 패킷들을 각각 상기 랜덤화된 출력 시점들에 상기 타이밍 슬레이브로 전송하는 단계는, 상기 타이밍 마스터가 스케줄러를 이용하는 단계를 포함하는 동기화 방법.
KR1020070101789A 2007-10-10 2007-10-10 타이밍 패킷을 이용한 동기화 방법 및 장치 KR100911512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070101789A KR100911512B1 (ko) 2007-10-10 2007-10-10 타이밍 패킷을 이용한 동기화 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070101789A KR100911512B1 (ko) 2007-10-10 2007-10-10 타이밍 패킷을 이용한 동기화 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20090036646A KR20090036646A (ko) 2009-04-15
KR100911512B1 true KR100911512B1 (ko) 2009-08-10

Family

ID=40761534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101789A KR100911512B1 (ko) 2007-10-10 2007-10-10 타이밍 패킷을 이용한 동기화 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100911512B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8670459B2 (en) * 2009-11-30 2014-03-11 Juniper Networks, Inc. Apparatus and method of scheduling timing packets to enhance time distribution in telecommunication networks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10257005A (ja) 1997-03-12 1998-09-25 Sony Corp 通信方法及び送信装置並びに受信装置
KR20020061512A (ko) * 2001-01-15 2002-07-24 코닌클리케 필립스 일렉트로닉스 엔.브이. 전송포맷 조합의 선택을 가지는 무선 네트워크

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10257005A (ja) 1997-03-12 1998-09-25 Sony Corp 通信方法及び送信装置並びに受信装置
KR20020061512A (ko) * 2001-01-15 2002-07-24 코닌클리케 필립스 일렉트로닉스 엔.브이. 전송포맷 조합의 선택을 가지는 무선 네트워크

Also Published As

Publication number Publication date
KR20090036646A (ko) 2009-04-15

Similar Documents

Publication Publication Date Title
US7876791B2 (en) Synchronizing apparatus and method in packet network
JP5495323B2 (ja) ネットワークを介した時刻同期装置
US8547855B1 (en) Method and apparatus to schedule multiple probes for active or passive monitoring of networks
US20240214323A1 (en) Packet transmission method and apparatus
Djukic et al. Soft-TDMAC: A software-based 802.11 overlay TDMA MAC with microsecond synchronization
EP2738971A1 (en) Mehtod and device for clock synchronization
EP2749968A1 (en) Time control device, time control method, and program
JP6209596B2 (ja) タイムトリガメッセージ及びイベントトリガメッセージを中継するための方法及び装置
JP2004186877A (ja) 無線アクセスネットワークシステム、無線通信方法、同期サーバ及びノード装置
US9323286B2 (en) Ad-hoc synchronization of industrial control networks
KR20110081911A (ko) 링크 대역 추정 장치
JP6036179B2 (ja) 通信装置及び同期方法
WO2022095669A1 (zh) 一种通信调度方法、装置和存储介质
CN112838904B (zh) Tsn网络延迟抖动测量装置及方法
US20140241479A1 (en) Frequency difference detection device, frequency difference detection method, and program
Claypool et al. Sharing but not Caring-Performance of TCP BBR and TCP CUBIC at the Network Bottleneck
JP6010802B2 (ja) 時刻同期システム、時刻同期方法、スレーブノード及びコンピュータプログラム
JP5675703B2 (ja) 通信装置、制御装置及びプログラム
JP6170456B2 (ja) スレーブノード、制御サーバ、時刻同期先決定方法及びコンピュータプログラム
KR100911512B1 (ko) 타이밍 패킷을 이용한 동기화 방법 및 장치
JP6085864B2 (ja) 時刻同期システム、時刻同期方法、スレーブノード及びコンピュータプログラム
WO2019042102A1 (zh) 一种设备的软件运行环境质量的评估方法及装置
JP6469027B2 (ja) 局内光終端装置、光通信システムおよび光通信方法
CN116566529A (zh) 一种时间调整方法、网络设备及***
JP2018046488A (ja) ネットワーク品質測定装置、ネットワーク品質測定方法およびネットワーク品質測定プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140715

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160713

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170712

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee