KR100910469B1 - Method for manufacturing of vertical trench mosfet and its structure - Google Patents

Method for manufacturing of vertical trench mosfet and its structure Download PDF

Info

Publication number
KR100910469B1
KR100910469B1 KR1020070088367A KR20070088367A KR100910469B1 KR 100910469 B1 KR100910469 B1 KR 100910469B1 KR 1020070088367 A KR1020070088367 A KR 1020070088367A KR 20070088367 A KR20070088367 A KR 20070088367A KR 100910469 B1 KR100910469 B1 KR 100910469B1
Authority
KR
South Korea
Prior art keywords
oxide film
trench
trench region
vertical
type
Prior art date
Application number
KR1020070088367A
Other languages
Korean (ko)
Other versions
KR20090022752A (en
Inventor
이규옥
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070088367A priority Critical patent/KR100910469B1/en
Publication of KR20090022752A publication Critical patent/KR20090022752A/en
Application granted granted Critical
Publication of KR100910469B1 publication Critical patent/KR100910469B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 수직형 트렌치 MOSFET를 제조하는 방법 및 구조에 관한 것으로, 수직 MOSFET에 있어 게이트 형성을 위한 트렌치 식각 이후에 트렌치 바닥 부분에 임플란트를 이용하여 리트로그레이드 웰(retrograde well)을 형성한 후 그 위에 두꺼운 게이트 산화막을 형성함으로써 게이트와 드레인 사이의 전하량을 완벽하게 낮춤과 동시에 두꺼운 산화막을 사용함에 따른 동작저항을 최소화함으로써, 소자의 특성을 안정화시켜 반도체 소자의 수율 및 신뢰성을 극대화시킬 수 있다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and structure for manufacturing a vertical trench MOSFET, wherein a retrograde well is formed using an implant in the trench bottom after trench etching for gate formation in a vertical MOSFET. By forming a thick gate oxide film to completely lower the amount of charge between the gate and drain, and at the same time to minimize the operating resistance of using a thick oxide film, it is possible to stabilize the characteristics of the device to maximize the yield and reliability of the semiconductor device.

임플란트, 웰(well), 트렌치, MOSFET Implants, Wells, Trench, MOSFET

Description

수직 트렌치 ＭＯＳＦＥＴ 제조 방법 및 그 구조{METHOD FOR MANUFACTURING OF VERTICAL TRENCH MOSFET AND ITS STRUCTURE}TECHNICAL FIELD OF MANUFACTURING AND STRUCTURE OF VERTICAL TRENCH MOOSFETT

본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 수직형 트렌치 MOSFET를 제조하는 방법 및 그 구조에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a method and a structure thereof for manufacturing a vertical trench MOSFET.

수직 MOSFET는 보통 하나의 드레인이 소오스 및 바디의 아래 부분에 위치하는 구조로서, DC-DC 컨버터로 사용되기 때문에 게이트와 드레인 사이에 낮은 전하량(Qgd)(또는 Qsw)(Charge)과 낮은 동작 저항(On resistance)이 요구된다. Vertical MOSFETs usually have one drain at the bottom of the source and body, and are used as a DC-DC converter, so that a low amount of charge (Qgd) (or Qsw) (Charge) and low operating resistance ( On resistance) is required.

이러한 수직 MOSFET는 도 1a에 도시된 바와 같이, 게이트와 드레인 사이에 형성된 높은 전하량으로 인하여 고속 동작의 어려움이 있기에 도 1b에 도시된 LOCOS(Local Oxidation of Silicon, 이하, LOCOS라 함) 기법을 사용하여 게이트가 형성되는 게이트와 드레인 사이의 높은 전하량은 감소시키는 방법이 적용되고 있다. 여기서, 두꺼운 산화막(thick oxide)이란 일반적인 게이트 산화막의 두께에 비해서 더 두꺼운 일 예로, 500Å∼2000Å 이내의 범위를 가지는 산화막을 의미한다. Since the vertical MOSFET has difficulty in high speed operation due to the high charge amount formed between the gate and the drain, as shown in FIG. 1A, the vertical MOSFET using the Local Oxidation of Silicon (LOCOS) technique illustrated in FIG. 1B is used. A method of reducing the high charge amount between the gate and the drain where the gate is formed has been applied. Here, a thick oxide is an example thicker than the thickness of a general gate oxide, for example, an oxide film having a range of 500 kPa to 2000 kPa.

하지만, 상기한 바와 같이 도 1b에 도시된 LOCOS 기법을 사용하여 게이트 바닥에 두꺼운 산화막을 구현할 경우에는 그 동작 저항(On resistance)이 높아짐에 따라 배터리 소모가 많아지게 되는 단점이 있으며, 또한 게이트와 드레인 사이의 높은 전하량이 완벽하게 낮추어지지 않기 때문에 고속 동작의 어려움이 있어 반도체 소자의 특성에 악영향을 주게되는 문제점이 있다. However, as described above, in the case of implementing a thick oxide film on the bottom of the gate using the LOCOS technique illustrated in FIG. 1B, the battery has a disadvantage in that the on-resistance is increased, and the gate and drain are also increased. Since the high charge amount between the two is not lowered completely, there is a difficulty in high-speed operation, which adversely affects the characteristics of the semiconductor device.

이에, 본 발명의 기술적 과제는 상술한 바와 같은 문제점을 해결하기 위해 안출한 것으로, 수직 MOSFET에 있어 게이트 형성을 위한 트렌치 식각 이후에 트렌치 바닥 부분에 임플란트를 이용하여 리트로그레이드 웰(retrograde well)을 형성한 후 그 위에 두꺼운 게이트 산화막을 형성함으로써 게이트와 드레인 사이의 전하량을 완벽하게 낮춤과 동시에 두꺼운 산화막을 사용함에 따른 동작저항을 최소화할 수 있는 수직 MOSFET 제조 방법 및 그 구조를 제공하고자 한다. Accordingly, the technical problem of the present invention is to solve the problems described above, to form a retrograde well (retrograde well) using an implant in the trench bottom portion after the trench etching for the gate formation in the vertical MOSFET After that, a thick gate oxide film is formed thereon to provide a vertical MOSFET manufacturing method and structure capable of completely lowering the amount of charge between the gate and the drain and minimizing operating resistance by using a thick oxide film.

본 발명의 일관점에 따른 수직 트렌치 MOSFET 제조 방법은 기판 위에 성장된 제1타입(type)-EPI층에 제2타입-바디를 형성하는 단계와, 형성된 제2타입-바디 상부에 대하여 PR 패턴을 마스크로 식각 공정을 실시하여 트렌치 영역을 형성하는 단계와, 형성된 트렌치 영역에 리트로그레이드 웰(Retrograded well) 임플란트를 실시하여 바닥에 리트로그레이드 웰을 형성하는 단계와, 트렌치 영역이 형성된 제2타입-바디 상부에 산화막을 형성하고, 형성된 산화막에 대하여 식각 공정을 실시하여 두꺼운 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다. According to the present invention, there is provided a method of manufacturing a vertical trench MOSFET according to the present invention. Forming a trench region by performing an etching process with a mask, forming a retrograded well at the bottom by performing a retrograded well implant on the formed trench region, and forming a trench region. Forming an oxide film on the upper side, and performing an etching process for the formed oxide film characterized in that it comprises a step of forming a thick oxide film.

상기 식각 공정은, 습식(Wet) 방식인 것을 특징으로 한다. The etching process is characterized in that the wet (Wet) method.

상기 리트로그레이드 웰 임플란트 조건은, 1×1014∼5×1014 이내의 도즈(dose)량이고, 50∼100kev 이내의 에너지인 것을 특징으로 한다. The retrode well implant conditions are doses within 1 × 10 14 to 5 × 10 14 and are energy within 50 to 100 kev.

상기 두꺼운 산화막은, 500Å∼2000Å 이내의 두께로 형성하는 것을 특징으로 한다. 그리고, 두꺼운 산화막은, 트렌치 영역의 바닥에 형성되는 것을 특징으로 한다. The thick oxide film is formed to a thickness of 500 kPa to 2000 kPa. The thick oxide film is formed at the bottom of the trench region.

또한, 본 발명의 다른 관점에 따른 수직 트렌치 MOSFET는 기판 상의 제1타입-EPI층에 형성된 제2타입-바디와, 제2타입-바디 상부에 대하여 PR 패턴을 마스크로 하여 형성한 트랜치 영역과, 트렌치 영역에 리트로그레이드 웰(Retrograded well) 임플란트를 실시하여 바닥에 형성한 리트로그레이드 웰과, 트렌치 영역이 형성된 제2타입-바디 상부에 형성된 산화막과, 산화막에 대하여 식각 공정을 실시하여 트렌치 영역의 바닥에 형성한 두꺼운 산화막을 포함한다. In addition, the vertical trench MOSFET according to another aspect of the present invention is a second type-body formed in the first type-EPI layer on the substrate, a trench region formed by using a PR pattern as a mask for the second type-body top, A retrograde well implant formed in the bottom of the trench region by a retrograde well implant, an oxide film formed on the upper portion of the second type-body in which the trench region is formed, and an oxide film is etched to the bottom of the trench region. It includes a thick oxide film formed on.

상기 리트로그레이드 웰 임플란트 조건은, 1×1014∼5×1014 이내의 도즈량이고, 50∼100kev 이내의 에너지인 것을 특징으로 한다. The retrode well implant conditions are doses within 1 × 10 14 to 5 × 10 14 and are energy within 50 to 100 kev.

상기 두꺼운 산화막은, 500Å∼2000Å 이내의 두께로 형성하는 것을 특징으로 한다. The thick oxide film is formed to a thickness of 500 kPa to 2000 kPa.

본 발명은 트렌치 식각 공정 이후에 트렌치 바닥에 리트로그레이드 웰을 형성한 후 그 위에 두께운 산화막을 형성함으로써 게이트와 드레인 사이의 전하량를 완벽하게 낮춤과 동시에 두꺼운 산화막을 사용함에 따른 동작저항의 증가를 최소화할 수 있어 소자의 특성을 안정화시켜 반도체 소자의 수율 및 신뢰성을 극대화시킬 수 있는 효과가 있다.The present invention forms a thick oxide film on the bottom of the trench after the trench etching process, and then forms a thick oxide film thereon to completely reduce the amount of charge between the gate and the drain, and minimize the increase in operating resistance due to the use of a thick oxide film. It is possible to stabilize the characteristics of the device to maximize the yield and reliability of the semiconductor device.

이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. Hereinafter, the operating principle of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, when it is determined that a detailed description of a known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Terms to be described later are terms defined in consideration of functions in the present invention, and may be changed according to intentions or customs of users or operators. Therefore, the definition should be made based on the contents throughout the specification.

본 발명의 구체적인 기술요지를 살펴보면, N+ 기판(201) 위에 N-EPI층(203)이 공지된 방법에 의해 성장되고, 이 성장된 N-EPI 층(203)에 바디 임플란트 공정(205)을 수행한 후 RTP 또는 퍼니스(furnace)에서의 열처리 등을 통해 드라이브 인 하게 되면, N-EPI 층(203)에 P-바디(207)가 형성된다. Looking at a specific technical aspect of the present invention, an N-EPI layer 203 is grown on a N + substrate 201 by a known method, and a body implant process 205 is performed on the grown N-EPI layer 203. After the drive-in through heat treatment in an RTP or a furnace, a P-body 207 is formed in the N-EPI layer 203.

다음에, 형성된 P-바디(207) 상부에 감광막(Photo Resist, PR)을 전면 도포하고, 이 도포된 PR의 일부를 선택적으로 제거하여 트렌치 영역을 형성하기 위한 PR 패턴(209)을 형성한 다음에, 형성된 PR 패턴(209)을 마스크로 식각 공정을 실시하여 트렌치 영역(211)을 형성한다.Next, a photoresist (PR) is applied to the entire surface of the formed P-body 207, and a part of the applied PR is selectively removed to form a PR pattern 209 for forming a trench region. The trench region 211 is formed by performing an etching process using the formed PR pattern 209 as a mask.

이어서, 형성된 트렌치 영역(211) 상부에 기형성된 PR 패턴(209)을 마스크로 리트로그레이드 웰 형성을 위한 임플란트 공정을 실시하여 트렌치의 바닥에 리트로그레이드 웰(213)을 형성한 후, PR 스트리핑(striping) 공정을 실시하여 잔류하는 PR 패턴(209)을 제거한다. Subsequently, an implant process for forming a retrode well is formed using the PR pattern 209 formed on the formed trench region 211 as a mask to form a retrode well 213 at the bottom of the trench, and then PR stripping. ) Process to remove the remaining PR pattern 209.

다음에, 리트로그레이드 웰(213)이 형성된 상태에서, 모서리 도포성(step coverage)이 우수한 CVD 공정으로 산화막(215)을 증착한 다음에 증착된 산화막(215)에 대하여 식각 공정, 예컨대, 습식(Wet) 방식을 실시하여 두꺼운 산화막(thick oxide)(217)만을 트렌치 바닥에만 형성한 후 게이트 및 소오스를 위한 공지된 추가 공정을 수행하여 수직 트렌치 MOSFET를 제조하는 과정을 통해 본 발명에서 이루고자 하는 바를 쉽게 달성할 수 있다.Next, in the state where the retrode well 213 is formed, the oxide film 215 is deposited by a CVD process having excellent step coverage, and then an etching process, for example, a wet process is performed on the deposited oxide film 215. It is easy to achieve the purpose of the present invention by forming a vertical trench MOSFET by performing a wet method to form only a thick oxide 217 only on the trench bottom, and then performing a known additional process for gate and source. Can be achieved.

도 2a 내지 도 2i는 본 발명의 바람직한 실시예에 따른 수직 트렌치 MOSFET 제조 방법을 설명하기 위한 각 공정별 수직 단면도이다.2A to 2I are vertical cross-sectional views of respective processes for explaining a method of manufacturing a vertical trench MOSFET according to a preferred embodiment of the present invention.

즉, N+ 기판(201) 위에 N-EPI층(203)이 공지된 방법에 의해 일 예로, 도 2a에 도시된 바와 같이 성장된다. That is, the N-EPI layer 203 is grown on the N + substrate 201 by, for example, a known method as shown in FIG. 2A.

다음으로, 성장된 N-EPI 층(203)에 바디 임플란트 공정(205)을 일 예로, B 또는 BF2와 같은 P-형 도즈(dose)를 이용하여 수행한 후 RTP 또는 퍼니스(furnace)에서의 열처리 등을 통해 드라이브 인 하게 되면, 도 2c에 도시된 바와 같이 N-EPI 층(203)에 P-바디(207)가 형성된다. Next, a body implant process 205 is performed on the grown N-EPI layer 203 using, for example, a P-type dose such as B or BF 2 , followed by an RTP or furnace. When driven in through heat treatment or the like, a P-body 207 is formed in the N-EPI layer 203 as shown in FIG. 2C.

다음에, 형성된 P-바디(207) 상부에 PR을 전면 도포하고, 이 도포된 PR의 일부를 선택적으로 제거하여 일 예로, 도 2d에 도시된 바와 같이 트렌치 영역을 형성하기 위한 PR 패턴(209)을 형성한다.Next, PR is applied to the entire surface of the formed P-body 207, and a part of the applied PR is selectively removed to form a trench region, for example, as shown in FIG. 2D. To form.

다음으로, 형성된 PR 패턴(209)을 마스크로 식각 공정을 실시하여 일 예로, 도 2e에 도시된 바와 같이, 트렌치 영역(211)을 형성한다.Next, an etching process is performed using the formed PR pattern 209 as a mask to form the trench region 211 as illustrated in FIG. 2E, for example.

이어서, 형성된 트렌치 영역(211) 상부에 기형성된 PR 패턴(209)을 마스크로 리트로그레이드 웰 형성을 위한 임플란트 공정을 실시하여 일 예로, 도 2f에 도시된 바와 같이 트렌치의 바닥에 리트로그레이드 웰(213)을 형성한다. 이때 임플란트의 조건은 1×1014∼5×1014 이내의 도즈(dose)량이고, 50∼100kev 이내의 에너지이다.Subsequently, an implant process for retreat well formation is performed using the PR pattern 209 formed on the formed trench region 211 as a mask. For example, as illustrated in FIG. 2F, the retrode well 213 is formed at the bottom of the trench. ). At this time, the condition of the implant is a dose amount within 1 × 10 14 to 5 × 10 14 and an energy within 50 to 100 kev.

이후, PR 스트리핑 공정을 실시하여 잔류하는 PR 패턴(209)을 제거한다. Thereafter, a PR stripping process is performed to remove the remaining PR patterns 209.

다음에, 리트로그레이드 웰(213)이 형성된 상태에서, 모서리 도포성(step coverage)이 우수한 CVD 공정으로 산화막(215)을 일 예로, 도 2g에 도시된 바와 같이 증착한다. 이때 트렌치 내부 바닥에 형성된 산화막의 두께는 트렌치 외부의 평평한 영역에서의 두께에 비해 더 두껍게 형성하여야 하며, 이는 후속하는 식각 공정에서 트렌치 외부의 평평한 영역에서의 산화막을 모두 제거하더라도 트렌치 내부의 바닥에는 일정 두께의 산화막을 잔존시키기 위해서이다. 바람직하게는 산화막의 두께는 트렌치 영역 외부의 평평한 지역에서의 두께는 1000Å∼4000Å 범위에서 증착될 때 트렌치 영역 내부의 바닥 부분에서의 산화막의 두께는 2000Å∼6000Å 범위에 있는 것이 바람직하다. Next, in the state where the retrode well 213 is formed, the oxide film 215 is deposited as an example, as shown in FIG. 2G by a CVD process having excellent step coverage. At this time, the thickness of the oxide film formed on the bottom of the trench should be thicker than the thickness of the flat area outside the trench, which is fixed on the bottom of the trench even if the oxide film on the flat area outside the trench is removed in a subsequent etching process. This is to leave an oxide film having a thickness. Preferably, the thickness of the oxide film is in the flat region outside the trench region when the thickness is deposited in the range of 1000 kPa to 4000 kPa, and the thickness of the oxide film in the bottom portion inside the trench region is preferably in the range of 2000 kPa to 6000 kPa.

다음으로, 증착된 산화막(215)에 대하여 식각 공정, 예컨대, 습식(Wet) 방식을 실시하여 일 예로, 도 2h에 도시된 바와 같이 두꺼운 산화막(217)만을 트렌치 바닥에만 형성시킨다. 전술한 바와 같이 식각 전 트렌치 내부의 바닥에 도포된 산화막의 두께가 트렌치 외부의 평평한 지역에 도포된 산화막에 비해 더 두꺼우므로 트렌치 외부의 평평한 지역의 산화막을 모두 식각해내더라도 트렌치 내부의 바닥에는 일정 두께의 산화막이 잔존하게 된다. 이때 잔존하는 산화막의 두께는 500Å∼2000Å 범위에 있는 것이 바람직하다. Next, an etch process, for example, a wet (Wet) method is performed on the deposited oxide layer 215 to form only the thick oxide layer 217 only at the trench bottom, as shown in FIG. 2H. As described above, since the thickness of the oxide film applied to the bottom of the trench before etching is thicker than that of the oxide coated on the flat area outside the trench, even if the oxide film of the flat area outside the trench is etched, the thickness of the oxide film is fixed to the bottom of the trench. Oxide film remains. At this time, the thickness of the remaining oxide film is preferably in the range of 500 kPa to 2000 kPa.

트렌치 바닥에 두꺼운 산화막을 형성한 후 게이트 및 소오스를 위한 공지된 추가 공정을 수행하여 일 예로, 도 2i에 도시된 바와 같이 수직 트렌치 MOSFET를 제조할 수 있다. After forming a thick oxide film at the bottom of the trench, additional known processes for the gate and the source may be performed to produce a vertical trench MOSFET, for example, as shown in FIG. 2I.

또한, 도 2a 내지 도 2i의 공정에 의해 제조된 수직 트렌치 MOSFET의 구조는, 기판(201) 상의 N-EPI층(203)에 형성된 P-바디(207)와, P-바디(207) 상부에 대하여 PR 패턴(209)을 마스크로 하여 형성한 트랜치 영역(211)과, 트렌치 영역(211)에 리트로그레이드 웰(Retrograded well) 임플란트를 실시하여 바닥에 형성한 리트로그레이드 웰(213)과, 트렌치 영역이 형성된 P-바디 상부에 형성된 산화막(215)과, 산화막(215)에 대하여 식각 공정을 실시하여 트렌치 영역의 바닥에 형성한 두꺼운 산화막(thick oxide)(217)으로 이루어져 있다. In addition, the structure of the vertical trench MOSFET manufactured by the process of FIGS. 2A to 2I is formed on the P-body 207 and the P-body 207 formed on the N-EPI layer 203 on the substrate 201. A trench region 211 formed using the PR pattern 209 as a mask, a retrograded well 213 formed in the bottom by applying a retrograded well implant to the trench region 211, and a trench region The oxide film 215 formed on the formed P-body and the oxide film 215 are etched to form a thick oxide film 217 formed on the bottom of the trench region.

여기서, 리트로그레이드 웰 임플란트 조건은, 1×1014∼5×1014 이내의 도즈(dose)량이고, 50∼100kev 이내의 에너지이고, 두꺼운 산화막은, 500Å∼2000Å 이내의 두께로 형성하며, 식각 공정은, 습식(Wet) 방식이 바람직하다. Here, the retrolaid well implant condition is a dose amount within 1 × 10 14 to 5 × 10 14 , an energy within 50 to 100 kev, and a thick oxide film is formed to have a thickness within 500 to 2000 kPa, and is etched. The wet process is preferably a wet method.

이상 설명한 바와 같이, 본 발명은 트렌치 식각 공정 이후에 트렌치 바닥에 리트로그레이드 웰을 형성한 후 그 위에 두께운 산화막을 형성함으로써 게이트와 드레인 사이의 전하량를 완벽하게 낮춤과 동시에 두꺼운 산화막을 사용함에 따른 동작저항의 증가를 최소화할 수 있어 소자의 특성을 안정화시킬 수 있다. As described above, the present invention forms a thick oxide film on the bottom of the trench after the trench etching process, and then forms a thick oxide film thereon, thereby completely lowering the charge amount between the gate and the drain, and at the same time operating resistance by using a thick oxide film. The increase of can be minimized to stabilize the characteristics of the device.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다. Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by those equivalent to the scope of the claims.

도 1a는 종래 기술에 따른 수직 MOSFET를 도시한 도면,1a shows a vertical MOSFET according to the prior art,

도 1b는 종래 기술에 따른 LOCOS 기법에 의해 제조된 수직 MOSFET를 도시한 도면,1b illustrates a vertical MOSFET fabricated by the LOCOS technique according to the prior art;

도 2a 내지 도 2i는 본 발명의 바람직한 실시 예에 따른 수직 트렌치 MOSFET 제조 방법을 설명하기 위한 각 공정별 수직 단면도.2A to 2I are vertical cross-sectional views of respective processes for explaining a method of manufacturing a vertical trench MOSFET according to a preferred embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

201 : N+ 기판 203 : N-EPI 층201: N + substrate 203: N-EPI layer

205 : 임플란트 207 : P-바디205: implant 207: P-body

209 : PR 패턴 211 : 트렌치 영역209: PR pattern 211: trench region

213 : 바닥 웰 215 : 산화막213: bottom well 215: oxide film

217 : 두꺼운 산화막217 thick oxide film

Claims (8)

(a)기판 위에 성장된 제1타입(type)-에픽테셜(Epitaxial, 이하, EPI라 함)층에 제2타입-바디(BODY)를 형성하는 단계와, (a) forming a second type body (BODY) on the first type (epitoaxial, hereinafter referred to as EPI) layer grown on the substrate; (b)상기 형성된 제2타입-바디 상부에 대하여 PR 패턴을 마스크로 식각 공정을 실시하여 트렌치 영역을 형성하는 단계와, (b) forming a trench region by performing an etching process on the upper portion of the formed second type body using a PR pattern as a mask; (c)상기 형성된 트렌치 영역에 리트로그레이드 웰(Retrograded well) 임플란트를 실시하여 바닥에 리트로그레이드 웰을 형성하는 단계와, (c) forming a retrograde well on the bottom by performing a retrograded well implant on the formed trench region; (d)상기 리트로그레이드 웰이 형성되어 있는 트렌치 영역이 포함된 제2타입-바디 상부에 산화막을 형성하고, 상기 형성된 산화막에 대하여 식각 공정을 실시하여 상기 트랜치 영역내 상기 리트로그레이드 웰 상부에 두꺼운 산화막(thick oxide)을 형성하는 단계(d) forming an oxide film on the second type-body including the trench region in which the retrode well is formed, and performing an etching process on the formed oxide film to form a thick oxide film on the retrode well in the trench region. (thick oxide) forming 를 포함하는 수직 트렌치 MOSFET 제조 방법.Vertical trench MOSFET manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 (b)단계에서의 식각 공정은, 습식(Wet) 방식인 것을 특징으로 하는 수직 트렌치 MOSFET 제조 방법.The etching process of the step (b) is a vertical trench MOSFET manufacturing method, characterized in that the wet (Wet) method. 제 1 항에 있어서,The method of claim 1, 상기 (c)단계에서의 리트로그레이드 웰 임플란트 조건은, 1×1014∼5×1014 이내의 도즈(dose)량이고, 50∼100kev 이내의 에너지인 것을 특징으로 하는 수직 트렌치 MOSFET 제조 방법.The retrode well implant condition in step (c) is a dose amount within 1 × 10 14 to 5 × 10 14 and energy within 50 to 100 kev. 제 1 항에 있어서,The method of claim 1, 상기 (d)단계에서의 두꺼운 산화막은, 500Å∼2000Å 이내의 두께로 형성하는 것을 특징으로 하는 수직 트렌치 MOSFET 제조 방법.The thick oxide film in the step (d) is formed with a thickness of less than 500 ~ 2000 GPa vertical trench MOSFET manufacturing method. 삭제delete 기판 상의 제1타입-EPI층에 형성된 제2타입-바디와, A second type-body formed in the first type-EPI layer on the substrate, 상기 제2타입-바디 상부에 대하여 PR 패턴을 마스크로 하여 형성한 트랜치 영역과, A trench region formed on the upper portion of the second type body using a PR pattern as a mask; 상기 트렌치 영역에 리트로그레이드 웰(Retrograded well) 임플란트를 실시하여 바닥에 형성한 리트로그레이드 웰과, A retrograde well formed on the bottom by performing a retrograde well implant in the trench region; 상기 트렌치 영역이 형성된 제2타입-바디 상부에 형성된 산화막과,An oxide film formed on the second type-body in which the trench region is formed; 상기 산화막에 대하여 식각 공정을 실시하여 상기 트렌치 영역의 바닥에 형성한 두꺼운 산화막(thick oxide)A thick oxide layer formed on the bottom of the trench region by performing an etching process on the oxide layer 을 포함하는 수직 트렌치 MOSFET.Vertical trench MOSFET comprising. 제 6 항에 있어서,The method of claim 6, 상기 리트로그레이드 웰 임플란트 조건은, 1×1014∼5×1014 이내의 도즈(dose)량이고, 50∼100kev 이내의 에너지인 것을 특징으로 하는 수직 트렌치 MOSFET.The retrode well implant condition is a dose amount within 1 × 10 14 ~ 5 × 10 14 , the vertical trench MOSFET, characterized in that the energy within 50 to 100 kev. 제 6 항에 있어서,The method of claim 6, 상기 두꺼운 산화막은, 500Å∼2000Å 이내의 두께로 형성하는 것을 특징으로 하는 수직 트렌치 MOSFET.The thick oxide film is formed in a thickness of 500 ~ 2000 GPa vertical trench MOSFET, characterized in that.
KR1020070088367A 2007-08-31 2007-08-31 Method for manufacturing of vertical trench mosfet and its structure KR100910469B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070088367A KR100910469B1 (en) 2007-08-31 2007-08-31 Method for manufacturing of vertical trench mosfet and its structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070088367A KR100910469B1 (en) 2007-08-31 2007-08-31 Method for manufacturing of vertical trench mosfet and its structure

Publications (2)

Publication Number Publication Date
KR20090022752A KR20090022752A (en) 2009-03-04
KR100910469B1 true KR100910469B1 (en) 2009-08-04

Family

ID=40692568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088367A KR100910469B1 (en) 2007-08-31 2007-08-31 Method for manufacturing of vertical trench mosfet and its structure

Country Status (1)

Country Link
KR (1) KR100910469B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870220B2 (en) 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
KR20050085617A (en) * 2002-12-14 2005-08-29 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Manufacture of trench-gate semiconductor devices
KR20050086130A (en) * 2004-02-25 2005-08-30 삼성전자주식회사 Verticla transistor structure for use in semiconductor device and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870220B2 (en) 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
KR20050085617A (en) * 2002-12-14 2005-08-29 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Manufacture of trench-gate semiconductor devices
KR20050086130A (en) * 2004-02-25 2005-08-30 삼성전자주식회사 Verticla transistor structure for use in semiconductor device and method thereof

Also Published As

Publication number Publication date
KR20090022752A (en) 2009-03-04

Similar Documents

Publication Publication Date Title
JP4489968B2 (en) Method for manufacturing MIS transistor on semiconductor substrate
US20120049902A1 (en) Integrated electronic device and method for manufacturing thereof
US10586730B2 (en) Trench isolated IC with transistors having LOCOS gate dielectric
US7524726B2 (en) Method for fabricating a semiconductor device
US8609493B2 (en) Method of fabricating semiconductor device
US20140048876A1 (en) Semiconductor device including a high breakdown voltage dmos and method of manufacturing the same
KR20220074921A (en) LDMOS device and manufacturing method thereof
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
US20190103466A1 (en) Trench gate manufacturing method
CN104795446B (en) Trench gate mosfet and its manufacture method
US7883971B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
CN110957357B (en) Manufacturing method of shielded gate type metal oxide semiconductor field effect transistor
US20140306318A1 (en) Trench formation method and a semiconductor structure thereof
US8088662B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
US20050202637A1 (en) Recessed termination for trench schottky device without junction curvature
KR100910469B1 (en) Method for manufacturing of vertical trench mosfet and its structure
CN107180857B (en) Manufacturing method of VDMOS device
CN105981144B (en) Termination structure and preparation method thereof
US20130154017A1 (en) Self-Aligned Gate Structure for Field Effect Transistor
KR100943504B1 (en) Method for manufacturing
TWI836269B (en) Metal oxide semiconductor device and manufacturing method thereof
CN116313807B (en) Preparation method of super-junction power MOSFET device with double-layer side wall structure and super-junction power MOSFET device
KR100871978B1 (en) Mosfet and method for manufacturing the same
KR101038306B1 (en) Method for forming semiconductor device
KR100587091B1 (en) Transistor and method for forming thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee