KR100910446B1 - 디스플레이 장치용 ｉ２ｃ 타임 콘트롤러의 데이터 동기화구현 회로 및 방법 - Google Patents

디스플레이 장치용 ｉ２ｃ 타임 콘트롤러의 데이터 동기화구현 회로 및 방법 Download PDF

Info

Publication number
KR100910446B1
KR100910446B1 KR1020070124440A KR20070124440A KR100910446B1 KR 100910446 B1 KR100910446 B1 KR 100910446B1 KR 1020070124440 A KR1020070124440 A KR 1020070124440A KR 20070124440 A KR20070124440 A KR 20070124440A KR 100910446 B1 KR100910446 B1 KR 100910446B1
Authority
KR
South Korea
Prior art keywords
clock signal
external memory
master
interface
clock
Prior art date
Application number
KR1020070124440A
Other languages
English (en)
Other versions
KR20090057734A (ko
Inventor
채종석
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070124440A priority Critical patent/KR100910446B1/ko
Priority to US12/207,062 priority patent/US8063898B2/en
Priority to TW097135713A priority patent/TW200926103A/zh
Publication of KR20090057734A publication Critical patent/KR20090057734A/ko
Application granted granted Critical
Publication of KR100910446B1 publication Critical patent/KR100910446B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따르는 액정표시장치용 타임 콘트롤러 내의 I2C 매스터와 외부 메모리와의 인터페이스를 제어 방법은 프리-스케일러가 상기 I2C 매스터로부터 상기 외부 메모리로 전송되는 제 1클럭 신호 및 상기 외부 메모리로부터 상기 I2C 매스터로 전송되는 제 2클럭 신호의 동기화 여부를 비교하는 단계 및 상기 제 1 클럭 신호 및 제 2클럭 신호간에 동기화가 이루어지지 않은 경우에 상기 프리-스케일러가 상기 I2C 매스터로 상기 외부 메모리간의 I2C 인터페이스의 수행을 위한 제 3클럭 신호의 전송을 중단하는 단계를 포함하는 것을 특징으로 한다.
또한 본 발명에 따른 외부 메모리와 연결된 액정표시장치의 타임 콘트롤러는 상기 외부 메모리와 I2C 인터페이스를 수행하는 I2C 매스터와 상기 I2C 매스터로부터 상기 외부 메모리로의 제 1 클럭 신호의 전송로 및 상기 외부 메모리로부터 상기 I2C 매스터로의 제 2 클럭 신호의 전송로와 연결되어 있고, 상기 I2C 매스터에 상기 외부 메모리와의 상기 I2C 인터페이스의 시작을 위한 제 3 클럭 신호를 전송하는 프리-스케일러를 포함하는 것을 특징으로 한다.
액정표시장치, TCON, I2C 인터페이스

Description

디스플레이 장치용 Ｉ２Ｃ 타임 콘트롤러의 데이터 동기화 구현 회로 및 방법{A circuit for data synchronizing of I2C time controller in display device and method thereof}
본 발명은 액정표시장치용 I2C 타임 콘트롤러(time controller, 이하 TCON)와 외부 메모리와의 인터페이스를 제어하는 방법에 관한 것으로서, 특히 상기 TCON과 외부 메모리간에 사용되는 비동기 방식의 인터페이스에서의 안정적인 데이터 래치(latch)를 구현하는 회로 및 방법에 관한 것이다.
일반적으로 액정표시장치는 픽셀을 단위로 하여 화면이 형성되는 디스플레이 패널과 상기 디스플레이 패널의 픽셀을 제어하기 위한 게이트 드라이버 및 소스 드라이버와 상기 게이트 드라이버 및 소스 드라이버를 제어하기 위한 제어 회로를 구비하고 있다.
디스플레이 패널의 픽셀은 하나의 MOS 트랜지스터와 하나의 캐패시터로 구성되어 있다. 따라서 디스플레이 패널은 이러한 캐패시터 및 트랜지스터로 이루어진 픽셀이 가로로 소스 라인의 수만큼 배열되며 세로로 게이트 라인 수만큼 배열되는 구조로 모델링 될 수 있다.
게이트 드라이버의 출력 단자는 상기 픽셀에서 스위치 역할을 수행하는 MOS 트랜지스터의 게이트와 연결되어 트랜지스터를 온/오프하는 역할을 수행한다.
소스 드라이버는 디지털 제어 회로로부터 영상 데이터를 입력 받고 이를 아날로그 신호로 변환한 후 상기 제어 회로로부터 입력되는 클럭 신호에 응답하여 상기 아날로그 신호를 증폭하여 트랜지스터가 온 상태에 있는 픽셀의 캐패시터에 공급하는 역할을 수행한다.
이러한 게이트 드라이버와 소스 드라이버의 구동 타이밍을 제어하기 위하여 제어 회로에는 시간 제어를 위한 TCON를 구비하게 된다. 즉, TCON은 수평/수직 동기 신호를 이용하여 데이터 제어 신호와 게이트 제어 신호를 생성하고 이러한 신호들을 각각 소스 드라이버 및 게이트 드라이버에 전송하게 되며. 이러한 제어 신호에 응답하여 소스 드라이버 및 게이트 드라이버가 구동되게 되는 것이다.
종래의 TCON에서는 외부 메모리, 예컨대 EEPROM과의 인터페이스를 위하여 I2C 프로토콜(protocol)를 지원한다. 도 1은 종래의 I2C 프로토콜(protocol)을 지원하는 TCON의 구조의 일부를 개략적으로 나타낸 것이다. 종래의 TCON에는 클럭을 발생시키는 오실레이터(100)와 발생된 클럭의 주파수를 변형하여 이를 I2C 매스터(120)에 전송하는 프리-스케일러(pre-scaler,110) 및 외부 메모리(170)와 I2C 프로토콜에 의해 인터페이스 되는 I2C 매스터(120)를 포함한다.
이러한 종래의 TCON에서는 외부 메모리의 동작이 단순하기 때문에 일반적으 로 I2C 매스터(120)와 외부 메모리간(170)에는 데이터 동기화 과정을 지원하지 않았다. 이러한 이유로 외부 메모리(170)와 TCON 사이에 데이터 신호의 전달 과정에서 원하지 않은 신호 지연이 발생하게 되고 따라서 정확한 데이터 전송이 이루어 지지 않은 경우가 다수 발생하였다.
예를 들면, 데이터 동기화 과정을 지원하지 않는 I2C 매스터(120)에서는 외부 메모리의 데이터를 읽기(read) 위하여 일정 명령 신호를 발생시켜 클럭에 맞추어 외부 메모리에 전송한다. 이 과정을 도 1에 나타내었는 바, I2C 매스터(120)으로부터 외부 메모리로 전송되는 제 1 클럭(130) 및 제 1 데이터 전송 신호(140)가 나타나 있다.
이후 설정된 시간이 경과하면 상기 외부 메모리(170)의 데이터를 클럭에 맞추어 래치(latch)하게 된다. 이 과정을 도 1에 나타내었는 바, 외부 메로리(170)로부터 I2C 매스터(120)로 전송되는 제 2 클럭(150) 및 제 2 데이터 전송 신호(160)가 나타나 있다.
그러나 만약 설정된 시간 내에 외부 메모리(170)가 데이터를 전송할 준비가 완료되지 못한 상황이 발생한다면 I2C 매스터(120)는 외부 메모리(170)로부터 잘못된 데이터를 래치(latch)하게 되고 이러한 전송 오류는 신뢰성 있는 액정표시장치의 구동에 심각한 문제점을 발생시키게 된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출된 것으로서, 상기 TCON의 I2C 매스터와 외부 메모리간에 사용되는 비동기 방식의 인터페이스에서의 안정적인 데이터 래치(latch)를 구현하는 TCON 회로 및 방법에 관한 것이다.
본 발명에 따르는 액정표시장치용 TCON 내의 I2C 매스터와 외부 메모리와의 인터페이스를 제어 방법은 프리-스케일러가 상기 I2C 매스터로부터 상기 외부 메모리로 전송되는 제 1클럭 신호 및 상기 외부 메모리로부터 상기 I2C 매스터로 전송되는 제 2클럭 신호의 동기화 여부를 비교하는 단계와 상기 제 1 클럭 신호 및 제 2클럭 신호간에 동기화가 이루어지지 않은 경우에 상기 프리-스케일러가 상기 I2C 매스터로 상기 외부 메모리간의 I2C 인터페이스의 수행을 위한 제 3클럭 신호의 전송을 중단하는 단계를 포함하는 것을 특징으로 한다.
이때 상기 외부 메모리로부터의 제 2 클럭 신호는 노이즈(noise) 제거를 위해 노이즈 필터(noise filter)를 거쳐 상기 I2C 매스터에 전송될 수 있다.
또한 상기 제 1 클럭 신호와 제 2 클럭 신화간에는 동기화 여부의 판단을 위한 시간 지연(time delay)의 허용 범위를 가질 수 있으며, 이때 상기 시간 지연의 허용 범위는 TCON의 동작을 제어하는 외부 클럭의 한 주기의 정수배가 될 수 있다.
한편 본 발명에 따른 외부 메모리와 연결된 액정표시장치의 TCON는 상기 외 부 메모리와 I2C 인터페이스를 수행하는 I2C 매스터와 상기 I2C 매스터로부터 상기 외부 메모리로의 제 1 클럭 신호의 전송로 및 상기 외부 메모리로부터 상기 I2C 매스터로의 제 2 클럭 신호의 전송로와 연결되어 있고, 상기 I2C 매스터에 상기 외부 메모리와의 상기 I2C 인터페이스의 시작을 위한 제 3 클럭 신호를 전송하는 프리-스케일러를 포함하는 것을 특징으로 한다.
이때 상기 외부 메모리는 EEPROM을 포함할 수 있다.
본 발명에 의할 시 TCON 내 I2C 매스터와 외부 메모리와의 비동기 방식의 인터페이스에서도 외부 메모리의 데이터 전송 준비 여부에 맞춰 상기 I2C 인테페이스가 진행되므로 I2C 매스터가 안정적으로 데이터를 래치할 수 있어 I2C 인터페이스 중의 오류 발생으로 인한 TCON 동작의 불안정을 제거하여 보다 신뢰성 있는 액정표시장이 동작을 가능하게 한다.
이하 첨부된 도면들을 참조하여 본 발명에 대해서 상세히 설명한다. 도 2에는 본 발명에 따르는 TCON 회로의 구성이 도시되어 있다.
도 2에 나타낸 바와 같이 I2C 매스터(220)으로부터 외부 메모리(290)로는 제 1 클럭 신호(240) 및 제 1 데이터 전송 신호(250)가 전송되며, 외부 메모리(290)으로부터 I2C 매스터(220)으로는 제 2 클럭 신호(260) 및 제 2 데이터 전송 신 호(270)가 전송된다. 이때 프리-스케일러(210)에는 제 1 클럭 신호(240)의 전송로와 외부 메모리(290)로부터 I2C 매스터(220)으로 입력되는 제 2 클럭 신호(260)의 전송로가 연결되어 있다. 이때 상기 제 2 클럭 신호(260) 및 제 2 데이터 전송 신호(270)는 외부 메모리(290)로부터의 신호(261,271)가 노이즈 필터(noise filter, 230)를 통하여 노이즈가 제거된 후 I2C 매스터(220)에 입력될 수 있다.
프리-스케일러(210)는 오실레이터(200)로부터 입력되는 클록 신호의 주파수를 변경하는 기능과 더불어 제 1 클럭 신호(240) 및 제 2 클럭 신호(260)을 상호 비교하여 I2C master(220) 및 외부 메모리(290)의 상태를 보고 계속 동작을 수행할 것인지 아니면 외부 메모리가 준비가 될 때까지 기다려야 될 것인지에 대해서 판단을 하는 기능을 수행한다.
상기 프리-스케일러(210)는, 외부 메모리(290)의 데이터 송신 준비가 완료되어 계속 동작을 수행하는 데 아무런 문제가 없다고 판단되면, I2C 매스터(220)로 제 3 클럭 신호(280)을 전송하여 I2C 매스터(220)와 외부 메모리(290)간의 I2C 인터페이스가 시작되도록 한다. 그러나 만약 그 반대로 외부 메모리(290)가 아직 준비가 되지 않았다고 판단되면, 제 3 클럭 신호(280)를 전송하지 않고 준비가 완료될 때까지 현재 상태를 계속 유지하게 된다.
상기 프리-스케일러(210)에서 I2C 매스터(220)에서 외부 메모리(290)로의 제 1 클럭 신호(240)와 외부 메모리(290)에서 I2C 매스터(220)으로의 제 2 클록 신호(260)를 비교하는 방법은 다음과 같다.
즉, 프리-스케일러(210)에서는 외부 클럭에 따라 작동하면서 제 1 클럭 신 호(240) 및 제 2 클럭 신호(260)의 동기화 여부, 즉 모두 High 상태 이거나 모두 Low 상태인지 여부를 비교한다. 만약 제 1 클럭 신호 및 제 2 클럭 신호의 동기화가 이루어져 모두 High 상태이거나 Low 상태인 경우에는 외부 메모리(290)와 I2C 매스터(220) 간의 I2C 인터페이스가 정상적으로 가능한 상태이므로 프리-스케일러(210)은 I2C 매스터(220)에 동작을 계속 수행하라는 제 3 클럭 신호(280)를 전송하게 된다.
그러나 제 1 클럭 신호(240) 및 제 2 클럭 신호(260)의 동기화가 이루어 지지 않아 둘 중 어느 하나가 High 상태이고 나머지 하나가 Low 상태인 경우에는 I2C 매스터(220)와 외부 메모리(290)간의 I2C 인터페이스를 위한 데이터 송수신의 준비가 안된 상태이므로 프리-스케일러(210)은 제 3 클럭 신호(280)를 전송하지 않고 동기화가 이루어질 때까지 기다리게 된다.
이때 상기 제 1 클럭 신호와 제 2 클럭 신화간에는 동기화 여부의 판단을 위한 시간 지연(time delay)의 허용 범위를 가질 수 있다. 여기서 시간 지연의 허용 범위란 제 1 클럭 신호의 변화에 따른 제 2 클럭 신호의 변화가 시간 상 정확하게 일치하지 않더라도 일정한 시간의 허용 범위를 두고 이 범위 내에서 양 클럭 신호의 상태가 동일하게 되면 동기화가 된 것으로 간주하는 범위를 말한다.
상기 시간 지연의 허용 범위는 TCON의 동작을 제어하는 외부 클럭의 한 주기의 정수배 만큼 가질 수 있다.
따라서 프리-스케일러(220)은 최초의 제 1 클럭 신호의 신호가 High에서 Low로 변하거나 또는 Low에서 High로 변하는 시점에서 제 2 클럭 신호와 동기화가 이 루어 지지 않더라도 외부 클럭의 한 주기가 흐른 다음 다시 두번째 제 1 클럭 신호의 상태를 변화시키고 제 2 클럭 신호 신호와의 동기화 여부를 비교한다. 이러한 과정을 기 설정된 외부 클럭 주기의 n번째 (n은 정수) 때까지 계속 진행하면서 제 1 클럭 신호와 제 2 클럭 신호가 동기화 되는 시점이 발생되는 지를 비교한다. 만약 기 설정된 외부 클럭의 한 주기의 n배가 될 때까지 동기화가 발생되지 않으면 프리-스케일러(220)은 마지막 n번째 주기의 바로 다음 주기인 n+1번째 주기에서 더 이상 동작을 수행하지 않고 중지 카운터 (stop counter) 신호를 발생시켜 종래의 상태를 그대로 유지하게 한다.
도 3은 TCON에서의 클럭에 따른 동작을 도시한 타이밍 다이아그램(timing diamgram)이다. 도 3에서 보는 바와 같이 프리-스케일러(210)은 외부 클럭에 따라 제 1 클럭 신호와 제 2 클럭 신호의 신호가 동기화가 이루어지는 지 여부를 비교하게 된다. 본 실시예에서 제 1 클럭 신호 신호와 제 2 클럭 신호 신호와의 동기 비교를 위한 시간 지연의 허용 범위는 외부 클럭 한 주기의 3배까지 허용된다. 따라서 도 3에서 보는 것과 같이 최초의 제 1 클럭 신호가 High에서 Low로 변화되는 시점에서 제 2 클럭 신호는 그대로 High를 유지하여 양 신호간에 동기화가 이루어 지지 않더라도 바로 동작 중단을 위한 중지 카운터(stop counter) 신호를 발생시키기 않는다. 대신 계속해서 외부 클럭에 대응하여 1 클럭 신호 신호를 High에서 Low로 변화시킨다. 도 3에는 최초 제 1 클럭 신호가 변화된 시점으로부터 외부 클럭의 3 주기가 경과된 다음 (즉, 제 1 클럭 신호_3의 발생 시) 제 1 클럭 신호와 제 2 클럭 신호간에 동기화가 이루어 졌음을 알 수 있다(제 1 클럭 신호_1 및 제 1 클럭 신호_2는 편의상 생략하였음).
위와 같이 제 1 클럭 신호 및 제 2 클럭 신호 신호가 시간 지연 허용 범위 내에서 동기화가 이루어지면 I2C 매스터(220)와 외부 메모리와의 I2C 인터페이스는 중단 없이 계속 수행된다.
마찬가지로 제 1 클럭 신호가 Low 상태에서 High 상태로 변화됨에 따라 Low 상태를 그대로 유지하고 있는 제 2 클럭 신호와 동기화를 이루지 못하게 되더라도 바로 정지 카운터 신호를 발생시키지 않으며 시간 지연의 허용 범위인 외부 클럭 한 주기의 3배가 될 때까지 계속 제 1 클럭 신호를 Low에서 High로 변화 시킨다.
그러나 제 1 클럭 신호의 시간 지연 허용 범위 내에서 제 2 클럭 신호는 여전히 Low 상태를 유지함에 따라 동기화가 이루어지지 않게 되며 따라서 프리-스케일러(210)은 외부 메모리(290)가 I2C 매스터(220)과의 I2C 인터페이스를 위한 준비가 되지 않은 것으로 판단하고 시간 지연의 허용 범위인 외부 클럭의 3번째 주기가 경과된 바로 다음 주기인 4번째 주기의 상승시점에서 정지 카운터 신호를 발생시킨다. 이렇게 정지 카운터 신호가 발생됨으로 인해 카운터(counter)는 카운팅(counting)을 중단하게 되며, 제 1 클럭 신호 및 제 2 클럭 신호의 신호가 다시 동기화 될 때까지 프리-스케일러(210)는 I2C 매스터(220)으로 제 3 클럭 신호를 전송하기 않고 기다리는 상태를 그대로 유지한다. 이러한 과정을 도 3에 도면부호 (300)에 나타내었다.
이후 외부 메모리(290)가 데이터 전송 준비가 완료되면 제 2 클럭 신호 신호는 Low 상태에서 High 상태로 변화된다. 제 2 클럭 신호가 High 상태를 유지하고 있는 동안 다시 제 1 클럭 신호가 Low 상태에서 High 상태로 변화되면 양 신호간에 동기화가 이루어 지게 되며, 이 경우는 외부 메모리(290)와 I2C 매스터(220)가 모두 I2C 인터페이스를 위한 준비를 완료했다는 것을 의미하므로 양 신호의 동기화 시점에 카운터는 다시 카운팅을 시작하게 된다.
이에 따라 프리-스케일러(210)는 제 3 클럭 신호 신호를 I2C 매스터(220)에 전송하게 되고 이에 따라 I2C 매스터와 외부 메모리간의 I2C 인터페이스가 수행되게 된다.
도 1는 종래의 I2C 매스터 및 프리-스케일러를 포함하는 TCON의 회로도 이다.
도 2는 본 발명에 따르는 TCON의 회로도 이다.
도 3에는 본 발명에 따른 TCON에서의 클럭에 따른 타이밍 다이아그램(timing diamgram)을 나타내었다.
<도면의 주요 부분에 대한 부호의 설명>
200: 오실레이터 210: 프리-스케일러(pre-scaler)
220: I2C 매스터 230: 노이즈 필터(noise filer)
240: 제 1 클럭 신호 250: 제 1 데이터 전송 신호
260: 제 2 클럭 신호 270: 제 2 데이터 전송 신호

Claims (7)

  1. 액정표시장치용 타임 콘트롤러 내의 I2C 매스터와 외부 메모리와의 인터페이스를 제어 방법에 있어서,
    프리-스케일러가 상기 I2C 매스터로부터 상기 외부 메모리로 전송되는 제 1클럭 신호와 상기 외부 메모리로부터 상기 I2C 매스터로 전송되는 제 2클럭 신호의 동기화 여부를 비교하는 단계; 및
    상기 제 1 클럭 신호와 제 2클럭 신호간에 동기화가 이루어지지 않은 경우에 상기 프리-스케일러가 상기 I2C 매스터로 상기 I2C 매스터와 상기 외부 메모리와의 I2C 인터페이스의 수행을 위하여 전송하는 제 3클럭 신호의 전송을 중단하는 단계;
    를 포함하는 것을 특징으로 하는 I2C 매스터와 외부 메모리간의 인터페이스 제어 방법.
  2. 제1항에 있어서,
    상기 제 2 클럭 신호는 노이즈 제거를 위해 상기 외부 메모리로부터 노이즈 필터를 거쳐 상기 I2C 매스터에 전송되는 것을 특징으로 하는 하는 I2C 매스터와 외부 메모리간의 인터페이스 제어 방법.
  3. 제 1항에 있어서,
    상기 제 1 클럭 신호와 상기 제 2 클럭 신호간에는 동기화 여부의 판단을 위한 시간 지연(time delay)의 허용 범위를 가지는 것을 특징으로 하는 I2C 매스터와 외부 메모리간의 인터페이스 제어 방법.
  4. 제 3항에 있어서,
    상기 시간 지연의 허용 범위는 상기 타임 콘트롤러의 동작을 제어하는 외부 클럭의 한 주기의 정수배인 것을 특징으로 하는 I2C 매스터와 외부 메모리간의 인터페이스 제어 방법.
  5. 외부 메모리와 연결된 액정표시장치의 타임 콘트롤러에 있어서,
    상기 외부 메모리와 I2C 인터페이스를 수행하는 I2C 매스터; 및
    상기 I2C 매스터로부터 상기 외부 메모리로의 제 1 클럭 신호의 전송로 및 상기 외부 메모리로부터 상기 I2C 매스터로의 제 2 클럭 신호의 전송로와 연결되어 있고, 상기 I2C 매스터에 상기 외부 메모리와의 상기 I2C 인터페이스 수행을 위한 제 3 클럭 신호를 전송하는 프리-스케일러;
    를 포함하는 것을 특징으로 하는 액정표시장치의 타임 콘트롤러.
  6. 제5항에 있어서,
    상기 제 2 클럭 신호의 노이즈를 제거하기 위해 상기 외부 메모리 및 상기 I2C 매스터 사이에 위치하는 노이즈 필터를 더 구비하는 것을 특징으로 하는 액정표시장치의 타임콘트롤러.
  7. 제5항에 있어서,
    상기 외부 메모리는 EEPROM인 것을 특징으로 하는 액정표시장치의 타임콘트롤러.
KR1020070124440A 2007-12-03 2007-12-03 디스플레이 장치용 ｉ２ｃ 타임 콘트롤러의 데이터 동기화구현 회로 및 방법 KR100910446B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070124440A KR100910446B1 (ko) 2007-12-03 2007-12-03 디스플레이 장치용 ｉ２ｃ 타임 콘트롤러의 데이터 동기화구현 회로 및 방법
US12/207,062 US8063898B2 (en) 2007-12-03 2008-09-09 Circuit for data synchronization of I2C time controller in display device and method thereof
TW097135713A TW200926103A (en) 2007-12-03 2008-09-17 Circuit for data synchronization of I2C time controller in display device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124440A KR100910446B1 (ko) 2007-12-03 2007-12-03 디스플레이 장치용 ｉ２ｃ 타임 콘트롤러의 데이터 동기화구현 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20090057734A KR20090057734A (ko) 2009-06-08
KR100910446B1 true KR100910446B1 (ko) 2009-08-04

Family

ID=40675078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124440A KR100910446B1 (ko) 2007-12-03 2007-12-03 디스플레이 장치용 ｉ２ｃ 타임 콘트롤러의 데이터 동기화구현 회로 및 방법

Country Status (3)

Country Link
US (1) US8063898B2 (ko)
KR (1) KR100910446B1 (ko)
TW (1) TW200926103A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101577236B1 (ko) * 2009-12-26 2015-12-28 엘지디스플레이 주식회사 디지털 노이즈 필터 및 그를 이용한 표시 장치
FR3009633B1 (fr) * 2013-08-08 2017-02-24 Stmicroelectronics Rousset Communication sur bus i2c
CN104766562B (zh) * 2015-04-16 2017-06-16 深圳市华星光电技术有限公司 一种显示面板的驱动方法和驱动***
TWI566229B (zh) * 2015-06-03 2017-01-11 友達光電股份有限公司 顯示裝置之時序控制器及其操作方法
CN114138701B (zh) * 2022-01-29 2022-04-22 苏州浪潮智能科技有限公司 一种i2c信号调整方法、装置、设备及可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000002134A2 (en) 1998-07-01 2000-01-13 Qualcomm Incorporated Improved inter-device serial bus protocol
KR20070077262A (ko) * 2006-01-23 2007-07-26 삼성전자주식회사 쌍방향 통신이 가능한 영상처리장치 및 그의 영상처리방법
KR20070098419A (ko) * 2006-03-30 2007-10-05 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동 장치 및 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178588B1 (ko) * 1995-08-31 1999-05-15 배순훈 I2c 프로토콜 통신 장치
US5933623A (en) * 1995-10-26 1999-08-03 Hitachi, Ltd. Synchronous data transfer system
KR100205009B1 (ko) * 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
US5692166A (en) * 1996-04-19 1997-11-25 Motorola, Inc. Method and system for resynchronizing a phase-shifted received data stream with a master clock
US6175361B1 (en) * 1997-10-27 2001-01-16 Sony Corporation Frequency generation during switch-over for multi-frequency video monitor
JP3604372B2 (ja) * 2002-02-18 2004-12-22 沖電気工業株式会社 シンクロナスｄｒａｍ制御回路
JP4791696B2 (ja) * 2004-03-02 2011-10-12 オンセミコンダクター・トレーディング・リミテッド データ転送メモリ及びモジュール
KR100744125B1 (ko) * 2006-02-04 2007-08-01 삼성전자주식회사 데이터 라인들의 전자파 간섭을 감소시킬 수 있는 메모리시스템
WO2007113766A2 (en) * 2006-03-31 2007-10-11 Nxp B.V. Method and system for i2c clock generation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000002134A2 (en) 1998-07-01 2000-01-13 Qualcomm Incorporated Improved inter-device serial bus protocol
KR20070077262A (ko) * 2006-01-23 2007-07-26 삼성전자주식회사 쌍방향 통신이 가능한 영상처리장치 및 그의 영상처리방법
KR20070098419A (ko) * 2006-03-30 2007-10-05 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동 장치 및 방법

Also Published As

Publication number Publication date
US8063898B2 (en) 2011-11-22
TW200926103A (en) 2009-06-16
KR20090057734A (ko) 2009-06-08
US20090140781A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
TWI556205B (zh) 信號傳送與接收系統及相關顯示器之時序控制器
KR100910446B1 (ko) 디스플레이 장치용 ｉ２ｃ 타임 콘트롤러의 데이터 동기화구현 회로 및 방법
CN109830204B (zh) 一种时序控制器、显示驱动方法、显示装置
US20190164506A1 (en) Synchronous backlight device and operation method thereof
JP5431907B2 (ja) 同期処理システム及び半導体集積回路
US8284179B2 (en) Timing controller for reducing power consumption and display device having the same
KR101471388B1 (ko) 디스플레이 장치용 타이밍 컨트롤러
JP2007011334A (ja) 表示装置のためのタイミングコントローラ、及びこれを含む表示装置、並びにこれを制御する方法
US9691316B2 (en) Display device capable of clock synchronization recovery
WO2014089856A1 (zh) 一种液晶显示面板的驱动方法、驱动电路及液晶显示装置
KR100574956B1 (ko) 시스템 클럭에 동기 되는 전압 기준 클럭을 발생하는 전압기준 클럭 발생 회로 및 방법
US7395450B2 (en) Synchronous/asynchronous interface circuit and electronic device
TW201546780A (zh) 顯示裝置及切換顯示模式的方法
KR100935821B1 (ko) 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법
US9865205B2 (en) Method for transmitting data from timing controller to source driver and associated timing controller and display system
US20060256122A1 (en) Method and apparatus for streaming data from multiple devices over a single data bus
JP2018173496A (ja) 画像処理装置
JP6788996B2 (ja) 半導体装置、映像表示システムおよび映像信号出力方法
US20070205998A1 (en) Asymmetric display panel and image inversion method thereof
KR20110083409A (ko) 타이밍 제어기, 이를 이용하여 동기를 제어하는 장치
US20100283789A1 (en) Display apparatus having a plurality of controllers and video data processing method thereof
TWI401668B (zh) 訊號產生方法及應用其之顯示裝置與時脈控制器
JP3922586B2 (ja) 液晶テレビ
CN103347193A (zh) 快门眼镜、控制快门眼镜的控制***及方法
KR100365406B1 (ko) 액정 디스플레이 컨트롤러의 자동 리셋 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee