KR100905383B1 - Liquid Crystal Display Device and fabrication method of thereof - Google Patents
Liquid Crystal Display Device and fabrication method of thereof Download PDFInfo
- Publication number
- KR100905383B1 KR100905383B1 KR1020020088524A KR20020088524A KR100905383B1 KR 100905383 B1 KR100905383 B1 KR 100905383B1 KR 1020020088524 A KR1020020088524 A KR 1020020088524A KR 20020088524 A KR20020088524 A KR 20020088524A KR 100905383 B1 KR100905383 B1 KR 100905383B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- source
- liquid crystal
- data line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
본 발명에 의한 액정표시장치는, 기판 상에 게이트 라인 및 게이트 전극이 형성되는 단계와; 상기 게이트 라인 및 게이트 전극이 형성된 기판 상에 제 1게이트 절연막이 형성되는 단계와; 상기 제 1게이트 절연막 상에 플로팅 전극이 형성되는 단계와; 상기 플로팅 전극이 형성된 제 1게이트 절연막 상에 제 2게이트 절연막이 형성되는 단계와; 상기 제 2게이트 절연막 상에 데이터 라인 및 소스/ 드레인 전극이 형성되는 단계가 포함되는 것을 특징으로 한다. A liquid crystal display according to the present invention includes the steps of forming a gate line and a gate electrode on a substrate; Forming a first gate insulating film on the substrate on which the gate line and the gate electrode are formed; Forming a floating electrode on the first gate insulating film; Forming a second gate insulating film on the first gate insulating film on which the floating electrode is formed; And forming a data line and a source / drain electrode on the second gate insulating layer.
이와 같은 본 발명에 의하면, 중첩되는 게이트 라인과 데이터 라인 간에 발생되는 기생용량 및 게이트 전극과 소스/ 드레인 전극간에 발생되는 기생용량의 크기를 줄임으로써 액정표시장치의 화질이 개선되는 장점이 있다. According to the present invention, the image quality of the LCD is improved by reducing the size of the parasitic capacitance generated between the overlapping gate line and the data line and the parasitic capacitance generated between the gate electrode and the source / drain electrode.
Description
도 1은 일반적인 액정표시장치의 일부를 나타내는 분해 사시도.1 is an exploded perspective view showing a part of a general liquid crystal display device.
도 2는 종래의 액정표시장치용 어레이기판의 일부 화소를 개략적으로 도시한 확대 평면도.2 is an enlarged plan view schematically showing some pixels of a conventional array substrate for a liquid crystal display device;
도 3은 종래의 다른 액정표시장치용 어레이기판의 일부 화소를 개략적으로 도시한 확대 평면도.3 is an enlarged plan view schematically illustrating some pixels of another conventional array substrate for a liquid crystal display device;
도 4는 본 발명의 일 실시예에 의한 액정표시장치 어레이기판의 일부 화소를 개략적으로 도시한 확대 평면도.FIG. 4 is an enlarged plan view schematically illustrating some pixels of a liquid crystal display array substrate according to an exemplary embodiment of the present invention; FIG.
도 5는 본 발명의 다른 실시예에 의한 액정표시장치 어레이기판의 일부 화소를 개략적으로 도시한 확대 평면도.5 is an enlarged plan view schematically illustrating some pixels of a liquid crystal display array substrate according to another exemplary embodiment of the present invention;
도 6a 및 도 6b는 도 4의 특정부분(A-A', B-B')에 대한 단면도.6A and 6B are cross-sectional views of specific portions A-A 'and B-B' of FIG.
도 7는 도 4에 도시된 액정표시장치의 제조 공정을 나타내는 단면도.FIG. 7 is a cross-sectional view illustrating a process of manufacturing the LCD shown in FIG. 4. FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
13 : 게이트 라인 15 : 데이터 라인13: gate line 15: data line
31 : 게이트 전극 33, 33' : 소스 전극31:
37a, 37a' : 액티브 채널 37a, 37a ': active channel
35, 35' : 드레인 전극 39, 39', 40 : 중첩부분35, 35 ':
42 : 플로팅 전극42: floating electrode
본 발명은 액정표시장치에 관한 것으로, 특히 게이트 전극과 소스/ 드레인 전극 사이에 플로팅 전극이 삽입되는 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device in which a floating electrode is inserted between a gate electrode and a source / drain electrode, and a manufacturing method thereof.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.
이에 따라, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다. 이러한 상기 액정은 전기적인 특성 분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.Accordingly, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information. The liquid crystal may be classified into a positive liquid crystal having a positive dielectric anisotropy and a negative liquid crystal having a negative dielectric anisotropy according to an electrical property classification, and the liquid crystal molecules having a positive dielectric anisotropy may be formed of liquid crystal molecules in a direction in which an electric field is applied. The long axes are arranged in parallel, and the liquid crystal molecules having negative dielectric anisotropy are arranged in the direction in which the electric field is applied and the long axes of the liquid crystal molecules are perpendicular to each other.
현재에는 박막트랜지스터(TFT)와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 액티브 매트릭스형 액정표시장치(Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 일반적으로 사용되고 있으며, 상기 액정표시장 치를 구성하는 기본적인 부품인 액정패널의 구조를 살펴보면 다음과 같다. Currently, an active matrix LCD in which a thin film transistor (TFT) and pixel electrodes connected to the thin film transistor are arranged in a matrix manner is commonly used because of its excellent resolution and video performance. The structure of the liquid crystal panel, which is a basic component of the device, is as follows.
도 1은 일반적인 액정표시장치의 일부를 나타내는 분해 사시도이다.1 is an exploded perspective view showing a part of a general liquid crystal display device.
도 1을 참조하면, 일반적인 컬러 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와, 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 상기 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 앞서 설명한 액정(14)이 충진되어 있다.Referring to FIG. 1, a general color liquid crystal display device includes a
상기 하부기판(22)은 어레이 기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스 형태로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트 라인(13)과 데이터 라인(15)이 형성된다.The
또한, 상기 화소영역(P)은 상기 게이트 라인(13)과 데이터 라인(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P) 상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명전도성 금속을 사용한다. In addition, the pixel area P is a region where the
상기와 같이 구성되는 액정표시장치(11)는 상기 화소전극(17) 상에 위치한 액정층(14)이 상기 박막트랜지스터로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.In the liquid
도 2는 종래의 액정표시장치용 어레이기판의 일부 화소를 개략적으로 도시한 확대 평면도이다. 2 is an enlarged plan view schematically illustrating some pixels of a conventional array substrate for a liquid crystal display device.
도 2를 참조하면, 게이트 라인(13)과 데이터 라인(15)이 교차하여 화소영역(P)을 정의하며 형성되고, 상기 게이트 라인(13)과 데이터 라인(15)의 교차지점에는 게이트 전극(31)과 소스 전극(33) 및 드레인 전극(35)으로 구성된 박막트랜지스터(T)가 구성된다.Referring to FIG. 2, the
상기 소스 전극(33)과 드레인 전극(35)은 상기 게이트 전극(31) 상부에서 소정간격 이격되어 구성되며, 이격된 사이로 액티브 채널(반도체 층)(37a)이 노출된다.The
이와 같은 상기 박막트랜지스터의 게이트 전극(31)에 소정이 스캐닝 펄스가 인가되면 이에 따라 게이트 전극(31)의 전압이 높아지게 되고, 상기 박막트랜지스터는 온(on)상태로 된다. 이 때, 액정구동전압이 상기 데이터 라인(15)으로부터 박막트랜지스터(T)의 드레인, 소스간을 경유하여 액정에 인가되며, 액정 캐패시터(CLC)와 스토리지 캐패시터(CST)를 합친 화소 용량이 충전된다. 이 동작을 반복함으로써, 프레임 시간마다 반복하여 영상신호에 대응시킨 전압이 패널 전면의 화소용량에 인가된다. 결국 상기 박막트랜지스터에 의해 임의의 화소(pixel)가 스위칭 되면, 스위칭된 임의의 화소는 하부 광원의 빛을 투과할 수 있게 되는 것이다.When a predetermined scanning pulse is applied to the
이와 같은 상기 박막트랜지스터는 상기 소스 전극(33)과 드레인 전극(35) 사이에 존재하는 액티브 채널(37a)의 폭(channel width : W)와 액티브 채널(37a)의 길이(channel length : L)에 따라 그 동작특성이 달라지게 되며, 이에 따라 최근 들어서는 다양한 형태의 박막트랜지스터를 채용하는 액정표시장치가 등장하고 있다.The thin film transistor has a width (W) of the
도 3은 종래의 다른 액정표시장치용 어레이기판의 일부 화소를 개략적으로 도시한 확대 평면도이다. 단, 도 2와 동일한 구성요소에 대해서는 동일한 도면부호를 사용한다. 3 is an enlarged plan view schematically illustrating some pixels of another conventional array substrate for a liquid crystal display device. However, the same reference numerals are used for the same components as in FIG. 2.
도 3을 참조하면, 이는 게이트 라인(13)과 데이터 라인(15)이 교차하여 화소영역(P)을 정의하며 형성되고, 상기 데이터 라인(15)에서 돌출 형성되어 소스전극(33')이 형성되며, 상기 소스전극(33')과 소정 간격 이격되어 위치에 드레인전극(35')이 형성된다.Referring to FIG. 3, the
상기 돌출형태의 소스전극(33')에 'U' 형상으로 구성되며, 상기 드레인전극(35')은 상기 'U' 형상의 홈 안쪽에 I 형상으로 구성되어 상기 소스전극(33')과 소정간격 이격하여 위치하고, 상기 소스전극(33')과 드레인전극(35')사이에 존재하는 액티브 채널(37a')을 'U' 형상으로 정의한다.The protruding source electrode 33 'is formed in a' U 'shape, and the drain electrode 35' is formed in an I shape inside the 'U' shaped groove and is predetermined with the source electrode 33 '. The
상기 구조를 통해 도 3에 도시된 액정표시장치는 상기 'U' 형상의 소스전극(33')과 드레인전극(35')의 구성으로 인해, 액티브 채널(37a')의 형상을 짧은 채널길이(L)와 넓은 채널폭(W)을 가지는 'U' 형상으로 구성할 수 있으므로, 스위칭 소자의 빠른 동작특성을 얻을 수 있게 되는 것이다. 그러나, 상기 도 2 및 도 3에 도시된 박막트랜지스터(T)는 상기 게이트 전극(31)과 소스 전극(33, 33'), 게이트 전극(31)과 드레인 전극(35, 35') 상에 중첩(overlap) 부분(39, 39')의 존 재로 인하여 각각 Cgs, Cgd의 기생용량을 갖게 된다. Through the above structure, the liquid crystal display shown in FIG. 3 has a short channel length due to the configuration of the 'U'-shaped source electrode 33' and the drain electrode 35 '. L) and a wide channel width (W) can be configured in a 'U' shape, it is possible to obtain a fast operating characteristics of the switching element. However, the thin film transistor T shown in FIGS. 2 and 3 overlaps the
상기 기생용량은 박막트랜지스터가 턴-온(turn on)될 때, 액정전압에 만큼 변동을 주어 처음에 인가된 전압과 액정에 인가되는 전압사이에 차이가 생기게 하며, 상기 전압 변동분 는 근사적으로 다음과 같이 표현된다.The parasitic capacitance is in response to the liquid crystal voltage when the thin film transistor is turned on. Fluctuations by, causing a difference between the voltage initially applied and the voltage applied to the liquid crystal. Is approximately expressed as
여기서, Cgd는 기생용량이며, CLC는 액정 캐패시터이고, CST는 스토리지 캐패시터이다. 또한, 는 온/ 오프상태의 게이트 전압을 Vgh, Vgl 이라고 할 때, 이들 전압의 차를 의미한다.Here, Cgd is a parasitic capacitance, C LC is a liquid crystal capacitor, and C ST is a storage capacitor. Also, Denotes the difference between these voltages when the gate voltages of the on / off states are Vgh and Vgl.
이와 같이 의 발생으로 화면 구동시 깜박거림에 의해 화면이 흔들리는 현상 즉, 플리커(flicker)가 발생하게 된다. like this When the screen is driven due to the occurrence of the screen shake, that is, flicker (flicker) occurs.
또한, 각각의 상기 화소영역(P)을 정의하는 다수의 게이트 라인 및 데이터 라인은 항상 일정부분 중첩(40)되는데, 상기 중첩부분은 상기 게이트 라인 및 데이터 라인에 의해 Ccross의 기생용량을 갖게 된다.In addition, a plurality of gate lines and data lines defining each of the pixel regions P are always overlapped with a
이러한 상기 Ccross는 상기 액정표시장치가 라인 인버전(line inversion) 방식으로 구동될 때 크로스 토크(cross talk)의 원인이 된다.The Ccross causes cross talk when the liquid crystal display is driven in a line inversion manner.
이 때 도 3에 도시된 개량된 구조의 박막트랜지스터의 경우에는 상기 Cgd는 줄일 수 있으나, Ccross는 도 2에 도시된 구조의 박막트랜지스터 보다 더 크다. In this case, the Cgd may be reduced in the case of the thin film transistor having the improved structure shown in FIG. 3, but Ccross is larger than the thin film transistor having the structure shown in FIG. 2.
결과적으로 상기 기생용량(Cgd, Ccross)의 발생에 의해 앞서 설명한 액정표시장치는 그 화질이 저하된다는 단점이 있다. As a result, the liquid crystal display device described above is deteriorated in image quality due to generation of the parasitic capacitances Cgd and Ccross.
본 발명은 게이트 전극과 소스/ 드레인 전극의 사이 및/ 또는 게이트 라인과 데이터 라인이 중첩되는 영역 사이에 플로팅 전극을 삽입함으로써 기생용량 크기를 줄여 액정표시장치의 화질을 개선시키는 액정표시장치 및 그 제조방법을 제공함을 그 목적으로 한다. The present invention provides a liquid crystal display device for improving image quality of a liquid crystal display by reducing parasitic capacitance by inserting a floating electrode between a gate electrode and a source / drain electrode and / or an area where a gate line and a data line overlap. Its purpose is to provide a method.
상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치는, 기판 상에 게이트 라인 및 게이트 전극, 게이트 절연막, 액티브층, 데이터 라인 및 소스/ 드레인 전극, 보호막층, 화소전극이 순차적으로 형성된 액정표시장치에 있어서, 상기 게이트 전극과 상기 소스/ 드레인 전극이 중첩되는 영역 및 상기 게이트 라인과 상기 데이터 라인이 중첩되는 영역에 플로팅 전극이 삽입되는 것을 특징으로 한다. In order to achieve the above object, a liquid crystal display device according to the present invention includes a liquid crystal display device in which a gate line and a gate electrode, a gate insulating film, an active layer, a data line and a source / drain electrode, a protective film layer, and a pixel electrode are sequentially formed on a substrate. The floating electrode may be inserted into an area where the gate electrode and the source / drain electrode overlap and an area where the gate line and the data line overlap.
여기서, 상기 소스 전극은 상기 데이터 라인에서 돌출 형성되고, 상기 소스 전극과 소정 간격 이격되어 상기 드레인 전극이 형성되며, 상기 소스전극은 U 형상으로 구성되고, 상기 드레인전극은 상기 'U' 형상의 홈 안쪽에 I 형상으로 구성되어 위치하며, 상기 소스 전극과 드레인전극 사이에 존재하는 액티브 채널이 U 형상으로 정의됨을 특징으로 한다. The source electrode may protrude from the data line, the drain electrode may be formed to be spaced apart from the source electrode, and the drain electrode may be formed in a U shape, and the drain electrode may have a U-shaped groove. It is formed in an I-shape inside, characterized in that the active channel existing between the source electrode and the drain electrode is defined as a U shape.
또한, 상기 플로팅 전극은 상기 게이트 전극에 인가되는 전압 및 상기 소스/ 드레인 전극에 인가되는 전압과는 다른 값의 전압을 가지는 것을 특징으로 한다. The floating electrode may have a voltage different from a voltage applied to the gate electrode and a voltage applied to the source / drain electrode.
또한, 상기 플로팅 전극은 상기 게이트 전극과 상기 소스/ 드레인 전극이 중첩되는 영역에 해당하는 부분 및 상기 게이트 라인과 상기 데이터 라인이 중첩되는 영역에 해당하는 부분의 게이트 절연막 사이에 형성됨을 특징으로 한다. The floating electrode may be formed between a gate insulating layer in a portion corresponding to a region where the gate electrode and the source / drain electrode overlap and a region corresponding to a region in which the gate line and the data line overlap.
또한, 상기 플로팅 전극은 상기 게이트 라인에 인가되는 전압 및 상기 데이터 라인에 인가되는 전압과는 다른 값의 전압을 가지는 것을 특징으로 한다. The floating electrode may have a voltage different from a voltage applied to the gate line and a voltage applied to the data line.
또한, 상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치의 제조방법은, 기판 상에 게이트 라인 및 게이트 전극이 형성되는 단계와; 상기 게이트 라인 및 게이트 전극이 형성된 기판 상에 제 1게이트 절연막이 형성되는 단계와; 상기 제 1게이트 절연막 상에 플로팅 전극이 형성되는 단계와; 상기 플로팅 전극이 형성된 제 1게이트 절연막 상에 제 2게이트 절연막이 형성되는 단계와; 상기 제 2게이트 절연막 상에 데이터 라인 및 소스/ 드레인 전극이 형성되는 단계가 포함되고, 이 때 상기 플로팅 전극은 상기 게이트 전극과 상기 소스/ 드레인 전극이 중첩되는 영역 및 상기 게이트 라인과 상기 데이터 라인이 중첩되는 영역에 형성됨을 특징으로 한다.In addition, to achieve the above object, a method of manufacturing a liquid crystal display device according to the present invention includes the steps of forming a gate line and a gate electrode on a substrate; Forming a first gate insulating film on the substrate on which the gate line and the gate electrode are formed; Forming a floating electrode on the first gate insulating film; Forming a second gate insulating film on the first gate insulating film on which the floating electrode is formed; Forming a data line and a source / drain electrode on the second gate insulating layer, wherein the floating electrode includes a region where the gate electrode and the source / drain electrode overlap and the gate line and the data line It is characterized in that formed in the overlapping area.
또한, 상기 소스 전극은 상기 데이터 라인에서 돌출 형성되고, 상기 소스 전극과 소정 간격 이격되어 상기 드레인 전극이 형성되며, 상기 소스전극은 U 형상으로 구성되고, 상기 드레인전극은 상기 'U' 형상의 홈 안쪽에 I 형상으로 구성되어 위치하며, 상기 소스 전극과 드레인전극 사이에 존재하는 액티브 채널이 U 형상으로 정의됨을 특징으로 한다. 이와 같은 본 발명에 의하면, 중첩되는 게이트 라인과 데이터 라인 간에 발생되는 기생용량 및 게이트 전극과 소스/ 드레인 전극간에 발생되는 기생용량의 크기를 줄임으로써 액정표시장치의 화질이 개선된다.The source electrode may protrude from the data line, the drain electrode may be formed to be spaced apart from the source electrode, and the drain electrode may be formed in a U shape, and the drain electrode may have a U-shaped groove. It is formed in an I-shape inside, characterized in that the active channel existing between the source electrode and the drain electrode is defined as a U shape. According to the present invention, the image quality of the liquid crystal display is improved by reducing the size of the parasitic capacitance generated between the overlapping gate line and the data line and the parasitic capacitance generated between the gate electrode and the source / drain electrode.
이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명의 일 실시예에 의한 액정표시장치 어레이기판의 일부 화소를 개략적으로 도시한 확대 평면도이다. 단, 이는 도 2에 도시된 종래 어레이기판의 일부 화소를 나타낸 도면에 대응되는 것이며, 이에 따라 도 2와 동일한 구성요소에 대해서는 동일한 도면부호를 사용한다. 도 4를 참조하면, 본 발명에 의한 액정표시장치 어레이기판의 일부 화소는 각각의 게이트 라인(13)과 데이터 라인(15)이 교차하여 화소영역(P)을 정의하며 형성되고, 상기 게이트 라인(13)과 데이터 라인(15)의 교차지점에는 게이트 전극(31)과 소스 전극(33) 및 드레인 전극(35)으로 구성된 박막트랜지스터(T)가 구성된다.FIG. 4 is an enlarged plan view schematically illustrating some pixels of a liquid crystal display array substrate according to an exemplary embodiment of the present invention. However, this corresponds to a view showing some pixels of the conventional array substrate illustrated in FIG. 2, and accordingly, the same reference numerals are used for the same elements as those of FIG. 2. Referring to FIG. 4, some pixels of the liquid crystal display array substrate according to the present invention are formed by crossing the gate lines 13 and the data lines 15 to define the pixel region P. The thin film transistor T composed of the
여기서, 본 발명에 의한 액정표시장치의 어레이기판에는 상기 게이트 전극(31)과 상기 소스/ 드레인 전극(33, 35)이 중첩되는 영역(39, 39')에 해당하는 부분 및 상기 게이트 라인(13)과 상기 데이터 라인(15)이 중첩되는 영역에 해당하는 부분(40)을 포함하여 플로팅 전극(40)이 삽입되어 있다. In the array substrate of the liquid crystal display according to the present invention, a portion corresponding to an
또한, 상기 소스 전극(33)과 드레인 전극(35)은 상기 게이트 전극(31) 상부에서 소정간격 이격되어 구성되며, 이격된 사이로 액티브 채널(반도체 층)(37a)이 노출된다. 상기 소스/ 드레인 전극(33, 35)과 게이트 전극(31) 간에는 게이트 절연막(미도시)이 형성되어 있으며, 상기 플로팅 전극(40)은 상기 게이트 절연막의 사이에 삽입되어 형성된 것이다. In addition, the
이와 같은 상기 박막트랜지스터의 게이트 전극(31)에 소정이 스캐닝 펄스가 인가되면 이에 따라 게이트 전극(31)의 전압이 높아지게 되고, 상기 박막트랜지스 터는 온(on)상태로 된다. 이 때, 액정구동전압이 상기 데이터 라인(15)으로부터 박막트랜지스터(T)의 드레인, 소스간을 경유하여 액정에 인가되며, 액정 캐패시터(CLC)와 스토리지 캐패시터(CST)를 합친 화소 용량이 충전된다. 이 동작을 반복함으로써, 프레임 시간마다 반복하여 영상신호에 대응시킨 전압이 패널 전면의 화소용량에 인가된다. 결국 상기 박막트랜지스터에 의해 임의의 화소(pixel)가 스위칭 되면, 스위칭된 임의의 화소는 하부 광원의 빛을 투과할 수 있게 되는 것이다.When a predetermined scanning pulse is applied to the
그러나, 상기 박막트랜지스터(T)는 상기 게이트 전극(31)과 소스 전극(33), 게이트 전극(31)과 드레인 전극(35) 상에 중첩(overlap) 부분(39, 39')의 존재로 인하여 각각 Cgs, Cgd의 기생용량을 갖게 된다. However, the thin film transistor T is due to the presence of overlapping
이러한 상기 기생용량은 앞서 설명한 바와 같이 상기 박막트랜지스터가 턴-온(turn on)될 때, 액정전압에 만큼 변동을 주어 처음에 인가된 전압과 액정에 인가되는 전압사이에 차이가 생기게 하여 결국 화면 구동시 깜박거림에 의해 화면이 흔들리는 현상 즉, 플리커(flicker)의 원인이 된다.또한, 각각의 상기 화소영역(P)을 정의하는 다수의 게이트 라인(13) 및 데이터 라인(15)은 항상 일정부분 중첩(40)되게 되는데, 상기 중첩부분(40)은 상기 게이트 라인(13) 및 데이터 라인(15)에 의해 Ccross의 기생용량을 발생시키며, 이러한 상기 Ccross는 상기 액정표시장치가 라인 인버전(line inversion) 방식으로 구동될 때 크로스 토크(cross talk)의 원인이 된다.
As described above, the parasitic capacitance is varied as much as the liquid crystal voltage when the thin film transistor is turned on, causing a difference between the voltage applied initially and the voltage applied to the liquid crystal. The flickering of the screen may cause a phenomenon of flickering, that is, a flicker. In addition, a plurality of
여기서, 본 발명은 상기 Cgd , Ccross의 기생용량의 크기를 줄이기 위하여 상기 게이트 전극(31)과 소스/ 드레인 전극(33, 35)이 중첩되는 영역(39, 39')에 해당하는 부분 및 상기 게이트 라인(13)과 데이터 라인(15)이 중첩되는 영역(40)에 해당하는 부분에 플로팅 전극(42)을 삽입하는 것을 특징으로 한다. Here, the present invention is a portion corresponding to the region (39, 39 ') where the
도 5는 본 발명의 다른 실시예에 의한 액정표시장치 어레이기판의 일부 화소를 개략적으로 도시한 확대 평면도이다. 단, 이는 도 3에 도시된 종래 어레이기판의 일부 화소를 나타낸 도면에 대응되는 것이며, 이에 따라 도 3과 동일한 구성요소에 대해서는 동일한 도면부호를 사용한다. 5 is an enlarged plan view schematically illustrating some pixels of a liquid crystal display array substrate according to another exemplary embodiment of the present invention. However, this corresponds to a view showing some pixels of the conventional array substrate illustrated in FIG. 3, and accordingly, the same reference numerals are used for the same elements as in FIG. 3.
도 5를 참조하면, 이는 게이트 라인(13)과 데이터 라인(15)이 교차하여 화소영역(P)을 정의하며 형성되고, 상기 데이터 라인(15)에서 돌출 형성되어 소스전극(33')이 형성되며, 상기 소스전극(33')과 소정 간격 이격되어 위치에 드레인전극(35')이 형성된다. 또한, 상기 돌출형태의 소스전극(33')에 'U' 형상으로 구성되며, 상기 드레인전극(35')은 상기 'U' 형상 안쪽에 I 형상으로 구성되어 상기 소스전극(33')과 소정간격 이격하여 위치하고, 상기 소스전극(33')과 드레인전극(35')사이에 존재하는 액티브 채널(37a')을 'U' 형상으로 정의한다.Referring to FIG. 5, the
이 때 본 발명의 경우는 상기 게이트 전극(31)과 상기 소스/ 드레인 전극(33', 35')이 중첩되는 영역(39, 39')에 해당하는 부분 및 상기 게이트 라인(13)과 상기 데이터 라인(15)이 중첩되는 영역에 해당하는 부분(40)을 포함하여 플로팅 전극(40)이 삽입되어 있다. In this case, in the present invention, a portion corresponding to the
또한, 상기 소스 전극(33')과 드레인 전극(35')은 상기 게이트 전극(31) 상 부에서 소정간격 이격되어 구성되며, 이격된 사이로 액티브 채널(반도체 층)(37a')이 노출된다. 상기 소스/ 드레인 전극(33', 35')과 게이트 전극(31) 간에는 게이트 절연막(미도시)이 형성되어 있으며, 상기 플로팅 전극(40)은 상기 게이트 절연막의 사이에 삽입되어 형성된 것이다. In addition, the
즉 도 5에 도시된 본 발명의 다른 실시예는 상기 Cgd , Ccross의 기생용량의 크기를 줄이기 위하여 상기 게이트 전극(31)과 소스/ 드레인 전극(33', 35')이 중첩되는 영역(39, 39')에 해당하는 부분 및 상기 게이트 라인(13)과 데이터 라인(15)이 중첩되는 영역(40)에 해당하는 부분에 플로팅 전극(42)을 삽입하는 것을 특징으로 하며, 상기 구조에 있어서는 게이트 라인(13)과 데이터 라인(15)의 중첩 영역이 크므로 상기 Ccross를 더욱 효과적으로 줄일 수 있게 된다. That is, in another embodiment of the present invention illustrated in FIG. 5, the
이하 도 6을 통해 상기 기생용량 및 플로팅 전극의 구조와 그 기능에 대해 상세히 설명하도록 한다. Hereinafter, the structure and function of the parasitic capacitance and the floating electrode will be described in detail with reference to FIG. 6.
도 6a 및 도 6b는 도 4의 특정부분(A-A', B-B')에 대한 단면도이다.6A and 6B are cross-sectional views of specific portions A-A 'and B-B' of FIG. 4.
즉, 도 6a는 본 발명에 의한 액정표시장치 어레이기판의 박막트랜지스터 영역에 대한 단면도(A-A')이고, 도 6b는 본 발명에 의한 액정표시장치 어레이기판의 게이트 라인과 데이터 라인이 중첩되는 영역(B-B')에 대한 단면도이다. 6A is a cross-sectional view (A-A ') of the thin film transistor region of the liquid crystal display array substrate according to the present invention, Figure 6b is a gate line and a data line overlapping the liquid crystal display array substrate according to the present invention It is sectional drawing about area B-B '.
이는 도 5에 도시된 본 발명의 다른 실시예에 의한 어레이기판의 박막트랜지스터 영역에 대한 단면 및 게이트 라인과 데이터 라인이 중첩되는 영역에 대한 단면과는 그 형상에 있어서 어느 정도 차이가 있으나, 개념 상으로 일치하므로 도 5의 단면에 대한 설명은 생략하도록 한다. This is somewhat different from the cross section of the thin film transistor region of the array substrate and the cross section of the region where the gate line and the data line overlap with each other according to another embodiment of the present invention shown in FIG. Therefore, the description of the cross section of FIG. 5 will be omitted.
도 6a를 참조하면, 상기 영역은 게이트 전극(31) 및 제 1게이트 절연막(32), 플로팅 전극(42), 제 2게이트 절연막(32'), 액티브층(37), 소스/ 드레인 전극(33, 35), 보호막층(미도시), 화소전극(미도시)이 순차적으로 적층된 구조로 구성되어 있다.Referring to FIG. 6A, the region includes a
앞서 설명한 바와 같이 상기 박막트랜지스터(T) 영역은 상기 게이트 전극(31)과 소스 전극(33), 상기 게이트 전극(31)과 드레인 전극(35) 상에 중첩(overlap) 부분의 존재로 인하여 각각 Cgs, Cgd의 기생용량을 갖게 되는데, 본 발명은 상기 게이트 전극(31)과 소스/ 드레인 전극(33, 35) 사이에 형성된 게이트 절연막(32, 32')에 소정의 플로팅 전극(42)을 삽입함으로써 상기 Cgs, Cgd의 기생용량 크기를 줄이도록 한다. As described above, the thin film transistor T region has a Cgs due to the presence of an overlap portion on the
이 때, 상기 플로팅 전극(42)은 게이트 전극(31)과 소스/ 드레인 전극(33, 35)이 중첩되는 영역을 포함하는 부분에 형성되며, 이렇게 상기 플로팅 전극(42)을 상기 소정 영역에 삽입하는 것은 일정부분 중첩되는 상기 게이트 전극(31)과 소스/ 드레인 전극(33, 35)이 각각의 전극으로 작용하여 양 전극 사이에 발생되는 캐패시턴스를 줄이기 위함이다. In this case, the floating
이 때 상기 플로팅 전극(42)에 가해지는 전압은 각각의 전극으로 작용하는 상기 게이트 전극(31)과 소스/ 드레인 전극(33, 35)에 인가되는 각각의 전압과 다른 값을 가져야 하며, 이를 위해 상기 플로팅 전극(42)을 접지하여 설계할 수도 있다. In this case, the voltage applied to the floating
이와 같이 커패시턴스를 발생시키는 각 전극 사이에 상기 전극에 인가되는 전압과 다른 레벨의 전압을 가지는 도체가 삽입되는 경우는 일반적으로 양 전극 사이에 발생되는 캐패시턴스 값이 줄어들게 되는 것이다. As such, when a conductor having a voltage different from the voltage applied to the electrode is inserted between the electrodes generating the capacitance, the capacitance value generated between the two electrodes is generally reduced.
다음으로 도 6b를 참조하면, 상기 영역은 게이트 라인(13), 제 1게이트 절연막(32), 플로팅 전극(42), 제 2게이트 절연막(32'), 액티브층(37), 데이터 라인(15)이 순차적으로 적층된 구조로 구성되어 있다. Next, referring to FIG. 6B, the region includes a
앞서 설명한 바와 같이 상기 영역은 상기 게이트 라인(13)과 데이터 라인(15) 간의 중첩(overlap) 부분의 존재로 인하여 각각 Ccross의 기생용량을 갖게 되는데, 본 발명은 상기 게이트 라인(13)과 데이터 라인(15) 사이에 형성된 게이트 절연막(32, 32 )에 소정의 플로팅 전극(42)을 삽입함으로써 상기 Ccross의 기생용량 크기를 줄이도록 한다. As described above, the region has a parasitic capacitance of Ccross due to the presence of an overlap portion between the
이 때, 상기 플로팅 전극(42)은 게이트 라인(13)과 데이터 라인(15)이 중첩되는 영역을 포함하는 부분에 형성되며, 이렇게 상기 플로팅 전극(42)을 상기 소정 영역에 삽입하는 것은 일정부분 중첩되는 상기 게이트 라인(13)과 데이터 라인(15)이 각각의 전극으로 작용하여 양 전극 사이에 발생되는 캐패시턴스를 줄이기 위함이다. In this case, the floating
이 때 상기 플로팅 전극(42)에 가해지는 전압은 각각의 전극으로 작용하는 상기 게이트 라인(13)과 데이터 라인(15)에 인가되는 각각의 전압과 다른 값을 가져야 하며, 이를 위해 상기 플로팅 전극(42)을 접지하여 설계할 수도 있다. In this case, the voltage applied to the floating
이와 같이 커패시턴스를 발생시키는 각 전극 사이에 상기 전극에 인가되는 전압과 다른 레벨의 전압을 가지는 도체가 삽입되는 경우는 일반적으로 양 전극 사 이에 발생되는 캐패시턴스 값이 줄어들게 되는 것이다. As such, when a conductor having a voltage different from the voltage applied to the electrode is inserted between the electrodes generating the capacitance, capacitance values generated between the two electrodes are generally reduced.
표 1은 종래의 구조와 본 발명에 의한 구조와의 캐패시턴스(Cdp)를 비교한 것이다.Table 1 compares the capacitance Cdp between the conventional structure and the structure according to the present invention.
[표 1]TABLE 1
도 7은 본 발명의 일 실시예에 의한 액정표시장치의 제조 공정을 나타내는 단면도이다.7 is a cross-sectional view illustrating a manufacturing process of a liquid crystal display according to an exemplary embodiment of the present invention.
단, 도 7은 도 4에 있어서의 특정 영역 즉, 도 6 에 도시된 단면도에 대한 제조공정을 중심으로 설명한다. 이 경우에도 도 5의 단면에 대한 설명은 그 형상에 있어서 어느 정도 차이가 있으나, 개념 상으로 일치하므로 생략하도록 한다. However, FIG. 7 is demonstrated centering on the manufacturing process about the specific area | region in FIG. 4, ie, the sectional drawing shown in FIG. Even in this case, the description of the cross section of FIG. 5 is somewhat different in shape, but it is omitted because it is conceptually consistent.
먼저 기판 상에는 게이트 라인(13) 및 게이트 전극(31)이 형성되고, 이러한 상기 기판 위에 제 1게이트 절연막(32)이 형성된다. 이는 상기 기판 상에 금속층을 소정의 두께로 적층한 다음, 그 위에 포토레지스트를 도포하고 포토마스크를 사용하여 노광 및 현상을 통해 일정한 패턴을 형성함으로써 상기 게이트 라인(13) 및 게이트 전극(31)이 형성되는 것이며, 이 때 사용되는 금속으로는 알루미늄(Al) 이나 알루미늄 합금(Al alloy), 크롬(Cr) 등이 있고, 그 다음 이와 같이 게이트 라인 및 게이트 전극이 형성된 기판 상에 제 1게이트 절연막(32)이 형성되는 것이다. (ST1)
First, a
다음으로는 상기 제 1게이트 절연막(32) 위에 플로팅 전극(42)이 형성된다. 이 때 상기 플로팅 전극(42)은 상기 게이트 전극(31)과 소스/ 드레인 전극(33, 35)이 중첩되는 영역에 해당하는 부분 및 상기 게이트 라인(13)과 데이터 라인(15)이 중첩되는 영역에 해당하는 부분을 포함하여 형성된다. Next, the floating
즉, 상기 플로팅 전극(42)은 앞서 설명한 기생용량의 크기를 줄이기 위하여 상기 전극으로서 역할을 하는 게이트 전극(31)과 소스/ 드레인 전극(33, 35) 및 게이트 라인(13)과 데이터 라인(15) 사이에 삽입되는 것이며, 이는 상기 중첩부분을 포함할 수 있는 넓이로 형성된다. That is, the floating
또한, 상기 플로팅 전극(42)은 앞서 게이트 전극(31) 및 게이트 라인(13) 형성 시와 같이 상에 금속층을 소정의 두께로 적층한 다음, 그 위에 포토레지스트를 도포하고 포토마스크를 사용하여 노광 및 현상을 통해 일정한 패턴을 형성함으로써 형성되는 것이다. 다만, 상기 플로팅 전극(42)은 상기 각 전극 즉, 게이트 전극(31)과 소스/ 드레인 전극(33, 35) 및 게이트 라인(13)과 데이터 라인(15)에 인가되는 전압과는 다른 값의 전압을 가지는 것을 특징으로 한다. (ST2)In addition, the floating
다음으로 상기 플로팅 전극(42)이 형성된 제 1게이트 절연막(32) 상에 제 2게이트 절연막(32')이 형성되고, 상기 제 2게이트 절연막(32') 상에 데이터 라인(15) 및 소스/ 드레인 전극(33, 35)이 형성된다. Next, a second
이 때, 상기 데이터 라인(15) 및 소스/ 드레인 전극(33, 35)은 앞서 설명한 바와 같이 상기 게이트 라인(13) 및 게이트 전극(31)과 소정부분 중첩되게 형성되며, 상기 중첩 영역에 대해서는 그 사이에 상기 플로팅 전극(42)이 개재되어 있는 것이다. (ST3)In this case, the
그 다음으로는 일반적인 액정표시장치의 제조공정과 동일하게 보호막층(미도시), 화소전극(미도시)이 순차적으로 형성되게 되며, 이로서 본 발명에 의한 액정표시장치 어레이 기판이 형성된다. Next, a protective film layer (not shown) and a pixel electrode (not shown) are sequentially formed in the same manner as a manufacturing process of a general liquid crystal display device, thereby forming a liquid crystal display device array substrate according to the present invention.
이상의 설명에서와 같이 본 발명에 의한 액정표시장치 및 그 제조방법에 의하면, 중첩되는 게이트 라인과 데이터 라인 간에 발생되는 기생용량 및 게이트 전극과 소스/ 드레인 전극간에 발생되는 기생용량의 크기를 줄임으로써 액정표시장치의 화질이 개선되는 장점이 있다.
As described above, according to the liquid crystal display device and the manufacturing method thereof, the liquid crystal is reduced by reducing the parasitic capacitance generated between the overlapping gate line and the data line and the parasitic capacitance generated between the gate electrode and the source / drain electrode. The image quality of the display device is improved.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020088524A KR100905383B1 (en) | 2002-12-31 | 2002-12-31 | Liquid Crystal Display Device and fabrication method of thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020088524A KR100905383B1 (en) | 2002-12-31 | 2002-12-31 | Liquid Crystal Display Device and fabrication method of thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040062195A KR20040062195A (en) | 2004-07-07 |
KR100905383B1 true KR100905383B1 (en) | 2009-06-30 |
Family
ID=37353626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020088524A KR100905383B1 (en) | 2002-12-31 | 2002-12-31 | Liquid Crystal Display Device and fabrication method of thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100905383B1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090054572A (en) | 2007-11-27 | 2009-06-01 | 삼성전자주식회사 | Display device |
KR101539354B1 (en) * | 2008-09-02 | 2015-07-29 | 삼성디스플레이 주식회사 | Liquid crystal display device |
KR20120129593A (en) | 2011-05-20 | 2012-11-28 | 삼성디스플레이 주식회사 | An organic luminescence emitting display and the manufacturing method thereof |
KR101875774B1 (en) | 2011-08-10 | 2018-07-09 | 삼성디스플레이 주식회사 | Organic light emitting display device and manufacturing method of the same |
WO2020258023A1 (en) * | 2019-06-25 | 2020-12-30 | Boe Technology Group Co., Ltd. | Array substrate, display apparatus, and method of fabricating array substrate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990079366A (en) * | 1998-04-04 | 1999-11-05 | 오평희 | Tifty liquid crystal display element |
KR20020017229A (en) * | 2000-08-29 | 2002-03-07 | 구본준, 론 위라하디락사 | liquid crystal display and method for fabricating the same |
-
2002
- 2002-12-31 KR KR1020020088524A patent/KR100905383B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990079366A (en) * | 1998-04-04 | 1999-11-05 | 오평희 | Tifty liquid crystal display element |
KR20020017229A (en) * | 2000-08-29 | 2002-03-07 | 구본준, 론 위라하디락사 | liquid crystal display and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20040062195A (en) | 2004-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10217434B2 (en) | Display device and driving method thereof | |
US7321409B2 (en) | Transflective liquid crystal device and electronic apparatus using the same | |
US6862059B2 (en) | Transflective liquid crystal device and electronic apparatus using the same | |
JP4392737B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
KR100539833B1 (en) | array circuit board of LCD and fabrication method of thereof | |
US6504585B2 (en) | Liquid crystal display device having a pattern varying the overlap of a light-shield film connected to the neighboring gate line and the pixel electrode to improve voltage difference between different pixel electrodes | |
JP3772842B2 (en) | Liquid crystal device, driving method thereof, and electronic apparatus | |
RU2439639C1 (en) | Active matrix base and liquid-crystal display | |
US7164408B2 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
US7372528B2 (en) | Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same | |
KR101528758B1 (en) | Method of driving a liquid crystal display apparatus, array substrate, method of manufacturing the array substrate and liquid crystal display apparatus having the same | |
KR100317621B1 (en) | Liquid Crystal Display | |
US20080180355A1 (en) | Array substrate and display apparatus having the same | |
JP3205155B2 (en) | Liquid crystal display | |
US7480014B2 (en) | Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same | |
US20040135149A1 (en) | Thin film transistor liquid crystal display | |
US7567308B2 (en) | Reflective active matrix liquid crystal display and apparatus | |
JP2004133147A (en) | Liquid crystal display device | |
KR100905383B1 (en) | Liquid Crystal Display Device and fabrication method of thereof | |
JP3549299B2 (en) | Liquid crystal display | |
US8373169B2 (en) | Thin film transistor of liquid crystal display device with specified channel W/L ratio | |
JP3670517B2 (en) | Liquid crystal display | |
JP2003344839A (en) | Transflective liquid crystal device and electronic equipment using the same | |
KR20050003148A (en) | array structure of liquid crystal display and driving method thereof | |
KR100463869B1 (en) | Liquid crystal display and fabrication method for thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 10 |