KR100904299B1 - 역률 보상 회로 및 그 구동 방법 - Google Patents

Abstract

본 발명은 임계 모드 역류 보상 회로에서 다이오드의 단락 불량 시의 세트 보호 회로에 관한 것이다. 기존의 역률 보상 회로의 경우에는 다이오드의 단락 불량 시에 스위칭 소자에 과도한 전류가 흘러서 스위칭 소자가 파괴되는 문제점이 있다. 본 발명은 이러한 스위칭 소자의 파괴를 방지하기 위해서 스위칭 소자의 전류가 과도할 경우 스위칭 소자의 턴 온을 중단하는 방법에 관한 것이다.

PFC, Diode, 단락, 보호 회로

Description

역률 보상 회로 및 그 구동 방법{POWER FACTOR COMPENSATION CIRCUIT AND DRIVING METOD THEREOF}

본 발명은 역률 보상 회로에 관한 것으로서, 기존의 역률 보상 회로가 가지고 있는 다이오드 단락 시의 문제점을 해결하기 위한 역률 보상 회로 및 그 구동 방법에 관한 것이다.

역률 보상 회로가 사용되지 않은 스위칭 모드 파워 서플라이(Switching Mode Power Supply, 'SMPS')는 펄스 형태의 입력 전류를 발생시켜 송전 선로에 고차의 하모닉(harmonic) 전류를 흐르게 한다. 펄스 형태의 전류는 전력 전송에 기여하지 못하고 송전 선로 및 변압기 등의 손실을 증가시킨다. 이러한 이유로 송전 선로, 변전소, 발전소의 용량이 역률 보상 회로가 사용된 SMPS에 비해 증가한다.

이러한 문제점을 해결하기 위하여 최근 EN61000-3-2와 같이 전류 하모닉을 규제하려는 움직임이 여러 나라에서 일어나고 있으며 규제를 만족시키기 위해 많은 SMPS에 역률 보상 회로를 사용하고 있다. SMPS는 입력되는 공급 전압을 하나 이상의 직류 출력 전압으로 변환하는 장치로서, 컴퓨터, 모니터, TV 등과 같은 대부분의 가전제품에 사용된다. 이러한 SMPS에서, 입력 전류가 입력 전압을 추종하도록 하여 역률을 보상하는 역률 보상 회로가 사용된다. 즉, 역률 보상 회로는 외부에 인가되는 입력 전류가 입력 전압을 추종하도록 함과 동시에 입력되는 교류(AC) 전압을 일정한 직류(DC) 전압으로 만들어주는 회로이다.

이러한 역률 보상 회로는 부스트 토폴로지(boost topology)를 많이 사용하고 부스트 토폴로지는 인덕터를 포함하고 있는데, 인덕터를 통해 흐르는 전류의 상태에 따라 여러 가지 모드가 존재한다. 불연속 전도 모드(Discontinuous Conduction Mode)는 인덕터를 통해 흐르는 전류가 영이 되는 지점이 존재하여 전류가 불연속적인 경우를 말하며, 연속 전도 모드(Continuous Conduction Mode)는 인덕터를 통해 흐르는 전류가 영이 되는 지점이 없이 연속적인 경우를 말한다. 한편, 임계 전도 모드(Critical Conduction Mode)는 연속 전도 모드와 불연속 전도 모드의 경계 지점에서 동작하는 모드로서, 인덕터를 통해 흐르는 전류가 영이 된 후 바로 인덕터를 통해 흐르는 전류가 증가하는 모드이다. ST L6562가 가장 잘 알려져 있는 임계 전류 모드의 역률 보상 회로의 IC이며, 그밖에FAN7527B, TDA4862, TDA4863, MC33260, MC33262, UC3852, SG6561 등도 임계 전류 모드의 역률 보상 회로의 IC들이다.

도 1은 일반적인 임계 전도 모드의 역률 보상 회로를 개략적으로 나타내는 도면이다.

역률 보상 회로에서 스위치(S)는 인덕터(L)에 흐르는 전류가 '0'이 되는 시점에 따라 결정되고, 인덕터(L)의 전압을 감지하여 인덕터(L)에 흐르는 전류를 감지할 수 있다. 역률 보상 회로에서 다이오드(D)가 불량으로 단락된 경우 입력 전 압(Vin)은 인덕터(L)를 통해서 출력 커패시터(C)에 연결되며 역률 보상회로의 입력 전압(Vin)과 출력전압(Vout)은 같아지게 된다. 입력 전압(Vin)과 출력 전압(Vout)이 같으므로 인덕터(L)의 양단 전압은 '0'이된다. 역률 보상 회로에서는 인덕터(L)의 양단 전압이 '0'이 되면, 스위치(S)의 턴 온 시점을 결정할 수 없게 되고, 일반적으로 강제로 스위치(S)를 턴 온 시키도록 설계된다. 다이오드(D)의 단락 상태에서, 강제로 스위치(S)가 다시 턴온되면 출력 커패시터(C)에 충전된 에너지가 스위치(S)를 통해서 방전되고 스위치(S)와 커패시터(C) 중간에 전류를 제한하는 회로가 없기 때문에 순간적으로 과도한 전류가 흐르게 된다.

도 2는 정상적인 상황과 다이오드(D)가 단락되었을 경우 스위치에 흐르는 전류를 센싱하여 생성한 전압을 비교한 것이다. 전압(Vocp)은 과전류 기준 전압으로스위치 전류의 센싱 전압(Vcs)이 전압(Vocp) 이상이 되면, 스위치를 강제로 턴 오프시킨다.

역률 보상 회로는 스위칭 전류 센싱 전압(Vcs)이 과전류 기준 전압(Vocp)과 같아지게 되면 스위치를 턴오프하는 신호를 생성한다. 그러나 이 신호가 스위치에 전달되기까지 중간에 존재하는 회로들 때문에 실제로 스위치가 턴오프 되기까지는 시간 지연이 발생한다.

도 2에서와 같이 정상적인 상황일 경우에는 이러한 지연에 의한 스위치 전류의 상승(r1)이 크지 않지만, 다이오드(D)가 단락된 경우에는 스위치 전류의 기울기가 급격하므로 작은 시간 지연에도 스위치의 전류가 급격히 증가하므로 지연에 의한 전류 상승(r2)이 매우 크다. 다이오드(D)의 단락 시에는 이러한 과도한 전류에 의해서 스위치의 온도는 상승하고 스위칭이 계속 반복되면 스위치가 파괴될 수도 있다. 즉, 다이오드(D) 단락 시의 세트 보호 회로가 필요하다.

그리고, 역를 보상 회로에서는 기동 시에 인덕터(L)와 다이오드(D)를 통해 충전할 경우 발생하는 소음과 인덕터 포화 등의 문제를 방지하기 위해 또 하나의 다이오드(D2)를 사용하여 출력 커패시터(C)를 충전하는 경우도 있다.

도 3은 별도의 다이오드를 포함하는 역률 보상회로를 나타낸 것이다. 이 경우에도 다이오드(D1)가 단락된 경우, 입력 전압(Vin)과 출력 전압(Vout)이 같아지므로 스위치(S)의 턴오프 기간 동안에 인덕터(L)에 저장된 에너지가 모두 방전되지 않는다. 또한, 다이오드(D1) 전류가 '0'이 되기 전에 스위치(S)가 턴온 되어 다이오드(D1)의 역회복 전류(reverse recovery)가 스위치(S)를 통해서 흐르게 된다. 일반적으로 임계 전도 모드 역류 보상 회로의 경우 다이오드(D1)의 전류가 '0'이 되고 다이오드(D1)가 꺼진 후에 스위치(S)가 턴온 되므로 역회복이 긴 다이오드를 사용하게 된다. 즉, 다이오드(D1)의 역회복 전류가 오래 흐르므로, 스위치(S)의 온도를 상승시켜서 스위치(S)를 파괴시키는 문제점이 발생할 수 있다.

스위치 파괴를 방지하기 위한 종래의 방법으로 도 4와 같이 추가적으로 다이오드를 포함하는 방법이 있다. 다이오드(D3, D4)를 추가로 사용하여 다이오드 (D1, D2)가 단락되었을 경우에도 추가로 사용된 다이오드(D3, D4)에 의해서 역률 보상 회로의 출력에서 입력으로의 전류 흐름을 방지한다. 그러나 이 경우 추가로 사용된 다이오드(D3, D4)에 의해 원가의 상승을 초래하게 되고 다이오드 순방향 전압 강하에 의한 손실 증가로 효율이 저하되는 문제점이 있다.

본 발명은 위에서 언급된 문제점을 해결하기 위해, 다이오드 단락 시 스위치를 보호할 수 있는 역률 보상 회로의 보호 회로를 제공하기 위한 것이다.

본 발명의 한 특징에 따른 역률 보상 회로는 입력 전압이 입력되는 제1 단을 포함하는 인덕터 상기 인덕터의 제2 단에 전기적으로 연결되는 스위치 및 상기 인덕터에 흐르는 전류를 출력단으로 전달하는 다이오드를 포함하며, 상기 스위치에 흐르는 전류가 소정의 임계치 이상인 횟수를 카운트하고, 카운트된 횟수가 소정 기준 횟수 이상이면, 상기 스위치를 턴 오프시킨다. 상기 스위치에 흐르는 전류에 대응하는 감지 전압을 입력받고, 상기 임계치에 대응하는 소정의 기준 전압과 상기 감지 전압을 비교하며, 상기 감지 전압이 상기 기준 전압 이상인 횟수를 카운트하여, 상기 카운트 횟수가 상기 기준 횟수에 도달하면, 상기 스위칭를 턴 오프 시키는 다이오드 단락 보호 회로를 포함한다. 상기 다이오드 단락 보호회로는, 상기 감지 전압이 입력되는 비반전 단자 및 상기 기준 전압이 입력되는 반전 단자를 포함하는 비교기 및 상기 비교기의 출력 신호의 상승 횟수를 카운트하고, 카운트된 횟수가 상기기준 횟수 이상이면 상기 스위치를 턴 오프시키기 위한 보호 신호를 출력하는 카운터를 포함한다. 상기 역률 보상 회로는 인덕터와 커플링되어 상기 인덕터의 양단 전압에 대응하는 전압이 유도되는 2차측 권선을 더 포함한다. 상기 카운터는 상기 2차측 권선의 전압이 소정의 임계 전압 이하로 하강하는 시점에 카운트 횟 수를 리셋한다. 또한, 상기 스위치는 상기 2차측 권선의 전압이 상기 임계 전압 이하로 하강하는 구간 동안 활성화되는 게이트 신호에 의해 턴 온된다. 역률 보상 회로는 상기 2차 권선에 전압이 발생하지 않는 경우, 소정의 주기로 상기 스위치를 턴 온시키는 신호를 발생하는 재기동 타이머를 더 포함한다. 상기 다이오드 단락 보호 회로는 상기 게이트 신호의 주기와 상기 재기동 타이머의 출력 신호의 주기를 비교하고, 상기 게이트 신호의 주기가 상기 재기동 타이머의 출력 신호의 주기보다 짧은 경우 상기 카운터를 리셋시키는 주기 비교기를 더 포함한다.

본 발명의 다른 특징에 따른 역률 보상회로의 구동 방법에 대해서 설명한다.먼저, 역률 보상 회로는 입력단에 제1 단이 전기적으로 연결되는 인덕터, 상기 인덕터와 커플링되어 있는 2차측 권선, 상기 인덕터에 전기적으로 연결되어 상기 인덕터 전류를 제어하는 스위치 및 상기 인덕터에 흐르는 전류를 출력단으로 전달하는 다이오드를 포함하고, 그 구동 방법은 상기 스위치에 흐르는 전류가 소정의 임계치 이상인 횟수를 카운트하는 단계 및 상기 카운트된 횟수가 소정 횟수 이상이면, 상기 스위치를 턴 오프시키는 단계를 포함한다. 또한, 상기 구동 방법은 상기 2차측 권선의 상기 전압이 소정의 임계 전압 이하로 하강하는 시점에 상기 카운트된 횟수를 리셋시키는 단계를 더 포함한다. 그리고 상기 구동 방법은 상기 2차 권선에 전압이 발생하지 않는 경우, 소정의 주기로 상기 스위치를 턴 온시키는 단계를 더 포함한다. 상기 스위치가 턴 온되는 주기가 상기 소정의 주기보다 짧으면 상기 카운트한 횟수를 리셋시키는 단계를 더 포함한다.

본 발명은 다이오드의 단락을 검출하여 스위치의 턴 오프를 제어함으로써 다이오드 단락시 스위치를 보호할 수 있는 효과를 제공한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이제 본 발명의 실시 예에 따른 역률 보상 회로 및 그 다이오드 단락 보호 회로에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 5는 본 발명의 제1 실시 예에 따른 역률 보상 회로를 나타내는 도면이다.

도 5를 참조하면, 본 발명의 제1 실시 예에 따른 역률 보상 회로는 브리지 다이오드(BD)와, 인덕터(L1), 스위치(Qsw), 다이오드(D1, D2) 및 커패시터(C1, Cin)를 포함하는 부스트 회로와, 스위칭 제어부(100)를 포함한다. 이하에서는 편의상 인덕터(L1), 스위치(Qsw), 다이오드(D1, D2) 및 커패시터(C1)를 포함하여 '부스트 회로'라 칭한다.

브리지 다이오드(BD)는 외부에서 입력되는 교류 전압(AC)을 정류하여 전파 정류 전압(Vin)을 출력한다. 전파 정류 전압(Vin)은 입력되는 교류 전압(AC)을 전 파 정류한 값이므로 교류 전압(AC)은 전파 정류 전압(Vin)과 동일한 크기를 가진다. 따라서, 이하에서는 전파 정류 전압(Vin)을 '입력 전압'으로 지칭한다. 인덕터(L1)의 일단은 브리지 다이오드(BD)의 출력에 연결되며 타단은 다이오드(D1)의 애노드에 연결된다. 인덕터(L1)의 일단에는 입력 전압이 입력되고, 입력 전압에 의해 인덕터(L1)에는 인덕터 전류(IL1)가 흐른다. 인덕터(L1)에 커플링되어 있는 2차측 권선(NAUX)은 인덕터(L1)와 트랜스포머를 형성하며, 이러한 트랜스포머의 연결을 통해 2차측 권선(NAUX)을 이용하여 인덕터(L1)에 흐르는 전류(IL1) 가 0(zero)이 되는 지점이 감지될 수 있다. 구체적으로, 스위칭 제어부는 전압(VAUX)을 입력받아, 전압(VAUX)을 소정 임계 전압과 비교하여, 비교 결과에 따라 전류가 0이 되는 지를 판단한다. 다이오드(D1)의 캐소드는 커패시터(C1)의 일단에 연결되며, 커패시터(C1)의 타단은 접지에 연결된다. 다이오드(D2)의 애노드는 브리지 다이오드(BD)의 출력에 연결되며, 캐소드는 다이오드(D1)의 애노드에 연결된다. 커패시터(Cin)의 일단은 브리지 다이오드(BD)의 출력에 연결되고, 타단은 접지에 연결된다.

스위치(Qsw)는 인덕터(L1)에 전기적으로 연결되어 인덕터 전류(IL1)를 제어한다. 스위치(Qsw)가 턴 온 되면, 다이오드(D1)가 차단되어 인덕터 전류(IL1)가 스위치(Qsw)를 통해 흐르고, 스위치(Qsw)가 턴 오프되면, 다이오드(D1)가 도통되고 인덕터 전류(IL1)가 다이오드(D1)를 통해 흐른다. 스위치(Qsw)의 드레인 단자는 인덕터(L1)와 다이오드(D1)의 접점에 연결되고 소스 단자는 스위치 전류 센싱 저항(Rcs)의 일단에 연결되며, 게이트 단자는 스위칭 제어부(100)의 출력 단자에 연 결된다. 센싱 저항(Rcs)의 일단은 스위치(Qsw)의 소스 단자와 연결되고, 타단은 접지에 연결된다. 본 발명의 실시 예에서는 스위치(Qsw)를 MOSFET으로 나타내었지만 본 발명은 이에 한정되는 것이 아니며 바이폴라 트랜지스터 등 다른 스위칭 소자를 사용할 수 있다. 그리고, 도 5에서 스위치(Qsw)의 드레인 단자와 소스 단자에 병렬로 연결되어 있는 커패시터(Coss) 및 다이오드(Db)는 각각 MOSFET의 접합 커패시턴스 및 바디 다이오드를 나타낸다.

스위칭 제어부(100)는 플립 플롭(10), 출력 전압 제어기(AMP1), 비교기(CMP1~CMP3), 재기동 타이머(30), OR 게이트(20, 50), AND 게이트(70), 다이오드 단락 보호 회로(60) 및 램프 발생기(40)를 포함한다.

플립플롭(10)은 리셋 단자(R)에 하이 신호(high)가 입력되면 출력단자(Q)에 로우 레벨의 신호를 AND 게이트(70)로 출력하고, 셋 단자(S)에 하이 신호(high)가 입력되면 출력단자(Q)에 하이 레벨의 신호를 AND 게이트(70)로 출력한다.

출력 전압 제어기(AMP1)의 비반전 단자(+)에는 출력 기준 전압(Vref)이 입력되고 반전 단자(-)에는 센싱된 출력 전압(Vsense)이 입력된다. 출력 전압 제어기(AMP1)는 출력 기준 전압(Vref)과 센싱된 출력 전압(Vsense)을 비교하여 역률 보상 회로의 출력 전압(Vout)을 원하는 전압으로 제어하기 위한 출력 제어 전압(Vctrl)을 출력한다. 비교기(CMP1)의 반전 단자(-)에는 2차측 권선(NAUX)의 전압(VAUX)이 입력되고 비반전 단자(+)에는 임계 전압(Vth)이 입력된다. 여기서, 임계 전압(Vth)은 인덕터 전류(IL1)가 0이 된 시점으로부터 소정 기간 지연된 시점에 가지는 2차측 권선(NAUX)의 전압(VAUX)으로 설정한다. 비교기(CMP1)는 2차측 권 선(NAUX)의 전압(VAUX)과 임계 전압(Vth)을 비교하여, 2차측 권선(NAUX)의 전압(VAUX)이 임계 전압(Vth)까지 감소하면 하이 레벨의 영전류 감지 신호(ZCD)를 OR 게이트(20) 일단의 입력 단자로 출력한다.

비교기(CMP2)의 반전 단자(-)에는 출력 전압 제어기(AMP1)의 출력 제어 전압(Vctrl)이 입력되고 비반전 단자(+)에는 램프 발생기(40)에서 발생되는 램프 파형 전압(Vramp)이 입력된다. 비교기(CMP2)는 출력 제어 전압(Vctrl)과 램프 파형 전압(Vramp)을 비교하여 램프 파형 전압(Vramp)이 출력 제어 전압(Vctrl)과 동일해지는 시점에 하이 레벨의 신호를 OR 게이트(50)의 일단의 입력단자로 출력한다. 비교기(CMP3)의 비반전 단자(+)에는 스위치 전류 센싱 전압(Vcs)이 입력되고 반전 단자(-)에는 과전류 기준 전압(Vocp)이 입력된다. 과전류 보호 비교기(CMP3)는 스위치 전류 센싱 전압(Vcs)을 비교하여 스위치 전류 센싱 전압(Vcs)이 과전류 기준 전압(Vocp)과 동일해지는 시점에 하이 레벨의 신호를 OR 게이트(50) 타단의 입력단자로 출력한다.

재기동 타이머(30)는 스위칭 제어부(100)에 전원이 공급되어 동작이 시작될 때, 스위치(Qsw)를 턴 온시키는 신호(RST)를 발생한다. 이는 스위치(Qsw)를 턴 온시키는 신호(VG)가 기동 시에는 인덕터(L1)의 2차 권선(NAUX)에서 발생되지 않기 때문이다. 스위치(Qsw)가 한번 턴 온된 후에는 2차 권선(NAUX)에서 신호가 발생하므로 이 신호를 이용하여 스위치(Qsw)를 턴 온시킬 수 있다. 그리고, 재기동 타이머(30)는 동작 중에 보호 회로가 동작하던지 아니면 부하가 작아서 스위칭을 장시간 멈추는 구간에서는 기동 시와 마찬가지로 2차 권선(NAUX)에서 턴온 신호가 발생 하지 않으므로, 이 구간 동안 스위치(Qsw)를 턴 온시키는 신호(RST)를 발생한다. 재기동 타이머(30)의 주기는 수백 us 이며, 스위치(Qsw)가 턴 오프된 후 정해진 시간 안에 스위치(Qsw)가 턴 온되지 않을 경우 스위치(Qsw)를 턴 온시킨다.

OR 게이트(20)는 비교기(COMP1)의 출력이 하이(high) 이거나, 재기동 타이머(30)의 출력이 하이(high)일 경우에 플립플롭(10)의 셋단자(S)에 하이 레벨의 신호를 출력한다. OR 게이트(50)는 비교기(CMP2)의 출력이 하이(high)이거나 비교기(CMP3)의 출력이 하이(high)일 경우에 플립플롭(10)의 리셋단자(R)에 하이(high) 신호를 출력한다. AND 게이트(70)는 플립플롭(10)의 출력단자(Q)로부터 출력되는 신호가 하이(high)이고, 다이오드 단락 보호 회로(60)의 출력 신호(SCPO)가 하이(high)인 경우 하이 레벨의 게이트 신호(VG)를 출력한다.

다이오드 단락 보호 회로(60)는 다이오드(D1)의 단락 여부를 감지하여 다이오드(D1)이 단락된 경우 로우(low) 레벨의 신호(SCPO)를 출력하고, 다이오드(D1)가 정상인 경우 하이(high) 레벨의 신호(SCPO)를 출력한다. 램프 발생기(40)는 스위치(Qsw)가 턴온된 후부터 선형적으로 증가하는 램프 파형 전압(Vramp)을 발생시킨다.

한편, 본 발명의 실시 예에 따른 역률 보상 회로는 출력 전압(Vout)을 피드백 시키기 위해 출력 전압(Vout)을 센싱하는 저항(R1, R2)을 더 포함한다. 저항(R1, R2)은 서로 직렬로 연결되어 커패시터(C1)의 일단과 접지 사이에 연결되며, 저항(R2)에 걸리는 센싱된 출력 전압(Vsense)이 스위칭 제어부(100)에 입력된다.

상기와 같은 본 발명의 제1 실시 예에 따른 부스트 회로는 다이오드(D1) 또 는 다이오드(D2)가 단락되었을 경우 스위치(Qsw)의 전류가 정상 상태보다 과도하게 상승하는 점을 이용하여 스위치를 보호하는 신호(SCPO)를 생성한다. 스위칭 제어부(100)는 센싱된 출력 전압(Vsense) 및 인덕터(L1)의 2차측 권선(NAUX)을 통해 유도되는 전압(VAUX)을 입력 받아 스위치(Qsw)의 턴온/턴오프를 제어하는 제어신호를 생성하며, 스위칭 제어부(100)의 제어신호에 의해 스위치(Qsw)가 턴온/턴오프 되어 부스트 회로의 커패시터(C1)에 일정한 직류 전압(Vout)이 인가된다. 그리고, 과전류가 흘러서 스위치(Qsw)가 파괴되는 것을 방지하기 위해서 스위치 전류 센싱 저항(Rcs)를 통해서 스위치 전류의 정보가 전압(Vcs)으로 변환되어 스위칭 제어부(100)에 입력되고 다이오드(D1) 단락 시 이 전압이 과도하게 상승하는 점을 이용하여 다이오드(D1) 단락 시 스위치(Qsw)를 보호하게 된다.

구체적으로, 인덕터(L1)에 흐르는 전류가 0이 되는 시점에 스위치(Qsw)가 턴온 되고, 출력 전압 제어기(AMP1)의 출력 제어 전압(Vctrl)이 램프 파형 전압(Vramp)과 동일해지는 시점에 비교기(CMP2)에서 하이 신호가 출력되어 스위치(Qsw)가 턴오프된다. 과전류 보호 비교기(CMP3)는 과도상태에서 입력 전압이 갑자기 낮아지거나 역률 제어기의 부하가 급격히 증가할 경우 역률 제어기의 출력 전압이 떨어지는 것을 방지하기 위해서 스위치의 턴온 기간을 증가시키면서 스위치의 전류가 과전류 보호 수준까지 증가할 경우 동작하게 된다. 그러나, 앞에서 설명하였듯이 다이오드(D1 또는 D2)가 단락되었을 경우에는 과전류 보호 비교기(CMP3) 만으로는 스위치를 보호하기 어려우므로 본 발명에서는 다이오드 단락 보호 회로(60)를 사용하여 스위치를 보호한다.

본 발명의 실시 예에서는 다이오드 단락 시 스위치(Qsw) 보호를 위해서 스위치 전류 센싱 전압(Vcs)를 입력 받아 스위치의 턴온을 금지하는 신호(SCPO)를 생성하는데 도 6 및 도 7을 참조하여 알아본다. 다이오드 단락 시에는 도 2와 같이 스위치 전류 센싱 전압(Vcs)이 과전류 기준 전압(Vocp)보다 두배 이상 높게 상승하므로 스위치 전류 센싱 전압(Vcs)의 정보를 이용하여 신호(SCPO)를 생성하는 바, 이에 대해서는 이하에서 구체적으로 설명한다.

도 6은 도 5에 도시된 다이오드 단락 보호 회로(60)의 내부 구성을 나타낸 도면이다.

도 6에 나타낸 바와 같이 본 발명의 제1 실시 예에 따른 다이오드 단락 보호 회로(60)에서는 스위치 전류 센싱 전압(Vcs)을 입력받고 이 신호는 비교기(CMP4)의 비반전 단자(+)에 입력되어 반전 단자(-)에 입력되는 다이오드 단락 기준 전압(Vscp)과 비교되어 비교기(CMP4)의 출력(SCP)를 생성하고, 이 신호는 카운터(61)에 입력되어 비교기(CMP4)의 출력(SCP)이 하이(high)가 되는 횟수를 센다. 다이오드 단락 기준 전압(Vscp)은 과전류 기준 전압(Vocp) 보다 높은 전압으로 설정한다. 본 발명의 실시 예에서는 다이오드 단락 기준 전압(Vscp)를 과전류 기준 전압(Vocp) 보다 2~4배의 값으로 설정할 수 있다. 다이오드 단락 기준 전압(Vscp)가 너무 낮게 설정되면, 전류 센싱 전압(Vcs)의 노이즈에 반응할 수 있고, 너무 높게 설정되면 단락이 되더라도, 전류 센싱 전압(Vcs)이 다이오드 단락 기준 전압(Vscp)까지 올라가지 못해 다이오드 단락 상황을 센싱하지 못할 수 있다.

이 횟수가 정해진 횟수를 넘게 되면 카운터(61)의 출력(SCPO)은 하이(high) 에서 로우(low)로 변하고 이 신호는 AND 게이트(70)에 입력되어 스위치(Qsw)가 턴온 되지 못하도록 한다. 카운터(61)를 사용하는 이유는 역률 보상 회로의 기동 시나 서지(surge) 또는 ESD(Electrostatic Discharge)에 의해서 비교기(CMP4)의 출력(SCP)이 긴 구간동안 하이(high)인 상태를 유지할 수 있기 때문이다. 이를 파악하기 위해서는 카운터(61)의 횟수를 늘려야 하고, 이 경우 카운터(61)의 회로 크기가 커질 수 있다. 이를 해결하기 위한 방법은 본 발명의 제2 실시예를 참조하여 설명한다.

도 7은 역률 보상 회로에서 역률 보상 회로에 흘러 들어가는 입력 전류(Iin), 다이오드(D1)를 통해 흐르는 전류(ID1), 인덕터(L1)를 통해 흐르는 전류(IL1), 2차측 권선(NAUX)에 걸리는 전압(VAUX), 스위치(Qsw)에 입력되는 게이트 신호(VG), 및 램프 파형 전압 (Vramp) 및 제어 전압(Vctrl)을 나타낸 도면이다. 도 8은 본 발명의 실시 예에 따른 인덕터 전류(IL1), 입력 전압(Vin) 및 평균 입력 전류를 나타낸 도면이다. 도 9는 과전류가 발생한 경우 게이트 신호, 감지 전압 및 다이오드 단락 보호 회로의 출력 신호를 나타낸 도면이다.

도 7-9를 참조하여 본 발명의 제1 실시예에 따른 역률 보상 회로의 동작을 설명한다.

도 7을 참조하면, 먼저 입력 교류 전압(AC)은 브리지 다이오드(BD)에 의해 전파 정류되며, 이러한 전파 정류 전압은 인덕터(L1)에 공급된다. 역률 보상 회로의 출력 전압(Vout)은 저항(R1, R2)를 통해서 분배된다. 출력 전압 제어기(AMP1)는 비반전단자(+)에 연결된 기준 전압(Vref)과 분배된 전압(Vsense)을 비교하고, 비교 결과에 따라 역률 보상 회로의 출력 전압을 제어하기 위한 제어 전압(Vctrl)을 생성한다. 비교기(CMP2)는 램프 파형 전압(Vramp)과 출력 전압 제어기(AMP1)의 제어 전압(Vctrl)을 비교하여 램프 파형 전압(Vramp)이 제어 전압(Vctrl)과 같게 되면 스위치(Qsw)를 턴오프 시키기 위한 신호를 플립플롭(10)의 리셋 단자(R)에 출력한다. 이에 따라, 플립플롭(10)은 출력단자(Q)에 로우(Low) 레벨의 게이트 신호(VG)를 출력하여 스위치(Qsw)를 턴오프 시킨다. 스위치(Qsw)가 턴오프 되면 인덕터(L1)의 전류(IL1)는 차츰 감소하게 된다. 인덕터 전류(IL1)가 '0'이 되는 순간은 인덕터(L1)의 2차측 권선(NAUX)을 이용하여 감지할 수 있다. 도 7의 (d)에 도시된 바와 같이, 2차측 권선(NAUX)의 권선 방향은 인덕터(L1)와는 반대로 감겨 있기 때문에, 2차측 권선(NAUX)의 전압(VAUX)은 스위치(Qsw)가 턴온된 경우 입력 전압(Vin)에 음(-)으로 비례하고 스위치가 턴오프된 경우 출력전압(Vout)과 입력 전압(Vin)의 차이에 양(+)으로 비례하는 것을 볼 수 있다. 스위치 제어부(100)는 일정하게 유지되던 2차측 권선(NAUX) 전압(VAUX)이 감소하기 시작하는 시점(T1)을 인덕터(L1)에 흐르는 전류가 '0'이 되는 시점으로 감지한다. 본 발명의 실시 예에 따른 역률 보상 회로에서 스위치(Qsw)를 턴 온시키는 시점은 인덕터 전류(IL1)가 '0'이 된 시점(T1)으로부터 소정의 지연 기간(Ton_delay) 지연된 후이다. 전압(VAUX)이 시점(T1)으로부터 지연 기간(Ton_delay) 후의 시점(T2)에 가지는 전압을 임계 전압(Vth)으로 설정한다. 그러면, 시점(T2)에 전압(VAUX)이 임계 전압(Vth)까지 감소하면, 비교기(CMP1)는 하이 레벨의 영전류 감지 신호(ZCD)를 OR 게이트(20)로 출력한다. 이와 같이 스위치(Qsw)가 턴오프 되고 인덕터 전류(IL1)가 '0'이 된 후 2차 측 권선(NAUX) 전압(VAUX)이 임계전압(Vth)에 도달하면, 스위치(Qsw)가 턴온 된다. 도 7에서는 지연 기간(Ton_delay)의 설명의 편의를 위해 실제 시간보다 과장되게 도시되었다. 지연 기간(Ton_delay)은 실제 매우 짧은 시간으로 인덕터 전류(IL1)가 0이 되는 시점과 스위치(Qsw)가 턴 온 되는 시점은 실질적으로 동일하다. 램프 발생기(40)의 램프 파형 전압(Vramp)이 출력 전압 제어기(AMP1)의 제어 전압(Vctrl)과 같아지는 지점에서 스위치(Qsw)가 턴오프 된다.

도 8에 도시된 바와 같이, 인덕터 전류(IL1)의 상승 기울기는 입력 전압에 비례하고, 인덕터 전류(IL1)의 피크치는 입력 전압(Vin)의 파형을 추종한다. 그리고 평균 입력 전류는 인덕터 전류(IL1)의 평균치에 해당한다. 그래서 평균 입력 전류는 입력 전압(Vin)을 추종한다. 그리고 도 7 및 8에 도시된 바와 같이, 인덕터 전류(IL1)는 임계 전도 모드 (Critical Conduction Mode)로 제어된다.

스위치(Qsw)를 턴온시키는 게이트 신호(VG)는 스위치가 턴오프 되고 인덕터 전류가 '0'이 된 후, 2차측 권선(NAUX)의 전압(VAUX )이 임계전압(Vth) 전압보다 높아졌다 낮아지는 구간에서 하이(high) 레벨이 된다. 그런데, 기동 시 또는 보호 회로 등에 의해서 스위칭이 장시간 멈추었을 경우에는 2차측 권선(NAUX) 전압이 '0'이므로, 재기동 타이머(30)에 의해 강제적으로 스위치(Qsw)가 턴 온된다.

그리고, 스위치(Qsw)에 과전류가 흘러서 스위치가 파괴될 수 있다. 이를 방지하기 위해서 비교기(CMP3)는 스위치(Qsw)의 전류를 저항(Rcs)에 통해 감지하여 감지된 전압(Vcs)과 과전류 기준 전압(Vocp)을 비교한다.

도 9에 도시된 바와 같이, 비교기(CMP3)는 감지 전압(Vcs)이 과전류 기준 전 압(Vocp)보다 크면, 스위치(Qsw)를 턴오프 하기 위한 신호를 OR 게이트(50)로 전달한다. 그러면, OR 게이트(50)의 출력이 하이가 되어 플립플롭(10)은 출력 단자(Q)를 통해 로우 레벨의 신호를 AND 게이트(70)로 출력한다. 그러면, 게이트 신호(VG)는 로우 레벨이 되어 스위치(Qsw)가 턴 오프된다.

이와 같은 동작 중에 다이오드(D1)가 불량으로 단락된 경우 입력 전압(Vin)은 인덕터(L1)를 통해서 출력 커패시터(C1)로 연결되며 역률 보상회로의 입력 전압(Vin)과 출력전압(Vout)은 같아지게 된다. 따라서, 인덕터(L1) 양단의 전압이 '0'이 되어 스위치(Qsw)의 턴오프 시에 2차측 권선(NAUX)의 전압(VAUX )은 '0'이 된다. 이때는 스위치(Qsw)를 다시 턴온하라는 신호가 입력되지 않기 때문에, 스위칭을 멈추었다가 재기동 타이머(30)의 주기 후에, 재기동 타이머(30)에서 턴온 신호(RST)가 생성되어 스위치(Qsw)가 다시 턴온 된다. 즉, 다이오드(D1)가 단락된 경우 스위치(Qsw)는 재기동 타이머(30)에 의해 턴온 된다. 스위치(Qsw)가 턴온되면 출력 커패시터(C1)에 충전된 에너지가 스위치(Qsw)를 통해서 방전된다. 이때, 스위치(Qsw)와 커패시터(C1) 중간에 전류를 제한하는 회로가 없기 때문에 순간적으로 과도한 전류가 흐르게 된다. 그러면, 비교기(CMP4)는 스위치(Qsw)의 전류를 저항(Rcs)을 통해 감지하여 감지된 스위칭 전류 센싱 전압(Vcs)과 다이오드 단락 기준 전압(Vscp)을 비교한다. 비교기(CMP4)는 스위칭 전류 센싱 전압(Vcs)이 다이오드 단락 기준 전압(Vscp) 보다 큰 구간에서 하이 레벨이 되는 출력 신호(SCP)를 발생한다. 그러면, 카운터(61)는 비교기(CMP4)의 출력이 하이(high)가 되는 횟수를 세어 정해진 횟수를 넘게 되면 카운터(61)의 출력이 하이(high)에서 로우(low)로 하강한다. 본 발명의 실시 예에서는 비교기(CMP4)의 출력이 하이(high)가 되는 횟수가 2회 이상이면 카운터(61)의 출력이 하이에서 로우로 하강한다. 그러나 본 발명이 이에 한정되는 것은 아니다. 설계에 따라 그 횟수를 변경할 수 있다. 그러면, AND 게이트(70)의 출력이 로우(low)가 되어 스위치(Qsw)가 턴 오프된다. 따라서, 스위치(Qsw)가 파괴되는 것을 방지할 수 있다.

도 10은 본 발명의 제2 실시 예에 따른 역률 보상 회로를 나타낸 도면으로, 도 5와 동일한 구성에 대해서는 동일한 도면 부호로 도시하였으며, 이에 대한 동작도 동일하므로 설명을 생략한다. 도 11는 도 10에 도시된 다이오드 단락 보호 회로(60_1)의 내부 구성을 나타낸 도면이다.

도 10을 참조하면, 본 발명의 제2 실시 예에 따른 역률 보상 회로는 다이오드 단락 보호 회로(60_1)에서 스위치 전류 센싱 전압(Vcs)와 영전류 감지 비교기(CMP1)의 출력(ZCD)을 입력 받는다. 본 발명의 제1 실시 예에서는 스위치 전류 센싱 전압(Vcs)만 입력 받았으나 이 경우 카운터(61_1)의 크기가 커지는 문제점이 발생할 수 있다. 따라서, 본 발명의 제2 실시 예에서는 영전류 감지 비교기(CMP1)의 출력(ZCD)을 입력받아 이 신호(ZCD)가 로우(low)에서 하이(high)로 변할 때 카운터(61_1)를 리셋(Reset)시켜 이러한 문제점을 해결한다. 여기서, 카운터를 리셋하는 이유는 다음과 같다. 다이오드(D1)가 단락된 경우 역률 보상 회로의 입력 전압(Vin)과 출력 전압(Vout)은 같아지게 되고 인덕터(L1)의 양단 전압은 거의 '0'이 된다. 그러므로, 인덕터(L1)의 제2 권선(NAUX) 전압(VAUX)도 '0'이 되어 비교기(CMP1)의 출력(ZCD)이 로우(low)에서 하이(high)로 상승하지 않는다. 본 발명의 제2 실시예에 따른 비교기(CMP1)는 인덕터(L1)의 제2 권선(NAUX) 전압(VAUX)이 임계 전압(Vth) 이상으로 올라갔다가 이하로 떨어지는 하강 에지(falling edge)(도 7의 T2 시점)에서만 출력 신호(ZDC)가 하이(high)로 발생되도록 구성한다. 즉, 도 11를 참조하면, 비교기(CMP1)의 출력(ZCD)이 계속 로우(low)인 상태에서, 비교기(CMP4)의 출력(SCP)이 하이(high)인 신호가 카운터(61_1)에 입력된다면 다이오드(D1)가 단락된 상황이라고 판단한다. 반면, 비교기(CMP4)의 출력(SCP)이 하이(high)인 신호가 카운터(61_1)에 입력되더라도 비교기(CMP1)의 출력(ZCD)이 로우(low)에서 하이(high)로 변한다면 다이오드(D1)가 단락된 상황이 아닌 역률 보상 회로의 기동시나, 서지(surge) 또는 ESD에 의해서 다이오드 단락 비교기(CMP4)의 출력(SCP)이 오동작하였음을 알 수 있다. 이와 같이, 비교기(CMP1)의 출력(ZCD)을 사용하여 카운터(61_1)를 리셋(reset)하는 경우에는 오동작에 의한 출력(SCP)을 카운트하지 않아도 되므로 카운터(61_1)의 크기를 줄일 수 있는 장점이 있다.

도 12는 본 발명의 제3 실시 예에 따른 역률 보상 회로를 나타낸 도면으로, 도 5와 동일한 구성에 대해서는 동일한 도면 부호로 도시하였으며, 이에 대한 동작도 동일하므로 설명을 생략한다. 도 13은 도 12에 도시된 다이오드 단락 보호 회로(60_2)의 내부 구성을 나타낸 도면이다.

도 12을 참조하면, 본 발명의 제3 실시 예에 따른 역률 보상 회로는 다이오드 단락 보호 회로(60_2)에서 스위치 전류 센싱 전압(Vcs), 게이트 신호(VG)와 재기동 타이머(30)의 출력(RST)을 입력 받는다. 본 발명의 제3 실시예에 따른 다이오드 단락 보호 회로(60_2)는 게이트 신호(VG)의 주기와 재기동 타이머(30)의 출 력(RST)의 주기를 비교하여 게이트 신호(VG)의 주기가 재기동 타이머(30)의 출력(RST)의 주기보다 짧다면 다이오드 단락 상황이 아닌 것으로 판단한다. 즉, 도 13을 참조하면, 주기 비교기(62)는 게이트 신호(VG)의 주기와 재기동 타이머(30)의 출력(RST)의 주기를 비교한다. 주기 비교기(62)는 게이트 신호(VG)의 주기가 재기동 타이머(30)의 출력(RST)의 주기보다 짧다면 리셋(reset) 신호를 로우(low)에서 하이(high)로 출력하여 카운터(61_2)를 리셋(reset)시킨다. 다이오드가 단락 되지 않은 정상 상태에서는, 출력 전압(Vout)이 입력 전압(Vin)보다 높게 되고 정상적으로 2차 권선의 전압이 발생하여 비교기(CMP1)의 출력(ZCD) 신호가 정상적으로 발생된다. 이런 정상 상태에서의 스위칭 동작 주파수는 재기동 타이머(30)에 의해 스위칭 동작하는 경우의 주파수보다 높다. 따라서 게이트 신호의 주기가 재기동 타이머의 출력 주기보다 짧으면, 정상 상태라 볼 수 있다. 이와 같은 구성으로 인해 카운터(61_2)의 크기를 줄일 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 1은 일반적인 임계 전도 모드의 역률 보상 회로를 개략적으로 나타내는 도면.

도 2는 정상적인 상황과 다이오드(D)가 단락되었을 경우 스위치에 흐르는 전류를 센싱하여 생성한 전압을 비교한 도면.

도 3 및 도 4는 별도의 다이오드를 포함하는 역률 보상회로를 나타낸 도면.

도 5는 본 발명의 제1 실시 예에 따른 역률 보상 회로를 나타내는 도면.

도 6은 도 5에 도시된 다이오드 단락 보호 회로(60)의 내부 구성을 나타낸 도면.

도 7은 역률 보상 회로에서 역률 보상 회로에 흘러 들어가는 입력 전류(Iin), 다이오드(D1)를 통해 흐르는 전류(ID1), 인덕터(L1)를 통해 흐르는 전류(IL1), 2차측 권선(NAUX)에 걸리는 전압(VAUX), 스위치(Qsw)에 입력되는 게이트 신호(VG), 및 램프 파형 전압 (Vramp) 및 제어 전압(Vctrl)을 나타낸 도면이다.

도 8은 본 발명의 실시 예에 따른 인덕터 전류(IL1), 입력 전압(Vin) 및 평균 입력 전류를 나타낸 도면이다.

도 9는 과전류가 발생한 경우 게이트 신호, 감지 전압 및 다이오드 단락 보호 회로의 출력 신호를 나타낸 도면이다.

도 10은 본 발명의 제2 실시 예에 따른 역률 보상 회로를 나타낸 도면.

도 11은 도 10에 도시된 다이오드 단락 보호 회로(60_1)의 내부 구성을 나타낸 도면.

도 12는 본 발명의 제3 실시 예에 따른 역률 보상 회로를 나타낸 도면.

도 13은 도 12에 도시된 다이오드 단락 보호 회로(60_2)의 내부 구성을 나타낸 도면.

Claims (12)

1. 입력 전압이 입력되는 제1 단을 포함하는 인덕터;

   상기 인덕터의 제2 단에 전기적으로 연결되는 스위치; 및

   상기 인덕터에 흐르는 전류를 출력단으로 전달하는 다이오드를 포함하며, 상기 스위치에 흐르는 전류가 소정의 임계치 이상인 횟수를 카운트하고, 카운트된 횟수가 소정 기준 횟수 이상이면, 상기 스위치를 턴 오프시키는 역률 보상 회로.
2. 제1항에 있어서, 상기 스위치에 흐르는 전류에 대응하는 감지 전압을 입력받고, 상기 임계치에 대응하는 소정의 기준 전압과 상기 감지 전압을 비교하며, 상기 감지 전압이 상기 기준 전압 이상인 횟수를 카운트하여, 상기 카운트 횟수가 상기 기준 횟수에 도달하면, 상기 스위치를 턴 오프 시키는 다이오드 단락 보호 회로를 포함하는 역률 보상 회로.
3. 제 2 항에 있어서, 상기 다이오드 단락 보호회로는,

   상기 감지 전압이 입력되는 비반전 단자 및 상기 기준 전압이 입력되는 반전 단자를 포함하는 비교기; 및

   상기 비교기의 출력 신호의 상승 횟수를 카운트하고, 카운트된 횟수가 상기기준 횟수 이상이면 상기 스위치를 턴 오프시키기 위한 보호 신호를 출력하는 카운터를 포함하는 역률 보상 회로.
4. 제 3 항에 있어서, 상기 인덕터와 커플링되어 상기 인덕터의 양단 전압에 대응하는 전압이 유도되는 2차측 권선을 더 포함하는 역률 보상 회로.
5. 제 4 항에 있어서, 상기 카운터는 상기 2차측 권선의 전압이 소정의 임계 전압 이하로 하강하는 시점에 카운트 횟수를 리셋하는 역률 보상 회로.
6. 제 4 항에 있어서, 상기 스위치는 상기 2차측 권선의 전압이 상기 임계 전압 이하로 하강하는 구간 동안 활성화되는 게이트 신호에 의해 턴 온되는 역률 보상 회로.
7. 제 6 항에 있어서, 상기 2차 권선에 전압이 발생하지 않는 경우, 소정의 주기로 상기 스위치를 턴 온시키는 신호를 발생하는 재기동 타이머를 더 포함하는 역률 보상 회로.
8. 제 7 항에 있어서, 상기 다이오드 단락 보호 회로는 상기 게이트 신호의 주기와 상기 재기동 타이머의 출력 신호의 주기를 비교하고, 상기 게이트 신호의 주기가 상기 재기동 타이머의 출력 신호의 주기보다 짧은 경우 상기 카운터를 리셋시키는 주기 비교기를 더 포함하는 역률 보상 회로.
9. 입력단에 제1 단이 전기적으로 연결되는 인덕터, 상기 인덕터와 커플링되어 있는 2차측 권선, 상기 인덕터에 전기적으로 연결되어 상기 인덕터 전류를 제어하는 스위치 및 상기 인덕터에 흐르는 전류를 출력단으로 전달하는 다이오드를 포함하는 역률 보상 회로의 구동 방법에 있어서,

   상기 스위치에 흐르는 전류가 소정의 임계치 이상인 횟수를 카운트하는 단계 및

   상기 카운트된 횟수가 소정 횟수 이상이면, 상기 스위치를 턴 오프시키는 단계를 포함하는 역률 보상 회로의 구동 방법.
10. 제 9 항에 있어서, 상기 2차측 권선의 전압이 소정의 임계 전압 이하로 하강하는 시점에 상기 카운트된 횟수를 리셋시키는 단계를 더 포함하는 역률 보상 회로의 구동 방법.
11. 제 9 항에 있어서,

    상기 2차 권선에 전압이 발생하지 않는 경우, 소정의 주기로 상기 스위치를 턴 온시키는 단계를 더 포함하는 역률 보상 회로의 구동 방법.
12. 제 11 항에 있어서,

    상기 스위치가 턴 온되는 주기가 상기 소정의 주기보다 짧으면 상기 카운트한 횟수를 리셋시키는 단계를 더 포함하는 역률 보상 회로의 구동 방법.

Images