KR100903480B1 - MOSFET and Method for Manufacturing the same - Google Patents

MOSFET and Method for Manufacturing the same Download PDF

Info

Publication number
KR100903480B1
KR100903480B1 KR1020070085322A KR20070085322A KR100903480B1 KR 100903480 B1 KR100903480 B1 KR 100903480B1 KR 1020070085322 A KR1020070085322 A KR 1020070085322A KR 20070085322 A KR20070085322 A KR 20070085322A KR 100903480 B1 KR100903480 B1 KR 100903480B1
Authority
KR
South Korea
Prior art keywords
trench gate
trench
mosfet
gate
forming
Prior art date
Application number
KR1020070085322A
Other languages
Korean (ko)
Other versions
KR20090020761A (en
Inventor
오희성
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070085322A priority Critical patent/KR100903480B1/en
Publication of KR20090020761A publication Critical patent/KR20090020761A/en
Application granted granted Critical
Publication of KR100903480B1 publication Critical patent/KR100903480B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

실시예에 따른 MOSFET은 기판 내에 형성된 제1 트렌치 게이트; 상기 제1 트렌치 게이트와 전기적으로 연결되면서 상기 제1 트렌치 게이트 보다 수평단면적이 좁게 형성된 제2 트렌치 게이트; 상기 제1 트렌치 게이트와 상기 제2 트렌치 게이트의 측면에 형성된 바디영역; 상기 제1 트렌치 게이트와 상기 제2 트렌치 게이트의 측면에 형성된 소스영역; 및 상기 제2 트렌치 게이트 측면에 형성된 소스컨택;을 포함하는 것을 특징으로 한다.In an embodiment, a MOSFET may include a first trench gate formed in a substrate; A second trench gate electrically connected to the first trench gate and having a smaller horizontal cross-sectional area than the first trench gate; A body region formed on side surfaces of the first trench gate and the second trench gate; A source region formed on side surfaces of the first trench gate and the second trench gate; And a source contact formed at a side of the second trench gate.

MOSFET, 셀, 덴서티 MOSFET, Cell, Density

Description

ＭＯＳＦＥＴ 및 그 제조방법{ MOSFET and Method for Manufacturing the same}MOSFF and its manufacturing method {MOSFET and Method for Manufacturing the same}

실시예는 MOSFET 및 그 제조방법에 관한 것이다.Embodiments relate to a MOSFET and a method of manufacturing the same.

종래에 고전력소자로 트렌치 타입 MOSFET가 이용되어 왔다. Conventionally, trench type MOSFETs have been used as high power devices.

종래기술에 의한 트렌치(Trench) MOSFET 구조는 Trench 측벽에 채널(channel)을 형성함으로 종래의 레터럴(Lateral) DMOS보다 칩(Chip) 면적을 줄일 수 있다.The trench MOSFET structure according to the prior art forms a channel on the sidewalls of the trench, thereby reducing the chip area compared to the conventional lateral DMOS.

한편, 종래기술에 의하면 모든 소스영역 위에 소스컨택을 형성함으로써 MOSFET의 셀 덴서티(cell densitiy)를 줄이는데 한계가 있었다.On the other hand, according to the prior art, there is a limit in reducing the cell densitiy of the MOSFET by forming source contacts over all source regions.

실시예는 셀 덴서티(cell densitiy)를 증가시킬 수 있는 MOSFET 및 그 제조방법을 제공하고자 한다.Embodiments provide a MOSFET capable of increasing cell densitiy and a method of manufacturing the same.

실시예에 따른 MOSFET은 기판 내에 형성된 제1 트렌치 게이트; 상기 제1 트렌치 게이트와 전기적으로 연결되면서 상기 제1 트렌치 게이트 보다 수평단면적이 좁게 형성된 제2 트렌치 게이트; 상기 제1 트렌치 게이트와 상기 제2 트렌치 게이트의 측면에 형성된 바디영역; 상기 제1 트렌치 게이트와 상기 제2 트렌치 게이트의 측면에 형성된 소스영역; 및 상기 제2 트렌치 게이트 측면에 형성된 소스컨택;을 포함하는 것을 특징으로 한다.In an embodiment, a MOSFET may include a first trench gate formed in a substrate; A second trench gate electrically connected to the first trench gate and having a smaller horizontal cross-sectional area than the first trench gate; A body region formed on side surfaces of the first trench gate and the second trench gate; A source region formed on side surfaces of the first trench gate and the second trench gate; And a source contact formed at a side of the second trench gate.

또한, 실시예에 따른 MOSFET의 제조방법은 기판 내에 제1 트렌치 게이트 및 상기 제1 트렌치 게이트와 전기적으로 연결되면서 상기 제1 트렌치 게이트 보다 수평단면적이 좁은 제2 트렌치 게이트를 형성하는 단계; 상기 제1 트렌치 게이트와 상기 제2 트렌치 게이트의 측면에 바디영역을 형성하는 단계; 상기 제1 트렌치 게이트와 상기 제2 트렌치 게이트의 측면에 소스영역을 형성하는 단계; 및 상기 제2 트렌치 측면에 소스컨택을 형성하는 단계;를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a MOSFET may include forming a second trench gate in a substrate, the second trench gate being electrically connected to the first trench gate and the first trench gate, and having a smaller horizontal cross-sectional area than the first trench gate; Forming a body region on side surfaces of the first trench gate and the second trench gate; Forming a source region on side surfaces of the first trench gate and the second trench gate; And forming a source contact on the side of the second trench.

실시예에 따른 MOSFET 및 그 제조방법에 의하면, 소스컨택(Source Contact) 을 일정한 간격으로 선택적으로 형성시키고, 소스컨택(Source contact)이 형성되지 않는 나머지 부분에 대해서는 트렌치 게이트(Trench Gate) 영역을 반원형태로 만들어 줌으로써 전류(Current)가 흐를 수 있는 표면적을 넓혀주어 셀 덴서티(Cell Density)를 증가 시키는 효과가 있다.According to the MOSFET and the method of manufacturing the same according to the embodiment, the source contact is selectively formed at regular intervals, and the trench gate region is semicircle for the remaining portion where the source contact is not formed. By making it form, it increases the surface area through which current can flow and increases the cell density.

또한, 실시예에 의하면 트렌치 게이트(Trench gate) 형성을 일직선의 라인(Line) 형태로 형성시키지 않고, 일정한 간격으로 타원형태의 트렌치 게이트 영역을 추가함으로써 그만큼 전류(Current)가 흐를 수 있는 면적을 증가시키게 되는 효과가 있다. 이로써, 셀 덴서티(Cell Density)를 증가시키는 것과 동일한 효과를 나타내므로 칩 사이즈(Chip size)를 기존보다 획기적으로 줄일 수 있으며 그만큼 생산 단가를 줄일 수 있다.In addition, according to the embodiment, instead of forming the trench gates in a straight line form, an elliptical trench gate region is added at regular intervals, thereby increasing the area through which the current can flow. There is an effect made. Thus, the same effect as increasing the cell density (Cell Density) can be reduced the chip size (Chip size) significantly than before and can reduce the production cost by that.

이하, 실시예에 따른 MOSFET 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a MOSFET and a manufacturing method thereof according to an embodiment will be described in detail with reference to the accompanying drawings.

실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.In the description of the embodiments, where it is described as being formed "on / under" of each layer, it is understood that the phase is formed directly or indirectly through another layer. It includes everything.

(실시예)(Example)

도 1은 실시예에 따른 MOSFET의 평면도이며, 도 2는 도 1의 I-I'선 및 II-II'선을 따른 MOSFET 단면도이다.FIG. 1 is a plan view of a MOSFET according to an embodiment, and FIG. 2 is a cross-sectional view of a MOSFET along lines II ′ and II-II ′ of FIG. 1.

실시예에 따른 MOSFET은 기판(미도시) 내에 형성된 제1 트렌치 게이트(120a); 상기 제1 트렌치 게이트(120a)와 전기적으로 연결되면서 상기 제1 트렌 치 게이트(120a) 보다 수평단면적이 좁게 형성된 제2 트렌치 게이트(120b); 상기 제1 트렌치 게이트(120a)와 상기 제2 트렌치 게이트(120b)의 측면에 형성된 바디영역(130); 상기 제1 트렌치 게이트(120a)와 상기 제2 트렌치 게이트(120b)의 측면에 형성된 소스영역(140); 및 상기 제2 트렌치 게이트(120b) 측면에 형성된 소스컨택(160);을 포함할 수 있다.The MOSFET according to the embodiment includes a first trench gate 120a formed in a substrate (not shown); A second trench gate 120b electrically connected to the first trench gate 120a and having a smaller horizontal cross-sectional area than the first trench gate 120a; A body region 130 formed on side surfaces of the first trench gate 120a and the second trench gate 120b; A source region 140 formed on side surfaces of the first trench gate 120a and the second trench gate 120b; And a source contact 160 formed on a side of the second trench gate 120b.

실시예는 상기 제1 트렌치 게이트(120a) 측면에 형성된 제1 이온주입영역(150)을 더 포함할 수 있다.The embodiment may further include a first ion implantation region 150 formed on a side of the first trench gate 120a.

실시예에서 상기 제1 트렌치 게이트(120a)는 수평단면적이 원형일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 트렌치 게이트(120a)의 수평단면적은 타원형일 수 있으며, 이에 한정되지 않고 상기 제2 트렌치 게이트(120b)의 수평단면적 보다 넓은 경우 사각형 등 다각형일 수도 있다.In an embodiment, the first trench gate 120a may have a circular cross-sectional area, but is not limited thereto. For example, the horizontal cross-sectional area of the first trench gate 120a may be elliptical, and the present invention is not limited thereto, and may be a polygon such as a quadrangle when the horizontal cross-sectional area of the second trench gate 120b is wider.

실시예에 따른 MOSFET에 의하면, 소스컨택(Source Contact)(160)을 일정한 간격으로 선택적으로 형성시키고, 소스컨택(Source Contact)(160)이 형성되지 않는 나머지 부분에 대해서는 제1 트렌치 게이트(120a)를 반원형태로 만들어 줌으로써 전류(Current)가 흐를 수 있는 표면적을 넓혀주어 셀 덴서티(Cell Density)를 증가 시키는 효과가 있다.According to the MOSFET according to the embodiment, the source contact 160 is selectively formed at regular intervals, and the first trench gate 120a for the remaining portion where the source contact 160 is not formed. By making the semicircular shape, it increases the surface area through which current can flow and increases the cell density.

또한, 실시예에 의하면 트렌치 게이트(Trench gate)(120)형성을 일직선의 라인(Line) 형태로 형성시키지 않고, 일정한 간격으로 타원형태의 제1 트렌치 게이트(120a)를 추가함으로써 그만큼 전류(Current)가 흐를 수 있는 면적을 증가시키게 되는 효과가 있다. 이로써, 셀 덴서티(Cell Density)를 증가시키는 것과 동일한 효 과를 나타내므로 칩 사이즈(Chip size)를 기존보다 획기적으로 줄일 수 있으며 그만큼 생산 단가를 줄일 수 있다.In addition, according to the exemplary embodiment, the current is increased by adding the first trench gates 120a having an elliptical shape at regular intervals without forming the trench gates 120 in a straight line. There is an effect of increasing the area that can flow. Thus, the same effect as increasing the cell density (Cell Density) can be reduced significantly than the conventional chip size (Chip size) and the production cost can be reduced by that.

이하, 실시예에 따른 MOSFET의 제조방법을 설명한다.Hereinafter, a method of manufacturing a MOSFET according to an embodiment will be described.

우선, 도 2와 같이 기판(미도시) 내에 트렌치 게이트(120)를 형성한다.First, a trench gate 120 is formed in a substrate (not shown) as shown in FIG. 2.

예를 들어, 상기 트렌치 게이트(120)는 제1 트렌치 게이트(120a)와 상기 제1 트렌치 게이트와 전기적으로 연결되면서 상기 제1 트렌치 게이트(120a) 보다 수평단면적이 좁은 제2 트렌치 게이트(120b)를 포함할 수 있다.For example, the trench gate 120 may be electrically connected to the first trench gate 120a and the first trench gate, and the second trench gate 120b having a smaller horizontal cross-sectional area than the first trench gate 120a may be provided. It may include.

상기 제1 트렌치 게이트(120a)와 상기 제2 트렌치 게이트(120b)는 동시에 형성될 수 있으나 이에 한정되는 것은 아니다.The first trench gate 120a and the second trench gate 120b may be formed at the same time, but are not limited thereto.

예를 들어, 기판(미도시)를 식각하여 트렌치(미도시)를 형성한다. 이때, 상기 트렌치는 수평단면적이 서로 다른 제1 트렌치(미도시)와 제2 트렌치(미도시)를 포함할 수 있다.For example, a substrate (not shown) is etched to form a trench (not shown). In this case, the trench may include a first trench (not shown) and a second trench (not shown) having different horizontal cross-sectional areas.

이후, 상기 기판을 산화시켜 상기 트렌치 표면에 게이트 절연막(미도시)을 형성할 수 있다.Thereafter, the substrate may be oxidized to form a gate insulating layer (not shown) on the trench surface.

이후, 상기 게이트 절연막이 형성된 트렌치에 폴리실리콘 등을 형성하여 트렌치 게이트(120)를 형성할 수 있다.Thereafter, the trench gate 120 may be formed by forming polysilicon or the like in the trench in which the gate insulating layer is formed.

다음으로, 상기 제1 트렌치 게이트(120a)와 상기 제2 트렌치 게이트(120b)의 측면에 바디영역(130)을 형성한다. 예를 들어, 바디이온주입을 하고 열처리에 의해 바디영역(130)을 형성할 수 있다. 상기 바디영역(130)은 트렌치 게이트(120)의 약 70~90%의 깊이로 형성될 수 있으나 이에 한정되는 것은 아니다.Next, the body region 130 is formed on side surfaces of the first trench gate 120a and the second trench gate 120b. For example, the body region 130 may be formed by implanting body ions and performing heat treatment. The body region 130 may be formed to a depth of about 70 to 90% of the trench gate 120, but is not limited thereto.

다음으로, 상기 제1 트렌치 게이트(120a)와 상기 제2 트렌치 게이트(120b)의 측면에 소스영역(140)을 형성한다.Next, the source region 140 is formed on side surfaces of the first trench gate 120a and the second trench gate 120b.

예를 들어, 기판이 P-타입인 경우 고농도 N형(+N형) 이온을 주입하여 소스영역(140)을 형성할 수 있다.For example, when the substrate is P-type, high concentration N-type (+ N-type) ions may be implanted to form the source region 140.

그 다음으로, 상기 제2 트렌치 게이트(120b) 측면에 소스컨택(160)을 형성한다.Next, a source contact 160 is formed on the side of the second trench gate 120b.

소스컨택(160)은 소스졍션(Source Junction)과 연결하는 역할을 하며, 소스컨택에치(source contact etch) 후 제2 이온주입(implantation)(152)을 통해 바디영역의 저항을 낮출 수 있다. 이때, 제2 이온주입을 위한 마스크는 소스컨택 에치를 위한 마스크를 이용할 수 있다.The source contact 160 connects to the source junction and lowers the resistance of the body region through the second ion implantation 152 after the source contact etch. In this case, the mask for the second ion implantation may use a mask for the source contact etch.

또한, 실시예에서는 추가 마스크(미도시)를 이용하여 제1 트렌치 게이트(120a) 측면에 제1 이온주입영역(150)을 더 형성함으로써 바디영역(130)의 저항을 낯출 수 있다.In addition, in an exemplary embodiment, the first ion implantation region 150 may be further formed on the side of the first trench gate 120a by using an additional mask (not shown) to reduce the resistance of the body region 130.

실시예에 따른 MOSFET의 제조방법에 의하면, 소스컨택(Source Contact)(160)을 일정한 간격으로 선택적으로 형성시키고, 소스컨택(Source contact)이 형성되지 않는 나머지 부분에 대해서는 제1 트렌치 게이트(Trench Gate)(120a)를 반원형태로 만들어 줌으로써 전류(Current)가 흐를 수 있는 표면적을 넓혀주어 셀 덴서티(Cell Density)를 증가 시키는 효과가 있다.According to the MOSFET manufacturing method according to the embodiment, the source contact (160) is selectively formed at regular intervals, the first trench gate for the remaining portion where the source contact (Source contact) is not formed By making the 120a a semi-circular shape, the surface area through which the current can flow can be widened, thereby increasing the cell density.

또한, 실시예에 의하면 트렌치 게이트(Trench gate)(120)를 일직선의 라인(Line) 형태로 형성시키지 않고, 일정한 간격으로 타원형태의 제1 트렌치 게이 트(120a)를 추가함으로써 그만큼 전류(Current)가 흐를 수 있는 면적을 증가시키게 되는 효과가 있다. 이로써, 셀 덴서티(Cell Density)를 증가시키는 것과 동일한 효과를 나타내므로 칩 사이즈(Chip size)를 기존보다 획기적으로 줄일 수 있으며 그만큼 생산 단가를 줄일 수 있다.In addition, according to the embodiment, the trench gate 120 is not formed in a straight line, but the elliptical first trench gate 120a is added at regular intervals so that the current is as high as that. There is an effect of increasing the area that can flow. Thus, the same effect as increasing the cell density (Cell Density) can be reduced the chip size (Chip size) significantly than before and can reduce the production cost by that.

실시예에 의하면, 제1 트렌치 게이트(120a) 측면에 추가 마스크를 이용하여 바디영역(130)의 저항을 낮출 수 있는 제1 이온주입영역(150)을 형성할 수 있다.In example embodiments, the first ion implantation region 150 may be formed on the side of the first trench gate 120a to reduce the resistance of the body region 130.

본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.The present invention is not limited to the described embodiments and drawings, and various other embodiments are possible within the scope of the claims.

도 1은 실시예에 따른 MOSFET의 평면도.1 is a plan view of a MOSFET according to an embodiment;

도 2는 실시예에 따른 MOSFET의 단면도.2 is a cross-sectional view of a MOSFET according to an embodiment.

Claims (6)

기판 내에 형성된 제1 트렌치 게이트;A first trench gate formed in the substrate; 상기 제1 트렌치 게이트와 전기적으로 연결되면서 상기 제1 트렌치 게이트 보다 수평단면적이 좁게 형성된 제2 트렌치 게이트;A second trench gate electrically connected to the first trench gate and having a smaller horizontal cross-sectional area than the first trench gate; 상기 제1 트렌치 게이트와 상기 제2 트렌치 게이트의 측면에 형성된 바디영역;A body region formed on side surfaces of the first trench gate and the second trench gate; 상기 제1 트렌치 게이트의 측면과 상기 제2 트렌치 게이트의 측면에 연결되어 형성된 소스영역; 및A source region formed to be connected to a side of the first trench gate and a side of the second trench gate; And 상기 제2 트렌치 게이트 측면에 형성된 소스컨택;을 포함하는 것을 특징으로 하는 MOSFET.And a source contact formed at a side of the second trench gate. 제1 항에 있어서,According to claim 1, 상기 제1 트렌치 게이트 측면에 형성된 이온주입영역을 더 포함하는 것을 특징으로 하는 MOSFET.The MOSFET further comprises an ion implantation region formed on the side of the first trench gate. 제1 항에 있어서,According to claim 1, 상기 제1 트렌치 게이트는 The first trench gate is 수평단면적이 원형인 것을 특징으로 하는 MOSFET.MOSFET, characterized in that the horizontal cross-sectional area is circular. 기판 내에 제1 트렌치 게이트 및 상기 제1 트렌치 게이트와 전기적으로 연결되면서 상기 제1 트렌치 게이트 보다 수평단면적이 좁은 제2 트렌치 게이트를 형성하는 단계;Forming a second trench gate in the substrate, the second trench gate being electrically connected to the first trench gate and the first trench gate and having a smaller horizontal cross-sectional area than the first trench gate; 상기 제1 트렌치 게이트와 상기 제2 트렌치 게이트의 측면에 바디영역을 형성하는 단계;Forming a body region on side surfaces of the first trench gate and the second trench gate; 상기 제1 트렌치 게이트의 측면과 상기 제2 트렌치 게이트의 측면에 연결되도록 소스영역을 형성하는 단계; 및Forming a source region to be connected to a side of the first trench gate and a side of the second trench gate; And 상기 제2 트렌치 측면에 소스컨택을 형성하는 단계;를 포함하는 것을 특징으로 하는 MOSFET의 제조방법.Forming a source contact on the side of the second trench; 제4 항에 있어서,The method of claim 4, wherein 상기 제1 트렌치 게이트 측면에 이온주입영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MOSFET의 제조방법.And forming an ion implantation region on the side of the first trench gate. 제4 항에 있어서,The method of claim 4, wherein 상기 제1 트렌치 게이트는 The first trench gate is 수평단면적이 원형인 것을 특징으로 하는 MOSFET의 제조방법.A method for manufacturing a MOSFET, wherein the horizontal cross section is circular.
KR1020070085322A 2007-08-24 2007-08-24 MOSFET and Method for Manufacturing the same KR100903480B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070085322A KR100903480B1 (en) 2007-08-24 2007-08-24 MOSFET and Method for Manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070085322A KR100903480B1 (en) 2007-08-24 2007-08-24 MOSFET and Method for Manufacturing the same

Publications (2)

Publication Number Publication Date
KR20090020761A KR20090020761A (en) 2009-02-27
KR100903480B1 true KR100903480B1 (en) 2009-06-18

Family

ID=40687995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085322A KR100903480B1 (en) 2007-08-24 2007-08-24 MOSFET and Method for Manufacturing the same

Country Status (1)

Country Link
KR (1) KR100903480B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102394547B1 (en) * 2017-10-25 2022-05-04 현대자동차 주식회사 Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026238A (en) * 1998-10-19 2000-05-15 윤종용 Electric power mosfet having trench gate structure and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026238A (en) * 1998-10-19 2000-05-15 윤종용 Electric power mosfet having trench gate structure and method for manufacturing the same

Also Published As

Publication number Publication date
KR20090020761A (en) 2009-02-27

Similar Documents

Publication Publication Date Title
KR101009399B1 (en) Lateral DMOS transistor and method of fabricating thereof
JP4976658B2 (en) Manufacturing method of semiconductor device
US8168494B2 (en) Trench MOS transistor and method of manufacturing the same
JP5404550B2 (en) Semiconductor device manufacturing method and semiconductor device
US8552492B2 (en) Semiconductor device
JP2007087985A (en) Insulated-gate semiconductor device and method of manufacturing same
US20160149029A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2006019518A (en) Horizontal trench mosfet
KR101667499B1 (en) Semiconductor device and method of manufacturing the same
JP2015070193A (en) Semiconductor device
KR20090092718A (en) Semiconductor device and method of manufacturing the same
JP5168876B2 (en) Semiconductor device and manufacturing method thereof
KR101747615B1 (en) Semiconductor device and method for manufacturing the same
JP2009016480A (en) Semiconductor device, and manufacturing method of semiconductor device
US8310004B2 (en) Semiconductor device and process for producing the same
KR100903480B1 (en) MOSFET and Method for Manufacturing the same
KR20100067567A (en) Semiconductor device and method for manufacturing the same
JP2005244168A (en) Semiconductor device and manufacturing method therefor
CN102956706A (en) Transistor having wing structure
JP2007115791A (en) Semiconductor device and method of manufacturing same
JP2009049260A (en) Lateral semiconductor device with high driving capacity using trench structure
KR20100046354A (en) Ldmos transistor and manufacturing method for the same
JP2005322723A (en) Semiconductor device, and manufacturing method therefor
JP2005302914A (en) Mos field-effect transistor and method of manufacturing the same
JP7151395B2 (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee