KR100902489B1 - Method for Fabricating Isolation of Semiconductor Device - Google Patents

Method for Fabricating Isolation of Semiconductor Device Download PDF

Info

Publication number
KR100902489B1
KR100902489B1 KR1020020035162A KR20020035162A KR100902489B1 KR 100902489 B1 KR100902489 B1 KR 100902489B1 KR 1020020035162 A KR1020020035162 A KR 1020020035162A KR 20020035162 A KR20020035162 A KR 20020035162A KR 100902489 B1 KR100902489 B1 KR 100902489B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
trench
isolation
film
semiconductor device
Prior art date
Application number
KR1020020035162A
Other languages
Korean (ko)
Other versions
KR20040000647A (en
Inventor
이광식
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020035162A priority Critical patent/KR100902489B1/en
Publication of KR20040000647A publication Critical patent/KR20040000647A/en
Application granted granted Critical
Publication of KR100902489B1 publication Critical patent/KR100902489B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 아이솔레이션막 형성방법에 관한 것으로, 반도체 기판상에 패드 산화막과 질화막을 차례로 형성하는 단계와, 상기 질화막을 선택적으로 제거하여 아이솔레이션 영역을 정의하되, 상기 제거된 질화막 하부의 산화막과 반도체 기판의 소정 깊이까지 오버에치하는 단계와, 제 1 산화 공정으로 상기 오버에치시에 상기 반도체 기판의 상부 모서리 부분에 발생되는 첨점 부위를 제거하는 단계와, 상기 질화막을 마스크로 상기 반도체 기판을 제거하여 아이솔레이션용 트랜치를 형성하는 단계와, 제 2 산화 공정으로 상기 트랜치 형성 공정시에 상기 트랜치 하부의 반도체 기판의 모서리 부분에 존재하는 첨점 부위를 제거하는 단계와, 상기 트랜치를 매립하여 아이솔레이션막을 형성하는 단계를 포함하여 형성하므로, 상기 아이솔레이션용 트랜치의 상부 및 하부 코너 부위에서 발생되던 첨점을 제거하여 험프(Hump) 현상을 방지하기 위한 것이다.The present invention relates to a method for forming an isolation film of a semiconductor device, comprising the steps of sequentially forming a pad oxide film and a nitride film on a semiconductor substrate, and selectively removing the nitride film to define an isolation region, wherein Overetching the semiconductor substrate to a predetermined depth of the semiconductor substrate, removing a peak portion generated at an upper edge portion of the semiconductor substrate during the overetching by a first oxidation process, and masking the semiconductor substrate using the nitride film as a mask. Removing the trench to form an isolation trench, removing a peak portion present in the corner portion of the semiconductor substrate under the trench during the trench formation process by a second oxidation process, and filling the trench to form an isolation film. Formed by including the step, the isole It is to remove the cusp of the release occurs in the upper and lower corner portions of the trench to prevent the hump syeonyong (Hump) phenomenon.

STI(Shallow Trench Isolation)Shallow Trench Isolation (STI)

Description

반도체 소자의 아이솔레이션막 형성방법{Method for Fabricating Isolation of Semiconductor Device}Isolation film formation method of a semiconductor device {Method for Fabricating Isolation of Semiconductor Device}

도 1a 내지 도 1b는 종래 기술에 따른 아이솔레이션막 제조공정 단면도이고,1a to 1b is a cross-sectional view of the isolation film manufacturing process according to the prior art,

도 2는 종래 기술에 따른 아이솔레이션막의 탑(Top)부를 촬영한 사진이고,2 is a photograph of a top portion of an isolation film according to the prior art,

도 3은 종래 기술에 따른 아이솔레이션막의 바텀(Bottom)부를 촬영한 사진이고,3 is a photograph of a bottom portion of an isolation film according to the prior art;

도 4a 내지 도 4d는 본 발명의 실시예에 따른 아이솔레이션막 제조공정 단면도이고,4A to 4D are cross-sectional views of an isolation film manufacturing process according to an embodiment of the present invention.

도 5는 본 발명에 따른 아이솔레이션막의 탑(Top)부를 촬영한 사진이고,5 is a photograph of a top portion of an isolation film according to the present invention;

도 6은 본 발명에 따른 아이솔레이션막의 바텀(Bottom)부를 촬영한 사진이다.6 is a photograph of a bottom portion of an isolation film according to the present invention.

도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of the drawings

41 : 반도체 기판 42 : 패드 산화막41 semiconductor substrate 42 pad oxide film

43 : 질화막 44 : 제 1 사이드월43: nitride film 44: first side wall

45 : 트랜치 46 : 제 2 사이드월45: trench 46: second sidewall

본 발명은 반도체 소자에 관한 것으로 특히, 험프(Hump) 현상을 방지하기에 적합한 반도체 소자의 아이솔레이션막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method for forming an isolation film of a semiconductor device suitable for preventing a hump phenomenon.

이하, 첨부된 도면을 참조하여 종래 기술을 설명하면 다음과 같다.Hereinafter, the prior art will be described with reference to the accompanying drawings.

종래 기술에 따른 아이솔레이션막 형성방법은 우선, 도 1a에 도시된 바와 같이, 반도체 기판(11)상에 패드 산화막(12)과 질화막(13)을 차례로 적층 형성하고 포토 및 식각 공정으로 상기 패드 산화막(12)의 소정 영역이 노출되도록 상기 질화막(13)을 선택적으로 제거하여 아이솔레이션 영역을 정의한다.In the isolation film forming method according to the related art, first, as shown in FIG. 1A, a pad oxide film 12 and a nitride film 13 are sequentially stacked on a semiconductor substrate 11, and the pad oxide film ( The nitride layer 13 is selectively removed to expose a predetermined region of 12) to define an isolation region.

이어, 도 1b에 도시된 바와 같이, 상기 선택적으로 제거된 질화막(13)을 마스크로 한 건식 식각 공정으로 상기 패드 산화막(12)을 제거하고, 상기 반도체 기판(11)을 소정 깊이로 제거하여 트랜치(14)를 형성한다.1B, the pad oxide layer 12 is removed by a dry etching process using the selectively removed nitride layer 13 as a mask, and the semiconductor substrate 11 is removed to a predetermined depth to form a trench. (14) is formed.

이어, 라이트 산화(Light Oxidation) 공정으로 상기 트랜치(14)의 측면 및 바닥면에 사이드월 산화막(15)을 형성한다. Subsequently, the sidewall oxide layer 15 is formed on side and bottom surfaces of the trench 14 by a light oxidation process.

이때, 상기 트랜치(14)의 상부 코너 부분에는 도 1b 및 도 2의 A 부분에 나타난 바와 같이 샤프하게 돌출되는 첨점이 형성되며, 마찬가지로 상기 트랜치(14)의 하부 코너 부분에도 도 1b 및 도 3의 B 부분에 나타난 바와 같이 첨점이 형성된다.At this time, the upper corner portion of the trench 14 is sharply protruded as shown in part A of FIGS. 1B and 2, and similarly, the lower corner portion of the trench 14 is also illustrated in FIGS. 1B and 3. As shown in part B, a cue is formed.

이러한 첨점 부위는 전계 집중 현상의 원인이 된다.These cusp areas cause electric field concentration.

그리고, 도면에는 도시하지 않았지만 상기 트랜치(14)에 절연막을 매립하여 종래 기술에 따른 아이솔레이션막을 완성한다.Although not shown in the figure, an insulating film is embedded in the trench 14 to complete the isolation film according to the prior art.

그러나, 상기와 같은 종래의 반도체 소자의 아이솔레이션막 형성방법은 다음과 같은 문제점이 있다.However, the conventional method for forming an isolation film of a semiconductor device as described above has the following problems.

아이솔레이션용 트랜치의 상부 및 하부 코너 부분에 첨점이 형성되는데, 이 첨점 부위에서의 전계 집중 현상으로 인하여 트랜지스터가 동작 전압 이전에 턴온(Turn on)되는 험프(Hump) 현상이 발생되는 문제점이 있다.The peaks are formed at the upper and lower corners of the isolation trench, and there is a problem in that a Hump phenomenon occurs in which the transistor is turned on before the operating voltage due to the electric field concentration at the peak region.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 아이솔레이션용 트랜치에서의 첨점 발생을 방지하므로써 험프 현상을 제거할 수 있는 반도체 소자의 아이솔레이션막 형성방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for forming an isolation film of a semiconductor device capable of eliminating the hump phenomenon by preventing the occurrence of peaks in the isolation trench.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 아이솔레이션막 형성방법은 반도체 기판상에 패드 산화막과 질화막을 차례로 형성하는 단계와, 상기 질화막을 선택적으로 제거하여 아이솔레이션 영역을 정의하되, 상기 제거된 질화막 하부의 산화막과 반도체 기판의 소정 깊이까지 오버에치하는 단계와, 제 1 산화 공정으로 상기 오버에치시에 상기 반도체 기판의 상부 모서리 부분에 발생되는 첨점 부위를 제거하는 단계와, 상기 질화막을 마스크로 상기 반도체 기판을 제거하여 아이솔레이션용 트랜치를 형성하는 단계와, 제 2 산화 공정으로 상기 트랜치 형성 공정시에 상기 트랜치 하부의 반도체 기판의 모서리 부분에 존재하는 첨점 부위를 제거하는 단계와, 상기 트랜치를 매립하여 아이솔레이션막을 형성하는 단계를 포함하여 형성함을 특징으로 한다. The isolation film forming method of a semiconductor device according to the present invention for achieving the above object is to form a pad oxide film and a nitride film sequentially on the semiconductor substrate, and to selectively remove the nitride film to define an isolation region, the removal Overetching the oxide film under the formed nitride film to a predetermined depth of the semiconductor substrate, removing a peak portion generated at an upper edge portion of the semiconductor substrate during the overetching by a first oxidation process, and removing the nitride film Removing the semiconductor substrate with a mask to form an isolation trench, removing a peak portion present in an edge portion of the semiconductor substrate under the trench during the trench formation process by a second oxidation process, and forming the trench. Forming a isolation film by filling the The name of a feature.                     

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 아이솔레이션막 형성방법은 우선, 도 4a에 도시된 바와 같이 반도체 기판(41)상에 패드 산화막(42)과 질화막(43)을 차례로 적층 형성하고, 포토 및 식각 공정으로 상기 질화막(43)을 선택적으로 제거하여 아이솔레이션 영역을 정의하되, 상기 제거된 질화막(43) 하부의 패드 산화막(42)과 반도체 기판(41) 일정 깊이까지 제거되도록 오버에치(Over-etch)한다. In the method for forming an isolation film according to the present invention, first, as shown in FIG. 4A, a pad oxide film 42 and a nitride film 43 are sequentially stacked on a semiconductor substrate 41, and the nitride film 43 is formed by photo and etching processes. ) May be selectively removed to define an isolation region, and over-etched to remove the pad oxide layer 42 and the semiconductor substrate 41 below the nitride layer 43 to a predetermined depth.

바람직하게, 상기 오버에치 양은 450∼550Å이 되도록 한다.Preferably, the overetch amount is 450 to 550 kPa.

이어, 1000∼1300℃의 온도로 제 1차 산화 공정을 실시하여 도 4b에 도시된 바와 같이 상기 오버에치된 반도체 기판(41)의 측면에 제 1 사이드월(44)을 형성한다. 이때, 상기 제 1 사이드월(44)의 두께를 80∼120Å으로 형성하는 것이 바람직하다.Subsequently, a first oxidation process is performed at a temperature of 1000 to 1300 ° C. to form a first sidewall 44 on the side of the overetched semiconductor substrate 41 as shown in FIG. 4B. At this time, it is preferable to form the thickness of the said 1st side wall 44 to 80-120 micrometers.

여기서, 상기 오버에치된 반도체 기판(41)의 상부 모서리 부분은 상기 제 1차 산화 공정을 통하여 도 4b 및 도 5의 C 부분에 나타난 바와 같이 라운드(Round)한 형태를 갖게 된다.Here, the upper edge portion of the overetched semiconductor substrate 41 has a rounded shape as shown in part C of FIGS. 4B and 5 through the first oxidation process.

이어, 도 4c에 도시된 바와 같이, 상기 질화막(43)을 마스크로 한 건식식각 공정으로 반도체 기판(41)을 소정 깊이로 제거하여 트랜치(45)를 형성한다.Next, as shown in FIG. 4C, the trench 45 is formed by removing the semiconductor substrate 41 to a predetermined depth by a dry etching process using the nitride film 43 as a mask.

이어, 상기 제 1차 산화 공정의 온도보다는 낮게 800∼900℃의 온도로 제 2차 산화 공정을 실시하여 상기 트랜치(45) 내부의 반도체 기판(41)의 측면에 제 2 사이드월(46)을 형성한다. 이때, 상기 제 2 사이드월(46)의 두께를 80∼120Å으로 형성하는 것이 바람직하다.Subsequently, the second sidewall 46 is formed on the side surface of the semiconductor substrate 41 in the trench 45 by performing the second oxidation process at a temperature of 800 to 900 ° C. lower than the temperature of the first oxidation process. Form. At this time, it is preferable to form the thickness of the said 2nd sidewall 46 to 80-120 micrometers.

여기서, 상기 트랜치(45) 하부 반도체 기판(41)의 모서리 부분은 상기 제 2차 산화 공정을 통하여 도 4c 및 도 6의 D 부분에 나타난 바와 같이 라운드(Round)한 형태를 갖게 된다.Here, the corner portion of the lower semiconductor substrate 41 of the trench 45 may have a rounded shape as shown in part D of FIGS. 4C and 6 through the second oxidation process.

도면에는 도시하지 않았지만 이후, 상기 트랜치(45)에 절연막을 매립하여 본 발명에 따른 반도체 소자의 아이솔레이션막을 완성한다.Although not shown in the drawings, an insulating film is embedded in the trench 45 to complete the isolation film of the semiconductor device according to the present invention.

상기와 같은 본 발명의 반도체 소자의 아이솔레이션막 형성방법은 제 1, 2차 산화 공정을 이용하여 아이솔레이션용 트랜치의 상부 및 하부 코너 부분에 발생되는 첨점을 제거할 수 있으므로 전계 집중 현상으로 인한 험프 현상을 방지할 수 있는 효과가 있다.As described above, the isolation film forming method of the semiconductor device of the present invention can remove the peaks generated in the upper and lower corner portions of the isolation trench by using the first and second oxidation processes, thereby eliminating the hump phenomenon caused by the electric field concentration phenomenon. There is an effect that can be prevented.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구범위에 의해서 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the examples, but should be defined by the claims.

Claims (5)

반도체 기판상에 패드 산화막과 패드 질화막을 차례로 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film on the semiconductor substrate; 상기 패드 질화막을 선택적으로 식각하여 아이솔레이션 영역을 정의하되, 식각된 패드 질화막 하부의 상기 패드 산화막과 상기 반도체 기판의 소정 깊이까지 오버에치하는 단계;Selectively etching the pad nitride layer to define an isolation region, wherein the pad nitride layer is overetched to a predetermined depth of the pad oxide layer and the semiconductor substrate under the etched pad nitride layer; 제 1 산화 공정을 실시하여 오버에치된 상기 반도체 기판의 측면에 제 1 사이드월을 형성하는 단계;Performing a first oxidation process to form a first sidewall on a side of the overetched semiconductor substrate; 상기 패드 질화막을 마스크로 상기 반도체 기판을 식각하여 아이솔레이션용 트랜치를 형성하는 단계;Etching the semiconductor substrate using the pad nitride layer as a mask to form an isolation trench; 제 2 산화 공정을 실시하여 상기 트랜치 내측벽에 제 2 사이드월을 형성하는 단계; 및Performing a second oxidation process to form a second sidewall on the trench inner wall; And 상기 트랜치에 절연막을 매립하여 아이솔레이션막을 형성하는 단계를 포함하고, Embedding an insulating film in the trench to form an isolation film; 상기 제 2차 산화 공정은 상기 제 1차 산화 공정보다 낮은 온도에서 실시하는 반도체 소자의 아이솔레이션막 형성방법.And the second oxidation step is performed at a lower temperature than the first oxidation step. 제 1항에 있어서,The method of claim 1, 상기 패드 산화막과 상기 반도체 기판이 오버에치되는 두께는 450∼550Å인 반도체 소자의 아이솔레이션막 형성방법.And over-etching the pad oxide film and the semiconductor substrate has a thickness of 450 to 550 GPa. 제 1항에 있어서,The method of claim 1, 상기 제 1 산화 공정은 1000~1300℃의 온도로 실시하는 반도체 소자의 아이솔레이션막 형성방법.The first oxidation process is an isolation film forming method of a semiconductor device performed at a temperature of 1000 ~ 1300 ℃. 제 1항에 있어서, The method of claim 1, 상기 제 2 산화 공정은 800~900℃의 온도에서 실시하는 반도체 소자의 아이솔레이션막 형성방법.The second oxidation step is an isolation film forming method of a semiconductor device performed at a temperature of 800 ~ 900 ℃. 삭제delete
KR1020020035162A 2002-06-22 2002-06-22 Method for Fabricating Isolation of Semiconductor Device KR100902489B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020035162A KR100902489B1 (en) 2002-06-22 2002-06-22 Method for Fabricating Isolation of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020035162A KR100902489B1 (en) 2002-06-22 2002-06-22 Method for Fabricating Isolation of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20040000647A KR20040000647A (en) 2004-01-07
KR100902489B1 true KR100902489B1 (en) 2009-06-10

Family

ID=37312474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035162A KR100902489B1 (en) 2002-06-22 2002-06-22 Method for Fabricating Isolation of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100902489B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061225A (en) * 1999-03-24 2000-10-16 김영환 Method for fabricating trench of semiconductor device
KR20020016725A (en) * 2000-08-26 2002-03-06 박종섭 Method for isolating semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061225A (en) * 1999-03-24 2000-10-16 김영환 Method for fabricating trench of semiconductor device
KR20020016725A (en) * 2000-08-26 2002-03-06 박종섭 Method for isolating semiconductor devices

Also Published As

Publication number Publication date
KR20040000647A (en) 2004-01-07

Similar Documents

Publication Publication Date Title
US7611950B2 (en) Method for forming shallow trench isolation in semiconductor device
US6660599B2 (en) Semiconductor device having trench isolation layer and method for manufacturing the same
US6323092B1 (en) Method for forming a shallow trench isolation
KR100902489B1 (en) Method for Fabricating Isolation of Semiconductor Device
KR100937661B1 (en) Semiconductor devcie and method for fabricating the same
KR100687854B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100525300B1 (en) Method for forming shallow trench isolation
KR20060101947A (en) Method for forming semiconductor device
KR20030049783A (en) Method of forming an isolation film in semiconductor device
KR100416813B1 (en) Field Oxide Formation Method of Semiconductor Device
KR100524916B1 (en) Trench isolation method of semiconductor integrated circuit
KR100876792B1 (en) Method for forming device isolation film of semiconductor device
KR100195227B1 (en) Isolation method in semiconductor device
KR100455093B1 (en) Method of forming an isolation layer in a semiconductor device
KR100921329B1 (en) Method of forming an isolation layer in a semiconductor device
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR100520177B1 (en) A method for forming a field oxide of semiconductor device
KR19990055791A (en) Device Separation Method of Semiconductor Device
KR101006510B1 (en) Method for forming isolation layer of semiconductor device
KR100587607B1 (en) Method for manufacturing semiconductor device
KR100312987B1 (en) Method for forming device isolation layer of semiconductor device
KR100864845B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100984855B1 (en) Method for forming element isolation layer of semiconductor device
KR100290912B1 (en) Method for fabricating isolation region of semiconductor device
KR100569509B1 (en) Method for fabricating of semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 11