KR100900773B1 - Method for fabricating contact hole in semiconductor device - Google Patents
Method for fabricating contact hole in semiconductor device Download PDFInfo
- Publication number
- KR100900773B1 KR100900773B1 KR1020060108821A KR20060108821A KR100900773B1 KR 100900773 B1 KR100900773 B1 KR 100900773B1 KR 1020060108821 A KR1020060108821 A KR 1020060108821A KR 20060108821 A KR20060108821 A KR 20060108821A KR 100900773 B1 KR100900773 B1 KR 100900773B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- layer
- insulating layer
- etch stop
- contact hole
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Abstract
본 발명은 절연층의 표면단차에 상관없이 스탑온(Stop on) TiN구조를 안정적으로 진행하기 위한 반도체 소자 제조방법을 제공하기 위한 것으로, 본 발명은 상부에 Ti/TiN층을 포함하는 배선패턴을 기판 상에 형성하는 단계, 상기 배선패턴을 포함하는 결과물의 전면에 후속 층간절연층과 식각선택비를 갖는 식각정지막을 형성하는 단계, 상기 식각정지막 상에 층간절연층을 형성하는 단계, 상기 식각정지막을 타겟으로 상기 층간절연층을 식각하여 오픈부를 형성하는 단계, 상기 오픈부 아래의 상기 식각정지막과 상기 Ti/TiN층의 일부 두께를 식각하는 단계를 포함하고, 상기한 본 발명은 절연층 사이에 식각정지막을 추가로 형성하여 식각을 나누어 실시함으로써 절연층의 표면단차에 상관없이 스탑온(Stop on) TiN구조를 안정적으로 진행할 수 있는 효과가 있다.The present invention is to provide a method for manufacturing a semiconductor device for stably propagating a stop on TiN structure irrespective of the surface step of the insulating layer, the present invention provides a wiring pattern comprising a Ti / TiN layer on top Forming an etch stop layer having an etch selectivity with a subsequent interlayer insulating layer on a front surface of the resultant including the wiring pattern; forming an interlayer insulating layer on the etch stop layer, the etching Forming an open portion by etching the interlayer insulating layer with a stop film as a target, and etching the thickness of the etch stop layer and the Ti / TiN layer under the open portion, wherein the present invention includes an insulating layer An additional etch stop layer is formed between the layers, and the etching is divided to perform the stop-on TiN structure stably regardless of the surface step of the insulating layer. .
식각정지막, 콘택홀, 식각선택비 Etch stop, contact hole, etching selectivity
Description
도 1은 종래 기술에 따른 반도체 소자의 콘택홀을 설명하기 위한 단면도,1 is a cross-sectional view illustrating a contact hole of a semiconductor device according to the prior art;
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 콘택홀 제조방법을 설명하기 위한 공정 단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing a contact hole in a semiconductor device according to a preferred embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
31 : 기판 32 : 반사방지층31
33 : 금속배선층 34 : Ti/TiN층33: metal wiring layer 34: Ti / TiN layer
35 : 산화방지층 36 : 제1절연층35: antioxidant layer 36: first insulating layer
37 : 식각정지막 38 : 제2절연층37: etching stop film 38: second insulating layer
39 : 제3절연층 40 : 감광막패턴39: third insulating layer 40: photosensitive film pattern
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 콘택홀 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly to a method for manufacturing a contact hole in a semiconductor device.
반도체 소자의 금속배선 콘택홀 형성 방법으로, 일반적으로 하부도전층 상부에 TiN을 적용하여 TiN에서 콘택식각의 정지를 수행하고 있다.As a method for forming a metal wiring contact hole in a semiconductor device, generally, TiN is applied to an upper portion of a lower conductive layer to stop contact etching on TiN.
도 1은 종래 기술에 따른 반도체 소자의 금속배선 콘택홀을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a metal wiring contact hole of a semiconductor device according to the prior art.
도 1에 도시된 바와 같이, 기판(11) 상부에 반사방지층(12), 금속배선층(13), Ti/TiN층(14)과 산화방지층(15)이 적층된 금속배선이 형성되고, 금속배선을 포함하는 결과물의 전면에 제1절연층(16)이 형성된다. 여기서, 제1절연층(16)은 각 금속배선 간에 절연을 위한 것이다.As shown in FIG. 1, a metal wiring including an
그리고, 제1절연층(16) 상에 제2절연층(17)과 제3절연층(18)이 형성되고, 제3절연층(18) 상에 감광막패턴(19)이 형성된다. 그리고, Ti/TiN층(14)에서 식각이 멈춘 금속배선 콘택홀(20)이 형성된다.The second
위와 같이, 종래 기술은 금속배선 콘택홀(20)을 형성하기 위해 제1,2,3절연층(16,17,18)과 동시에 산화방지층(15)의 식각과 Ti/TiN층(14)의 일부식각을 진행한다.As described above, the conventional technique is to etch the
그러나, 종래 기술은 제1,2,3절연층(16, 17, 18)을 형성하는 공정에서 표면단차(Topology)가 발생하고, 이러한 표면단차로 인해 웨이퍼(Wafer) 내에서 Ti/TiN층(14)의 손실량 차이를 유발함으로써 스탑온(Stop on) TiN구조를 진행하기 어려운 문제점이 있다. 즉, 절연층이 두껍게 형성된 부분은 Ti/TiN층(14)의 식각이 덜되고, 절연층이 얇게 형성된 부분은 Ti/TiN층(14)의 식각이 과도하게 진행되어 하부 금속배선층(13)이 드러날 수 있다.However, in the prior art, surface topologies occur in the process of forming the first, second, and third
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 절연층의 표면단차에 상관없이 스탑온(Stop on) TiN구조를 안정적으로 진행하기 위한 반도체 소자 제조방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method for manufacturing a semiconductor device for stably advancing a stop on TiN structure regardless of the surface step of the insulating layer. .
본 발명에 의한 반도체 소자 제조방법은 상부에 Ti/TiN층을 포함하는 배선패턴을 기판 상에 형성하는 단계, 상기 배선패턴을 포함하는 결과물의 전면에 후속 층간절연층과 식각선택비를 갖는 식각정지막을 형성하는 단계, 상기 식각정지막 상에 층간절연층을 형성하는 단계, 상기 식각정지막을 타겟으로 상기 층간절연층을 식각하여 오픈부를 형성하는 단계, 상기 오픈부 아래의 상기 식각정지막과 상기 Ti/TiN층의 일부 두께를 식각하는 단계를 포함하는 것을 특징으로 한다.The semiconductor device manufacturing method according to the present invention comprises the steps of forming a wiring pattern including a Ti / TiN layer on the substrate, the etch stop having an etching selectivity with a subsequent interlayer insulating layer on the front surface of the resultant including the wiring pattern Forming a layer, forming an interlayer insulating layer on the etch stop layer, etching the interlayer insulating layer with the etch stop layer as a target to form an open portion, the etch stop layer below the open portion and the Ti Etching a portion of the thickness of the / TiN layer.
특히, 층간절연층과 식각선택비를 갖는 식각정지막은 질화막 또는 비정질카본인 것을 특징으로 한다.In particular, the etch stop film having the etch selectivity with the interlayer insulating layer is characterized in that the nitride film or the amorphous carbon.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 콘택홀 제조방법을 설명하기 위한 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of manufacturing a contact hole in a semiconductor device according to a preferred embodiment of the present invention.
도 2a에 도시된 바와 같이, 기판(31) 상에 배선패턴을 형성한다. 여기서, 기판(31)은 소정공정이 완료된 반도체 기판일 수 있다. 예컨대, DRAM소자인 경우 배선패턴을 형성하기 전에 진행되는 게이트패턴, 비트라인패턴 및 캐패시터 등의 소정공정이 완료된 기판이다.As shown in FIG. 2A, a wiring pattern is formed on the
또한, 배선패턴은 반사방지층(32), 배선패턴층(33), Ti/TiN층(34) 및 산화방지층(35)의 적층구조로 형성한다. 특히, 금속배선층(33)은 예컨대 알루미늄(Al)으로 형성하는데 이는 비저항이 작은 금속을 사용함으로써 소자의 고속동작을 유리하게 하기 위함이다. 또한, 반사방지층(32)은 반사도가 큰 알루미늄 형성시 반사방지 역할을 하기 위한 것으로, 예컨대 티타늄막(Ti)과 티타늄질화막(TiN)의 적층구조로 형성한다. 그리고, Ti/TiN층(34)은 후속 콘택홀 형성시 알루미늄(Al)이 드러나는 것을 방지하기 위해 식각정지역할을 한다. 그리고, 산화방지층(35)은 배선패턴의 산화를 방지하기 위한 보호막(Capping Layer) 역할을 하기 위한 것으로, 예컨대 실리콘산화질화막(SiON)으로 형성한다.In addition, the wiring pattern is formed in a laminated structure of the
이어서, 배선패턴을 포함하는 결과물의 전면에 얇은 제1절연층(36)을 형성한다. 여기서, 제1절연층(36)은 각 배선패턴 간의 절연을 위한 것으로 예컨대 PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate) 산화막으로 형성한다.Subsequently, a thin first
이어서, 제1절연층(36) 상에 식각정지막(37)을 형성한다. 여기서, 식각정지 막(37)은 후속 콘택홀 형성시 한번의 식각으로 Ti/TiN층(34)까지 식각하여 손실량의 차이를 유발하는 문제점을 방지하기 위한 것으로, 후속 층간절연층과 식각선택비를 갖는 물질로 형성하되 예컨대 질화막(Nitride)계열 또는 비정질카본(Amorphous Carbon)으로 형성한다. 또한, 질화막계열의 막으로는 SiN, Si3N4 및 SiON의 그룹 중에서 선택된 어느 하나로 형성할 수 있다. 그리고, 식각정지막은 식각정지 역할을 충분히 할 수 있도록 50Å∼200Å의 두께로 형성한다.Subsequently, an
이어서, 식각정지막(37) 상에 제2절연층(38)을 형성한다. 여기서, 제2절연층(38)은 제1절연층(36)과 동일하게 배선패턴 간의 절연을 위한 것으로, 예컨대 SOG(Spin On Glass)로 형성하는데 이는 SOG가 갭필(Gap Fill)특성이 우수하여 보이드(Void) 없이 형성이 가능하기 때문이다.Next, a second
이어서, 제2절연층(38) 상에 제3절연층(39)을 형성한다. 여기서, 제3절연층(39)은 예컨대 실리콘이 다량 함유된 산화막(SROx:Silicon Rich Oxide)으로 형성하는데, 이는 막질이 단단하여 후속 콘택홀 형성시 지지층으로 사용하기 위함이다.Subsequently, a third
이때, 배선패턴 상에 형성된 제2절연층에 의해 표면단차(Topology)가 발생하고, 이러한 표면단차에 의하여 후속 콘택홀 형성시 Ti/TiN층(34)의 균일한 손실량을 구현하기 어렵다.At this time, surface topologies are generated by the second insulating layer formed on the wiring pattern, and it is difficult to realize a uniform loss amount of the Ti /
이어서, 제3절연층(39) 상에 콘택홀 영역이 오픈된 감광막패턴(40)을 형성한다. 여기서, 감광막패턴(40)은 제3절연층(39) 상에 감광막(PR;Photo Resist)을 코팅하고 노광 및 현상으로 콘택홀 영역이 오픈되도록 패터닝하여 형성한다.Subsequently, the
도 2b에 도시된 바와 같이, 제2 및 제3절연층(38, 39)을 식각하여 오픈부(41)를 형성한다. 여기서, 오픈부(41)는 상부 배선패턴과의 연결을 위한 콘택홀(Contact Hole)이다. As shown in FIG. 2B, the
특히, 제2 및 제3절연층(38, 39)의 식각은 하부 식각정지막(37)이 식각되지 않는 타겟으로 건식식각으로 실시하되 이를 위해 식각정지막(37)과 높은 선택비를 갖고, 산화막질의 제2 및 제3절연층(38, 39)만 선택적으로 식각할 수 있는 가스를 사용하여 실시한다. 절연층을 식각하는 가스는 예컨대 C4F6 또는 C4F8을 사용한다.In particular, the etching of the second and third
이어서, 오픈부(41) 아래의 식각정지막(37) 식각 및 상기 배선패턴의 Ti/TiN층(34)을 일부 식각한다. 설명의 편의를 위해 도 2c 및 도 2d로 나누어 설명하기로 한다.Subsequently, the
먼저 도 2c에 도시된 바와 같이, 식각정지막(37)을 식각한다. 여기서, 식각정지막(37)은 종류에 따라 각각 다른 가스를 사용하여 건식식각을 진행한다. 즉, 식각정지막(37)이 질화막계열일 경우 불소계가스를 사용하여 식각하고, 비정질카본일 경우 산소계가스를 사용하여 식각한다. First, as shown in FIG. 2C, the
자세히는, 식각정지막(37)이 질화막계열일 경우 ICP(Inductively Coupled Pasma) 또는 TCP(Transformer Coupled Plasma)에서 불소계가스와 산소가스의 혼합가스를 이용하여 실시한다. 또한, 식각은 5mT∼50mT의 압력, 100W∼1000W의 소스파워와 0W∼300W의 바텀파워를 인가하여 실시한다. 즉, 바텀파워를 인가하지 않거나, 0W∼300W의 바텀파워를 인가하여 실시할 수 있다. 그리고, 불소계가스는 10sccm∼100sccm의 유량, 산소가스는 1sccm∼50sccm의 유량을 사용한다. 즉, 식각을 돕기위한 첨가가스로 사용되는 산소가스를 1sccm∼50sccm의 유량으로 사용할 수 있다. 그리고, 불소계 가스는 C2F6 또는 CF4를 사용한다.In detail, when the
식각정지막(37)이 비정질카본일 경우 산소계가스를 사용하여 실시한다. 즉, O2로 식각을 실시한다.When the
이어서 도 2d에 도시된 바와 같이, 제1절연층(36), 산화방지층(35)의 식각 및 Ti/TiN층(34)의 일부 식각을 실시한다. 여기서, 식각은 건식식각으로 실시하되 도 2c와 동일 챔버에서 인시튜(In-Situ)로 실시할 수 있다. Subsequently, as illustrated in FIG. 2D, the first insulating
또한, 식각정지막(37)이 질화막계열일 경우 동일한 가스를 사용하여 식각을 실시하고, 식각정지막(37)이 비정질카본일 경우 제1절연층(36), 산화방지층(35)의 식각 및 Ti/TiN층(34)의 일부 식각은 산화막 식각가스를 사용하여 실시한다.In addition, when the
위와 같이, 오픈부(41) 형성을 위해 각 절연층의 식각 및 Ti/TiN층(34)의 일부 식각을 한번에 실시하지 않고 제1절연층(36)과 제2절연층(37) 사이에 식각정지막(37)을 추가로 형성하여 식각정지막(37)을 기준으로 오픈부(41)의 식각을 나눠서 실시함으로써 절연층의 표면단차 때문에 Ti/TiN층(34)의 손실량 차이가 유발되는 문제를 방지할 수 있다.As described above, etching of each insulating layer and partial etching of the Ti /
따라서, Ti/TiN층(34)의 손실량을 균일한 두께로 조절하여 진행하는 것이 가능하다.Therefore, it is possible to proceed by adjusting the loss amount of the Ti /
도 2e에 도시된 바와 같이, 감광막패턴(40)을 제거한다. 여기서, 감광막패 턴(40)은 건식식각을 실시하되 예컨대 산소스트립으로 제거할 수 있다.As shown in FIG. 2E, the
상기한 본 발명은 제1절연층(36)과 제2절연층(38) 사이에 식각정지막(37)을 추가로 형성하여 식각정지막(37)을 기준으로 오픈부(41)의 식각을 나눠서 실시함으로써 Ti/TiN층(34)의 손실량을 균일한 두께로 조절하여 진행할 수 있는 장점이 있다. 즉, 절연층의 표면단차에 영향을 받지 않고 웨이퍼(Wafer) 내에서 균일한 Ti/TiN층(34)의 손실을 얻을 수 있기 때문에 스탑온(Stop on) TiN 구조를 구현할 수 있는 장점이 있다.According to the present invention, an
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상기한 본 발명은 절연층 사이에 식각정지막을 추가로 형성하여 식각을 나누어 실시함으로써 절연층의 표면단차에 상관없이 스탑온(Stop on) TiN구조를 안정적으로 진행할 수 있는 효과가 있다.According to the present invention, an etch stop layer is additionally formed between the insulating layers to divide the etching, thereby stably performing the stop on TiN structure regardless of the surface step of the insulating layer.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060108821A KR100900773B1 (en) | 2006-11-06 | 2006-11-06 | Method for fabricating contact hole in semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060108821A KR100900773B1 (en) | 2006-11-06 | 2006-11-06 | Method for fabricating contact hole in semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080040885A KR20080040885A (en) | 2008-05-09 |
KR100900773B1 true KR100900773B1 (en) | 2009-06-02 |
Family
ID=39648311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060108821A KR100900773B1 (en) | 2006-11-06 | 2006-11-06 | Method for fabricating contact hole in semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100900773B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209276A (en) * | 1997-01-20 | 1998-08-07 | Sony Corp | Wiring forming method |
JP2000235973A (en) | 1999-02-17 | 2000-08-29 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
KR20030055798A (en) * | 2001-12-27 | 2003-07-04 | 주식회사 하이닉스반도체 | A method for forming via hole of semiconductor device |
KR20050041260A (en) * | 2003-10-30 | 2005-05-04 | 주식회사 하이닉스반도체 | Method for fabrication of semiconductor device |
-
2006
- 2006-11-06 KR KR1020060108821A patent/KR100900773B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209276A (en) * | 1997-01-20 | 1998-08-07 | Sony Corp | Wiring forming method |
JP2000235973A (en) | 1999-02-17 | 2000-08-29 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
KR20030055798A (en) * | 2001-12-27 | 2003-07-04 | 주식회사 하이닉스반도체 | A method for forming via hole of semiconductor device |
KR20050041260A (en) * | 2003-10-30 | 2005-05-04 | 주식회사 하이닉스반도체 | Method for fabrication of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20080040885A (en) | 2008-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100834396B1 (en) | Method for forming a pattern in semiconductor device | |
US7557038B2 (en) | Method for fabricating self-aligned contact hole | |
TW200824002A (en) | Method for fabricating semiconductor device | |
KR101009338B1 (en) | Method for fabricating semiconductor device | |
KR20070113604A (en) | Method for forming micro pattern of semiconductor device | |
KR100900773B1 (en) | Method for fabricating contact hole in semiconductor device | |
KR100876532B1 (en) | Manufacturing Method of Semiconductor Device | |
KR101019698B1 (en) | Method of forming bit line of semiconductor device | |
KR100597090B1 (en) | Method for fabricating gate electrode of semiconductor device | |
KR20070040596A (en) | Method for forming contact hole in semiconductor device | |
KR20070098320A (en) | Method for forming storagenode contact hole in semiconductor device | |
KR101094914B1 (en) | Semiconductor Apparatus with Multiple Layer Wiring Structure and Fabrication Method Thereof | |
KR100271660B1 (en) | Method of fabricating inter isolation film of semiconductor device | |
KR100871370B1 (en) | Method for forming metal line of semiconductor device | |
KR100400251B1 (en) | Method for etching organic ARC of semiconductor device | |
KR100870299B1 (en) | Method of manufacturing a semiconductor device | |
KR100849773B1 (en) | Method for manufacturing semiconductor device | |
KR20050024853A (en) | Method of forming metal wiring in flash memory device | |
KR20050117108A (en) | Method for fabrication of contact hole in semicomductor device | |
JP2008016852A (en) | Manufacturing method for flash memory element | |
KR20050023982A (en) | Method of forming metal contact | |
KR20070062818A (en) | Method for forming metal line of semiconductor device | |
KR20060007804A (en) | Method of forming drain contact in flash memory device | |
KR20020046681A (en) | method for forming contact hole semiconductor device | |
KR20080002533A (en) | Method for fabricating fine pattern in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |