KR100898782B1

KR100898782B1 - Method and Apparatus For Driving Liquid Crystal Display

Info

Publication number: KR100898782B1
Application number: KR1020020046858A
Authority: KR
Inventors: 함용성
Original assignee: 엘지디스플레이 주식회사
Priority date: 2002-08-08
Filing date: 2002-08-08
Publication date: 2009-05-20
Also published as: KR20040013788A

Abstract

본 발명은 메모리의 용량을 줄임과 아울러 화질을 향상시키도록 한 액정표시장치의 구동방법 및 장치에 관한 것이다. The present invention relates to a method and apparatus for driving a liquid crystal display device, which reduces the memory capacity and improves image quality.

본 발명에 따른 액정표시장치의 구동방법 및 장치는 소스 데이터의 비트수를 줄이고, 비트수가 줄어든 소스 데이터를 이전 프레임과 현재 프레임 사이에 비교하고 그 비교결과에 따라 미리 설정된 변조 데이터를 이용하여 소스 데이터를 변조하게 된다. The method and apparatus for driving a liquid crystal display according to the present invention reduce the number of bits of the source data, compare the source data having the reduced number of bits between the previous frame and the current frame, and use the preset modulation data according to the comparison result. Will be modulated.

Description

액정표시장치의 구동방법 및 장치{Method and Apparatus For Driving Liquid Crystal Display} Method and apparatus for driving liquid crystal display device {Method and Apparatus For Driving Liquid Crystal Display}

도 1은 통상의 액정표시장치에 있어서 데이터에 따른 휘도 변화를 나타내는 파형도이다.1 is a waveform diagram showing a change in luminance according to data in a conventional liquid crystal display.

도 2는 종래의 고속 구동방법에 있어서 데이터 변조에 따른 휘도 변화의 일례를 나타내는 파형도이다.2 is a waveform diagram showing an example of a luminance change caused by data modulation in the conventional high speed driving method.

도 3은 8 비트 데이터에서 종래의 고속 구동방법의 일례를 나타내는 도면이다. 3 is a diagram illustrating an example of a conventional high speed driving method in 8 bit data.

도 4는 종래의 고속 구동장치를 나타내는 블록도이다. 4 is a block diagram showing a conventional high speed drive device.

도 5는 본 발명의 제1 실시예에 따른 액정표시장치의 구동장치를 나타내는 블록도이다. 5 is a block diagram illustrating a driving device of a liquid crystal display according to a first embodiment of the present invention.

도 6은 도 5에 도시된 룩업 테이블의 변조 데이터 설정방법을 나타내는 도면이다. FIG. 6 is a diagram illustrating a modulation data setting method of the lookup table illustrated in FIG. 5.

도 7은 도 5에 도시된 비트변환기의 제어수순을 단계적으로 나타내는 흐름도이다. FIG. 7 is a flowchart illustrating step by step a control procedure of the bit converter illustrated in FIG. 5.

도 8은 본 발명의 제2 실시예에 따른 액정표시장치의 구동장치를 나타내는 블록도이다. 8 is a block diagram illustrating a driving device of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 9는 본 발명의 제3 실시예에 따른 액정표시장치의 구동장치를 나타내는 블록도이다.9 is a block diagram illustrating a driving device of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 10은 본 발명의 제4 실시예에 따른 액정표시장치의 구동장치를 나타내는 블록도이다.10 is a block diagram illustrating a driving device of a liquid crystal display according to a fourth embodiment of the present invention.

도 11은 본 발명의 제5 실시예에 따른 액정표시장치의 구동장치를 나타내는 블록도이다.11 is a block diagram illustrating a driving device of a liquid crystal display according to a fifth exemplary embodiment of the present invention.

도 12는 본 발명의 제6 실시예에 따른 액정표시장치의 구동장치를 나타내는 블록도이다.12 is a block diagram illustrating a driving device of a liquid crystal display according to a sixth embodiment of the present invention.

도 13은 본 발명의 제5 및 제6 실시예에 있어서 n 비트에서 m 비트를 줄이기 위한 비트변환기의 제어수순을 단계적으로 나타내는 흐름도이다. FIG. 13 is a flowchart showing step by step a control procedure of a bit converter for reducing n to m bits in the fifth and sixth embodiments of the present invention.

도 14는 8 비트 데이터를 6 비트 데이터로 변환하기 위한 비트변환기의 제어수순을 단계적으로 나타내는 흐름도이다.
14 is a flowchart showing step by step a control procedure of a bit converter for converting 8-bit data into 6-bit data.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

43,58,88,98,108,118,128 : 프레임 메모리 43,58,88,98,108,118,128: Frame Memory

44,52,82,92,102,112,122 : 룩업 테이블44,52,82,92,102,112,122: Lookup Tables

51,81,91,101,111,121 : 타이밍 콘트롤러51,81,91,101,111,121: Timing Controller

53,83,93,103,113,123 : 데이터 구동부53,83,93,103,113,123: Data driver

54,84,94,104,114,124 : 게이트 구동부 54,84,94,104,114,124: Gate driver

60,90,100,110,120,130 : 입력라인 60,90,100,110,120,130: input line

59A,59B,89A,89B,99,109,119,129 : 비트변환기59A, 59B, 89A, 89B, 99,109,119,129: Bit converter

41 : 하위 비트 버스라인 42 : 상위 비트 버스라인41: Lower Bit Busline 42: Upper Bit Busline

55 : 데이터라인 56 : 게이트라인55: data line 56: gate line

57 : 액정패널
57: liquid crystal panel

본 발명은 액정표시장치에 관한 것으로, 특히 메모리의 용량을 줄임과 아울러 화질을 향상시키도록 한 액정표시장치의 구동방법 및 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a method and apparatus for driving a liquid crystal display device to reduce the memory capacity and to improve image quality.

통상적으로, 액정표시장치(Liquid Crystal Display)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다. In general, a liquid crystal display (LCD) displays an image by adjusting light transmittance of liquid crystal cells according to a video signal. An active matrix liquid crystal display device in which switching elements are formed for each liquid crystal cell is suitable for displaying moving images. As a switching element used in an active matrix liquid crystal display device, a thin film transistor (hereinafter, referred to as TFT) is mainly used.

액정표시장치는 수학식 1 및 2에서 알 수 있는바, 액정의 고유한 점성과 탄성 등의 특성에 의해 응답속도가 느린 단점이 있다. As can be seen from Equations 1 and 2, the liquid crystal display has a disadvantage in that the response speed is slow due to the inherent viscosity and elasticity of the liquid crystal.

여기서, τ_r는 액정에 전압이 인가될 때의 라이징 타임(rising time)을, Va는 인가전압을, V_F는 액정분자가 경사운동을 시작하는 프리드릭 천이 전압(Freederick Transition Voltage)을, d는 액정셀의 셀갭(cell gap)을,

(gamma)는 액정분자의 회전점도(rotational viscosity)를 각각 의미한다. Where τ _r is the rising time when voltage is applied to the liquid crystal, Va is the applied voltage, and V _F is the Freederick Transition Voltage at which the liquid crystal molecules begin their inclined motion, d Is the cell gap of the liquid crystal cell,

(gamma) means rotational viscosity of liquid crystal molecules, respectively.

여기서, τ_f는 액정에 인가된 전압이 오프된 후 액정이 탄성 복원력에 의해 원위치로 복원되는 폴링타임(falling time)을, K는 액정 고유의 탄성계수를 각각 의미한다. Here, τ _f denotes a falling time during which the liquid crystal is restored to its original position by the elastic restoring force after the voltage applied to the liquid crystal is turned off, and K denotes the elastic modulus inherent to the liquid crystal.

TN 모드의 액정 응답속도는 액정 재료의 물성과 셀갭 등에 의해 달라질 수 있지만 통상, 라이징 타임이 20-80ms이고 폴링 타임이 20-30ms이다. 이러한 액정의 응답속도는 동영상의 한 프레임기간(NTSC : 16.67ms)보다 길기 때문에 도 1과 같이 액정셀에 충전되는 전압이 원하는 전압에 도달하기 전에 다음 프레임으로 진행되기 때문에 동영상에서 화면이 흐릿하게 되는 모션블러링(Motion Blurring) 현상이 나타나게 된다. The liquid crystal response speed of the TN mode may vary depending on the physical properties of the liquid crystal material, the cell gap, and the like, but usually has a rising time of 20-80 ms and a polling time of 20-30 ms. Since the response speed of the liquid crystal is longer than one frame period (NTSC: 16.67 ms) of the video, the screen is blurred in the video because the voltage charged in the liquid crystal cell proceeds to the next frame as shown in FIG. 1. Motion blurring phenomenon will appear.

도 1을 참조하면, 종래의 액정표시장치는 동영상 구현시 느린 응답속도로 인하여 한 레벨에서 다른 레벨로 데이터(VD)가 변할 때 그에 대응하는 표시 휘도(BL)가 원하는 휘도에 도달하지 못하게 되어 원하는 색과 휘도를 표현하지 못하게 된다. 그 결과, 액정표시장치는 동화상에서 모션 블러링 현상이 나타나게 되고, 명암비(Contrast ratio)의 저하로 인하여 표시품질이 떨어지게 된다. Referring to FIG. 1, a conventional liquid crystal display device does not reach a desired display luminance BL when the data VD changes from one level to another due to a slow response speed when a video is implemented. It will not be able to express color and brightness. As a result, the motion blurring phenomenon appears in the moving picture, and the display quality is deteriorated due to the decrease in the contrast ratio.

이러한 액정표시장치의 느린 응답속도를 해결하기 위하여, 미국특허 제5,495,265호와 PCT 국제공개번호 WO 99/05567에는 룩업 테이블을 이용하여 데이터의 변화여부에 따라 데이터를 변조하는 방안(이하, '고속구동'이라 한다)이 제안된 바 있다. 이 고속 구동방법은 도 2와 같은 원리로 데이터를 변조하게 된다. In order to solve the slow response speed of the liquid crystal display, U.S. Patent No. 5,495,265 and PCT International Publication No. WO 99/05567 use a lookup table to modulate the data according to whether or not the data is changed (hereinafter, 'high speed driving'). Has been proposed. This high speed driving method modulates data in the same principle as in FIG. 2.

도 2를 참조하면, 종래의 고속 구동방법은 입력 데이터(VD)를 변조하고 변조 데이터(MVD)를 액정셀에 인가하여 원하는 휘도(MBL)를 얻게 된다. 이 고속 구동방법은 한 프레임기간 내에 입력 데이터의 휘도값에 대응하여 원하는 휘도를 얻을 수 있도록 데이터의 변화여부를 기초하여 수학식 1에서

을 크게 하게 된다. 따라서, 고속 구동방법을 이용하는 액정표시장치는 액정의 늦은 응답속도를 데이터값의 변조로 보상하여 동화상에서 모션 블러링(Motion Blurring) 현상을 완화시킴으로써 원하는 색과 휘도로 화상을 표시할 수 있게 된다. Referring to FIG. 2, the conventional high speed driving method modulates the input data VD and applies the modulation data MVD to the liquid crystal cell to obtain a desired luminance MBL. This high-speed driving method uses Equation 1 based on whether or not the data is changed to obtain a desired luminance corresponding to the luminance value of the input data within one frame period.

To make it larger. Therefore, the liquid crystal display using the high speed driving method compensates the late response speed of the liquid crystal by modulating the data value, thereby alleviating the motion blurring phenomenon in the moving image, thereby displaying an image with a desired color and luminance.

다시 말하여, 고속 구동방법은 이전 프레임(Fn-1)과 현재 프레임(Fn) 각각의 최상위 비트 데이터(MSB)를 비교하여 최상위 비트 데이터(MSB) 간의 변화가 있으면, 룩업 테이블에서 해당되는 변조 데이터(Mdata)를 선택하여 도 3과 같이 변조하 게 된다. 이러한 고속 구동방법은 하드웨어 구현시 메모리의 용량 부담을 줄이기 위하여, 상위 수 비트만을 변조하게 된다. 이렇게 구현된 고속 구동장치는 도 4와 같다. In other words, the fast driving method compares the most significant bit data MSB of each of the previous frame Fn-1 and the current frame Fn, and if there is a change between the most significant bit data MSB, the corresponding modulation data in the lookup table. Select (Mdata) to modulate as shown in FIG. This high speed driving method modulates only the upper few bits in order to reduce the capacity burden of the memory in hardware implementation. The high speed drive device implemented as described above is illustrated in FIG. 4.

도 4를 참조하면, 종래의 고속 구동장치는 상위 비트 버스라인(42)에 접속된 프레임 메모리(43)와, 상위 비트 버스라인(42)과 프레임 메모리(43)의 출력단자에 공통으로 접속된 룩업 테이블(44)을 구비한다.Referring to FIG. 4, the conventional high speed drive device is commonly connected to the frame memory 43 connected to the upper bit bus line 42 and the output terminals of the upper bit bus line 42 and the frame memory 43. The lookup table 44 is provided.

프레임 메모리(43)는 최상위 비트 데이터(MSB)를 1 프레임기간 동안 저장하고 저장된 데이터를 룩업 테이블(44)에 공급하게 된다. 여기서, 최상위 비트 데이터(MSB)는 8 비트의 소스 데이터(RGB Data In) 중에서 상위 4 비트로 설정된다. The frame memory 43 stores the most significant bit data MSB for one frame period and supplies the stored data to the lookup table 44. Here, the most significant bit data MSB is set to the upper four bits among the eight bits of source data RGB Data In.

룩업 테이블(44)은 상위 비트 버스라인(42)으로부터 입력되는 현재 프레임(Fn)의 상위 비트 데이터(MSB)와 프레임 메모리(43)로부터 입력되는 이전 프레임(Fn-1)의 상위 비트 데이터(MSB)를 아래의 표 1과 같이 비교하고 그 비교결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 변조 데이터(Mdata)는 하위 비트 버스라인(41)으로부터의 하위 비트 데이터(LSB)와 가산되어 액정표시장치에 공급된다. 표 1은 이전 프레임(Fn-1)의 최상위 4 비트(2⁴,2⁵,2⁶,2⁷)와 현재 프레임(Fn)의 최상위 4 비트(2⁴,2⁵,2⁶,2⁷)를 비교하고 그 비교결과에 대응하는 변조 데이터(Mdata)를 선택하는 룩업 테이블(44)의 일례를 나타낸다. The lookup table 44 includes the upper bit data MSB of the current frame Fn input from the upper bit bus line 42 and the upper bit data MSB of the previous frame Fn-1 input from the frame memory 43. ) And the modulation data (Mdata) corresponding to the comparison result are selected. The modulated data Mdata is added to the lower bit data LSB from the lower bit bus line 41 and supplied to the liquid crystal display. Table 1 shows the most significant four bits (2 ^4, 2 ^5, 2 ^6, 2 ⁷⁾ and the top four bits (2 ^4, 2 ^5, 2 ^6, 2 ⁷⁾ of the current frame (Fn) of a previous frame (Fn-1) An example of a lookup table 44 for comparing the? And selecting the modulation data Mdata corresponding to the result of the comparison is shown.

최상위 비트 데이터(MSB)를 4 비트로 한정한 경우에, 고속 구동방법의 룩업테이블(44)은 아래의 표 1 및 표 2와 같이 구현된다. When the most significant bit data MSB is limited to 4 bits, the lookup table 44 of the fast driving method is implemented as shown in Tables 1 and 2 below.

구분division 00 1One 22 33 44 55 66 77 88 99 1010 1111 1212 1313 1414 1515 00 00 22 33 44 55 66 77 99 1010 1212 1313 1414 1515 1515 1515 1515 1One 00 1One 33 44 55 66 77 88 1010 1212 1313 1414 1515 1515 1515 1515 22 00 00 22 44 55 66 77 88 1010 1212 1313 1414 1515 1515 1515 1515 33 00 00 1One 33 55 66 77 88 1010 1111 1313 1414 1515 1515 1515 1515 44 00 00 1One 33 44 66 77 88 99 1111 1212 1313 1414 1515 1515 1515 55 00 00 1One 22 33 55 77 88 99 1111 1212 1313 1414 1515 1515 1515 66 00 00 1One 22 33 44 66 88 99 1010 1212 1313 1414 1515 1515 1515 77 00 00 1One 22 33 44 55 77 99 1010 1111 1313 1414 1515 1515 1515 88 00 00 1One 22 33 44 55 66 88 1010 1111 1212 1414 1515 1515 1515 99 00 00 1One 22 33 44 55 66 77 99 1111 1212 1313 1414 1515 1515 1010 00 00 1One 22 33 44 55 66 77 88 1010 1212 1313 1414 1515 1515 1111 00 00 1One 22 33 44 55 66 77 88 99 1111 1313 1414 1515 1515 1212 00 00 1One 22 33 44 55 66 77 88 99 1010 1212 1414 1515 1515 1313 00 00 1One 22 33 33 44 55 66 77 88 1010 1111 1313 1515 1515 1414 00 00 1One 22 33 33 44 55 66 77 88 99 1111 1212 1414 1515 1515 00 00 00 1One 22 33 33 44 55 66 77 88 99 1111 1313 1515

구분division 00 1616 3232 4848 6464 8080 9696 112112 128128 144144 160160 176176 192192 208208 224224 240240 00 00 3232 4848 6464 8080 9696 112112 144144 160160 192192 208208 224224 240240 240240 240240 240240 1616 00 1616 4848 6464 8080 9696 112112 128128 160160 192192 208208 224224 240240 240240 240240 240240 3232 00 00 3232 6464 8080 9696 112112 128128 160160 192192 208208 224224 240240 240240 240240 240240 4848 00 00 1616 4848 8080 9696 112112 128128 160160 176176 208208 224224 240240 240240 240240 240240 6464 00 00 1616 4848 6464 9696 112112 128128 144144 176176 192192 208208 224224 240240 240240 240240 8080 00 00 1616 3232 4848 8080 112112 128128 144144 176176 192192 208208 224224 240240 240240 240240 9696 00 00 1616 3232 4848 6464 9696 128128 144144 160160 192192 208208 224224 240240 240240 240240 112112 00 00 1616 3232 4848 6464 8080 112112 144144 160160 176176 208208 224224 240240 240240 240240 128128 00 00 1616 3232 4848 6464 8080 9696 128128 160160 176176 192192 224224 240240 240240 240240 144144 00 00 1616 3232 4848 6464 8080 9696 112112 144144 176176 192192 208208 224224 240240 240240 160160 00 00 1616 3232 4848 6464 8080 9696 112112 128128 160160 192192 208208 224224 240240 240240 176176 00 00 1616 3232 4848 6464 8080 9696 112112 128128 144144 176176 208208 224224 240240 240240 192192 00 00 1616 3232 4848 6464 8080 9696 112112 128128 144144 160160 192192 224224 240240 240240 208208 00 00 1616 3232 4848 4848 6464 8080 9696 112112 128128 160160 176176 208208 240240 240240 224224 00 00 1616 3232 4848 4848 6464 8080 9696 112112 128128 144144 176176 192192 224224 240240 240240 00 00 00 1616 3232 4848 4848 6464 8080 9696 112112 128128 144144 176176 208208 240240

표 1 및 표 2에 있어서, 좌측열은 이전 프레임(Fn-1)의 데이터전압(VDn-1)이며, 최상측행은 현재 프레임(Fn)의 데이터전압(VDn)이다. 표 1은 최상위 4 비트(2⁰,2¹,2²,2³)를 10 진수로 표현한 룩업 테이블 정보이다. 표 2는 8 비트의 데이터 중에 최상위 4 비트의 가중치(2⁴,2⁵,2⁶,2⁷)를 적용한 경우의 룩업 테이블 정보 이다. In Tables 1 and 2, the left column is the data voltage VDn-1 of the previous frame Fn-1, and the uppermost row is the data voltage VDn of the current frame Fn. Table 1 shows lookup table information in which the most significant four bits (2 ⁰ , 2 ¹ , 2 ² , 2 ³ ) are expressed in decimal. Table 2 shows lookup table information when the weights of the most significant 4 bits (2 ⁴ , 2 ⁵ , 2 ⁶ , 2 ⁷ ) are applied among 8 bits of data.

이렇게 4 비트의 상위 비트 데이터(MSB) 만을 변조하는 이유는 룩업 테이블(44)의 메모리용량을 줄이기 위함이다. The reason for modulating only the 4-bit upper bit data MSB is to reduce the memory capacity of the lookup table 44.

그런데 메모리용량을 줄이기 위하여 룩업 테이블(44)이 4 비트 비교방식을 채택하면 계조간 변화가 선형적이지 못하고 도약이 발생하여 화질이 저하되는 문제점이 있다. However, when the lookup table 44 adopts the 4-bit comparison method to reduce the memory capacity, there is a problem in that the change between the gray levels is not linear and the leap occurs and the image quality is degraded.

이러한 화질저하를 줄이기 위해서는 룩업 테이블(44)에 등재된 변조 데이터의 데이터폭이 충분히 커야 하고 입력되는 소스 데이터를 풀비트 예컨대, 8 비트 단위로 비교하여야 한다. In order to reduce such image quality deterioration, the data width of the modulation data listed in the lookup table 44 should be large enough, and the input source data should be compared in full bits, for example, in units of 8 bits.

표 3은 변조 데이터(Mdata)가 8 비트이며 소스 데이터를 8 비트의 풀비트 단위로 비교하는 룩업 테이블의 일례이다. Table 3 shows an example of a lookup table in which modulation data Mdata is 8 bits and source data is compared in 8 bit full bit units.

이렇게 룩업 테이블이 풀비트인 8 비트 단위로 비교하고 룩업 테이블 내에 미리 저장된 변조 데이터(Mdata)가 8 비트인 경우에 계조값이 선형적으로 변하기 때문에 화질이 우수한 장점이 있는데 반하여, 메모리용량이 비약적으로 증대하는 단점이 있다. 예컨대, 룩업 테이블이 8 비트 단위로 비교하고 변조 데이터(Mdata)가 8 비트라면, 룩업 테이블의 메모리용량은 65536×8=524,000 [bit]로 커지게 된다. 여기서, 좌변의 첫 번째 항 '65536'은 이전 프레임(Fn-1)과 현재 프레임(Fn) 각각에서 8 비트의 소스 데이터 곱(256×256)이며, 좌변의 두 번째 항 '8'은 룩업 테이블(44) 내에 등재된 변조 데이터의 데이터폭(8 비트)이다. 또한, 컬러구현을 위하여, 적, 녹 및 청색(RGB)을 고려하면 룩업 테이블의 메모리용량은 65536×8×3=1,572,000 bit에 이르게 된다. 따라서, 고속구동을 위하여 룩업 테이블이 8 비트 비교방식을 채택하면 메모리용량의 증대에 따라 제조비용이 상승할 뿐 아니라 칩사이즈가 커지게 된다. In this case, when the lookup table is compared in a full bit 8-bit unit and the modulation data (Mdata) pre-stored in the look-up table is 8-bit, the gray level is changed linearly, and thus the image quality is excellent. There is an increasing disadvantage. For example, if the lookup table is compared in units of 8 bits and the modulation data Mdata is 8 bits, the memory capacity of the lookup table is increased to 65536 x 8 = 524,000 [bit]. Here, the first term '65536' on the left side is an 8-bit source data product (256 × 256) in each of the previous frame (Fn-1) and the current frame (Fn), and the second term '8' on the left side is a lookup table. The data width (8 bits) of the modulation data listed in 44. In addition, for color realization, considering red, green, and blue (RGB), the memory capacity of the lookup table reaches 65536 × 8 × 3 = 1,572,000 bits. Therefore, when the lookup table adopts an 8-bit comparison method for high-speed driving, as the memory capacity increases, the manufacturing cost increases and the chip size increases.

따라서, 본 발명의 목적은 메모리의 용량을 줄임과 아울러 화질을 향상시키도록 한 액정표시장치의 구동방법 및 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a method and apparatus for driving a liquid crystal display device, which reduces the memory capacity and improves image quality.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 구동방법은 소스 데이터를 입력받는 단계와; 소스 데이터의 비트수를 줄이는 단계와; 비트수가 줄어든 소스 데이터를 이전 프레임과 현재 프레임 사이에 비교하고 그 비교결과에 따라 미리 설정된 변조 데이터를 선택하는 단계와; 선택된 변조 데이터를 이용하여 소스 데이터를 변조하는 단계를 포함한다.In order to achieve the above object, a method of driving a liquid crystal display according to the present invention comprises the steps of receiving source data; Reducing the number of bits of the source data; Comparing the source data having the reduced number of bits between the previous frame and the current frame and selecting preset modulation data according to the comparison result; Modulating the source data using the selected modulation data.

본 발명에 따른 액정표시장치의 구동방법에 있어서, 상기 변조 데이터는 이전 프레임보다 현재 프레임에서 데이터 값이 증가하는 경우 현재 프레임의 데이터 값보다 더 크게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최소값으로 설정된다.In the method of driving a liquid crystal display according to the present invention, the modulated data has a minimum value within a data band including a plurality of modulated data set larger than the data value of the current frame when the data value increases in the current frame than the previous frame. Is set.

본 발명에 따른 액정표시장치의 구동방법에 있어서, 상기 변조 데이터는 이전 프레임보다 현재 프레임에서 데이터 값이 감소하는 경우 현재 프레임의 데이터 값보다 더 작게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최대값으로 설정된다.In the method of driving a liquid crystal display according to the present invention, the modulated data is maximum within a data band including a plurality of modulated data set smaller than the data value of the current frame when the data value is decreased in the current frame than the previous frame. It is set to a value.

본 발명에 따른 액정표시장치의 구동방법에 있어서, 상기 소스 데이터를 변조하는 단계는 이전 프레임과 현재 프레임 사이에 데이터값이 동일하면 현재 프레임의 데이터로써 소스 데이터를 변조한다. In the driving method of the liquid crystal display according to the present invention, the modulating the source data modulates the source data with the data of the current frame if the data value is the same between the previous frame and the current frame.

본 발명에 따른 액정표시장치의 구동방법은 비트수가 줄어든 소스 데이터를 한 프레임기간 동안 지연시키는 단계를 더 포함한다. The driving method of the liquid crystal display according to the present invention further includes delaying source data having a reduced number of bits for one frame period.

본 발명에 따른 액정표시장치의 구동장치는 소스 데이터를 입력받는 입력라인과; 소스 데이터의 비트수를 줄이는 비트변환기와; 비트수가 줄어든 소스 데이터를 이전 프레임과 현재 프레임 사이에 비교하고 그 비교결과에 따라 미리 설정된 변조 데이터를 이용하여 소스 데이터를 변조하는 변조기를 구비한다.An apparatus for driving a liquid crystal display according to the present invention includes: an input line for receiving source data; A bit converter for reducing the number of bits of the source data; And a modulator for comparing the source data having the reduced number of bits between the previous frame and the current frame and modulating the source data using preset modulation data according to the comparison result.

본 발명에 따른 액정표시장치의 구동장치에 있어서, 상기 변조 데이터는 이 전 프레임보다 현재 프레임에서 데이터 값이 증가하는 경우 현재 프레임의 데이터 값보다 더 크게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최소값으로 설정된다. In the driving apparatus of the liquid crystal display according to the present invention, the modulated data is within a data band including a plurality of modulated data set larger than the data value of the current frame when the data value increases in the current frame than the previous frame. It is set to the minimum value.

본 발명에 따른 액정표시장치의 구동장치에 있어서, 상기 변조 데이터는 이전 프레임보다 현재 프레임에서 데이터 값이 감소하는 경우 현재 프레임의 데이터 값보다 더 작게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최대값으로 설정된다.In the driving apparatus of the liquid crystal display according to the present invention, the modulation data is maximum in a data band including a plurality of modulation data set smaller than the data value of the current frame when the data value is decreased in the current frame than the previous frame. It is set to a value.

본 발명에 따른 액정표시장치의 구동장치의 변조기는 이전 프레임과 현재 프레임 사이에 데이터값이 동일하면 현재 프레임의 데이터로써 소스 데이터를 변조한다.The modulator of the driving apparatus of the liquid crystal display according to the present invention modulates the source data with the data of the current frame if the data value is the same between the previous frame and the current frame.

본 발명에 따른 액정표시장치의 구동장치의 변조기는 비트수가 줄어든 소스 데이터를 한 프레임기간 동안 지연시키는 프레임 메모리와; 비트수가 줄어든 소스 데이터를 이전 프레임과 현재 프레임 사이에 비교하고 그 비교결과에 따라 미리 설정된 변조 데이터를 선택하는 룩업테이블을 구비한다. The modulator of the driving apparatus of the liquid crystal display according to the present invention comprises: a frame memory for delaying source data having a reduced number of bits for one frame period; And a lookup table for comparing the source data having the reduced number of bits between the previous frame and the current frame and selecting preset modulation data according to the comparison result.

본 발명에 따른 액정표시장치의 구동장치의 비트변환기는 프레임 메모리와 룩업테이블의 입력단에 접속되는 것을 특징으로 한다. The bit converter of the driving apparatus of the liquid crystal display device according to the present invention is characterized in that it is connected to the input terminal of the frame memory and the lookup table.

본 발명에 따른 액정표시장치의 구동방법 및 장치에 있어서, 상기 소스 데이터는 8 비트 데이터이며; 상기 비트수가 줄어든 소스 데이터는 7 비트 데이터인 것을 특징으로 한다. A method and apparatus for driving a liquid crystal display according to the present invention, wherein the source data is 8 bit data; The source data having the reduced number of bits may be 7 bit data.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 5 내지 도 14를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 14.

도 5를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(53)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(54)와, 입력라인(60)에 접속된 프레임 메모리(58)와, 데이터를 변조하기 위한 룩업테이블(52)과, 입력라인(60)과 룩업테이블(52) 사이에 설치된 제1 비트변환기(59A)와, 프레임 메모리(58)와 룩업테이블(52) 사이에 설치된 제2 비트변환기(59B)와, 룩업 테이블(52)과 데이터 구동부(53) 사이에 접속된 타이밍 콘트롤러(51)를 구비한다. Referring to FIG. 5, in the driving apparatus of the liquid crystal display according to the first exemplary embodiment of the present invention, a TFT for driving the liquid crystal cell Clc intersects the data line 55 and the gate line 56. Supplying scan pulses to the liquid crystal panel 57, the data driver 53 for supplying data to the data line 55 of the liquid crystal panel 57, and the gate line 56 of the liquid crystal panel 57. A gate driver 54, a frame memory 58 connected to the input line 60, a lookup table 52 for modulating data, and an input provided between the input line 60 and the lookup table 52. The timing controller 51 connected between the 1-bit converter 59A, the second bit converter 59B provided between the frame memory 58 and the lookup table 52, and the lookup table 52 and the data driver 53. FIG. ).

액정패널(57)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터라인들(55)과 게이트라인들(56)이 상호 직교되도록 형성된다. 데이터라인들(55)과 게이트라인들(56)의 교차부에 형성된 TFT는 게이트라인(56)으로부터의 스캔펄스에 응답하여 데이터라인들(55) 상의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(56)에 접속되며, 소스전극은 데이터라인(55)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. In the liquid crystal panel 57, liquid crystal is injected between two glass substrates, and the data lines 55 and the gate lines 56 are orthogonal to each other on the lower glass substrate. The TFT formed at the intersection of the data lines 55 and the gate lines 56 supplies the data on the data lines 55 to the liquid crystal cell Clc in response to a scan pulse from the gate line 56. . For this purpose, the gate electrode of the TFT is connected to the gate line 56 and the source electrode is connected to the data line 55. The drain electrode of the TFT is connected to the pixel electrode of the liquid crystal cell Clc.

데이터 구동부(53)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(53)는 룩업테이블(52)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(51)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다. The data driver 53 stores the data one by one in response to a shift register for sampling the dot clock of the data control signal DDC, a register for temporarily storing the data, and a clock signal from the shift register. To output data simultaneously, digital / analog converter for selecting positive / negative gamma voltage corresponding to digital data value from latch, and analog data converted by positive / negative gamma voltage And a multiplexer for selecting the data line 55, and an output buffer connected between the multiplexer and the data line. The data driver 53 receives modulated data Mdata of red (R), green (G), and blue (B) colors modulated by the lookup table 52, and receives the data Mdata as a timing controller ( In response to the data control signal DDC from 51, the data line 55 is supplied to the data lines 55 of the liquid crystal panel 57.

게이트 구동부(54)는 타이밍 콘트롤러(51)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다. The gate driver 54 shifts a shift register that sequentially generates scan pulses in response to the gate control signal GDC from the timing controller 51, and shifts the voltage of the scan pulses to a level suitable for driving the liquid crystal cell Clc. Level shifter and the like.

룩업테이블(52)은 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 7 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 룩업테이블(52)에 대한 상세한 설명은 후술하기로 한다.The lookup table 52 compares data in units of 7 bits between the current frame Fn and the previous frame Fn-1, and selects modulation data Mdata corresponding to the comparison result. Detailed description of the lookup table 52 will be described later.

타이밍 콘트롤러(51)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(54)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(53)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(51) 는 룩업테이블(52)에 의해 선택된 변조 데이터(Mdata)를 입력받고, 그 변조 데이터를(Mdata)를 데이터 구동부(53)에 공급하게 된다. The timing controller 51 controls the gate control signal GDC and the data driver 53 for controlling the gate driver 54 using the vertical / horizontal synchronization signals V and H and the main clock MCLK. Generate a data control signal DDC. The timing controller 51 receives the modulation data Mdata selected by the lookup table 52, and supplies the modulation data Mdata to the data driver 53.

프레임 메모리(58)는 입력라인(60)으로부터의 데이터를 1 프레임 기간 동안 저장하고 저장된 데이터(RGB)를 제2 비트변환기(59B)에 공급한다. The frame memory 58 stores data from the input line 60 for one frame period and supplies the stored data RGB to the second bit converter 59B.

한편, 입력라인(60)과 프레임 메모리(58) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS(Low Voltage Differential Signaling) 방식, TMDS(Transition Minimized Differential Signaling) 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다. On the other hand, between the input line 60 and the frame memory 58, an interface circuit adopting an interface method such as Low Voltage Differential Signaling (LVDS), Transition Minimized Differential Signaling (TMDS), RSDS, etc. Can be installed.

제1 비트변환기(59A)는 입력라인(60)으로부터 공급되는 8 비트단위의 현재 프레임 데이터를 7 비트 데이터로 변환하여 룩업테이블(52)에 공급하는 역할을 하게 된다. 제2 비트변환기(59B)는 프레임 메모리(58)로부터 공급되는 8 비트단위의 이전 프레임 데이터를 7 비트 데이터로 변환하여 룩업테이블(52)에 공급하는 역할을 하게 된다. 이러한 비트변환기들(59A,59B)에 대한 상세한 설명은 후술하기로 한다.The first bit converter 59A converts 8-bit current frame data supplied from the input line 60 into 7-bit data and supplies the 7-bit data to the lookup table 52. The second bit converter 59B converts the previous frame data of the 8-bit unit supplied from the frame memory 58 into 7-bit data and supplies the 7-bit data to the lookup table 52. The bit converters 59A and 59B will be described in detail later.

룩업 테이블(52)에 등재된 변조 데이터(Mdata)는 아래의 관계식 ① 내지 ③과 같은 고속 구동 조건을 만족하게 된다. The modulation data Mdata listed in the lookup table 52 satisfies the high speed driving conditions as shown in the following relations 1 to 3 below.

VDn < VDn-1 ---> MVDn < VDn -------- ①VDn <VDn-1 ---> MVDn <VDn -------- ①

VDn = VDn-1 ---> MVDn = VDn, -------- ②VDn = VDn-1 ---> MVDn = VDn, -------- ②

VDn > VDn-1 ---> MVDn > VDn. -------- ③VDn> VDn-1 ---> MVDn> VDn. -------- ③

관계식 ① 내지 ③에 있어서, VDn-1은 이전 프레임의 데이터전압, VDn은 현 재 프레임의 데이터전압, 그리고 MVDn은 변조 데이터 전압을 각각 나타낸다. In relations (1) to (3), VDn-1 represents the data voltage of the previous frame, VDn represents the data voltage of the current frame, and MVDn represents the modulated data voltage.

표 4 및 표 5는 룩업 테이블(52)의 일례를 나타낸다. 표 4는 표 3의 룩업 테이블에서 소스 데이터를 7 비트 데이터로 변환하고 관계식 ①을 만족하는 소정의 변조 데이터 밴드 중에서 최소값을 선택하고 관계식 ③을 만족하는 소정의 변조 데이터 밴드에서 최대값으로 그 변조 데이터 밴드의 변조 데이터값들을 치환한 것이다. 즉, 표 2에서 소스 데이터가 7 비트로 변하는 것에 대응하여 관계식 ①과 관계식 ③을 만족하는 변조 데이터들은 상/하/좌/우 네 개의 변조 데이터들 중에서 언더슈트에 해당하는 변조 데이터로써 나머지 세 개의 변조 데이터값들이 치환된다. 실험적으로 밝혀진 바에 의하면, 고속구동시 미리 설정된 최적의 변조 데이터보다 다소 낮은 값으로써 소스 데이터를 변조하는 경우에 관찰자가 느끼는 주관적인 화질에 거의 영향이 없지만 최적의 변조 데이터보다 높은 값으로써 소스 데이터를 변조하면 관찰자가 느끼는 화상의 휘도가 급변하게 된다. 따라서, 소스 데이터의 비트수가 줄어드는 것에 대응하여 고속구동효과를 유지하면서 소정의 변조 데이터에서 언더슈트에 해당하는 값으로써 변조 데이터를 치환함으로써 변조 데이터의 수를 1/4로 줄이게된다. 표 5는 표 4에서 소스 데이터가 2 개씩 동일한 경우에 하나를 취하여 표 3의 룩업 테이블을 재구성한 것이다. Table 4 and Table 5 show an example of the lookup table 52. Table 4 converts the source data into 7-bit data in the lookup table of Table 3, selects a minimum value among predetermined modulation data bands satisfying relation (1), and modulates the data to a maximum value in predetermined modulation data band satisfying relation (3). The modulation data values of the band are replaced. That is, in Table 2, the modulation data satisfying the relation ① and the relation ③ according to the change of the source data into 7 bits are the modulation data corresponding to the undershoot among the four modulation data of the upper / lower / left / right and the remaining three modulations. The data values are replaced. Experimental results show that when the source data is modulated to a value slightly lower than the preset optimal modulation data at high speed, there is little effect on the subjective image quality felt by the observer, but if the source data is modulated to a value higher than the optimal modulation data, The brightness of the image felt by the observer suddenly changes. Accordingly, the number of modulated data is reduced to 1/4 by replacing the modulated data with a value corresponding to the undershoot in the predetermined modulated data while maintaining the high-speed driving effect in response to the decrease in the number of bits of the source data. Table 5 reconstructs the lookup table of Table 3 by taking one when two source data in Table 4 are identical.

표 3 및 표 4를 비교하면, 룩업 테이블(52)에 있어서 관계식 ①을 만족하는 종래의 소밴드 '106,108,106,107'은 도 6과 같이 언더슈트값 즉, 최대값 (108,108,108,108)로 변환된다. 또한, 룩업 테이블(52)에 있어서 관계식 ③을 만족하는 종래의 소밴드 '144,145,144,145'는 도 6과 같이 언더슈트값 즉, 최소값 (144,144,144,144)로 변환된다. Comparing Tables 3 and 4, the conventional small bands '106,108,106,107' satisfying the relation 1 in the lookup table 52 are converted to undershoot values, that is, the maximum values 108,108,108,108 as shown in FIG. In the lookup table 52, the conventional small bands '144, 145, 144 and 145' satisfying the relation 3 are converted to undershoot values, that is, the minimum values (144, 144, 144 and 144) as shown in FIG.

제1 및 제2 비트변환기들(59A,59B) 각각은 도 7과 같은 제어수순에 따라 비트수를 변환하게 된다. Each of the first and second bit converters 59A and 59B converts the number of bits according to the control procedure shown in FIG. 7.

도 7을 참조하면, 제1 및 제2 비트변환기들(59A,59B) 각각은 먼저, 입력라인(60)이나 프레임 메모리(58)로부터 입력되는 8 비트의 소스 데이터를 읽게 된다.(S1 단계) 8 비트의 소스 데이터값이 짝수이면, 제1 및 제2 비트변환기들(59A,59B) 각각은 그 짝수 데이터를 '2'로 나누어 7 비트로 변환한 다음(S2 및 S4 단계), 7 비트 소스 데이터를 '2'로 나누어진 데이터를 룩업테이블(52)에 공급하게 된다. Referring to FIG. 7, each of the first and second bit converters 59A and 59B first reads 8-bit source data input from the input line 60 or the frame memory 58 (step S1). If the 8-bit source data value is an even number, each of the first and second bit converters 59A and 59B divides the even data into 2 bits by converting the even data into 2 bits (steps S2 and S4), and then 7-bit source data. The data divided by '2' is supplied to the lookup table 52.

S1 단계에서 8 비트의 소스 데이터값이 홀수이면, 제1 및 제2 비트 변환기들(59A,59B) 각각은 그 홀수 데이터에서 '1'을 감하여 짝수 데이터로 변환한다.(S2 및 S3 단계) 이어서, 제1 및 제2 비트 변환기들(59A,59B) 각각은 변환된 8 비트 짝수 데이터를 '2'로 나누어 7 비트 데이터로 변환하고, 변환된 7 비트 데이터를 룩업테이블(52)에 공급하게 된다. If the 8-bit source data value is odd in step S1, each of the first and second bit converters 59A and 59B subtracts '1' from the odd data and converts it into even data (steps S2 and S3). Each of the first and second bit converters 59A and 59B divides the converted 8-bit even data into '2' and converts it into 7-bit data, and supplies the converted 7-bit data to the lookup table 52. .

예컨대, 8 비트의 소스 데이터값이 '128'이면, 제1 및 제2 비트변환기(59A,59B)에 의해 그 값은 '64'로 변환되고 8 비트의 소스 데이터값이 '129'이면 제1 및 제2 비트변환기(59A,59B)에 의해 그 값은 '64'로 변환된다. 따라서, 8 비트의 소스 데이터를 7 비트의 소스 데이터로 변환하는 경우에 제1 및 제2 비트변환기(59A,59B)는 인접한 짝수 소스 데이터와 홀수 소스 데이터를 7 비트로 표현 가능한 값의 범위 내에서 동일한 값으로 변환하게 된다. For example, if the 8-bit source data value is '128', the value is converted into '64' by the first and second bit converters 59A and 59B, and if the 8-bit source data value is '129', the first value is '128'. And the value is converted into '64' by the second bit converters 59A and 59B. Therefore, in the case of converting 8-bit source data into 7-bit source data, the first and second bit converters 59A and 59B are equal in the range of values that can represent adjacent even source data and odd source data with 7 bits. Will be converted to a value.

도 8은 본 발명의 제2 실시예에 따른 액정표시장치의 구동장치를 나타낸다. 8 shows a driving device of a liquid crystal display according to a second embodiment of the present invention.

도 8을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(83)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(84)와, 데이터(RGB)와 동기신호(H/V) 및 메인클럭신호(MCLK)가 입력되는 타이밍 콘트롤러(81)와, 타이밍 콘트롤러(81)와 데이터 구동부(83) 사이에 접속된 프레임 메모리(88), 비트 변환기들(89A,89B) 및 룩업테이블(82)을 구비한다. Referring to FIG. 8, in the driving apparatus of the liquid crystal display according to the second exemplary embodiment of the present invention, a TFT for driving the liquid crystal cell Clc intersects the data line 55 and the gate line 56. Supplying scan pulses to the liquid crystal panel 57, the data driver 83 for supplying data to the data line 55 of the liquid crystal panel 57, and the gate line 56 of the liquid crystal panel 57. Between the gate driver 84, a timing controller 81 to which data RGB, a synchronization signal H / V, and a main clock signal MCLK are input, and between the timing controller 81 and the data driver 83. Connected frame memory 88, bit converters 89A, 89B and lookup table 82;

액정패널(57)에 대하여는 도 5에 도시된 그 것과 실질적으로 동일하므로 동일한 번호를 붙이고 상세한 설명을 생략하기로 한다. Since the liquid crystal panel 57 is substantially the same as that shown in FIG. 5, the same reference numerals are used, and detailed description thereof will be omitted.

데이터 구동부(83)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(83)는 룩업테이블(82)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(81)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다. The data driver 83 stores data one line by one line in response to a shift register for sampling a dot clock of the data control signal DDC, a register for temporarily storing data, and a clock signal from the shift register. To output data simultaneously, digital / analog converter for selecting positive / negative gamma voltage corresponding to digital data value from latch, and analog data converted by positive / negative gamma voltage And a multiplexer for selecting the data line 55, and an output buffer connected between the multiplexer and the data line. The data driver 83 receives modulated data Mdata of red (R), green (G), and blue (B) colors modulated by the lookup table 82, and transmits the data Mdata to a timing controller ( In response to the data control signal DDC from 81, the liquid crystal panel 57 is supplied to the data lines 55 of the liquid crystal panel 57.

게이트 구동부(84)는 타이밍 콘트롤러(81)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다. The gate driver 84 shifts a shift register that sequentially generates scan pulses in response to the gate control signal GDC from the timing controller 81, and shifts the voltage of the scan pulses to a level suitable for driving the liquid crystal cell Clc. Level shifter and the like.

타이밍 콘트롤러(81)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(84)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(83)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(81)는 입력라인으로부터의 데이터(RGB)를 1채널 또는 2채널 방식으로 재정렬하여 프레임 메모리(88)와 제1 비트변환기(89A)에 공급한다. 타이밍 콘트롤러(81)가 기수 RGB 데이터와 우수 RGB 데이터를 동시에 출력하는 2채널 방식을 채널할 경우에 하나의 RGB 데이터를 출력하는 1 채널 방식에 비하여 구동 주파수를 낮출 수 있다. The timing controller 81 controls the gate control signal GDC and the data driver 83 for controlling the gate driver 84 using the vertical / horizontal synchronization signals V and H and the main clock MCLK. Generate a data control signal DDC. The timing controller 81 rearranges the data RGB from the input line in a one channel or two channel manner and supplies the data to the frame memory 88 and the first bit converter 89A. When the timing controller 81 channels a two-channel method for simultaneously outputting odd RGB data and even RGB data, the driving frequency can be lowered compared to the one-channel method for outputting one RGB data.

프레임 메모리(88)는 타이밍 콘트롤러(81)로부터의 데이터를 1 프레임 기간 동안 저장하고 저장된 데이터(RGB)를 제2 비트변환기(89B)에 공급한다. The frame memory 88 stores data from the timing controller 81 for one frame period and supplies the stored data RGB to the second bit converter 89B.

제1 비트변환기(89A)는 타이밍 콘트롤러(81)로부터 공급되는 8 비트 단위의 현재 프레임 데이터를 도 7과 같은 알고리즘을 이용하여 7 비트의 소스 데이터로 변환하고 변환된 7 비트의 소스 데이터를 룩업테이블(82)에 공급하는 역할을 하게 된다. 제2 비트변환기(89B)는 프레임 메모리(88)로부터 공급되는 8 비트 단위의 이전 프레임 데이터를 7 비트의 소스 데이터로 변환하고 변환된 7 비트의 소스 데이터를 룩업테이블(82)에 공급하는 역할을 하게 된다. The first bit converter 89A converts the current frame data of the 8-bit unit supplied from the timing controller 81 into 7-bit source data using the algorithm shown in FIG. 7 and converts the converted 7-bit source data into a lookup table. It serves to supply (82). The second bit converter 89B converts previous frame data of 8-bit units supplied from the frame memory 88 into 7-bit source data and supplies the converted 7-bit source data to the lookup table 82. Done.

룩업테이블(82)은 비트변환기들(89A,89B)과 데이터 구동부(83) 사이에 접속되어 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 7 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 이 룩업테이블(82)은 표 2, 표 3 및 도 6과 같이 소스 데이터의 비트수가 줄어드는 것에 대응하여 변조 데이터의 수를 줄일 때, 관계식 ① 및 ③의 경우에 소정의 데이터 밴드에서 언더슈트값으로 다른 값들을 치환하게 된다. The lookup table 82 is connected between the bit converters 89A and 89B and the data driver 83 to compare data in 7 bit units between the current frame Fn and the previous frame Fn-1 and compare the data. The modulation data (Mdata) corresponding to is selected. This lookup table 82 reduces the number of modulated data in response to a decrease in the number of bits of the source data as shown in Tables 2, 3, and 6, and shows an undershoot value in a predetermined data band in the case of relations (1) and (3). It will replace other values.

입력라인(90)과 타이밍 콘트롤러(81) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS 방식, TMDS 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다. An interface circuit adopting an LVDS scheme, an TMDS scheme, or an RSDS scheme may be installed between the input line 90 and the timing controller 81 to reduce the data bus line.

본 발명의 제1 및 제2 실시예에 따른 액정표시장치의 구동장치에 있어서 액정표시장치의 해상도가 1024×768이라 할 때, 입력라인을 통해 입력되는 입력 데이터의 데이터폭, 룩업테이블(52,82)로부터 출력되는 출력 데이터의 데이터폭, 룩업테이블(52,82)의 메모리용량, 프레임 메모리(58,88)의 메모리용량을 종래의 8 비트 고속구동방식과 비교하면 아래의 표 6과 같다. In the driving apparatus of the liquid crystal display device according to the first and second embodiments of the present invention, when the resolution of the liquid crystal display device is 1024 × 768, the data width and the lookup table 52 of the input data input through the input line are shown. The data width of the output data output from 82), the memory capacity of the lookup tables 52 and 82, and the memory capacity of the frame memories 58 and 88 are shown in Table 6 below when compared with the conventional 8-bit high-speed driving method.

구분division 입력 데이터의 데이터폭The data width of the input data 룩업 테이블의 메모리 용량Memory capacity of lookup table 프레임 메모리의 메모리 용량Memory capacity of frame memory 출력 데이터의 데이터폭Data width of the output data 종래의 8 비트 고속 구동방식Conventional 8-bit high speed drive 8[bit]8 [bit] 소스데이터의 어드레스수 : 2⁸×2⁸=2¹⁶ 변조 데이터의 데이터폭 : 8 →2¹⁶×8=0.52[Mbit]Address of source data: 2 ⁸ × 2 ⁸ = 2 ¹⁶ Modulated data data width: 8 → 2 ¹⁶ × 8 = 0.52 [Mbit] 화소수 : 1024×768×3(RGB) 데이터폭 : 8 →18.87[Mbit]Pixels: 1024 × 768 × 3 (RGB) Data Width: 8 → 18.87 [Mbit] 8[bit]8 [bit] 본 발명의 제1 및 제2 실시예First and Second Embodiments of the Invention 8[bit]8 [bit] 소스데이터의 어드 레스수 : 2⁷×2⁷=2¹⁴ 변조 데이터의 데이 터폭 : 8 →2¹⁴×8=0.13[Mbit]Address of source data: 2 ⁷ × 2 ⁷ = 2 ¹⁴ Data width of modulated data: 8 → 2 ¹⁴ × 8 = 0.13 [Mbit] 화소수 : 1024×768×3(RGB) 데이터폭 : 8 →18.87[Mbit]Pixels: 1024 × 768 × 3 (RGB) Data Width: 8 → 18.87 [Mbit] 8[bit]8 [bit]

표 6에서 알 수 있는 바, 본 발명의 제1 및 제2 실시예에 따른 액정표시장치의 구동장치는 룩업 테이블(52,82)의 메모리 용량이 0.13[Mbit]로 줄어들게 되며, 적, 녹 및 청색(RGB)을 고려한다 하더라도 룩업 테이블의 메모리용량이 0.39[Mbit]에 불과하다. As can be seen from Table 6, in the driving apparatus of the liquid crystal display according to the first and second embodiments of the present invention, the memory capacity of the lookup tables 52 and 82 is reduced to 0.13 [Mbit], and red, green and Even considering blue (RGB), the memory capacity of the lookup table is only 0.39 [Mbit].

도 9는 본 발명의 제3 실시예에 따른 액정표시장치의 구동장치를 나타낸다. 9 shows a driving device of a liquid crystal display according to a third embodiment of the present invention.

도 9를 참조하면, 본 발명의 제3 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(93)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(94)와, 데이터 구동부(93) 및 게이트 구동부(94)를 제어하기 위한 타이밍 콘트롤러(91)와, 입력라인(100)과 타이밍 콘트롤러(91) 사이에 접속된 비트변환기(99), 프레임 메모리(98) 및 룩업테이블(92)을 구비한다. Referring to FIG. 9, in the driving apparatus of the liquid crystal display according to the third exemplary embodiment of the present invention, a TFT for driving the liquid crystal cell Clc intersects the data line 55 and the gate line 56. Supplying scan pulses to the liquid crystal panel 57, the data driver 93 for supplying data to the data line 55 of the liquid crystal panel 57, and the gate line 56 of the liquid crystal panel 57. A gate driver 94, a timing controller 91 for controlling the data driver 93 and the gate driver 94, and a bit converter 99 connected between the input line 100 and the timing controller 91. And a frame memory 98 and lookup table 92.

데이터 구동부(93)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(93)는 룩업테이블(92)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(91)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다. The data driver 93 stores the data by one line in response to a shift register for sampling the dot clock of the data control signal DDC, a register for temporarily storing the data, and a clock signal from the shift register. To output data simultaneously, digital / analog converter for selecting positive / negative gamma voltage corresponding to digital data value from latch, and analog data converted by positive / negative gamma voltage And a multiplexer for selecting the data line 55, and an output buffer connected between the multiplexer and the data line. The data driver 93 receives modulated data Mdata of red (R), green (G), and blue (B) colors modulated by the lookup table 92 and receives the data (Mdata) as a timing controller ( In response to the data control signal DDC from 91, the liquid crystal panel 57 is supplied to the data lines 55 of the liquid crystal panel 57.

게이트 구동부(94)는 타이밍 콘트롤러(91)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다. The gate driver 94 shifts a shift register that sequentially generates scan pulses in response to the gate control signal GDC from the timing controller 91, and shifts the voltage of the scan pulses to a level suitable for driving the liquid crystal cell Clc. Level shifter and the like.

룩업테이블(92)은 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 7 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 이 룩업테이블(92)은 표 2, 표 3 및 도 6과 같이 소스 데이터의 비트수가 줄어드는 것에 대응하여 변조 데이터의 수를 줄일 때, 관계식 ① 및 ③의 경우에 소정의 데이터 밴드에서 언더슈트값으로 다른 값들을 치환하게 된다. The lookup table 92 compares data in units of 7 bits between the current frame Fn and the previous frame Fn-1, and selects modulation data Mdata corresponding to the comparison result. When the number of modulation data is reduced in response to the reduction in the number of bits of the source data as shown in Tables 2, 3, and 6, the lookup table 92 is used as an undershoot value in a predetermined data band in the case of relations (1) and (3). It will replace other values.

타이밍 콘트롤러(91)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(94)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(93)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(91)는 룩업테이블(92)에 의해 선택된 변조 데이터(Mdata)를 입력받고, 그 변조 데이터를(Mdata)를 데이터 구동부(93)에 공급하게 된다. The timing controller 91 controls the gate control signal GDC and the data driver 93 for controlling the gate driver 94 using the vertical / horizontal synchronization signals V and H and the main clock MCLK. Generate a data control signal DDC. The timing controller 91 receives the modulation data Mdata selected by the lookup table 92, and supplies the modulation data Mdata to the data driver 93.

비트변환기(99)는 입력라인(100)으로부터 입력되는 8 비트 데이터를 도 7과 같은 알고리즘을 이용하여 7 비트 데이터로 변환하고 변환된 7 비트 데이터를 현재 프레임 데이터로써 룩업테이블(92)과 프레임 메모리(98)에 공급하는 역할을 하게 된다. The bit converter 99 converts 8-bit data input from the input line 100 into 7-bit data using the algorithm shown in FIG. 7 and converts the converted 7-bit data as current frame data into the lookup table 92 and the frame memory. (98) to serve.

프레임 메모리(98)는 비트변환기(99)로부터의 7 비트 데이터를 1 프레임 기간 동안 저장하고 저장된 데이터(RGB)를 이전 프레임 데이터로써 룩업테이블(92)에 공급한다. The frame memory 98 stores 7-bit data from the bit converter 99 for one frame period and supplies the stored data RGB as the previous frame data to the lookup table 92.

입력라인(100)과 비트변환기(99) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS 방식, TMDS 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다. An interface circuit adopting an interface method such as an LVDS method, a TMDS method, and an RSDS method may be installed between the input line 100 and the bit converter 99 to reduce the data bus line.

도 10은 본 발명의 제4 실시예에 따른 액정표시장치의 구동장치를 나타낸다. 10 shows a driving device of a liquid crystal display according to a fourth embodiment of the present invention.

도 10을 참조하면, 본 발명의 제4 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(103)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(104)와, 데이터(RGB)와 동기신호(H/V) 및 메인클럭신호(MCLK)가 입력되는 타이밍 콘트롤러(101)와, 타이밍 콘트롤러(101)와 데이터 구동부(103) 사이에 접속된 비트변환기(109), 프레임 메모리(108) 및 룩업테이블(102)을 구비한다. Referring to FIG. 10, in the driving apparatus of the liquid crystal display according to the fourth exemplary embodiment of the present invention, a TFT for driving the liquid crystal cell Clc intersects the data line 55 and the gate line 56. Supplying scan pulses to the liquid crystal panel 57, the data driver 103 for supplying data to the data line 55 of the liquid crystal panel 57, and the gate line 56 of the liquid crystal panel 57. The gate driver 104, a timing controller 101 to which data RGB, a synchronization signal H / V, and a main clock signal MCLK are input, and between the timing controller 101 and the data driver 103. The connected bit converter 109, the frame memory 108 and the lookup table 102 are provided.

데이터 구동부(103)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(103)는 룩업테이블(102)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(101)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다. The data driver 103 stores the data one by one in response to a shift register for sampling the dot clock of the data control signal DDC, a register for temporarily storing the data, and a clock signal from the shift register. To output data simultaneously, digital / analog converter for selecting positive / negative gamma voltage corresponding to digital data value from latch, and analog data converted by positive / negative gamma voltage And a multiplexer for selecting the data line 55, and an output buffer connected between the multiplexer and the data line. The data driver 103 receives modulated data Mdata of red (R), green (G), and blue (B) colors modulated by the lookup table 102 and receives the data (Mdata) as a timing controller ( In response to the data control signal DDC from the 101, the liquid crystal panel 57 is supplied to the data lines 55 of the liquid crystal panel 57.

게이트 구동부(104)는 타이밍 콘트롤러(101)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다. The gate driver 104 shifts a shift register that sequentially generates scan pulses in response to the gate control signal GDC from the timing controller 101, and shifts the voltage of the scan pulses to a level suitable for driving the liquid crystal cell Clc. Level shifter and the like.

타이밍 콘트롤러(101)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용 하여 게이트 구동부(104)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(103)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(101)는 입력라인(110)으로부터의 데이터(RGB)를 1채널 또는 2채널 방식으로 재정렬하여 비트변환기(109)에 공급한다. The timing controller 101 controls the gate control signal GDC and the data driver 103 to control the gate driver 104 using the vertical / horizontal synchronization signals V and H and the main clock MCLK. Generate a data control signal DDC. The timing controller 101 rearranges the data RGB from the input line 110 in a one-channel or two-channel manner and supplies it to the bit converter 109.

비트변환기(109)는 타이밍 콘트롤러(101)로부터 공급되는 8 비트 데이터를 도 7과 같은 알고리즘을 이용하여 7 비트의 소스 데이터로 변환하고 변환된 7 비트 데이터를 프레임 메모리(108) 및 룩업테이블(102)에 공급하게 된다. The bit converter 109 converts 8-bit data supplied from the timing controller 101 into 7-bit source data using the algorithm shown in FIG. 7 and converts the converted 7-bit data into the frame memory 108 and the lookup table 102. ) Will be supplied.

프레임 메모리(108)는 비트 변환기(109)로부터의 7 비트 데이터를 1 프레임 기간 동안 저장하고 저장된 7 비트 데이터를 이전 프레임 데이터로써 룩업테이블(102)에 공급한다. The frame memory 108 stores the 7 bit data from the bit converter 109 for one frame period and supplies the stored 7 bit data to the lookup table 102 as previous frame data.

룩업테이블(102)은 비트변환기(109)와 프레임 메모리(108) 및 데이터 구동부(103) 사이에 접속되어 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 7 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 이 룩업테이블(102)은 표 2, 표 3 및 도 6과 같이 소스 데이터의 비트수가 줄어드는 것에 대응하여 변조 데이터의 수를 줄일 때, 관계식 ① 및 ③의 경우에 소정의 데이터 밴드에서 언더슈트값으로 다른 값들을 치환하게 된다. The lookup table 102 is connected between the bit converter 109 and the frame memory 108 and the data driver 103 to compare data in units of 7 bits between the current frame Fn and the previous frame Fn-1. The modulation data Mdata corresponding to the comparison result is selected. When the number of modulation data is reduced in response to the reduction in the number of bits of the source data as shown in Tables 2, 3, and 6, the lookup table 102 is used as an undershoot value in a predetermined data band in the case of relations (1) and (3). It will replace other values.

입력라인(110)과 타이밍 콘트롤러(101) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS 방식, TMDS 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다. An interface circuit adopting an LVDS method, an TMDS method, an RSDS method, or the like may be installed between the input line 110 and the timing controller 101 to reduce the data bus line.

본 발명의 제3 및 제4 실시예에 따른 액정표시장치의 구동장치에 있어서 액 정표시장치의 해상도가 1024×768이라 할 때, 입력라인을 통해 입력되는 입력 데이터의 데이터폭, 룩업테이블(92,102)로부터 출력되는 출력 데이터의 데이터폭, 룩업테이블(92,102)의 메모리용량, 프레임 메모리(98,108)의 메모리용량을 종래의 8 비트 고속구동방식과 비교하면 아래의 표 7과 같다. In the driving apparatus of the liquid crystal display device according to the third and fourth embodiments of the present invention, when the resolution of the liquid crystal display device is 1024 x 768, the data width and lookup tables 92 and 102 of the input data input through the input line. In comparison with the conventional 8-bit high-speed driving method, the data width of the output data outputted from the reference data, the memory capacity of the lookup tables 92 and 102, and the memory capacity of the frame memories 98 and 108 are shown in Table 7 below.

구분division 입력 데이터의 데이터폭The data width of the input data 룩업 테이블의 메모리 용량Memory capacity of lookup table 프레임 메모리의 메모리 용량Memory capacity of frame memory 출력 데이터의 데이터폭Data width of the output data 종래의 8 비트 고속 구동방식Conventional 8-bit high speed drive 8[bit]8 [bit] 소스데이터의 어드레스수 : 2⁸×2⁸=2¹⁶ 변조 데이터의 데이터폭 : 8 →2¹⁶×8=0.52[Mbit]Address of source data: 2 ⁸ × 2 ⁸ = 2 ¹⁶ Modulated data data width: 8 → 2 ¹⁶ × 8 = 0.52 [Mbit] 화소수 : 1024×768×3(RGB) 데이터폭 : 8 →18.87[Mbit]Pixels: 1024 × 768 × 3 (RGB) Data Width: 8 → 18.87 [Mbit] 8[bit]8 [bit] 본 발명의 제3 및 제4 실시예Third and fourth embodiments of the present invention 8[bit]8 [bit] 소스데이터의 어드 레스수 : 2⁷×2⁷=2¹⁴ 변조 데이터의 데이 터폭 : 8 →2¹⁴×8=0.13[Mbit]Address of source data: 2 ⁷ × 2 ⁷ = 2 ¹⁴ Data width of modulated data: 8 → 2 ¹⁴ × 8 = 0.13 [Mbit] 화소수 : 1024×768×3(RGB) 데이터폭 : 7 →16.52[Mbit]Pixels: 1024 × 768 × 3 (RGB) Data Width: 7 → 16.52 [Mbit] 8[bit]8 [bit]

표 7에서 알 수 있는바, 본 발명의 제3 및 제4 실시예에 따른 액정표시장치의 구동장치는 룩업 테이블(92,102)의 메모리 용량이 0.13[Mbit]로 줄어들뿐 아니라, 프레임 메모리(98,108)에 입력되는 데이터의 비트수가 7비트로 줄어들게 되므로 프레임 메모리(98,108)의 메모리 용량이 16.52[Mbit]로 줄어들게 된다. As can be seen from Table 7, the driving apparatus of the liquid crystal display according to the third and fourth embodiments of the present invention not only reduces the memory capacity of the lookup tables 92 and 102 to 0.13 [Mbit], but also the frame memories 98 and 108. Since the number of bits of data to be input to is reduced to 7 bits, the memory capacity of the frame memories 98 and 108 is reduced to 16.52 [Mbit].

본 발명의 제3 및 제4 실시예에서 프레임 메모리의 메모리 용량을 줄이기 위하여 프레임 메모리의 전단에 비트변환기를 설치하는 방안은 본 발명의 제1 및 제2 실시예에도 적용될 수 있음은 물론이다. In the third and fourth embodiments of the present invention, a method of installing a bit converter in front of the frame memory in order to reduce the memory capacity of the frame memory may be applied to the first and second embodiments of the present invention.

도 11은 본 발명의 제5 실시예에 따른 액정표시장치의 구동장치를 나타낸다. 11 shows a driving device of a liquid crystal display according to a fifth embodiment of the present invention.

도 11을 참조하면, 본 발명의 제5 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(113)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(114)와, 데이터 구동부(113) 및 게이트 구동부(114)를 제어하기 위한 타이밍 콘트롤러(111)와, 입력라인(120)으로부터의 n 비트 데이터를 n-m 비트 데이터로 변환하기 위한 비트변환기(119)와, 비트변환기(119)와 타이밍 콘트롤러(111) 사이에 접속된 프레임 메모리(118) 및 룩업테이블(112)을 구비한다. Referring to FIG. 11, in the driving apparatus of the liquid crystal display according to the fifth exemplary embodiment of the present invention, a TFT for driving the liquid crystal cell Clc intersects the data line 55 and the gate line 56. Supplying scan pulses to the liquid crystal panel 57, the data driver 113 for supplying data to the data line 55 of the liquid crystal panel 57, and the gate line 56 of the liquid crystal panel 57. A gate driver 114, a timing controller 111 for controlling the data driver 113 and the gate driver 114, and a bit converter for converting n-bit data from the input line 120 into nm bit data. 119 and a frame memory 118 and a lookup table 112 connected between the bit converter 119 and the timing controller 111.

데이터 구동부(113)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(113)는 룩업테이블(112)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(111)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다. The data driver 113 stores the data one by one in response to a shift register for sampling the dot clock of the data control signal DDC, a register for temporarily storing the data, and a clock signal from the shift register. To output data simultaneously, digital / analog converter for selecting positive / negative gamma voltage corresponding to digital data value from latch, and analog data converted by positive / negative gamma voltage And a multiplexer for selecting the data line 55, and an output buffer connected between the multiplexer and the data line. The data driver 113 receives modulated data Mdata of red (R), green (G), and blue (B) colors modulated by the lookup table 112 and receives the data (Mdata) as a timing controller ( In response to the data control signal DDC from 111, the data line 55 is supplied to the data lines 55 of the liquid crystal panel 57.

게이트 구동부(114)는 타이밍 콘트롤러(111)로부터의 게이트 제어신호(GDC) 에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다. The gate driver 114 shifts a shift register that sequentially generates scan pulses in response to the gate control signal GDC from the timing controller 111, and shifts the voltage of the scan pulses to a level suitable for driving the liquid crystal cell Clc. Level shifter and the like.

룩업테이블(112)은 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 n-m(단, m은 n 보다 작은 양의 정수) 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 이 룩업테이블(112)에 저장된 변조 데이터들은 관계식 ① 내지 ③을 만족하는 값으로써 실험적으로 결정된다. The lookup table 112 compares data in units of nm (where m is a positive integer less than n) between the current frame Fn and the previous frame Fn-1, and modulated data corresponding to the comparison result ( Mdata). The modulation data stored in this lookup table 112 are determined experimentally as values satisfying the relations (1) to (3).

타이밍 콘트롤러(111)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(114)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(113)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(111)는 룩업테이블(112)에 의해 선택된 변조 데이터(Mdata)를 입력받고, 그 변조 데이터를(Mdata)를 데이터 구동부(113)에 공급하게 된다. The timing controller 111 controls the gate control signal GDC and the data driver 113 to control the gate driver 114 using the vertical / horizontal synchronization signals V and H and the main clock MCLK. Generate a data control signal DDC. The timing controller 111 receives the modulation data Mdata selected by the lookup table 112, and supplies the modulation data Mdata to the data driver 113.

비트변환기(119)는 입력라인(120)으로부터 입력되는 n 비트 데이터를 n-m 비트 데이터로 변환하고 변환된 n-m 비트 데이터를 현재 프레임 데이터로써 룩업테이블(112)과 프레임 메모리(118)에 공급하는 역할을 하게 된다. n은 0보다 크고 m 보다 큰 양의 정수로써 예컨대, 현재 액정표시장치의 입력 데이터 비트로써 상용되고 있는 '6' 또는 '8'이 될 수 있다. 이 비트변환기(119)에 대한 상세한 설명은 도 13을 결부하여 후술하기로 한다. The bit converter 119 converts n bit data input from the input line 120 into nm bit data and supplies the converted nm bit data to the lookup table 112 and the frame memory 118 as current frame data. Done. n is a positive integer greater than 0 and greater than m, for example, may be '6' or '8' which is currently used as an input data bit of a liquid crystal display. The bit converter 119 will be described in detail later with reference to FIG. 13.

프레임 메모리(118)는 비트변환기(119)로부터의 n-m 비트 데이터를 1 프레임 기간 동안 저장하고 저장된 데이터를 이전 프레임 데이터로써 룩업테이블(112)에 공급한다. The frame memory 118 stores n-m bit data from the bit converter 119 for one frame period and supplies the stored data to the lookup table 112 as previous frame data.

입력라인(120)과 비트변환기(119) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS 방식, TMDS 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다. An interface circuit adopting an LVDS method, an TMDS method, an RSDS method, or the like may be installed between the input line 120 and the bit converter 119 to reduce the data bus line.

도 12는 본 발명의 제6 실시예에 따른 액정표시장치의 구동장치를 나타낸다. 12 shows a driving device of a liquid crystal display according to a sixth embodiment of the present invention.

도 12를 참조하면, 본 발명의 제6 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(123)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(124)와, 데이터(RGB)와 동기신호(H/V) 및 메인클럭신호(MCLK)가 입력되는 타이밍 콘트롤러(121)와, 타이밍 콘트롤러(121)로부터의 n 비트 데이터를 n-m 비트 데이터로 변환하기 위한 비트변환기(129)와, 비트변환기(129)와 데이터 구동부(123) 사이에 접속된 프레임 메모리(128) 및 룩업테이블(122)을 구비한다. Referring to FIG. 12, in the driving apparatus of the liquid crystal display according to the sixth exemplary embodiment of the present invention, a TFT for driving the liquid crystal cell Clc intersects the data line 55 and the gate line 56. Supplying scan pulses to the liquid crystal panel 57, the data driver 123 for supplying data to the data line 55 of the liquid crystal panel 57, and the gate line 56 of the liquid crystal panel 57. N-bit data from the gate driver 124, the timing controller 121 to which the data RGB, the synchronization signal H / V, and the main clock signal MCLK are input, and the n-bit data from the timing controller 121. A bit converter 129 for converting the data, and a frame memory 128 and a lookup table 122 connected between the bit converter 129 and the data driver 123.

데이터 구동부(123)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀 티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(123)는 룩업테이블(122)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(121)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다. The data driver 123 stores the data one by one in response to a shift register for sampling the dot clock of the data control signal DDC, a register for temporarily storing the data, and a clock signal from the shift register. To output data simultaneously, digital / analog converter for selecting positive / negative gamma voltage corresponding to digital data value from latch, and analog data converted by positive / negative gamma voltage And a multiplexer for selecting the data line 55, and an output buffer connected between the multiplexer and the data line. The data driver 123 receives modulated data Mdata of red (R), green (G), and blue (B) colors modulated by the lookup table 122 and receives the data (Mdata) as a timing controller ( The data line 55 is supplied to the data lines 55 of the liquid crystal panel 57 in response to the data control signal DDC from 121.

게이트 구동부(124)는 타이밍 콘트롤러(121)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다. The gate driver 124 shifts a shift register that sequentially generates scan pulses in response to the gate control signal GDC from the timing controller 121, and shifts the voltage of the scan pulses to a level suitable for driving the liquid crystal cell Clc. Level shifter and the like.

타이밍 콘트롤러(121)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(124)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(123)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(121)는 입력라인(130)으로부터의 데이터(RGB)를 1채널 또는 2채널 방식으로 재정렬하여 비트변환기(129)에 공급한다. The timing controller 121 controls the gate control signal GDC and the data driver 123 for controlling the gate driver 124 using the vertical / horizontal synchronization signals V and H and the main clock MCLK. Generate a data control signal DDC. The timing controller 121 rearranges the data RGB from the input line 130 to the bit converter 129 in a one channel or two channel manner.

비트변환기(129)는 타이밍 콘트롤러(121)로부터 공급되는 n 비트 데이터를 n-m 비트 데이터로 변환하고 변환된 n-m 비트 데이터를 프레임 메모리(128)와 룩업테이블(122)에 공급하게 된다. n은 0보다 크고 n 보다 큰 양의 정수로써 예컨대, 현재 액정표시장치의 입력 데이터 비트로써 상용되고 있는 '6' 또는 '8'이 될 수 있다. 이 비트변환기(129)에 대한 상세한 설명은 도 13을 결부하여 후술하기로 한다. The bit converter 129 converts n-bit data supplied from the timing controller 121 into n-m bit data and supplies the converted n-m bit data to the frame memory 128 and the lookup table 122. n is a positive integer greater than 0 and greater than n, and may be, for example, '6' or '8' which is currently used as an input data bit of a liquid crystal display. The bit converter 129 will be described in detail later with reference to FIG. 13.

프레임 메모리(128)는 비트 변환기(129)로부터의 n-m 비트 데이터를 1 프레임 기간 동안 저장하고 저장된 n-m 비트 데이터를 이전 프레임 데이터로써 룩업테이블(122)에 공급한다. The frame memory 128 stores n-m bit data from the bit converter 129 for one frame period and supplies the stored n-m bit data to the lookup table 122 as previous frame data.

룩업테이블(122)은 비트변환기(129)와 프레임 메모리(128) 및 데이터 구동부(123) 사이에 접속되어 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 n-m 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 이 룩업테이블(122)에 저장된 변조 데이터들은 관계식 ① 내지 ③을 만족하는 값으로써 실험적으로 결정된다. The lookup table 122 is connected between the bit converter 129 and the frame memory 128 and the data driver 123 to compare data in nm bits between the current frame Fn and the previous frame Fn-1. The modulation data Mdata corresponding to the comparison result is selected. Modulated data stored in this lookup table 122 are determined experimentally as values satisfying relations (1) to (3).

입력라인(130)과 타이밍 콘트롤러(121) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS 방식, TMDS 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다. An interface circuit adopting an LVDS method, an TMDS method, an RSDS method, or the like may be installed between the input line 130 and the timing controller 121 to reduce the data bus line.

도 13은 본 발명의 제5 및 제6 실시예에 있어서 n 비트에서 m 비트를 줄이기 위한 비트변환기(119,129)의 제어수순을 단계적으로 나타낸다. FIG. 13 shows step by step the control procedures of the bit converters 119 and 129 for reducing n to m bits in the fifth and sixth embodiments of the present invention.

도 13을 참조하면, 비트변환기(119,129)는 n 비트 데이터를 입력받아 그 데이터를 2^m으로 나누게 된다.(S132 및 S132 단계) 이어서, 비트변환기(119,129)는 나누어진 값에서 소수부를 반올림 처리하여 정수화한다.(S133 단계) 그리고 비트변환기(119,129)는 정수화된 데이터를 프레임 메모리(118,128)와 룩업테이블(112,122)에 공급한다. Referring to FIG. 13, the bit converters 119 and 129 receive n bit data and divide the data into 2 ^m . (Steps S132 and S132) Next, the bit converters 119 and 129 round off the decimal part from the divided values. (Step S133) The bit converters 119 and 129 supply the integer data to the frame memories 118 and 128 and the lookup tables 112 and 122.

입력 데이터의 비트수 'n'이 '8'이고 줄이고자하는 비트수 'm'이 '2'라 할 때, 도 14와 같이 비트변환기(119,129)는 8 비트 데이터를 2²=4로 나누고 그 결과값을 정수화한 다음, 정수화된 데이터를 출력한다.(S141 내지 S144 단계) 예컨대, 8 비트의 소스 데이터값이 '129'이면, 비트변환기(118,128)는 그 데이터 값을 '4'로 나누고, 그 결과값 '32.25'를 정수화하고 6 비트 데이터 '32'를 출력하게 된다.(S144 단계) When the number of bits 'n' of the input data is '8' and the number of bits 'm' to be reduced is '2', the bit converters 119 and 129 divide the 8-bit data into 2 ² = 4 as shown in FIG. The resultant value is integerized, and then the integerized data is output (steps S141 to S144). For example, if the 8-bit source data value is '129', the bit converters 118 and 128 divide the data value by '4', As a result, the result value '32 .25 'is integerized and 6-bit data' 32 'is output (step S144).

8 비트 데이터를 6 비트 데이터로 변환하여 프레임 메모리(118,128)와 룩업테이블(112,122)에 입력하는 경우의 룩업테이블(112,122)과 프레임 메모리(118,128)의 메모리 용량은 아래의 표 8과 같이 각각 0.032 Mbit와 14.16 Mbit로 줄어들게 된다. When 8-bit data is converted into 6-bit data and input to the frame memories 118 and 128 and the lookup tables 112 and 122, the memory capacities of the lookup tables 112 and 122 and the frame memories 118 and 128 are respectively 0.032 Mbit as shown in Table 8 below. And 14.16 Mbit.

구분division 입력 데이터의 데이터폭The data width of the input data 룩업 테이블의 메모리 용량Memory capacity of lookup table 프레임 메모리의 메모리 용량Memory capacity of frame memory 출력 데이터의 데이터폭Data width of the output data 종래의 8 비트 고속 구동방식Conventional 8-bit high speed drive 8[bit]8 [bit] 소스데이터의 어드레스수 : 2⁸×2⁸=2¹⁶ 변조 데이터의 데이터폭 : 8 →2¹⁶×8=0.52[Mbit]Address of source data: 2 ⁸ × 2 ⁸ = 2 ¹⁶ Modulated data data width: 8 → 2 ¹⁶ × 8 = 0.52 [Mbit] 화소수 : 1024×768×3(RGB) 데이터폭 : 8 →18.87[Mbit]Pixels: 1024 × 768 × 3 (RGB) Data Width: 8 → 18.87 [Mbit] 8[bit]8 [bit] 8 비트 데이터를 6 비트 데이터로 변환하여 프레임 메모리와 룩업 테이블에 입력하는 경우When converting 8-bit data into 6-bit data and inputting it into the frame memory and lookup table 8[bit]8 [bit] 소스데이터의 어드 레스수 : 2⁶×2⁶=2¹²변조 데이터의 데이 터폭 : 8 →2¹²×8=0.032[Mbit]Address of source data: 2 ⁶ × 2 ⁶ = 2 ¹² Data width of modulated data: 8 → 2 ¹² × 8 = 0.032 [Mbit] 화소수 : 1024×768×3(RGB) 데이터폭 : 6 →14.16[Mbit]Pixels: 1024 × 768 × 3 (RGB) Data Width: 6 → 14.16 [Mbit] 8[bit]8 [bit]

전술한 실시예들에 있어서, 타이밍 콘트롤러(51,81,91,101,111,121), 비트변환기(59A,59B,89A,89B,99,109,119,129) 및 룩업테이블(52,82,92,102,112,122)는 단일 패키지로 집적화되어 원칩화될 수 있다. 또한, 타이밍 콘트롤러(51,81,91,101,111,121), 비트변환기(59A,59B,89A,89B,99,109,119,129) 및 룩업테이블(52,82,92,102,112,122)에 더하여 프레임 메모리(58,88,98,108,118,128)는 단일 패키지로 집적화되어 원칩화될 수 있다.
In the above-described embodiments, the timing controllers 51, 81, 91, 101, 111, 121, the bit converters 59A, 59B, 89A, 89B, 99, 109, 119, 129, and the lookup tables 52, 82, 92, 102, 112, 122 can be integrated into a single package to be one-chip. have. In addition to the timing controllers 51, 81, 91, 101, 111, 121, bit converters 59A, 59B, 89A, 89B, 99, 109, 119, 129, and lookup tables 52, 82, 92, 102, 112, 122, the frame memories 58, 88, 98, 108, 118, 128 are packaged in a single package. It can be integrated and one chip.

상술한 바와 같이, 본 발명에 따른 액정표시장치의 구동방법 및 장치는 룩업 테이블과 프레임 메모리에 입력되는 데이터의 비트수를 줄임으로써 룩업 테이블과 프레임 메모리의 메모리 용량을 줄임으로써 칩사이즈를 줄이고 코스트를 저감할 수 있게 된다. 나아가, 본 발명에 따른 액정표시장치의 구동방법 및 장치는 고속 구동 방식의 변조 데이터로써 입력 데이터를 변조함으로써 화질을 향상시킬 수 있게 된다. 더 나아가,본 발명에 따른 액정표시장치의 구동장치는 타이밍 콘트롤러, 룩업 테이블, 비트변환기 등이 단일 칩으로 원칩화됨으로써 회로 구성을 단순하게 함은 물론이거니와 인쇄회로보드(Printed Circuit Board : PCB) 상에 형성되는 버스라인 수를 줄이고 고주파 노이즈와 전자기방해(electromagnetic interference : EMI)를 줄일 수 있게 된다. As described above, the method and apparatus for driving the liquid crystal display according to the present invention reduce the chip size by reducing the memory capacity of the lookup table and the frame memory by reducing the number of bits of data input to the lookup table and the frame memory. It becomes possible to reduce. Furthermore, the method and apparatus for driving a liquid crystal display according to the present invention can improve image quality by modulating input data with modulation data of a high speed driving method. Furthermore, the driving device of the liquid crystal display according to the present invention not only simplifies the circuit configuration by making the timing controller, the lookup table, the bit converter, etc. into a single chip, but also on the printed circuit board (PCB). This reduces the number of bus lines formed and reduces high frequency noise and electromagnetic interference (EMI).

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 데이터 변조부는 룩업테이블 이외에도 프로그램과 이를 실행하기 위한 마이크로 프로세서 등과 같은 다른 형태로도 구현될 수 있다. 또한, 본 발명에 따른 기술적 사상은 데이터 변조가 필요한 모든 분야 예를 들면, 통신, 광미디어, 액정표시장치 이외의 다른 디지탈 평판 표시장치 등에 적용될 수 있을 것이다. 또한, 실시예에 서는 입력라인을 통하여 입력되는 데이터를 8비트로 가정하여 룩업 테이블을 7 비트 비교방식과 8 비트 변조 데이터를 선택하는 방식으로 설명되었지만, 입력라인을 통하여 입력되는 데이터가 6 비트인 경우에 룩업 테이블을 5 비트로 비교하고 변조 데이터를 6 비트로 설정할 수도 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. For example, the data modulator may be implemented in other forms, such as a program and a microprocessor for executing the lookup table. In addition, the technical idea according to the present invention may be applied to all fields requiring data modulation, for example, digital flat panel displays other than telecommunications, optical media, and liquid crystal displays. In addition, although the embodiment has been described as a method of selecting a 7-bit comparison method and 8-bit modulation data by assuming 8 bits of data input through the input line, the case of 6 bits of data input through the input line is described. You could compare the lookup table with 5 bits and set the modulation data to 6 bits. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims

현재 프레임의 소스 데이터를 입력받는 단계와;Receiving source data of a current frame;

상기 소스 데이터의 비트수를 줄이는 단계와;Reducing the number of bits of the source data;

상기 비트수가 줄어든 소스 데이터를 한 프레임 지연시켜서 이전 프레임의 소스 데이터로 출력하는 단계와;Outputting the source data having the reduced number of bits by one frame to source data of a previous frame;

상기 비트수가 줄어든 이전 프레임과 현재 프레임의 소스 데이터에 따라 미리 설정된 변조 데이터를 선택하여서 상기 현재 프레임의 소스 데이터를 변조하는 단계를 포함하고,And modulating the source data of the current frame by selecting preset modulation data according to the source data of the previous frame and the current frame having the reduced number of bits,

상기 변조 데이터는, The modulation data,

상기 이전 프레임 보다 상기 현재 프레임의 소스 데이터 값이 증가하는 경우 상기 현재 프레임의 소스 데이터 값보다 더 크게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최소값으로 설정되고, When the source data value of the current frame is increased than the previous frame, the minimum value is set within a data band including a plurality of modulation data set larger than the source data value of the current frame.

상기 이전 프레임 보다 상기 현재 프레임의 소스 데이터 값이 감소하는 경우 상기 현재 프레임의 소스 데이터 값보다 더 작게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최대값으로 설정되는 것을 특징으로 하는 액정표시장치의 구동방법. When the source data value of the current frame is reduced than the previous frame is set to the maximum value in the data band including a plurality of modulation data set smaller than the source data value of the current frame of the liquid crystal display device Driving method.

삭제delete

제 1 항에 있어서,The method of claim 1,

상기 소스 데이터를 변조하는 단계는,Modulating the source data,

상기 이전 프레임과 상기 현재 프레임의 소스 데이터값이 동일하면 상기 현재 프레임의 소스 데이터로써 상기 소스 데이터를 변조하는 것을 특징으로 하는 액정표시장치의 구동방법. And if the source data values of the previous frame and the current frame are the same, modulating the source data with the source data of the current frame.

삭제delete

제 1 항에 있어서,The method of claim 1,

상기 입력받은 소스 데이터는 8 비트 데이터이며;The input source data is 8-bit data;

상기 비트수가 줄어든 소스 데이터는 7 비트 데이터인 것을 특징으로 하는 액정표시장치의 구동방법. And the source data having the reduced number of bits is 7 bits of data.

현재 프레임의 소스 데이터를 입력받는 입력라인과;An input line for receiving source data of a current frame;

상기 소스 데이터의 비트수를 줄이는 비트변환기와;A bit converter for reducing the number of bits of the source data;

상기 비트수가 줄어든 소스 데이터를 한 프레임 지연시켜서 이전 프레임의 소스 데이터로 출력하는 프레임 메모리와;A frame memory for outputting the source data having the reduced number of bits by one frame and outputting the source data of the previous frame;

상기 비트수가 줄어든 이전 프레임과 현재 프레임의 소스 데이터에 따라 미리 설정된 변조 데이터를 선택하여 상기 현재 프레임의 소스 데이터를 변조하는 룩업 테이블을 구비하고, And a lookup table that modulates source data of the current frame by selecting preset modulation data according to source data of a previous frame and a current frame having the reduced number of bits,

상기 변조 데이터는,The modulation data,

상기 이전 프레임 보다 상기 현재 프레임의 소스 데이터 값이 증가하는 경우 상기 현재 프레임의 소스 데이터 값보다 더 크게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최소값으로 설정되고,When the source data value of the current frame is increased than the previous frame, the minimum value is set within a data band including a plurality of modulation data set larger than the source data value of the current frame.

상기 이전 프레임 보다 상기 현재 프레임의 소스 데이터 값이 감소하는 경우 상기 현재 프레임의 소스 데이터 값보다 더 작게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최대값으로 설정되는 것을 특징으로 하는 액정표시장치의 구동장치. When the source data value of the current frame is reduced than the previous frame is set to the maximum value in the data band including a plurality of modulation data set smaller than the source data value of the current frame Drive system.

삭제delete

제 7 항에 있어서,The method of claim 7, wherein

상기 룩업 테이블은 상기 이전 프레임과 상기 현재 프레임의 소스 데이터값이 동일하면 상기 현재 프레임의 데이터로써 상기 소스 데이터를 변조하는 것을 특징으로 하는 액정표시장치의 구동장치. And the lookup table modulates the source data with data of the current frame if the source data values of the previous frame and the current frame are the same.

삭제delete

제 7 항에 있어서,The method of claim 7, wherein

상기 비트수가 줄어든 소스 데이터는 7 비트 데이터인 것을 특징으로 하는 액정표시장치의 구동장치. And the source data having the reduced number of bits is 7 bit data.