KR100897273B1 - Apparatus and Method for Setting Test Mode in Semiconductor Integrated Circuit - Google Patents
Apparatus and Method for Setting Test Mode in Semiconductor Integrated Circuit Download PDFInfo
- Publication number
- KR100897273B1 KR100897273B1 KR1020070063070A KR20070063070A KR100897273B1 KR 100897273 B1 KR100897273 B1 KR 100897273B1 KR 1020070063070 A KR1020070063070 A KR 1020070063070A KR 20070063070 A KR20070063070 A KR 20070063070A KR 100897273 B1 KR100897273 B1 KR 100897273B1
- Authority
- KR
- South Korea
- Prior art keywords
- coding
- signal
- fuse
- potential
- setting
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 반도체 집적 회로의 테스트 모드 설정 장치는, 제어 퓨즈의 커팅 여부에 따라 코딩 제어 신호를 생성하는 테스트 모드 제어 수단; 및 상기 코딩 제어 신호에 응답하여 복수 비트의 테스트 코드의 디폴트 값을 설정하는 테스트 모드 코딩 수단;을 포함하는 것을 특징으로 한다.An apparatus for setting a test mode of a semiconductor integrated circuit of the present invention includes: test mode control means for generating a coding control signal according to whether a control fuse is cut or not; And test mode coding means for setting a default value of a plurality of bits of test code in response to the coding control signal.
반도체 집적 회로, 테스트 모드, 퓨즈 회로 Semiconductor integrated circuit, test mode, fuse circuit
Description
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 테스트 모드 설정 장치의 구성을 나타낸 블록도,1 is a block diagram showing the configuration of a test mode setting apparatus of a semiconductor integrated circuit according to an embodiment of the present invention;
도 2는 도 1에 도시한 제어 퓨즈 회로부의 상세 구성도,2 is a detailed configuration diagram of the control fuse circuit unit shown in FIG. 1;
도 3은 도 1에 도시한 제어 신호 생성부의 상세 구성도,3 is a detailed configuration diagram of the control signal generation unit shown in FIG. 1;
도 4는 도 1에 도시한 코딩 퓨즈 회로부의 상세 구성도,4 is a detailed configuration diagram of a coding fuse circuit unit shown in FIG. 1;
도 5는 도 1에 도시한 테스트 코드 생성부의 상세 구성도이다.5 is a detailed configuration diagram of the test code generation unit illustrated in FIG. 1.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
10 : 테스트 모드 제어 수단 20 : 테스트 모드 코딩 수단10: test mode control means 20: test mode coding means
110 : 제어 퓨즈 회로부 120 : 제어 신호 생성부110: control fuse circuit unit 120: control signal generation unit
210 : 코딩 퓨즈 회로부 220 : 테스트 코드 생성부210: coding fuse circuit unit 220: test code generation unit
본 발명은 반도체 집적 회로의 테스트 모드 설정 장치 및 방법에 관한 것으로, 보다 상세하게는 다양한 구비 환경에 대한 적응성을 향상시키는 반도체 집적 회로의 테스트 모드 설정 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for setting a test mode of a semiconductor integrated circuit, and more particularly, to an apparatus and method for setting a test mode of a semiconductor integrated circuit for improving adaptability to various environments.
일반적으로 반도체 집적 회로를 생산하기 위해서는 설계시에 활용한 시뮬레이션 결과와 실제 제품에 사용되는 칩의 동작이 다를 수 있기 때문에 테스트하는 단계가 반드시 필요하다. 실제 반도체 집적 회로의 불량률을 감소시키기 위해 많은 종류의 테스트가 실시되고 있으며, 각각의 테스트는 모드 레지스터 셋트(Mode Register Set) 회로에서 설정된 복수 비트의 테스트 신호를 코딩함으로써 이루어진다. 이를 위해, 반도체 집적 회로는 테스트 모드 설정 장치를 구비하여, 복수 비트의 테스트 신호를 코딩하여 복수 비트의 테스트 코드를 생성한다. 상기 테스트 모드 설정 장치는 복수 개의 퓨즈 회로를 구비하며, 설계자는 상기 복수 개의 퓨즈 회로를 인위적으로 제어하여 상기 복수 비트의 테스트 코드의 디폴트(Default) 값을 설정한다.In general, in order to produce a semiconductor integrated circuit, a test step is necessary because the simulation result used in the design and the operation of the chip used in the actual product may be different. Many types of tests are conducted to reduce the failure rate of actual semiconductor integrated circuits, and each test is performed by coding a test signal of a plurality of bits set in a mode register set circuit. To this end, the semiconductor integrated circuit includes a test mode setting apparatus and generates a plurality of test codes by coding a plurality of test signals. The test mode setting apparatus includes a plurality of fuse circuits, and a designer artificially controls the plurality of fuse circuits to set default values of the test bits of the plurality of bits.
그러나 이와 같이 설정된 상기 테스트 코드의 디폴트 값이 모든 반도체 집적 회로에서 적용 가능한 것은 아니다. 즉, 다양한 기능 및 구조를 갖는 반도체 집적 회로들은 각각 다른 테스트 코드의 디폴트 값을 요구하며, 경우에 따라서는 테스트 코드를 사용하지 않기도 한다. 그러나 종래의 기술에 따른 반도체 집적 회로의 테스트 모드 설정 장치는 퓨즈 회로를 통해 하나의 디폴트 값이 고정되는 형태로 구성된다. 이는 상기 테스트 모드 설정 장치가 다양한 형태의 반도체 집적 회로에 구비됨에 있어서, 적응성을 저하시키는 요인으로 작용한다. 이처럼 다양한 형태의 반도체 집적 회로가 요구하는 테스트 코드의 디폴트 값을 모두 만족시키기 위해서는, 각 반도체 집적 회로마다 그에 대응되는 구성을 갖는 테스트 모드 설정 장치가 구 비되어야 한다. 따라서 반도체 집적 회로의 개발 및 생산에 있어서 시간과 비용이 증가되는 문제점이 발생하게 되었다.However, the default value of the test code thus set may not be applicable to all semiconductor integrated circuits. That is, semiconductor integrated circuits having various functions and structures require default values of different test codes, and in some cases, no test code is used. However, the test mode setting apparatus of the semiconductor integrated circuit according to the related art is configured in such a manner that one default value is fixed through the fuse circuit. Since the test mode setting device is provided in various types of semiconductor integrated circuits, it serves as a factor of decreasing adaptability. In order to satisfy all of the default values of test codes required by various types of semiconductor integrated circuits, a test mode setting device having a configuration corresponding to each semiconductor integrated circuit must be provided. Therefore, a problem arises in that time and cost increase in the development and production of semiconductor integrated circuits.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 다양한 구비 환경에 대한 적응성을 향상시키는 반도체 집적 회로의 테스트 모드 설정 장치 및 방법을 제공하는 데에 그 기술적 과제가 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and there is a technical problem to provide an apparatus and method for setting a test mode for a semiconductor integrated circuit which improves adaptability to various environments.
또한 본 발명은 개발 및 생산에 있어서 시간과 비용을 감소시키는 반도체 집적 회로의 테스트 모드 설정 장치 및 방법을 제공하는 데에 다른 기술적 과제가 있다.In addition, the present invention has another technical problem in providing a test mode setting apparatus and method for a semiconductor integrated circuit that reduces time and cost in development and production.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로의 테스트 모드 설정 장치는, 제어 퓨즈의 커팅 여부에 따라 코딩 제어 신호를 생성하는 테스트 모드 제어 수단; 및 상기 코딩 제어 신호에 응답하여 복수 비트의 테스트 코드의 디폴트 값을 설정하는 테스트 모드 코딩 수단;을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an apparatus for setting a test mode of a semiconductor integrated circuit, including: test mode control means for generating a coding control signal according to whether a control fuse is cut; And test mode coding means for setting a default value of a plurality of bits of test code in response to the coding control signal.
또한 본 발명의 다른 실시예에 따른 반도체 집적 회로의 테스트 모드 설정 방법은, 제어 퓨즈의 커팅 여부를 감지하여 코딩 제어 신호를 생성하는 단계; 상기 코딩 제어 신호가 인에이블 되면, 복수 비트의 테스트 코드의 디폴트 값을 모두 제 1 레벨로 설정하는 단계; 및 상기 코딩 제어 신호가 디스에이블 되면, 복수 개의 코딩 퓨즈의 커팅 여부에 따라 상기 복수 비트의 테스트 코드의 디폴트 값을 설정 하는 단계;를 포함하는 것을 특징으로 한다.Also, a test mode setting method of a semiconductor integrated circuit according to another embodiment of the present invention may include: generating a coding control signal by detecting whether a control fuse is cut; When the coding control signal is enabled, setting all default values of a plurality of test codes to a first level; And when the coding control signal is disabled, setting a default value of the test code of the plurality of bits according to whether a plurality of coding fuses are cut.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 테스트 모드 설정 장치의 구성을 나타낸 블록도이다.1 is a block diagram illustrating a configuration of an apparatus for setting a test mode of a semiconductor integrated circuit according to an exemplary embodiment of the present disclosure.
도시한 바와 같이, 상기 반도체 집적 회로의 테스트 모드 설정 장치는, 제어 퓨즈의 커팅 여부 및 모드 설정 신호(mst)의 인에이블 여부에 응답하여 코딩 제어 신호(cdcnt)를 생성하는 테스트 모드 제어 수단(10) 및 상기 코딩 제어 신호(cdcnt)에 응답하여 n 비트의 테스트 코드(tstcd<1:n>)의 디폴트 값을 설정하는 테스트 모드 코딩 수단(20)을 포함한다.As illustrated, the test mode setting device of the semiconductor integrated circuit may generate test mode control means 10 for generating a coding control signal cdcnt in response to whether the control fuse is cut and whether the mode setting signal mst is enabled. And test mode coding means 20 for setting a default value of an n-bit test code tstcd <1: n> in response to the coding control signal cdcnt.
상기 테스트 모드 제어 수단(10)은 상기 제어 퓨즈가 커팅되지 않은 경우에는 상기 코딩 제어 신호(cdcnt)를 디스에이블 시키고, 상기 제어 퓨즈가 커팅된 경우에는 상기 코딩 제어 신호(cdcnt)를 인에이블 시킨다. 상기 코딩 제어 신호(cdcnt)가 인에이블 된 경우에도, 펄스 형태로 입력되는 상기 모드 설정 신호(mst)가 인에이블 되면 상기 코딩 제어 신호(cdcnt)는 다시 디스에이블 된다.The test mode control means 10 disables the coding control signal cdcnt when the control fuse is not cut, and enables the coding control signal cdcnt when the control fuse is cut. Even when the coding control signal cdcnt is enabled, when the mode setting signal mst input in the form of a pulse is enabled, the coding control signal cdcnt is disabled again.
상기 테스트 모드 제어 수단(10)은 상기 제어 퓨즈의 커팅 여부에 따라 파워 업 신호(pwrup)에 응답하여 제어 퓨즈 신호(cntfs)를 생성하는 제어 퓨즈 회로부(110) 및 상기 제어 퓨즈 신호(cntfs), 상기 모드 설정 신호(mst) 및 상기 파워 업 신호(pwrup)에 응답하여 상기 코딩 제어 신호(cdcnt)를 생성하는 제어 신호 생 성부(120)를 포함한다.The test mode control means 10 is a control
한편, 상기 테스트 모드 코딩 수단(20)은 상기 코딩 제어 신호(cdcnt)가 인에이블 되면 상기 n 비트의 테스트 코드(tstcd<1:n>)의 디폴트 값을 모두 제 1 레벨(예를 들어, 로우 레벨(Low Level))로 설정하고, 상기 코딩 제어 신호(cdcnt)가 디스에이블 되면 n 개의 코딩 퓨즈의 커팅 여부에 따라 상기 n 비트의 테스트 코드(tstcd<1:n>)의 디폴트 값을 설정한다. 이후, n 비트의 테스트 신호(tstsn<1:n>)에 응답하여 디폴트 값으로 설정된 상기 비트의 테스트 코드(tstcd<1:n>)의 값을 변경한다.Meanwhile, when the coding control signal cdcnt is enabled, the test
상기 테스트 모드 코딩 수단(20)은 상기 코딩 퓨즈의 커팅 여부에 따라 상기 파워 업 신호(pwrup) 및 상기 코딩 제어 신호(cdcnt)에 응답하여 한 비트의 코딩 퓨즈 신호(codfs<i>)를 생성하는 코딩 퓨즈 회로부(210) 및 상기 코딩 퓨즈 신호(codfs<i>), 리셋 신호(rst) 및 한 비트의 테스트 신호(tstsn<i>)에 응답하여 한 비트의 테스트 코드(tstcd<i>)를 생성하는 테스트 코드 생성부(220)를 포함한다.The test
상기 테스트 모드 코딩 수단(20)에서 상기 코딩 퓨즈 회로부(210) 및 상기 테스트 코드 생성부(220)는 각각 n 개씩 구비된다. 각각의 코딩 퓨즈 회로부(210)가 상기 코딩 퓨즈 신호(codfs<i>)를 각각 생성함에 따라, 상기 코딩 퓨즈 신호(codfs<i>)는 총 n 개가 생성된다. 그리고 각각의 테스트 코드 생성부(220)에는 각각 한 비트의 테스트 신호(tstsn<i>)가 입력되고, 각각의 테스트 코드 생성부(220)로부터 각각 한 비트의 테스트 코드(tstcd<1:n>)가 출력된다. 즉, 상기 n 개의 테스트 코드 생성부(220)에 n 비트의 테스트 신호(tstsn<1:n>)가 입력되고, n 비트의 테스트 코드(tstcd<1:n>)가 출력된다.The coding
이와 같이, 본 발명의 일 실시예에 따른 반도체 집적 회로의 테스트 모드 설정 장치에서는, 상기 제어 퓨즈의 커팅 여부에 따라 상기 코딩 제어 신호(cdcnt)의 인에이블 여부가 결정된다. 상기 테스트 모드 코딩 수단(20)은 상기 코딩 제어 신호(cdcnt)가 인에이블 되면 상기 코딩 퓨즈들의 커팅 여부에 무관하게 상기 n 비트의 테스트 코드(tstcd<1:n>)의 디폴트 값을 설정한다. 따라서 다양한 형태의 반도체 집적 회로의 각각의 요구에 따라, 상기 코딩 퓨즈들의 커팅으로 인해 정의되는 상기 n 비트의 테스트 코드(tstcd<1:n>)의 디폴트 값을 설정할 수도 있고, 상기 코딩 퓨즈들의 커팅 여부를 알 수 없는 디폴트 값을 설정할 수도 있다. 이에 따라, 상기 테스트 모드 설정 장치는 다양한 형태의 반도체 집적 회로에 실장 가능하게 된다.As described above, in the test mode setting apparatus of the semiconductor integrated circuit according to the exemplary embodiment of the present disclosure, whether the coding control signal cdcnt is enabled or not is determined according to whether the control fuse is cut. When the coding control signal cdcnt is enabled, the test
도 2는 도 1에 도시한 제어 퓨즈 회로부의 상세 구성도이다.FIG. 2 is a detailed configuration diagram of the control fuse circuit unit illustrated in FIG. 1.
도시한 바와 같이, 상기 제어 퓨즈 회로부(110)는 상기 파워 업 신호(pwrup)에 응답하여 제 1 노드(N1)의 전위를 설정하는 제 1 전위 설정부(112), 상기 제 1 노드(N1)의 전위를 유지시키고 이를 반전시켜 제 2 노드(N2)에 전달하는 제 1 전위 제어부(114) 및 상기 제 2 노드(N2)의 전위를 구동하여 상기 제어 퓨즈 신호(cntfs)를 생성하는 구동부(116)를 포함한다.As illustrated, the
여기에서 상기 제 1 전위 설정부(112)는 상기 파워 업 신호(pwrup)를 입력 받는 제 1 인버터(IV1), 제 1 단이 외부 공급전원(VDD)의 공급단에 접속되는 상기 제어 퓨즈(CTFS), 게이트 단에 상기 제 1 인버터(IV1)의 출력 신호가 입력되고 소 스 단이 상기 제어 퓨즈(CTFS)의 제 2 단과 접속되며 드레인 단이 상기 제 1 노드(N1)에 접속되는 제 1 트랜지스터(TR1) 및 게이트 단에 상기 제 1 인버터(IV1)의 출력 신호가 입력되고 드레인 단이 상기 제 1 노드(N1)에 접속되며 소스 단이 접지되는 제 2 트랜지스터(TR2)를 포함한다.Here, the first
그리고 상기 제 1 전위 제어부(114)는 상기 제 1 노드(N1)와 접지단 사이에 구비되는 제 1 캐패시터(CAP1), 게이트 단이 상기 제 2 노드(N2)에 접속되고 드레인 단이 상기 제 1 노드(N1)에 접속되며 소스 단이 접지되는 제 3 트랜지스터(TR3) 및 상기 제 1 노드(N1)에 형성되는 전위를 반전시켜 상기 제 2 노드(N2)에 전달하는 제 2 인버터(IV2)를 포함한다.The first
또한 상기 구동부(116)는 상기 제 2 노드(N2)의 전위를 비반전 구동하여 상기 제어 퓨즈 신호(cntfs)를 출력하는 제 3 인버터(IV3) 및 제 4 인버터(IV4)를 포함한다.In addition, the
이와 같은 구성에 의해, 상기 제어 퓨즈 회로부(110)는 상기 제어 퓨즈(CTFS)가 커팅되지 않은 경우, 상기 파워 업 신호(pwrup)가 인에이블 되면 로우 레벨의 상기 제어 퓨즈 신호(cntfs)를 생성한다. 반면에, 상기 제어 퓨즈(CTFS)가 커팅된 경우에는 상기 파워 업 신호(pwrup)가 인에이블 되어도, 상기 제 1 노드(N1)에 상기 외부 공급전원(VDD)이 공급되지 않으므로, 상기 제어 퓨즈 신호(cntfs)는 하이 레벨(High Level)이 된다.In this configuration, when the control fuse CTFS is not cut, the control
도 3은 도 1에 도시한 제어 신호 생성부의 상세 구성도이다.FIG. 3 is a detailed configuration diagram of the control signal generator shown in FIG. 1.
도시한 바와 같이, 상기 제어 신호 생성부(120)는 상기 파워 업 신 호(pwrup), 상기 제어 퓨즈 신호(cntfs) 및 상기 모드 설정 신호(mst)에 응답하여 제 3 노드(N3)의 전위를 설정하는 제 2 전위 설정부(122), 상기 제 3 노드(N3)의 전위를 래치시키고 이를 반전시켜 제 4 노드(N4)에 전달하는 제 1 래치부(124) 및 상기 제어 퓨즈 신호(cntfs)에 응답하여 상기 제 4 노드(N4)의 전위의 경로를 제어하여 상기 코딩 제어 신호(cdcnt)를 생성하는 제 1 스위칭부(126)를 포함한다.As shown in the drawing, the
여기에서, 상기 제 2 전위 설정부(122)는 상기 파워 업 신호(pwrup)와 상기 제어 퓨즈 신호(cntfs)를 입력 받는 제 1 낸드게이트(ND1), 상기 제 1 낸드게이트(ND1)의 출력 신호를 입력 받는 제 5 인버터(IV5), 게이트 단에 상기 제 5 인버터(IV5)의 출력 신호가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 제 3 노드(N3)에 접속되는 제 4 트랜지스터(TR4), 게이트 단에 상기 제 5 인버터(IV5)의 출력 신호가 입력되고 드레인 단이 상기 제 3 노드(N3)에 접속되는 제 5 트랜지스터(TR5) 및 게이트 단에 상기 모드 설정 신호(mst)가 입력되고 드레인 단이 상기 제 5 트랜지스터(TR5)의 소스 단에 접속되며 소스 단이 접지되는 제 6 트랜지스터(TR6)를 포함한다.Here, the second
그리고 상기 제 1 래치부(124)는 상기 제 3 노드(N3)의 전위를 반전시켜 상기 제 4 노드(N4)에 출력하는 제 6 인버터(IV6) 및 상기 제 4 노드(N4)의 전위를 반전시켜 상기 제 3 노드(N3)에 출력하는 제 7 인버터(IV7)를 포함한다.The
또한 상기 제 1 스위칭부(126)는 상기 제어 퓨즈 신호(cntfs)에 응답하여 상기 제 4 노드(N4)의 전위를 제 5 노드(N5)에 전달하는 제 1 패스게이트(PG1), 상기 제 4 노드(N4)의 전위를 입력 받는 제 8 인버터(IV8), 상기 제어 퓨즈 신호(cntfs) 에 응답하여 상기 제 8 인버터(IV8)의 출력 신호를 상기 제 5 노드(N5)에 전달하는 제 2 패스게이트(PG2) 및 상기 제 5 노드(N5)의 전위를 입력 받아 상기 코딩 제어 신호(cdcnt)를 출력하는 제 9 인버터(IV9)를 포함한다.In addition, the
앞서 설명한 바와 같이, 상기 제어 퓨즈 신호(cntfs)는 상기 제어 퓨즈(CTFS)가 커팅되지 않은 경우에 로우 레벨의 전위를 갖는다. 이 경우, 상기 제 4 트랜지스터(TR4)는 턴 온 되고, 상기 제 5 트랜지스터(TR5)는 턴 오프(Turn Off) 된다. 이에 따라, 상기 제 3 노드(N3)는 하이 레벨의 전위를 갖는다. 상기 제어 퓨즈 신호(cntfs)의 전위가 로우 레벨이므로, 상기 제 1 패스게이트(PG1)는 턴 온(Turn On) 되고 상기 제 2 패스게이트(PG2)는 턴 오프 된다. 따라서 이 경우, 상기 코딩 제어 신호(cdcnt)는 하이 레벨로 디스에이블 된다.As described above, the control fuse signal cntfs has a low level potential when the control fuse CTFS is not cut. In this case, the fourth transistor TR4 is turned on and the fifth transistor TR5 is turned off. Accordingly, the third node N3 has a high level potential. Since the potential of the control fuse signal cntfs is at a low level, the first passgate PG1 is turned on and the second passgate PG2 is turned off. In this case, therefore, the coding control signal cdcnt is disabled to a high level.
반면에, 상기 제어 퓨즈 신호(cntfs)는 상기 제어 퓨즈(CTFS)가 커팅된 경우에 하이 레벨의 전위를 갖는다. 이 때, 상기 파워 업 신호(pwrup)가 인에이블 되면, 상기 제 4 트랜지스터(TR4)는 턴 오프 되고 상기 제 5 트랜지스터(TR5)는 턴 온 된다. 그러나 상기 모드 설정 신호(mst)가 인에이블 되지 않은 상황에서 상기 제 6 트랜지스터(TR6)가 턴 오프 상태를 유지하므로, 상기 제 3 노드(N3)의 전위는 하이 레벨을 유지한다. 상기 제어 퓨즈 신호(cntfs)가 하이 레벨이므로, 상기 제 1 패스게이트(PG1)는 턴 오프 되고 상기 제 2 패스게이트(PG2)는 턴 온 되며, 이에 따라 상기 코딩 제어 신호(cdcnt)는 로우 레벨로 인에이블 된다.On the other hand, the control fuse signal cntfs has a high level potential when the control fuse CTFS is cut. At this time, when the power-up signal pwrup is enabled, the fourth transistor TR4 is turned off and the fifth transistor TR5 is turned on. However, since the sixth transistor TR6 maintains a turn-off state when the mode setting signal mst is not enabled, the potential of the third node N3 maintains a high level. Since the control fuse signal cntfs is at a high level, the first passgate PG1 is turned off and the second passgate PG2 is turned on, so that the coding control signal cdcnt is turned to a low level. Is enabled.
상기 코딩 제어 신호(cdcnt)에 의해, 이후 상기 테스트 모드 코딩 수단(20)이 생성하는 n 개의 테스트 코드(tstcd<1:n>)의 디폴트 값이 정의된다. 즉, 상기 코딩 제어 신호(cdcnt)가 인에이블 되면 상기 n 개의 테스트 코드(tstcd<1:n>)는 각 비트가 모두 로우 레벨의 전위를 갖는 형태의 디폴트 값을 갖게 되고, 상기 코딩 제어 신호(cdcnt)가 디스에이블 되면 상기 n 개의 테스트 코드(tstcd<1:n>)는 그 디폴트 값이 상기 n 개의 코딩 퓨즈의 커팅 여부에 의해 설정되는 형태로 구현된다. 상기 제어 퓨즈(CTFS)가 커팅된 경우라도, 상기 모드 설정 신호(mst)가 인에이블 되면 상기 제 6 트랜지스터(TR6)가 턴 온 되므로, 상기 제 3 노드(N3)의 전위가 로우 레벨로 변경되어 상기 코딩 제어 신호(cdcnt)는 하이 레벨로 디스에이블 된다. 이 경우, 상기 테스트 모드 코딩 수단(20)은 상기 n 개의 코딩 퓨즈에 의한 디폴트 값을 갖는 상기 n 비트의 테스트 코드(tstcd<1:n>)를 활용한다.By the coding control signal cdcnt, default values of n test codes tstcd <1: n> generated by the test mode coding means 20 are then defined. That is, when the coding control signal cdcnt is enabled, the n test codes tstcd <1: n> have a default value in which each bit has a low level potential, and the coding control signal ( When cdcnt is disabled, the n test codes tstcd <1: n> are implemented in a form in which a default value thereof is set by cutting the n coding fuses. Even when the control fuse CTFS is cut, since the sixth transistor TR6 is turned on when the mode setting signal mst is enabled, the potential of the third node N3 is changed to a low level. The coding control signal cdcnt is disabled at a high level. In this case, the test mode coding means 20 utilizes the n-bit test code tstcd <1: n> having a default value by the n coding fuses.
도 4는 도 1에 도시한 코딩 퓨즈 회로부의 상세 구성도이다.4 is a detailed configuration diagram of the coding fuse circuit unit illustrated in FIG. 1.
상기 코딩 퓨즈 회로부(210)는 제 3 전위 설정부(212), 제 2 전위 제어부(214) 및 신호 조합부(216)를 포함한다.The coding
상기 제 3 전위 설정부(212)는 상기 제어 퓨즈 회로부(110)의 상기 제 1 전위 설정부(112)와 같은 형태로 구성되며, 상기 제 2 전위 제어부(214)는 상기 제어 퓨즈 회로부(110)의 상기 제 1 전위 제어부(114)와 같은 형태로 구성된다. 상기 신호 조합부(216)의 구성이 상기 구동부(116)의 구성과 상이하다는 점만이 상기 코딩 퓨즈 회로부(210)와 상기 제어 퓨즈 회로부(110)의 구성상의 차이점이다.The third
즉, 상기 제 3 전위 설정부(212)는 제 10 인버터(IV10), 상기 코딩 퓨즈(CDFS<i>), 제 7 트랜지스터(TR7) 및 제 8 트랜지스터(TR8)를 구비하여 상기 제 1 전위 설정부(112)와 같은 구성을 갖는다.That is, the third
그리고 상기 제 2 전위 제어부(214)는 제 2 캐패시터(CAP2), 제 9 트랜지스터(TR9) 및 제 11 인버터(IV11)를 구비하여 상기 제 1 전위 제어부(114)와 같은 구성을 갖는다.The second
상기 신호 조합부(216)는 상기 제 2 전위 제어부(214)의 출력 신호와 상기 코딩 제어 신호(cdcnt)를 입력 받는 제 2 낸드게이트(ND2) 및 상기 제 2 낸드게이트(ND2)의 출력 신호를 입력 받아 상기 코딩 퓨즈 신호(codfs<i>)를 출력하는 제 12 인버터(IV12)를 포함한다.The
이와 같은 구성에 의해, 상기 코딩 제어 신호(cdcnt)가 인에이블 되면 상기 코딩 퓨즈 신호(codfs<i>)는 로우 레벨이 된다. 그리고 상기 코딩 제어 신호(cdcnt)가 디스에이블 되면 상기 코딩 퓨즈(CDFS<i>)의 커팅 여부에 따라 상기 코딩 퓨즈 신호(codfs<i>)의 전위 레벨이 결정된다.By such a configuration, when the coding control signal cdcnt is enabled, the coding fuse signal codfs <i> is at a low level. When the coding control signal cdcnt is disabled, the potential level of the coding fuse signal codfs <i> is determined according to whether the coding fuse CDFS <i> is cut.
도 5는 도 1에 도시한 테스트 코드 생성부의 상세 구성도이다.5 is a detailed configuration diagram of the test code generation unit illustrated in FIG. 1.
도시한 바와 같이, 상기 테스트 코드 생성부(220)는 상기 리셋 신호(rst) 및 상기 테스트 신호(tstsn<i>)에 응답하여 제 6 노드(N6)의 전위를 설정하는 제 4 전위 설정부(222), 상기 제 6 노드(N6)의 전위를 래치시키고 이를 반전시켜 제 7 노드(N7)에 전달하는 제 2 래치부(224) 및 상기 코딩 퓨즈 신호(codfs<i>)에 응답하여 상기 제 7 노드(N7)의 전위의 경로를 제어하여 상기 테스트 코드(tstcd<i>)를 생성하는 제 2 스위칭부(226)를 포함한다.As illustrated, the test
여기에서 상기 제 4 전위 설정부(222)는 게이트 단에 상기 테스트 신호(tstsn<i>)가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 제 6 노드(N6)에 접속되는 제 10 트랜지스터(TR10) 및 게이트 단에 상기 리셋 신호(rst)가 입력되고 드레인 단이 상기 제 6 노드(N6)에 접속되며 소스 단이 접지되는 제 11 트랜지스터(TR11)를 포함한다.Here, the fourth
그리고 상기 제 2 래치부(224)는 상기 제 6 노드(N6)의 전위를 반전시켜 제 7 노드(N7)에 출력하는 제 13 인버터(IV13) 및 상기 제 7 노드(N7)의 전위를 반전시켜 상기 제 6 노드(N6)에 출력하는 제 14 인버터(IV14)를 포함한다.The
또한 상기 제 2 스위칭부(226)는 상기 코딩 퓨즈 신호(codfs<i>)에 응답하여 상기 제 7 노드(N7)의 전위를 제 8 노드(N8)에 전달하는 제 3 패스게이트(PG3), 상기 제 7 노드(N7)의 전위를 입력 받는 제 15 인버터(IV15), 상기 코딩 퓨즈 신호(codfs<i>)에 응답하여 상기 제 15 인버터(IV15)의 출력 신호를 상기 제 8 노드(N8)에 전달하는 제 4 패스게이트(PG4) 및 상기 제 8 노드(N8)의 전위를 입력 받아 상기 테스트 코드(tstcd<i>)를 출력하는 제 16 인버터(IV16)를 포함한다.In addition, the
상기 테스트 모드 설정 회로의 동작이 시작되면, 펄스 형태의 상기 리셋 신호(rst)가 인에이블 된다. 이에 따라, 상기 제 6 노드(N6)의 전위는 로우 레벨이 된다. 이 때, 상기 코딩 퓨즈 신호(codfs<i>)의 전위가 로우 레벨이면, 상기 제 3 패스게이트(PG3)는 턴 온 되고 상기 제 4 패스게이트(PG4)는 턴 오프 된다. 따라서 이 경우, 상기 테스트 코드(tstcd<i>)는 로우 레벨의 전위를 갖는다.When the operation of the test mode setting circuit starts, the reset signal rst in the form of a pulse is enabled. Accordingly, the potential of the sixth node N6 becomes low level. At this time, when the potential of the coding fuse signal codfs <i> is at a low level, the third passgate PG3 is turned on and the fourth passgate PG4 is turned off. In this case, therefore, the test code tstcd <i> has a low level potential.
반면에, 상기 코딩 퓨즈 신호(codfs<i>)의 전위가 하이 레벨이면, 상기 제 4 패스게이트(PG4)는 턴 온 되고 상기 제 3 패스게이트(PG3)는 턴 오프 된다. 따라서 이 경우, 상기 테스트 코드(tstcd<i>)는 하이 레벨의 전위를 갖는다.On the other hand, if the potential of the coding fuse signal codfs <i> is at a high level, the fourth passgate PG4 is turned on and the third passgate PG3 is turned off. In this case, therefore, the test code tstcd <i> has a high level potential.
즉, 상기 테스트 모드 제어 수단(10)에서 출력되는 상기 코딩 제어 신호(cdcnt)가 인에이블 되면, 상기 코딩 퓨즈(CDFS<i>)의 커팅 여부와 무관하게 상기 코딩 퓨즈 신호(codfs<i>)가 로우 레벨이 되므로, 상기 테스트 코드(tstcd<i>)는 로우 레벨의 전위를 갖는다. 상기 코딩 퓨즈 회로부(210) 및 상기 테스트 코드 생성부(220)는 각각 n 개씩 구비되므로, 이 경우 상기 n 비트의 테스트 코드(tstcd<1:n>)는 모두 로우 레벨이 되는 것이다. 이처럼, 상기 n 비트의 테스트 코드(tstcd<1:n>)의 디폴트 값이 모두 로우 레벨이 되면, 상기 테스트 모드 설정 장치는 상기 반도체 집적 회로의 테스트 동작에 아무런 영향을 미치지 못하게 된다.That is, when the coding control signal cdcnt output from the test mode control means 10 is enabled, the coding fuse signal codfs <i> may be cut regardless of whether the coding fuse CDFS <i> is cut. Becomes low level, the test code tstcd <i> has a low level potential. Since the
반면에, 상기 코딩 제어 신호(cdcnt)가 디스에이블 되면, 상기 코딩 퓨즈(CDFS<i>)의 커팅 여부에 따라 상기 코딩 퓨즈 신호(codfs<i>)의 전위 레벨이 결정되므로, 상기 테스트 코드(tstcd<i>)의 전위 레벨 또한 상기 코딩 퓨즈(CDFS<i>)의 커팅 여부에 의해 결정된다.On the other hand, when the coding control signal cdcnt is disabled, the potential level of the coding fuse signal codfs <i> is determined according to whether the coding fuse CDFS <i> is cut. The potential level of tstcd <i> is also determined by the cutting of the coding fuse CDFS <i>.
상기 n 비트의 테스트 코드(tstcd<1:n>)의 디폴트 값은 이와 같은 구성에 의해 생성되며, 이후 상기 n 비트의 테스트 신호(tstsn<1:n>)의 값을 이용하여 상기 n 비트의 테스트 코드(tstcd<1:n>)의 논리값을 변경할 수 있다.The default value of the n-bit test code tstcd <1: n> is generated by this configuration, and then the n-bit test code tstsn <1: n> is generated using the value of the n-bit test signal tstsn <1: n>. The logical value of the test code tstcd <1: n> can be changed.
상술한 바와 같이, 본 발명의 일 실시예에 따른 반도체 집적 회로의 테스트 모드 설정 장치는, 제어 퓨즈를 구비하고, 제어 퓨즈의 커팅 여부에 따라 코딩 제어 신호를 생성하여 각 테스트 코드 생성부의 동작을 제어함으로써, 구비되는 환경 에 따라 코딩 퓨즈의 커팅 여부에 따라 테스트 코드의 디폴트 값을 생성하거나, 모두 같은 값의 무의미한 디폴트 값을 갖는 테스트 코드를 생성할 수 있다. 이에 따라, 상기 테스트 모드 설정 장치가 다양한 형태의 반도체 집적 회로에 구비되더라도, 실험자가 선택적으로 상기 테스트 모드 설정 장치를 이용하지 않을 수 있으므로, 상기 테스트 모드 설정 장치는 다양한 구비 환경에 대한 적응성이 향상된다. 그러므로, 설계 단계에서의 개발 및 생산에 있어서 시간과 비용이 감소한다는 이점이 발생한다.As described above, the test mode setting apparatus of the semiconductor integrated circuit according to an exemplary embodiment of the present invention includes a control fuse, and generates a coding control signal according to whether the control fuse is cut to control the operation of each test code generator. As a result, a default value of the test code may be generated according to whether the coding fuse is cut, or a test code having a meaningless default value having the same value may be generated according to the environment. Accordingly, even if the test mode setting device is provided in various types of semiconductor integrated circuits, since an experimenter may not selectively use the test mode setting device, the test mode setting device may improve adaptability to various environments. . Therefore, there is an advantage that time and cost are reduced in development and production at the design stage.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.
이상에서 설명한 본 발명의 반도체 집적 회로의 테스트 모드 설정 장치 및 방법은, 반도체 집적 회로에 따라 선택적으로 테스트 모드를 적용할 수 있게 함으로써, 다양한 구비 환경에 대한 적응성을 향상시키는 효과가 있다.The apparatus and method for setting a test mode of a semiconductor integrated circuit of the present invention described above can improve the adaptability to various environments by allowing the test mode to be selectively applied according to the semiconductor integrated circuit.
아울러, 본 발명의 반도체 집적 회로의 테스트 모드 설정 장치 및 방법은, 다양한 구비 환경에도 불구하고 같은 형태로 실장 가능하게 하여, 개발 및 생산에 있어서 시간과 비용을 감소시키는 효과가 있다.In addition, the apparatus and method for setting a test mode of a semiconductor integrated circuit of the present invention can be mounted in the same form in spite of various environments, thereby reducing time and cost in development and production.
Claims (15)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070063070A KR100897273B1 (en) | 2007-06-26 | 2007-06-26 | Apparatus and Method for Setting Test Mode in Semiconductor Integrated Circuit |
US12/013,866 US7761757B2 (en) | 2007-06-26 | 2008-01-14 | Apparatus and method of setting test mode in semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070063070A KR100897273B1 (en) | 2007-06-26 | 2007-06-26 | Apparatus and Method for Setting Test Mode in Semiconductor Integrated Circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080113972A KR20080113972A (en) | 2008-12-31 |
KR100897273B1 true KR100897273B1 (en) | 2009-05-14 |
Family
ID=40160253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070063070A KR100897273B1 (en) | 2007-06-26 | 2007-06-26 | Apparatus and Method for Setting Test Mode in Semiconductor Integrated Circuit |
Country Status (2)
Country | Link |
---|---|
US (1) | US7761757B2 (en) |
KR (1) | KR100897273B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100933802B1 (en) * | 2007-12-26 | 2009-12-24 | 주식회사 하이닉스반도체 | Semiconductor memory device and driving method thereof |
KR100925372B1 (en) * | 2008-01-14 | 2009-11-09 | 주식회사 하이닉스반도체 | Test Apparatus of Semiconductor Integrated Circuit and Method using The same |
EP2487787A1 (en) | 2011-02-11 | 2012-08-15 | Telefonaktiebolaget L M Ericsson (PUBL) | Frequency translation filter apparatus and method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050052850A (en) * | 2003-12-01 | 2005-06-07 | 주식회사 하이닉스반도체 | Fuse disposing circuit in semiconductor memory device and its method |
KR20060073114A (en) * | 2004-12-24 | 2006-06-28 | 주식회사 하이닉스반도체 | Semiconductor memory device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5039875A (en) * | 1989-11-28 | 1991-08-13 | Samsung Semiconductor | CMOS power-on reset circuit |
JPH10149676A (en) | 1996-11-15 | 1998-06-02 | Hitachi Ltd | Semiconductor device |
JP3586440B2 (en) | 2000-06-30 | 2004-11-10 | 松下電器産業株式会社 | Reset circuit for semiconductor circuit |
US6690220B2 (en) * | 2000-06-30 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Reset circuit of semiconductor circuit |
KR100384061B1 (en) * | 2001-02-12 | 2003-05-14 | 삼성전자주식회사 | Zero margin enable controlling apparatus and method of sense amplifier adapted to semiconductor memory device |
KR100378198B1 (en) * | 2001-05-08 | 2003-03-29 | 삼성전자주식회사 | Mode control circuit for semiconductor device and semiconductor memory device having the mode control circuit |
KR100427034B1 (en) * | 2002-07-22 | 2004-04-14 | 주식회사 하이닉스반도체 | Power on reset circuit in semiconductor device |
KR100487536B1 (en) * | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | Power-on reset circuit |
US20040071139A1 (en) * | 2002-10-10 | 2004-04-15 | Burnett Charles James | Method and apparatus for efficient administration of memory resources in a data network tester |
JP4338548B2 (en) * | 2004-02-26 | 2009-10-07 | Okiセミコンダクタ株式会社 | Power-on reset circuit and semiconductor integrated circuit |
JP4149953B2 (en) * | 2004-03-26 | 2008-09-17 | 富士通株式会社 | Semiconductor circuit |
KR100699840B1 (en) * | 2005-04-25 | 2007-03-27 | 삼성전자주식회사 | Logic circuit setting optimization condition of semiconductor integrated circuit regardless of fuse cut |
JP4782524B2 (en) * | 2005-09-29 | 2011-09-28 | 株式会社東芝 | Semiconductor integrated circuit, design support software system, and test pattern automatic generation system |
KR100851989B1 (en) * | 2006-10-12 | 2008-08-13 | 주식회사 하이닉스반도체 | Circuit and Method for Outputting Temperature Data of Semiconductor Memory Apparatus |
-
2007
- 2007-06-26 KR KR1020070063070A patent/KR100897273B1/en not_active IP Right Cessation
-
2008
- 2008-01-14 US US12/013,866 patent/US7761757B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050052850A (en) * | 2003-12-01 | 2005-06-07 | 주식회사 하이닉스반도체 | Fuse disposing circuit in semiconductor memory device and its method |
KR20060073114A (en) * | 2004-12-24 | 2006-06-28 | 주식회사 하이닉스반도체 | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
KR20080113972A (en) | 2008-12-31 |
US7761757B2 (en) | 2010-07-20 |
US20090003101A1 (en) | 2009-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8477553B2 (en) | Fuse circuit and semiconductor device having the same | |
US20070268061A1 (en) | Semiconductor device with pad switch | |
KR100897273B1 (en) | Apparatus and Method for Setting Test Mode in Semiconductor Integrated Circuit | |
KR20190113046A (en) | Circuit for generating voltage | |
US6788132B2 (en) | Voltage and time control circuits | |
US5953267A (en) | Synchronous dynamic random access memory for stabilizing a redundant operation | |
KR100757933B1 (en) | Apparatus and method for generating internal voltage in semiconductor integrated circuit | |
KR100402103B1 (en) | Wafer burn-in test mode and wafer test mode circuit | |
US6337819B1 (en) | Semiconductor device having on-chip terminal with voltage to be measured in test | |
KR100819659B1 (en) | A reference voltage generating circuit of semiconductor memory device | |
KR0126254B1 (en) | Data input buffer for semiconductor memory device | |
KR100670655B1 (en) | Power-Up signal generating circuit | |
KR100460073B1 (en) | Burn-in mode control circuit of semiconductor memory | |
KR100439104B1 (en) | Anti fuse control circuit | |
KR100383261B1 (en) | Semiconductor memory device and input signal buffer method thereof | |
KR100557538B1 (en) | Command decording device of a SDRAM | |
KR20060131475A (en) | Driver strength control device | |
KR20000003570A (en) | Option function test equipment device of semiconductor memory device | |
JP5325493B2 (en) | Oscillator | |
KR100439101B1 (en) | Burn-in stress voltage control device | |
KR20090036395A (en) | Circuit for cognizance of reference voltage of semiconductor memory apparatus | |
KR101095484B1 (en) | Address fuse circuit of semiconductor memory device | |
KR100546181B1 (en) | Light driver circuit | |
KR100620666B1 (en) | Bonding option pad of semiconductor device | |
KR20000045397A (en) | Introducing circuit into special test mode of edo dram |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |