KR100896791B1 - 어드밴스드 스위칭(as) 구조에서 가상 채널을 위한 흐름제어 크레딧 갱신 - Google Patents

어드밴스드 스위칭(as) 구조에서 가상 채널을 위한 흐름제어 크레딧 갱신 Download PDF

Info

Publication number
KR100896791B1
KR100896791B1 KR1020077005102A KR20077005102A KR100896791B1 KR 100896791 B1 KR100896791 B1 KR 100896791B1 KR 1020077005102 A KR1020077005102 A KR 1020077005102A KR 20077005102 A KR20077005102 A KR 20077005102A KR 100896791 B1 KR100896791 B1 KR 100896791B1
Authority
KR
South Korea
Prior art keywords
credit
credit update
update
index
state
Prior art date
Application number
KR1020077005102A
Other languages
English (en)
Other versions
KR20070042570A (ko
Inventor
아리크 그리그스
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20070042570A publication Critical patent/KR20070042570A/ko
Application granted granted Critical
Publication of KR100896791B1 publication Critical patent/KR100896791B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/38Flow control; Congestion control by adapting coding or compression rate
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/17Interaction among intermediate nodes, e.g. hop by hop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/16Flow control; Congestion control in connection oriented networks, e.g. frame relay
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/39Credit based

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

어드밴스드 스위칭(Advanced Switching, AS) 패브릭에서 장치는 링크 파트너(510) 간의 흐름 제어(Flow control, FC) 갱신 데이터 링크 층 패킷(Data Link Layer Packets, DLLPs)의 생성과 전송을 위한 상태 기계(state machine)를 포함할 수도 있다. 링크 파트너는 모든 유용한 가상 채널(Virtual Channel, VC)을 위한 흐름 제어 갱신 DLLPs를 생성하기 위해 상태 기계를 사용할 것이고, 임의의 부여된 VC가 FC 갱신 DLLPs 간의 큰 패킷(예를 들면, AS 트랜잭션 층 패킷(AS Transaction layer Packets, TLP) 삽입으로 인한 FC 갱신 타임아웃 주기내의 FC 갱신 재생 실행을 실패하는 것을 방지하고자 FC 갱신 DLLPs를 계속적으로 전송하기 위해 상태 기계를 사용할 수도 있다.

Description

어드밴스드 스위칭(AS) 구조에서 가상 채널을 위한 흐름 제어 크레딧 갱신{FLOW CONTROL CREDIT UPDATES FOR VIRTUAL CHANNELS IN THE ADVANCED SWITCHING (AS) ARCHITECTURE}
PCI(Peripheral Component Interconnect) 익스프레스는 차세대 컴퓨터 시스템에서 증가하는 대역폭 수요를 충족시키기 위해 개발된 직렬 I/O 접속 표준이다. PCI 익스프레스는 널리 쓰이는 PCI 로컬 버스(local bus) 표준과 완전히 호환되도록 설계되었다. PCI는 그 성능의 한계에 이르기 시작했고, 더 높은 대역폭과 더 빠른 클록 속도를 내고자 PCI 표준의 확장이 개발되었지만, 이러한 확장은 가까운 미래의 PC에 요구되는, 급속하게 늘어나는, 대역폭 수요를 충족시키기에는 불충분할 것이다. 높은 속도와 스케일가능(scalable) 직렬 구조를 가진 PCI 익스프레스는, 컴퓨터 시스템 PCI의 가능한 대체물로서 또는 PCI와 같이 사용할, 매력적인 하나의 옵션일 것이다. PCI 익스프레스 구조는 PCI-SIG (PCI-Special Interest Group)(http://www.pcisig.com)에서 이용할 수 있는 PCI Express Base Architecture Specification, Revision 1.0a(최초 배포일 2003년 4월 15일)에 설명되어 있다.
어드밴스드 스위칭(Advanced Switching(AS))은 PCI 익스프레스 구조의 확 장(extension)이다. AS는 PCI 익스프레스의 물리(physical) 층과 데이터 링크 층에 걸쳐 동작하는 패킷 기반 트랜잭션 층 프로토콜(packet-based transaction layer protocol)을 이용한다. AS 구조는 블레이드 서버(blade servers), 클러스터(clusters), 스토리지 어레이(storage arrays), 텔레콤 라우터(telecom routers), 스위치(switches)와 같은 멀티 호스트(multi-host), 피어 투 피어(peer to peer) 통신 장치에 공통적인 다수의 특징을 제공한다. 이 특징은 유연한 망의 형태(flexible topologies), 패킷 라우팅(packet routing), 혼잡 관리(congestion management)(예를 들면, 크레딧 기반 흐름 제어(credit-based flow control), 패브릭 중복(fabric redundancy), 장애극복 메카니즘(fail-over mechanism)을 위한 지원을 포함한다. AS 구조는 ASI-SIG (Advanced Switching Interconnect-SIG)(http//:www.asi-sig.org)에서 이용할 수 있는 Advanced Switching Core Architecture Specification, 개정판 1.0(the "AS Specification")(2003년 12월)에 설명되어 있다.
도1은 실시예에 따른 스위치 패브릭 망의 블록도,
도2는 PCI 익스프레스와 어드밴스드 스위칭(AS) 구조를 위한 프로토콜 스택(stack),
도3은 AS 트랜잭션 층 패킷(TLP) 포맷,
도4는 AS 라우트 해더 포맷,
도5는 실시예에 따른 FC 크레딧 갱신 동작을 설명한 흐름도,
도6은 FC 크레딧 갱신 데이터 링크 층 패킷(DLLPs)의 순서를 준비하고 전송하기 위한 상태 기계(state machine).
도1은 실시예에 따른 스위치 패브릭 망(switched fabric network)(100)을 보여준다. 이 망은 스위치 요소(102)와 엔드 노드(end nodes)(104)를 포함할 수도 있다. 스위치 요소(102)는 망(100)의 내부 노드로 구성되며 다른 스위치 요소(102)와 엔드 노드(104)와의 내부접속을 제공한다. 엔드 노드(104)는 스위치 패브릭의 단부에 존재하며 스위치 패브릭을 위한 데이터 진입 및 출입점을 나타낸다. 엔드 노드는 스위치 패브릭에 들어오고 나가는 패킷을 캡슐화(encapsulate) 및/또는 변환(translate)할 것이며 스위치 패브릭과 다른 인터패이스 간의 "다리"로 볼 수 있을 것이다.
망(100)은 어드밴스드 스위칭(AS) 구조를 가질 것이다. 도2에서 보듯이, AS는 PCI 익스프레스의 물리적 층(202)과 데이터 링크 층(204)에 걸쳐 동작하는 패킷 기반 트랜잭션 층 프로토콜(packet-based transaction layer protocol)을 이용한다.
AS는 패킷을 수신지에 라우팅하기 위해 스위치(또는 스위치들)에 의해 요구되는 모든 정보를 패킷의 소스가 제공하는 경로 정의 라우팅 방식(path-defined routing methodology)을 사용한다. 도3은 AS 트랜잭션 층 패킷(TLP) 포맷(300)을 보여준다. 패킷은 라우트 헤더(route header)(300)와 캡슐화된 패킷 패이로드(payload)(304)를 포함한다. AS 라우트 헤더(302)는 AS 패브릭(예를 들어 "경로")을 통한 패킷 라우트를 위해 필요한 정보 및 캡슐화된 패킷의 프로토콜 인터패이스(Protocol Interface, PI)를 특정하는 필드를 포함한다. AS 스위치는 패킷 라우트를 위해 라우트 헤더(302)에 담긴 정보만을 사용하며 캡슐화된 패킷(304)의 내용에는 신경 쓰지 않는다.
도4에서 보듯이, 경로는 라우트 헤더 내에 턴풀(turn pool)(402), 턴 포인터(turn pointer)(404) 그리고 방향 프래그(direction flag)(406)에 의해 정의될 수도 있다. 패킷의 턴 포인터는 턴풀 내에서 스위치의 "턴 값(turn value)" 위치를 표시한다. 패킷이 수신되면, 스위치는 턴 포인터, 방향 프래그 그리고 스위치의 턴 값 비트 폭(bit width)를 사용하여 패킷의 턴 값을 추출할 수도 있다. 스위치를 위해 추출된 턴 값은 그리고 나서 진출 포트를 계산하는데 사용될 수도 있다.
AS 라우트 헤더(도3)(302)의 PI 필드(306)는 캡슐화된 패킷의 포맷을 특정한다. PI 필드는 AS 패킷을 발원(originate)하는 엔드 노드에 의해 삽입되며 패킷 내용을 올바르게 해석하기 위해 패킷을 종료하는 엔드 노드에 의해 사용된다. 패킷의 잔여 부분으로부터 라우팅 정보를 분리해서 AS 패브릭이 임의의 프로토콜의 패킷을 터널(tunnel)할 수 있도록 한다.
PI는 패브릭 관리와 스위치 패브릭 망(100)에의 애플리케이션 레벨(application-level)인터페이스를 나타낸다. 표1은 현재 AS 명세(AS Specification)에 의해 지원되는 PI의 목록을 보여준다.
Figure 112007017744734-pct00001
PI(0-7)는 다양한 패브릭 관리 작업을 위해 유보된 목록이고, PI(8-254)는 애플리케이션 레벨 인터페이스를 위해 유보된 목록이다. 표1에서 보듯, PI(8)는 원시(native) PCI 익스프레스를 터널하거나 캡슐화하기 위해 사용된다. 다른 PI는 다양한 다른 프로토콜들-예를 들면, 이더넷(Ethernet), 광학 채널(Fibre Channel), ATM(Asynchronous Transfer Mode), InfiniBandㄾ, SLS(Simple load Store)-을 터널하는데 사용된다. AS 스위치 패브릭의 장점은 혼합된 프로토콜이 단일 범용 스위치 패브릭을 통하여 동시에 터널될 수 있다는 것이고, 그럼으로써 미디어 게이트웨이(media gateway), 광대역 액세스 라우터(broadband access routers), 블레이드 서버(blade server)와 같은 차세대 모듈러 응용(modular applications)을 위한 강력하고 바람직한 특성을 만든다는 것이다.
AS 구조는 망내의 각 AS장치의 AS 구성 공간(AS Configuration Space)의 구현을 지원한다. AS 구성 공간은 장치 특성을 특정하는 필드뿐만 아니라 AS 장치 제어에 사용되는 필드를 포함하는 저장 구역이다. 그 정보는 표와 한 세트의 레지스터 같은, 능력 구조(capability structure) 및 다른 저장 구조의 형태로 제공된다. 표2는 일련의 AS 명세에 의해 정의된 능력 구조("AS 네이티브 능력 구조"("AS native capability structures"))를 제공한다.
Figure 112007017744734-pct00002
AS 원시 능력 구조에 저장된 정보는 장치 관리에 사용되는 PI-4 패킷을 통해 액세스 될 것이다.
스위치 패브릭 망의 일 구현에서, 패브릭 관리자로 선택된 하나 이상의 AS 단부 노드를 제외하고는, 망의 AS 장치는 다른 AS 장치의 AS 네이티브 능력 구조로의 읽기 전용(read-only) 접근으로 제한될 것이다.
패브릭 관리자 선택 과정은 스위치 패브릭망을 위해 하나 또는 그 이상의 패브릭 관리자를 선출하는 다양한 하드웨어 및 소프트웨어 메카니즘에 의해 개시될 것이다. 패브릭 관리자는 AS 단부점(AS endpoint)으로 망에서 자신을 포함한 모든 AS 장치를 "소유"한다. 다중 패브릭 관리자가, 예를 들어 1차(primary) 패브릭 관리자 및 2차(secondary) 패브릭 관리자, 가 선택되면 각 패브릭 관리자는 망의 AS 장치 서브세트(subset)를 소유할 수 있다. 이와 달리, 2차 패브릭 관리자는 1차 패브릭 관리자가 실패-예를 들어, 패브릭 중복(redundancy) 및 장애극복(fail-over) 메카니즘에서 비롯되는 실패-하면, 망의 AS 장치 소유권을 선언할 것이다.
일단 패브릭 관리자가 소유권을 선언하면, AS 장치의 AS 네이티브 능력 구조로 액세스하는데 특권을 갖는다. 즉, 패브릭 관리자는 망의 모든 AS 장치의 AS 네이티브 능력 구조로 읽기 및 쓰기 액세스를 하는 반면, 다른 AS 장치는 패브릭 관리자에 의해 쓰기 허가를 받지 못하면 읽기 전용 액세스로 제한된다.
PCI 익스프레스 링크 층 정의에 따르면, 링크는 다운(DL_비활성(DL_Inactive)=임의의 형태의 패킷 전송 및 수신이 없음)), 완전한 활성, 즉, 임의의 형태의 패킷 전송 및 수신을 할 수 있고 완전히 동작하는 DL_활성(DL_Active)), 또는 초기화(DL_Init) 과정 중이다.
AS 구조는 새로운 데이터-링크 상태인 DL_보호(DL_Protected)를 도입하여 이 상태 기계의 PCI 익스프레스 정의에 부가시키는데, 이 것은 DL_초기화(DL-Init) 및 DL_활성(DL_Active) 상태의 중간 상태가 된다. 이 PCI 익스프레스 DL_비활성, DL_초기화 및 DL_활성 상태는 보존된다. 새로운 상태는 중간 정도의 통신 능력에 필요할 수도 있으며 AS 패브릭의 완강성(robustness) 및 높은 유용성(High Availability, HA) 준비성을 향상시키는데 도움이 된다.
링크 상태는 링크를 공유하는 두개 링크간의 링크 관리 특정 정보를 통신하는 6-바이트 DLLPs(데이터 링크 층 패킷)를 통해 링크 파트너 간에 통신될 것이다. 링크 상태 DLLPs는 전송(flight) 중인 패킷을 제외한 모든 패킷(TLP 및 DLLPs)에 대해 엄격한 우선권을 갖는다. 링크 상태 긍정응답(acknowledgement)은 가능한 빨리-예를 들어 현재 링크를 채운 패킷이 송신되는 순간-전송되어져만 한다.
AS 구조는 가상 채널(Virtual Channels, VCs)로 알려진 직접 단부간 논리 경로의 설정을 지원한다. 이것은 단일 스위치 패브릭망이, 각 VC가 제어, 관리 및 데이터를 위한 AS 단부 노드 상호접속을 하는, 다중 독립 논리 상호접속을 동시에 가능하게 한다. 각 VC가 자신의 대기열(queue)을 제공하여 하나의 VC 장애가 다른 것의 장애를 일으키지 않게 한다. 각 VC는 독립적인 패킷 배열 요건을 갖기 때문에, 각 VC는 다른 VC에 종속되지 않고 스케쥴(schedule)될 것이다.
AS 구조는-우회 가능 유니캐스트(Bypass Capable Unitcast, BVC), 순서 전용 유니캐스트(Ordered-Only Unicast, OVC) 및 멀티캐스트(Multicast, MVC)-세가지 VC 형태를 정의한다. BVC는 두개의 대기열-순서 대기열과 우회 대기열-을 갖는다. 우회 대기열은 프로토콜의 교착상태(deadlock)를 뚫는데 필요한 우회 용량을 제공한다. OVC는 "푸쉬(push)" 트래픽에서 발생한 메시지를 위해 적절할 수 있는 단일 대기열 유니캐스트 VC다. MVC는 멀티캐스트 "푸쉬" 트래픽을 위한 단일 대기열이다.
패브릭이 파워 업 되었을 때, 패브릭의 링크 파트너는 각 VC 형태 가상 채널의 가장 큰 공통의 수를 절충할 수도 있다. 링크 훈련 동안에, 각 VC 형태 가상 채널의 가장 큰 공통의 VC 세트가 초기화되고 패브릭에 삽입된 어떤 비DLLP(non-DLLP) AS 패킷보다도 앞서 활성화된다.
링크를 훈련하는 동안에, 여분의 BVC가 OVC로 변환될 수 있다. BVC는 그것의 우회 능력-예를 들어 우회 대기열 및 연관된 논리-을 이용하지 않음으로써 OVC로서 작동할 수도 있다. 예를 들면, 링크 파트너 A가 세 개의 BVC 및 하나의 OVC 를 지원하고 링크 파트너 B가 하나의 BVC 및 두 개의 OVC를 지원하면, VC의 수는 하나의 BVC 및 두 개의 OVC로, 링크 파트너 A의 BVC 중 하나는 OVC로 변환된다.
AS 구조는 다수의 혼잡 관리 기술을 제공하는데, 그 중 하나는 혼잡으로 인한 패킷 손실 방지를 위해 사용되는 크레딧 기반(credit-based) 흐름 제어(FC) 기술이다. 망의 링크 파트너(예를 들면, 단부점(104) 및 스위치 요소(102))는 FC 크레딧 정보-예를 들어 특별한 VC를 위한 로컬 장치의 유용한 버퍼 공간-를 링크의 수신 단부가 패킷을 받아들일 능력을 갖는 것을 보장하도록 스위치한다.
FC 크레딧은 링크 수신 단부에 의한 VC 기반으로 계산될 수도 있으며, 링크 전송 단부로 통신될 것이다. 전형적으로, TLP는 특정한 VC가 위해 패킷을 수행하기 위하여 유용 크레딧이 충분할 때만 전송될 수 있다. 패킷을 송신할 때, 링크 전송 단부는 그것의 유용한 크레딧 계정(account)을 보내진 패킷의 크기를 반영한 FC 크레딧의 양 만큼 차변(debit)할 수도 있다. 링크 수신 단부가 수신 패킷을 처리함(예를 들어, 단부 (104)에 전송)에 따라, 상응하는 VC에 유용한 공간이 만들어지고 FC 크레딧은 링크 전송 단부로 복귀한다. 링크 전송 단부는, 그리고 나서, 그것의 크레딧 계정에 FC 크레딧을 더한다.
AS 포트는 FC 크레딧 갱신 정보를 정기적으로 전송해서 링크 파트너의 크레딧 정보를 새롭게 한다(refresh). 크레딧 갱신 정보는 FC 갱신 DLLP를 사용하여 전송된다. FC 크레딧 계정은 FC 크레딧 갱신 간의 전송 포트에 의해 전형적으로 추적되는 반면, FC 갱신 DLLP는 로컬에서 계산되는 유용성 정보에 우선성을 갖는다. 각 FC 크레딧 갱신에 의해, FC 크레딧 갱신의 수신 측은 임의의 로컬 FC 크레딧 유용성 추적 정보를 폐기할 것이고 FC 갱신 DLLP에 의해 제공되는 크레딧 정보와 재동기화(resynchronize) 할 수도 있다.
FC 갱신 DLLP는 유니캐스트 VC(VC IDs 0-15)와 멀티캐스트 VC(VC IDs 16-19) 양자의 유용한 크레딧을 갱신하는데 사용될 수도 있다. 각 FC 갱신 DLLP는 VC 인덱스(Index) 필드에 의해 특정되는 값에 따라 하나 또는 두개의 VC와 대응한다. VCI0-VCI7 범위에 VCI를 특정하는 FC 갱신 DLLP는 하나의 BVC를 위한 크레딧 값-즉 특정된 BVC의 순서 대기열을 위한 하나의 크레딧 값 및 우회 대기열 FC 크레딧 정보를 위한 하나의 크레딧 값-을 포함한다. VCI8-VCI11(이것은 OVC VC8-VC15를 지원) 범위에서 VCI를 특정하는 FC 갱신 DLLP는 동일한 DLLP내에서 두개의 연속 번호가 붙여진 OVC의 대기열을 위한 크레딧 값을 포함한다. 유사하게, VDI12-VCI13(이것은 MVC VC16-VC19를 지원) 범위에서 VCI를 특정하는 FC 갱신 DLLP는 동일한 DLLP내에서 두개의 연속 번호가 붙여진 MVC의 대기열을 위한 크레딧 값을 포함한다. VC 인덱스 (14-15)는 유보된다.
DLLP 전송은 신뢰할 수 없을 수도 있으며 DLLP를 무성(silent) 손실 또는 오손(corruption)에 종속적으로 만들 수도 있다. AS 명세에 따르면, 모든 AS 포트는 주기적 FC 크레딧 갱신 "재생 루프(refresh loop)"를 유지하여, 각 활성 VC의 FC 크레딧이
Figure 112008044015400-pct00003
심볼 시간(symbol time)보다 크지 않도록 하는 간격으로 FC 갱신 DLLP에 의해 통지되도록 요구된다. 최대 크레딧 리프레시(refresh) 간격이 주어진 VC를 초과하면, 크레딧 통지 포트는, 오직 이 경우만, 종속 VC를 위한 FC 갱신 DLLP를 가장 높은 우선순위로 높여서 FC 갱신 DLLP가 가장 빠른 기회에 전송될 수 있도록 해야만 한다.
전형적으로, FC 갱신 DLLP는 사전 정의된 타임아웃(timeout) 간격(예를 들면, 최대
Figure 112008044015400-pct00004
심볼 시간보다 작거나 또는 동일한)으로 다른 가용 VC에 개별적으로 전송될 수 있다. 그러나 꽤 클 수가 있는 TLP가 다른 활성 VC를 위해 FC 갱신 DLLP 사이에 보내질 수 있는 가능성이 있다. 이것은 타임 아웃 간격이 초과되도록 FC 갱신 DLLP의 전송을 지연시킬 수 있으며, 이것은 크레딧 관련 부족-예를 들면, 가용 크레딧 정보의 부족으로 인한 링크 파트너로부터 전송되는 패킷의 가능성 있는 부재-을 초래할 수도 있다.
일 실시예에서, 모든 활성 VD를 위한 FC 갱신 DLLP는 FC 갱신 DLLP간 TLP의 삽입을 방지하고 임의의 대응하는 크레딧과 관련된 성능 문제를 방지하기 위해 백투백(back-to-back)으로 전송된다. 이 기술은 링크 파트너가 할당된 시간 주기 내에 갱신된 크레딧 값을 통보받는다는 것을 보증할 수도 있다. FC 갱신 DLLP 전송 기술과 연관된 임의의 부가적인 오버헤드도 가용 크레딧 정보의 부족으로 인한 링크 파트너로부터 전송되는 패킷의 부족 가능성과 비교하여 상쇄될 수도 있다.
도5는 일 실시예에 따른 FC 크레딧 갱신 동작을 도시한 흐름도이다. 시작한 후(블록502), 링크 파트너는 가장 큰 공통 가상 채널 세트(the largest common set of virtual channels)를 협상할 수 있다(블록504). VC 협상은 2단계 과정일 수도 있다. 첫 번째 단계에서, 링크 파트너는 가장 큰 BVC 세트를 발견할 것이고, BVC를 위한 초기 FC 크레딧 값을 공급하기 위해 초기 DLLP를 송신할 수도 있다. 두 번째 단계에서, 링크 파트너는 가장 큰 공통 OVC 및 MVC 세트를 발견하고 초기화할 수 있다. BVC에서 OVC로의 전송이 이에 따라 수행될 수도 있다.
갱신 클럭은 갱신 타임아웃 주기를 카운트다운(countdown)할 것이며, 그 값은 특정된 최대
Figure 112008044015400-pct00005
심볼 시간보다 작거나 동등할 수도 있다(블록506). 갱신 사이에, 링크 파트너는 링크의 TLP 및 비FC(non-FC) 크레딧 갱신 DLLP-예를 들면, 링크 상태 DLLPs, 링크 관리 DLLPs 등-를 전송하여 정상적으로 작동할 수도 있다(블록508). 타임아웃 주기가 만료할 때, FC 크레딧 갱신 동작이 실행될 수 있으며 여기서 모든 활성 VC를 위한 FC 갱신 DLLP는 백투백으로 전송된다(블록510).
링크 파트너는 FC 크레딧 갱신 DLLP들의 시퀀스를 준비하고 전송하기 위해 도6에 보이는 것과 같은 상태 기계(600)를 이용할 수도 있다. 상태 기계는, 설정한 후(IDLE601)에 NOFC(또는 "보류(hold)") 상태로 진입하고, 타임아웃 주기 사이(예를 들면, 정상 전송 중에)에 NOFC 상태(607)로 잔류한다. 타임아웃 이벤트가 일어날 때, 링크 파트너는 그가 상태 기계에서 상태들을 트래버스(traverse)함에 따라 FC 갱신 DLLP를 준비하고 전송할 수도 있다.
도6에 도시된 상태 기계(600)는 네 개의 BVC와 하나의 MVC를 네이티브하게 지원하는 로컬 장치와 대응한다. 그와 같이, 상태기계는 네 개의 BVC VCI(VCI0에서 VCI3), 두 개의 OVC VCI(VCI8에서 VCI9) 및 하나의 MVC VCI(VCI12)를 위한 가능 상태(possble states)를 포함한다. 초기화하는 동안 네 개의 BVC 중 세 개가 OVC 로 등급저하(downgrade)가 일어날 가능성이 있으므로 두개의 OVC VCIs(네개의 OVC FC 크레딧 갱신을 올릴 수 있는)가 제공된다. 네이티브하게 다른 VC 세트를 지원하는 장치는 다른 상태 기계 구성을 갖고 있을 수 있는데, 그러나, AS 명세에 따르면, 각 AS 포트는 최소 하나의 BVC(VC0)를 지원해야만 한다. 상태 기계는 필요하다면 각 VCI를 위해 하나의 상태를 갖도록 확장될 수도 있다.
상태기계(600)는 첫째로 상태(604)(VCI0)로 전이(603)하고, BVC VC(0)를 위한 FC 갱신을 생성하고 전송할 수도 있다. 활성 BVC가 더 있으면, 상태기계는 상태(606)(VCI1)로 전이(605)하고, BVC VC(1)를 위한 FC 갱신을 생성하고 전송할 수도 있다. 더 이상 BVC가 없고 하나 이상의 활성 OVC(네이티브하게 지원된 것 또는 등급저하된 BVC)가 있으면, 상태기계는 첫째로 상태(608)(VCI8)로 전이(607)하고, OVC VC(8) 및 VC(9)(활성이라면)를 위한 FC 갱신 DLLP(VC 인덱스8)를 전송할 수도 있다. 왜냐하면 OVC 및 MVC를 위한 VCI는 두개의 연속된 VC를 위한 크레딧 값을 포함할 수 있기 때문이다. 상태(604)로부터, 활성 BVC, 활성 OVC이 더 이상 없고 하나 이상의 MVC가 있다면, 상태 기계는 상태(610)(VCI12)로 직접 전이(609)하고, VC(16) 및 VC(17)(활성이라면)를 위한 FC 갱신 DLLP(VC 인덱스12)를 생성할 수 있다. 상태(604)로부터, 활성 BVC 및 활성 OVC 또는 MVC 없다면, 상태기계는 NOFC(602)로 전이(611)하여 되돌아 갈 수 있다.
각 상태는 적당한 경우 같은 종류의 다음 상태로 옮기거나 또는 다음 VCI 세트 또는 NOFC(602)로 건너뛰던가 하는, 상태(604)(VCI0)와 유사한 수의 옵션(options)을 가질 수도 있다. 일 실시예에서, FC 갱신 DLLP는 송신되는 모든 FC 갱신 DLLP 유닛이 생성될 때까지 버퍼링될 수 있으며, 백투백으로 링크 파트너에게 전송될 수도 있다.
예를 들면, 네이티브하게 네 개의 BVC 및 하나의 MVC를 지원하는, 상태 기계(600)를 갖는 로컬 장치를 위한 링크 파트너가 네이티브하게 두개의 BVC, 두개의 MVC 및 하나의 MVC를 지원하는 링크 파트너를 가진다면, 인가된 활성 VC는 두개의 BVC, 두개의 OVC 및 하나의 MVC가 될 것이다. 발견하고 초기화하는 동안에, 로컬 장치의 BVC 중 두개는 OVC로 등급저하가 이루어질 것이고, VC(8) 및 VC(9)로 사상된다(mapped). 타임아웃(갱신) 이벤트가 일어나면, NOFC(602) 로컬 장치의 상태 기계는 상태(604)(VCI0)로 전이(603)하고, BVC VC(0)를 위한 우회 및 순서 대기열의 크레딧 값을 갖는 FC 갱신 DLLP를 생성하고 링크 파트너에 전송한다. 상태 기계는 그리고 나서 상태(606)(VCI1)로 전이(605)할 것이고, BVC VC(1)를 위한 크레딧 값을 갖는 FC 갱신 DLLP를 생성하고 링크 파트너에 전송할 수 있다. 더 이상 활성 BVC가 없으므로, 상태 기계는 상태(608)(VCI8)로 전이(612)할 수도 있고, OVC VC(8) 및 VC(9)를 위한 크레딧 값을 갖는 FC 갱신 DLLP를 생성하고 전송할 수도 있다. 더 이상 활성 OVC가 없으므로, 상태 기계는 상태(610)(VCI12)로 전이(614)할 수 있고, MVC VC(17)를 위한 크레딧 값을 갖는 FC 갱신 DLLP를 생성하고 전송할 수 있다. 비활성인 MVC VC(18)를 위해 유보된 FC 갱신 DLLP의 일부는 비어 있을 수도 있다(예를 들면 모두 0). VCI12를 위한 FC 갱신 DLLP를 송신한 후, 상태 기계는 다음 타임아웃 이벤트까지 NOFC(602)로 전이(615)할 수도 있다.
매(every) 활성 VC를 위한 FC 갱신 DLLP를 중단(interruption)없이 링크 파트너로 송신하는 것은 크레딧 값이 특정된 시간 주기 안에 장치 링크 파트너에 도달할 것이라는 것을 보증할 수도 있으며, 이는 FC 크레딧 갱신 논리를 단순화하여 용이하게 할 수도 있다.
다수의 실시예가 설명되었다. 그럼에도 불구하고, 본 발명의 정신과 범주를 벗어나지 않고 다양한 수정이 만들어 질 것은 분명하다. 예를 들면, 흐름도의 블록은 건너뛰거나 또는 실행되지 않아도 바람직한 결과를 낼 것이다. 따라서 다른 실시예는 다음의 청구범위 내에 속한다.

Claims (30)

  1. 스위칭 패브릭(switching fabric)에서 링크 파트너(link partners)를 갖는 장치(device)의 흐름 제어 크레딧 갱신(a flow control(FC) credit update) 이벤트에 응답하여, 다수의 활성 가상 채널(Virtual channel, VC)의 각각에 대해 FC 크레딧 갱신(FC credit update) 패킷을 생성하는 단계와,
    상기 FC 크레딧 갱신 패킷을 상기 링크 파트너로 계속적으로 전송하여 상기 전송된 FC 크레딧 갱신 패킷 사이에 트랜잭션(transaction) 층 패킷의 삽입을 제한하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기 생성하는 단계가 어드밴스드 스위칭(Advanced Switching, AS) 패브릭에서 상기 FC 크레딧 갱신 패킷을 생성하는 단계를 포함하는 방법.
  3. 제1항에 있어서,
    상기 생성하는 단계가 FC 크레딧 갱신 데이터 링크 층 패킷(Data Link Layer Packet, DLLP)을 생성하는 단계를 포함하는 방법.
  4. 제1항에 있어서,
    상기 생성하는 단계가 FC 크레딧 갱신 리프레쉬(refresh) 주기 만료에 반응하여 생성하는 단계를 포함하는 방법.
  5. 제1항에 있어서,
    보류(hold) 상태 및 각 FC 크레딧 갱신이 VC 인덱스(Index)에 대응하는 다수의 FC 크레딧 갱신 상태를 포함하는 상태 기계를 생성하는 단계를 더 포함하는 방법.
  6. 제5항에 있어서,
    상기 FC 크레딧 갱신 패킷을 생성하는 단계가,
    상기 상태 기계에서 다수의 FC 크레딧 갱신 상태를 트래버스(traverse)하는 단계와,
    각 트래버스된 FC 크레딧 갱신 상태에서 FC 크레딧 갱신 패킷을 생성하는 단계를 포함하는 방법.
  7. 제6항에 있어서,
    VC 인덱스에 대응하는 FC 크레딧 갱신 상태에서, 상기 VC 인덱스에 대응하는 FC 크레딧 갱신 패킷을 생성하는 단계와,
    상기 상태 기계에서 다음 상태로 전이하기 전에 상기 FC 크레딧 갱신 패킷을 전송하는 단계를 더 포함하는 방법.
  8. 제6항에 있어서,
    VC 인덱스에 대응하는 FC 크레딧 갱신 상태에서, 상기 VC 인덱스에 대응하는 FC 크레딧 갱신 패킷을 생성하는 단계와,
    상기 FC 크레딧 갱신 패킷을 저장하는 단계와,
    상기 상태 기계에서 상기 FC 크레딧 갱신 상태를 트래버스한 후에 하나 이상의 다른 저장 FC 크레딧 갱신 패킷을 갖는 상기 FC 크레딧 갱신 패킷을 계속적으로 전송하는 단계를 더 포함하는 방법
  9. 제5항에 있어서,
    상기 상태 기계를 생성하는 단계가,
    다수의 지원된 VC 인덱스를 식별하는 단계와,
    각 지원된 VC 인덱스를 위한 FC 갱신 상태를 생성하는 단계를 포함하는 방 법.
  10. 제9항에 있어서,
    잠재적으로 지원된 VC 인덱스가 있는지 결정하는 단계와,
    각 잠재적으로 지원된 VC 인덱스를 위한 잠재적인 FC 갱신 상태를 생성하는 단계를 더 포함하는 방법.
  11. 제10항에 있어서,
    상기 지원된 VC 인덱스가,
    우회(bypass) VC(BVC)에 대응하는 VC 인덱스 및 BVC, 순서(ordered) VC(OVCs) 그리고 멀티캐스트(multicast) VC(MVC)로부터 선택된 VC에 대응하는 하나 이상의 VC 인덱스를 포함하는 방법.
  12. 제10항에 있어서,
    상기 결정하는 단계는,
    상기 장치가 둘 이상의 우회 VC(BVC)를 지원하는지 결정하는 단계를 포함하고,
    상기 생성하는 단계는,
    상기 장치가 둘 이상의 우회 VC(BVC)를 지원한다는 결정에 응답하여 하나 이상의 순서 VC(OVC)에 연관된 하나 이상의 VC 인덱스에 대응하는 하나 이상의 잠재적인 FC 크레딧 갱신 상태를 생성하는 단계를 포함하는 방법.
  13. 제12항에 있어서,
    상기 장치와 상기 링크 파트너 간의 발견과 초기화(initialization) 동작을 실행하는 단계와,
    임의의 등급저하(downgraded)된 BVC를 식별하는 단계와,
    상기 등급저하된 BVC를 하나 이상의 상기 잠재적인 FC 크레딧 갱신 상태로 매핑(mapping)하는 단계를 더 포함하는 방법.
  14. 제5항에 있어서,
    각 상기 FC 크레딧 갱신 상태가,
    상기 보류 상태로의 가능한 전이(a possible transition to the hold state)를 포함하는 방법.
  15. 제14항에 있어서,
    하나 이상의 상기 FC 크레딧 갱신 상태가,
    동일 유형(type)의 VC 인덱스에 대응하는 FC 크레딧 갱신 상태로의 잠재적인 전이 및 다른 유형의 VC 인덱스에 대응하는 FC 크레딧 갱신 상태로의 잠재적인 전이를 더 포함하는 방법.
  16. FC 크레딧 갱신 이벤트를 생성하기 위한 흐름 제어(FC) 크레딧 갱신 타이머와,
    다수의 활성 가상 채널(VC) 각각을 위한 FC 크레딧 갱신 패킷을 생성하고, FC 크레딧 갱신 이벤트 수신에 응답하여 스위칭 패브릭내에서 링크 파트너로 계속적으로 상기 다수의 FC 크레딧 갱신 패킷을 전송하여 상기 전송된 FC 크레딧 갱신 패킷 사이에 트랜잭션 층 패킷의 삽입을 제한하는 FC 크레딧 갱신 모듈(module)을
    포함하는 장치.
  17. 제16항에 있어서,
    보류 상태 및 다수의 FC 크레딧 갱신 상태를 포함하는 상태 기계를 더 포함하되, 상기 FC 크레딧 갱신 모듈은 상기 FC 크레딧 갱신 이벤트의 수신에 응답하여 상기 다수의 FC 크레딧 갱신 상태를 트래버스하도록 동작하는 장치.
  18. 제17항에 있어서,
    상기 다수의 FC 크레딧 갱신 상태가,
    다수의 지원된 FC 크레딧 갱신 상태를 포함하는 장치.
  19. 제18항에 있어서,
    상기 다수의 지원된 FC 크레딧 갱신 상태가,
    우회 VC(BVC)에 대응하는 VC 인덱스와,
    BVC, 순서 VC(OVC) 및 멀티캐스트(multicast) VC(MVC)로부터 선택된 VC에 대응하는 하나 이상의 VC 인덱스를 포함하는 장치.
  20. 제19항에 있어서,
    하나 이상의 잠재적인 FC 크레딧 갱신 상태를 더 포함하는 장치.
  21. 제20항에 있어서,
    상기 하나 이상의 잠재적인 FC 크레딧 갱신 상태는 하나 이상의 순서 VC(OVC)와 연관된 하나 이상의 VC 인덱스에 대응하는 장치.
  22. 제 20항에 있어서,
    상기 FC 크레딧 갱신 모듈은,
    다수의 활성 VC를 상기 링크 파크너와 협상하고,
    상기 지원된 FC 크레딧 갱신 상태 및 상기 하나 이상의 잠재적인 FC 크레딧 갱신 상태로부터 선택된 다수의 활성 FC 크레딧 갱신 상태를 식별하고,
    상기 FC 크레딧 갱신 이벤트에 응답하여 상기 활성 FC 크레딧 갱신 상태를 운행하도록 동작하는 장치.
  23. 제17항에 있어서,
    상기 상태 기계에서 상기 다수의 FC 크레딧 갱신 상태 각각은 상기 보류상태로의 잠재적인 전이를 포함하는 장치.
  24. 제23항에 있어서,
    하나 이상의 상기 FC 크레딧 갱신 상태는,
    동일 유형의 VC 인덱스에 대응하는 FC 크레딧 갱신 상태로의 잠재적인 전이와,
    다른 유형의 VC 인덱스에 대응하는 FC 크레딧 갱신 상태로의 잠재적인 전이 를 더 포함하는 장치.
  25. 기계 실행 가능 인스트럭션(instruction)을 구비하는 기계 판독 가능 매체를 포함하는 제품(article)으로서, 상기 인스트럭션은 기계로 하여금,
    스위칭 패브릭에서 링크 파트너를 갖는 장치의 흐름 제어(FC) 크레딧 갱신 이벤트에 응답하여 다수의 활성 가상 채널(VC)의 각각에 대해 FC 크레딧 갱신 패킷을 생성하도록 하고,
    상기 링크 파트너로 계속적으로 상기 FC 크레딧 갱신 패킷을 전송하여 상기 전송된 FC 크레딧 갱신 패킷 사이에 트랜잭션 층 패킷의 삽입을 제한하도록 하는,
    제품.
  26. 제25항에 있어서,
    상기 스위칭 패브릭이 어드밴스드 스위칭 패브릭을 포함하는 제품.
  27. 제 25항에 있어서,
    상기 기계로 하여금,
    보류상태 및 각각이 VC 인덱스에 대응하는 다수의 FC 크레딧 갱신 상태를 포함하는 상태 기계를 생성하도록 하는 인스트럭션을 구비하는 제품.
  28. 제 1항에 있어서,
    상기 FC 크레딧 갱신 패킷을 상기 링크 파트너로 계속적으로 전송하는 단계는 중단없이 수행되는 방법.
  29. 제 16항에 있어서,
    상기 FC 크레딧 갱신 모듈은 상기 다수의 FC 크레딧 갱신 패킷을 상기 링크 파트너로 계속적으로 중단 없이 전송하는 장치.
  30. 제 25항에 있어서,
    상기 FC 크레딧 갱신 패킷을 상기 링크 파트너로 계속적으로 전송하는 것은 중단없이 수행되는 제품.
KR1020077005102A 2004-09-03 2005-08-12 어드밴스드 스위칭(as) 구조에서 가상 채널을 위한 흐름제어 크레딧 갱신 KR100896791B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/934,085 2004-09-03
US10/934,085 US7522520B2 (en) 2004-09-03 2004-09-03 Flow control credit updates for virtual channels in the Advanced Switching (AS) architecture

Publications (2)

Publication Number Publication Date
KR20070042570A KR20070042570A (ko) 2007-04-23
KR100896791B1 true KR100896791B1 (ko) 2009-05-11

Family

ID=35406988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005102A KR100896791B1 (ko) 2004-09-03 2005-08-12 어드밴스드 스위칭(as) 구조에서 가상 채널을 위한 흐름제어 크레딧 갱신

Country Status (6)

Country Link
US (1) US7522520B2 (ko)
EP (1) EP1794939A1 (ko)
JP (1) JP2008511911A (ko)
KR (1) KR100896791B1 (ko)
CN (1) CN1783839B (ko)
WO (1) WO2006028650A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060050716A1 (en) * 2004-09-03 2006-03-09 Intel Corporation Generic flow control state machine for multiple virtual channel types in the advanced switching (AS) architecture
JP4394624B2 (ja) * 2005-09-21 2010-01-06 株式会社日立製作所 計算機システム及びi/oブリッジ
US7764675B2 (en) * 2006-05-30 2010-07-27 Intel Corporation Peer-to-peer connection between switch fabric endpoint nodes
US7787375B2 (en) * 2007-08-06 2010-08-31 International Business Machines Corporation Performing a recovery action in response to a credit depletion notification
US7975027B2 (en) * 2007-08-06 2011-07-05 International Business Machines Corporation Credit depletion notification for transmitting frames between a port pair
CN100574310C (zh) * 2007-08-24 2009-12-23 中国科学院计算技术研究所 一种信誉流量控制方法
US20090097401A1 (en) * 2007-10-12 2009-04-16 Wael William Diab Method and system for configurable data rate thresholds for energy efficient ethernet
US8953486B2 (en) * 2007-11-09 2015-02-10 Cisco Technology, Inc. Global auto-configuration of network devices connected to multipoint virtual connections
US8667095B2 (en) * 2007-11-09 2014-03-04 Cisco Technology, Inc. Local auto-configuration of network devices connected to multipoint virtual connections
JP4802229B2 (ja) * 2008-08-25 2011-10-26 株式会社日立製作所 複数の集積回路を備えたストレージシステム
US7852757B1 (en) * 2009-03-10 2010-12-14 Xilinx, Inc. Status based data flow control for chip systems
US20100312928A1 (en) * 2009-06-09 2010-12-09 Brownell Paul V System and method for operating a communication link
US8856420B2 (en) * 2011-12-27 2014-10-07 Intel Corporation Multi-protocol I/O interconnect flow control
US9590914B2 (en) 2013-11-05 2017-03-07 Cisco Technology, Inc. Randomized per-packet port channel load balancing
RU2653306C1 (ru) * 2014-03-20 2018-05-07 Интел Корпорейшн Способ, устройство и система для управления потреблением энергии неиспользуемым аппаратным средством канального интерфейса
US20200076742A1 (en) * 2018-08-28 2020-03-05 Hewlett Packard Enterprise Development Lp Sending data using a plurality of credit pools at the receivers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026267A (ko) * 2003-02-14 2003-03-31 (주)아해 사염화티타늄 및 질산수용액을 사용한 브루카이트상이산화티타늄의 초미세 입자의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432824A (en) * 1994-07-06 1995-07-11 Mitsubishi Electric Research Laboratories, Inc. Credit/rate-based system for controlling traffic in a digital communication network
US6078565A (en) * 1997-06-20 2000-06-20 Digital Equipment Corporation Method and apparatus to expand an on chip FIFO into local memory
JP4159253B2 (ja) * 1998-06-16 2008-10-01 アルカテル−ルーセント クレジットベースのバッファ制御を有するディジタルトラフィック交換機
US20020087720A1 (en) * 2000-12-28 2002-07-04 Davis Arlin R. System and method for communications management and control over an unreliable communications network
US7042842B2 (en) * 2001-06-13 2006-05-09 Computer Network Technology Corporation Fiber channel switch
US20030026267A1 (en) * 2001-07-31 2003-02-06 Oberman Stuart F. Virtual channels in a network switch
US6691192B2 (en) * 2001-08-24 2004-02-10 Intel Corporation Enhanced general input/output architecture and related methods for establishing virtual channels therein
AUPR918001A0 (en) * 2001-11-30 2001-12-20 Foursticks Pty Ltd Credit based algorithm for traffic shaping
US7385925B2 (en) * 2004-11-04 2008-06-10 International Business Machines Corporation Data flow control method for simultaneous packet reception

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026267A (ko) * 2003-02-14 2003-03-31 (주)아해 사염화티타늄 및 질산수용액을 사용한 브루카이트상이산화티타늄의 초미세 입자의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국특허공개공보 제2003/0026267호

Also Published As

Publication number Publication date
EP1794939A1 (en) 2007-06-13
JP2008511911A (ja) 2008-04-17
KR20070042570A (ko) 2007-04-23
CN1783839A (zh) 2006-06-07
US7522520B2 (en) 2009-04-21
US20060050632A1 (en) 2006-03-09
CN1783839B (zh) 2010-11-03
WO2006028650A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
KR100896791B1 (ko) 어드밴스드 스위칭(as) 구조에서 가상 채널을 위한 흐름제어 크레딧 갱신
US7209478B2 (en) Apparatus and methods for dynamic reallocation of virtual lane buffer space in an infiniband switch
Mayhew et al. PCI Express and Advanced Switching: Evolutionary path to building next generation interconnects
US7957293B2 (en) System and method to identify and communicate congested flows in a network fabric
EP1872544B1 (en) Monitoring a queue for a communication link
US6988161B2 (en) Multiple port allocation and configurations for different port operation modes on a host
US7260661B2 (en) Processing replies to request packets in an advanced switching context
EP1454440B1 (en) Method and apparatus for providing optimized high speed link utilization
US20030026267A1 (en) Virtual channels in a network switch
US20070276973A1 (en) Managing queues
US7724678B1 (en) Method and apparatus for testing a communication link
US7698408B1 (en) Method and apparatus for testing a network
US7983195B2 (en) Method of routing virtual links in a frame-switching network with guaranteed determinism
US7436845B1 (en) Input and output buffering
WO2006072060A9 (en) Arbitrating virtual channel transmit queues in a switched fabric network
US20060050693A1 (en) Building data packets for an advanced switching fabric
US7200151B2 (en) Apparatus and method for arbitrating among equal priority requests
TWI411264B (zh) 非阻塞式網路系統及其封包仲裁方法
US20050063308A1 (en) Method of transmitter oriented link flow control
US7447229B2 (en) Method for providing prioritized data movement between endpoints connected by multiple logical channels
Bogdanski Optimized routing for fat-tree topologies
US7649836B2 (en) Link state machine for the advanced switching (AS) architecture
US20060050716A1 (en) Generic flow control state machine for multiple virtual channel types in the advanced switching (AS) architecture
US20060067315A1 (en) Building packets in a multi-protocol environment
US8964547B1 (en) Credit announcement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee