KR100893567B1 - 반도체 패키지 제조 방법 - Google Patents

Abstract

본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 칩의 저면 및 리드의 저면이 노출되는 패키지에 있어서, 칩의 저면에 도금되는 복수층의 도금층중 가장 바깥쪽의 그라운드용 도금층을 리드에 대한 디플러시 및 솔더 도금 공정시 형성되도록 함으로써, 그라운드 역할 및 열방출 효과를 얻을 수 있을 뿐만 아니라, 제조 비용을 절감할 수 있도록 한 반도체 패키지 제조 방법에 관한 것이다.

이를 위해, 본 발명은 반도체 칩 및 리드의 저면이 외부로 노출된 구조의 반도체 패키지에 있어서, 상기 반도체 칩의 저면에 기저층인 Ti 및 Ni가 순차 도금되고, 상기 리드의 저면에 솔더가 도금되는 동시에 상기 기저층의 Ni 표면에 그라운드를 위한 솔더가 도금된 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.

반도체 패키지, 솔더, 반도체 칩, 리드, 그라운드, 도금

Description

반도체 패키지 제조 방법{Semiconductor package and method for manufacturing the same}

본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 칩의 저면 및 리드의 저면이 노출되는 패키지에 있어서, 칩의 저면에 도금되는 복수층의 도금층중 가장 바깥쪽의 그라운드용 도금층을 리드에 대한 디플러시 및 솔더 도금 공정시 형성되도록 함으로써, 그라운드 역할 및 열방출 효과를 얻을 수 있을 뿐만 아니라, 제조 비용을 절감할 수 있도록 한 반도체 패키지 제조 방법에 관한 것이다.

통상적으로 반도체 패키지 제조용 리드프레임은 전체적인 골격 역할을 하도록 외곽 부분에 배치되는 사이드프레임과, 반도체 칩이 실장되는 칩탑재판과, 상기 사이드프레임과 칩탑재판의 각 모서리를 일체로 연결하는 타이바와, 상기 사이드프레임으로부터 상기 칩탑재판의 사방 모서리에 인접되게 연장된 다수의 리드로 구성되어 있다.

이러한 리드프레임을 이용한 반도체 패키지는 웨이퍼를 개개의 칩으로 소잉하는 공정과, 소잉된 개개의 반도체 칩을 칩탑재판에 부착시키는 칩 부착 공정과, 반도체 칩의 본딩패드와 다수의 리드간을 와이어로 신호 교환 가능하게 연결하는 와이어 본딩 공정과, 상기 반도체 칩과 와이어 그리고 리드의 내부리드를 보호하기 위하여 이것들을 수지로 몰딩하는 공정과, 몰딩수지의 외부로 노출된 리드의 외부리드를 포밍/트리밍하는 공정 등을 거쳐 제조된다.

그러나, 위와 같은 통상적인 구조의 리드프레임을 이용한 반도체 패키지에서 벗어나, 최근에는 반도체 칩으로부터 발생되는 열을 외부로 용이하게 방출시켜 그 성능을 향상시킬 수 있도록 칩탑재판이 없는 리드프레임을 이용하여 반도체 칩과 리드의 저면을 외부로 노출시킨 구조의 반도체 패키지가 제조되고 있으며, 그 구조 및 제조 방법을 첨부한 도 2를 참조로 살펴보면 다음과 같다.

웨이퍼의 백면(Back side)에 기저층(barrier metal)인 Ti/Ni을 차례로 도금하는 공정과, 이 기저층의 Ni 표면에 실제 그라운드 역할을 하는 Ag 또는 Au를 도금하는 공정이 일단 선행된다.

이후, 웨이퍼 상태에서 소잉된 반도체 칩의 본딩패드와 각 리드간을 와이어 로 본딩하는 공정과, 반도체 칩과 와이어를 보호하기 위하여 수지로 몰딩하는 공정이 진행되며, 이때 반도체 칩의 저면과 각 리드의 저면은 외부로 노출되어진다.

이어서, 반도체 칩의 저면과, 각 리드의 저면에 묻은 몰딩수지를 제거해주는 디플러시(Deflash) 공정이 진행되고, 연이어 상기 리드는 구리 재질이므로 그 산화 방지를 위하여 외부로 노출된 리드 저면을 전도성 솔더로 도금하는 공정이 진행된 다.

따라서, 반도체 칩과 각 리드의 저면이 외부로 노출되어 열방출 효과를 크게 얻을 수 있고, 또한 상기 반도체 칩의 저면에 가장 외부층에 도금된 Ag 또는 Au는 정전기를 배출시키는 그라운드 역할을 하게 된다.

그러나, 상기와 같이 반도체 칩 및 각 리드 저면이 외부로 노출된 패키지는 다음과 같은 문제점이 있었다.

웨이퍼 단계에서, 웨이퍼의 백면에 대하여 기저층(barrier metal)인 Ti/Ni을 차례로 도금하고, 연이어 기저층의 Ni 표면에 Ag 또는 Au를 도금하는 등 여러번의 도금 공정이 진행되어, 제조 공수가 많고, 제조 비용이 많이 드는 문제점이 있다

본 발명은 상기와 같은 문제점을 감안하여 안출한 것으로서, 웨이퍼 상태에서 칩의 저면에 순차 도금되는 Ti/Ni/Ag 또는 Ti/Ni/Au로 이루어진 도금층중, 가장 바깥쪽의 그라운드용 도금층인 Ag 또는 Au를 도금하지 않고, 리드에 대한 디플러시 및 솔더 도금 공정시 반도체 칩의 저면에도 Ag 또는 Au 대신 그라운드를 위한 솔더를 도금시켜 줌으로써, 그라운드 역할 및 열방출 효과를 얻을 수 있을 뿐만 아니라, 제조 비용을 절감할 수 있도록 한 반도체 패키지 제조 방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 반도체 칩 및 리드의 저면이 외부로 노출된 구조의 반도체 패키지에 있어서, 상기 반도체 칩의 저면에 기저층인 Ti 및 Ni가 순차 도금되고, 상기 리드의 저면에 솔더가 도금되는 동시에 상기 기저층의 Ni 표면에 그라운드를 위한 솔더가 도금된 것을 특징으로 하는 반도체 패키지를 제공한다.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 웨이퍼의 백면에 기저층인 Ti와 Ni을 순차 도금하여, 개개의 칩으로 소잉하는 단계와; 소잉된 개개의 칩의 본딩패드와 상기 리드간을 신호 교환 가능하게 와이어로 본딩하는 단계와; 상기 반도체 칩과 와이어와 리드를 수지로 몰딩하되, 반도체 칩의 저면 및 리드의 저면이 외부로 노출되도록 몰딩하는 단계와; 상기 반도체 칩의 저면 및 리드의 저면에 묻은 수지 찌꺼기를 제거하는 디플러시 단계와; 상기 리드의 저면에 솔더를 도금하는 동시에 상기 기저층의 Ni 표면에 그라운드를 위한 솔더를 도금하는 단계; 를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.

상기항 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.

1) 웨이퍼 상태에서 칩의 저면에 순차 도금되는 Ti/Ni/Ag 또는 Ti/Ni/Au로 이루어진 도금층중, 가장 바깥쪽의 그라운드용 도금층인 고가의 Ag 또는 Au를 도금 하지 않고, 리드에 대한 디플러시 및 솔더 도금 공정시 반도체 칩의 저면에 고가의 Ag 또는 Au 대신 그라운드를 위한 저가의 솔더를 도금시켜 줌으로써, 제조 비용을 절감할 수 있고, 제조 공정수를 단축시킬 수 있는 장점이 있다.

2) 반도체 칩의 저면에 Au 또는 Ag 대신, 전도성의 솔더를 도금시켜줌으로써, 기존의 Au 또는 Ag와 같이 정전기를 배출하는 그라운드 역할 및 반도체 칩으로부터 발생된 열의 방출 효과를 얻을 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.

전술한 바와 같이, 반도체 칩으로부터 발생되는 열을 외부로 용이하게 방출시켜 그 성능을 향상시킬 수 있는 반도체 패키지로서, 반도체 칩과 리드의 저면을 외부로 노출시킨 구조의 반도체 패키지가 제조되고 있으며, 외부로 노출된 반도체 칩의 저면에는 그라운드를 위한 도금층이 도금된다.

반도체 칩의 저면에 그라운드용 도금층을 형성하기 위하여, 기존에는 웨이퍼의 백면(Back side)에 기저층(barrier metal)인 Ti/Ni을 차례로 도금한 다음, 이 기저층의 Ni 표면에 실제 그라운드 역할을 하는 Ag 또는 Au를 도금하는 공정이 선행되었다.

이와 달리, 본 발명은 고가의 Ag 또는 Au 대신에 후공정인 디플러시 및 솔더 도금 공정중에 솔더를 반도체 칩의 저면에 도금시켜, 그라운드 역할을 하도록 한 점에 주안점이 있다.

첨부한 도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도이다.

도 1을 참조로, 본 발명의 반도체 패키지 구조를 살펴보면, 반도체 칩(100) 및 리드(200)의 저면이 외부로 노출된 상태에서, 상기 반도체 칩(100)의 저면에 기저층(300)인 Ti 및 Ni가 이미 웨이퍼 단계에서 웨이퍼 백면에 도금되고, 디플러시 및 솔더 도금 공정중에 상기 리드(200)의 저면에 솔더(400)가 도금되는 동시에 상기 기저층(300)의 Ni 표면에 그라운드를 위한 솔더(400)가 도금된다.

참고로, 상기 기저층(300)은 Au 또는 Ag, 솔더(solder)가 반도체 칩(100)의 저면에 직접 코팅되지 않는 재질이므로, 기저층(300)인 Ti 및 Ni를 반도체 칩(100)의 저면에 미리 도금하는 것이다.

여기서, 본 발명의 반도체 패키지를 제조하는 공정을 좀 더 상세하게 설명하면 다음과 같다.

먼저, 웨이퍼의 백면에 기저층인 Ti와 Ni을 순차적으로 도금하여, 개개의 칩으로 소잉한다.

다음으로, 소잉된 개개의 반도체 칩(100)을 픽업수단을 이용하여, 와이어 본딩 장비에 로딩시킨 다음, 반도체 칩(100)의 본딩패드와 리드프레임의 각 리드(200)간을 와이어(500)로 신호 교환 가능하게 연결한다.

이어서, 몰딩 금형 장비에서 상기 반도체 칩(100)과 리드(200) 그리고 와이어(500) 등을 외부로부터 보호하기 위하여 몰딩수지(600)로 몰딩하는 공정이 진행되는 바, 반도체 칩(100)의 저면 및 리드(200)의 저면이 외부로 노출되도록 몰딩된 다.

이때, 상기 반도체 칩(100)의 저면 및 리드(200)의 저면 일부에는 몰딩 공정시, 수지가 묻는 플러시 현상이 발생되므로, 아래와 같이 디플러시 공정이 진행된다.

즉, 상기 반도체 칩(100)의 저면 및 리드(200)의 저면에 묻은 수지 찌꺼기를 제거하는 디플러시 공정이 진행된다.

다음으로, 외부로 노출된 리드의 산화 방지를 위하여, 리드(200)의 저면에 솔더 도금 공정이 진행되는데, 이와 함께 반도체 칩(100)의 저면에도 솔더(400) 도금이 동시에 진행된다.

보다 상세하게는, 상기 리드(200)의 저면에 솔더(400)를 도금하는 동시에 상기 기저층(300)의 Ni 표면에 그라운드를 위한 솔더(400)가 도금된다.

따라서, 상기 리드에 대한 디플러시 및 솔더 도금 공정시 반도체 칩(100)의 저면에도 기존의 고가인 Ag 또는 Au 대신 저가인 솔더(400)를 동시에 도금시켜 줌으로써, 정전기 접지를 위한 그라운드 역할 및 열방출 효과를 동일하게 얻어낼 수 있다.

이와 같이, 웨이퍼 백면에 기저층(barrier metal)인 Ti/Ni 또는 CrNi 도금 공정만 진행하고, Ag 또는 Au 도금 공정은 배제시킴으로써, 웨이퍼 백면에 대한 도금 공정수를 단축시켜 비용 절감을 도모할 수 있다.

도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도,

도 2는 종래의 반도체 패키지를 나타내는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

100 : 반도체 칩

200 : 리드

300 : 기저층

400 : 솔더

500 : 와이어

600 : 몰딩수지

Claims (2)

1. 삭제
2. 웨이퍼의 백면에 기저층(300)인 Ti와 Ni을 순차 도금하여, 개개의 칩으로 소잉하는 단계와;

   소잉된 개개의 칩(100)의 본딩패드와, 리드프레임의 리드(200)간을 신호 교환 가능하게 와이어(500)로 본딩하는 단계와;

   상기 반도체 칩(100)과 와이어(500)와 리드(200)를 수지(600)로 몰딩하되, 상기 반도체 칩(100)의 저면 및 리드(200)의 저면이 외부로 노출되도록 몰딩하는 단계와;

   상기 반도체 칩(100)의 저면 및 리드(200)의 저면에 묻은 수지 찌꺼기를 제거하는 디플러시 단계와;

   상기 리드(200)의 저면에 솔더(400)를 도금하는 동시에 상기 기저층(300)의 Ni 표면에 그라운드를 위한 솔더(400)를 도금하는 단계;

   를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법.

Images