KR100891814B1 - Low temperature co-fired ceramics and method of manufacturing the same - Google Patents

Low temperature co-fired ceramics and method of manufacturing the same Download PDF

Info

Publication number
KR100891814B1
KR100891814B1 KR1020070109037A KR20070109037A KR100891814B1 KR 100891814 B1 KR100891814 B1 KR 100891814B1 KR 1020070109037 A KR1020070109037 A KR 1020070109037A KR 20070109037 A KR20070109037 A KR 20070109037A KR 100891814 B1 KR100891814 B1 KR 100891814B1
Authority
KR
South Korea
Prior art keywords
layer
region
ceramic
ceramic layer
low temperature
Prior art date
Application number
KR1020070109037A
Other languages
Korean (ko)
Inventor
장명훈
이종면
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070109037A priority Critical patent/KR100891814B1/en
Application granted granted Critical
Publication of KR100891814B1 publication Critical patent/KR100891814B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A low temperature co-fired ceramic substrate and a manufacturing method thereof are provided to prevent a crack generation in a hetero-junction between ceramic layers having different coefficient of thermal expansion by including a buffer layer. A low temperature co-fired ceramic substrate(100) comprises a firs ceramic layer(111), a second ceramic layer(112), and a buffer layer(110). The first ceramic layer is made of material having a first coefficient of thermal expansion. The second ceramic layer is made of material having a second coefficient of thermal expansion higher than the first coefficient of thermal expansion. The buffer layer is positioned between the first ceramic layer and the second ceramic layer, and includes a first region(111') and a second region(112'). The first region is made of material such as the first ceramic layer. The second region is made of material such as the second ceramic layer, and has a plurality of through hole filling regions. The buffer layer prevents a defect due to the coefficient of thermal expansion between the first ceramic layer and the second ceramic layer.

Description

저온동시소성 세라믹 기판 및 그 제조 방법{Low Temperature Co-fired Ceramics and method of manufacturing the same} Low Temperature Co-fired Ceramics and Method of Manufacturing the Same

본 발명은 저온동시소성 세라믹 기판 및 그 제조 방법에 관한 것으로, 특히 이종 접합영역에서 열팽창률 차이에 의한 크랙(crack) 발생을 방지하는 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조 방법에 관한 것이다. The present invention relates to a low temperature co-fired ceramic substrate and a method of manufacturing the same, and more particularly, to a low-temperature cofired ceramic substrate and a method of manufacturing the same having a buffer layer to prevent cracks caused by the difference in thermal expansion in the heterojunction region. .

저온 동시 소성 세라믹(LTCC:Low Temperature Co-fired Ceramics) 기판이란 1,000℃ 이하의 저온에서 금속전극과 세라믹 기판을 한꺼번에 소성하여 제조된 소자를 지칭하는 것으로, 일반적으로 저온 동시 소성 세라믹 기판(이하, LTCC로 지칭함)은 고주파 통신용 수동소자에 주로 적용되고 있다. Low Temperature Co-fired Ceramics (LTCC) substrate refers to a device manufactured by simultaneously firing a metal electrode and a ceramic substrate at a low temperature of 1,000 ° C. or lower. Generally, a low temperature co-fired ceramic substrate (hereinafter referred to as LTCC) Is mainly applied to passive devices for high frequency communication.

LTCC는 그린 시트의 주원료로 사용되는 클래스 세라믹 재료의 낮은 유전체 손실에 의한 높은 품질 계수와 내부전극 재료들의 높은 전기 전도도에 의한 낮은 도체 손실의 특성이 있어 모듈 내부에 수동소자(R,L.C)를 구현하는 장점이 있다. LTCC has a high quality factor due to low dielectric loss of class ceramic material used as the main raw material of green sheet and low conductor loss due to high electrical conductivity of internal electrode materials. There is an advantage.

이와 같은 장점을 갖는 LTCC는 최근 들어 전자 기기의 소형화, 경량화, 고밀도화 및 고신뢰성화의 추세에 따라 고집적화, 다기능화, 고속화, 고출력화 및 고신뢰성화에 필수적으로 요구되고 있다. In recent years, LTCC having such advantages is required for high integration, multifunction, high speed, high output, and high reliability according to the trend of miniaturization, light weight, high density, and high reliability of electronic devices.

따라서, LTCC는 다수의 세라믹층을 서로 적층하여 연결하되, 서로 다른 기능을 하는 회로가 형성된 그린시트 세라믹층을 상하 적층시켜 소정의 회로를 구성한다. Accordingly, the LTCC stacks and connects a plurality of ceramic layers to each other, and a predetermined circuit is formed by vertically stacking green sheet ceramic layers having circuits having different functions.

이와 같이 세라믹층을 상하로 적층하여 소정의 회로를 구성하는 LTCC에서 예컨대, 내장 캐패시터(C)는 다른 수동소자(R.L)들과 달리 그린 시트 상에 하부전극을 인쇄하고, 하부전극의 상부에 유전체 페이스트를 인쇄하며, 유전체 페이스트의 상부에 상부전극을 인쇄하여 제조한다. As such, in the LTCC, in which a ceramic layer is stacked up and down to form a predetermined circuit, for example, the built-in capacitor C prints a lower electrode on a green sheet, unlike other passive elements RL, and a dielectric on the lower electrode. The paste is printed and manufactured by printing an upper electrode on top of the dielectric paste.

이와 같은 LTCC를 구성하는 다수의 세라믹층에서 도 1에 도시된 바와 같이 고(High-K) 유전율의 제 1 세라믹층(10)과 저(Low-K) 유전율의 제 2 세라믹층(20) 사이에는 열팽창률(CTE: coefficient of thermal expansion) 차이에 의한 부정합(mismatch)이 발생하고, 이러한 부정합에 의해서 제 1 세라믹층(10)과 제 2 세라믹층(20)의 이종 접합을 이룬 경우, 예를 들어 상대적으로 강도가 낮은 고 유전율의 제 1 세라믹층(10)에 크랙(crack: A)이 다수 발생하는 문제점을 가지게 된다. In the plurality of ceramic layers constituting the LTCC, as shown in FIG. 1, between the first ceramic layer 10 having a high (K) dielectric constant and the second ceramic layer 20 having a low (K) dielectric constant, as shown in FIG. 1. In the case where mismatch occurs due to a difference in coefficient of thermal expansion (CTE), and the mismatch between the first ceramic layer 10 and the second ceramic layer 20 is achieved by such mismatch, For example, a number of cracks A may occur in the first ceramic layer 10 having a relatively low strength and high dielectric constant.

본 발명은 열팽창률이 서로 다른 세라믹층 사이에 이종 접합을 형성한 경우에 상대적으로 강도가 낮은 세라믹층에 크랙이 발생하는 것을 방지하는 저온 동시 소성 세라믹 기판을 제공하는데 목적이 있다. An object of the present invention is to provide a low temperature co-fired ceramic substrate which prevents cracking in a ceramic layer having a relatively low strength when a heterojunction is formed between ceramic layers having different thermal expansion rates.

본 발명의 다른 목적은 열팽창률이 서로 상이한 세라믹층의 이종 접합을 형성한 경우에 상대적으로 강도가 낮은 세라믹층에 크랙이 발생하는 것을 방지하는 저온 동시 소성 세라믹 기판의 제조방법을 제공하는 데 있다. Another object of the present invention is to provide a method for manufacturing a low temperature co-fired ceramic substrate which prevents cracking in a ceramic layer having a relatively low strength when a heterojunction of ceramic layers having different thermal expansion rates is formed.

이와 같은 목적을 달성하기 위한 본 발명의 실시예는 제 1 열팽창계수를 갖는 물질로 이루어진 제 1 세라믹층; 상기 제 1 열팽창계수보다 높은 제 2 열팽창계수를 갖는 물질로 이루어진 제 2 세라믹층; 및 상기 제 1 세라믹층과 제2 세라믹층 사이에 개재되고, 다수의 관통 충진 영역으로 형성된 제 2 영역을 포함하는 제 1 영역의 층으로 형성된 버퍼층을 포함하고, 상기 제 1 세라믹층과 제2 세라믹층의 열팽창 차이에 의한 결함을 상기 버퍼층에 의해 방지하는 저온동시소성 세라믹 기판에 관한 것이다. Embodiments of the present invention for achieving the above object comprises a first ceramic layer made of a material having a first coefficient of thermal expansion; A second ceramic layer made of a material having a second coefficient of thermal expansion higher than the first coefficient of thermal expansion; And a buffer layer interposed between the first ceramic layer and the second ceramic layer and formed of a layer of a first region including a second region formed of a plurality of through filling regions, wherein the first ceramic layer and the second ceramic are included. A low temperature co-fired ceramic substrate which prevents defects due to thermal expansion difference between layers by the buffer layer.

본 발명의 실시예는 상기 제 1 세라믹층으로부터 상기 버퍼층을 거쳐서 상기 제 2 세라믹층을 관통하는 관통 비아; 및 상기 관통 비아에 일측이 연결되고, 상기 제 1 세라믹층 또는 상기 제 2 세라믹층의 일면 또는 양면에 형성된 적어도 두 개의 전극 패턴을 더 포함하는 것을 특징으로 한다. An embodiment of the present invention includes a through via penetrating the second ceramic layer from the first ceramic layer through the buffer layer; And at least two electrode patterns connected to one side of the through via and formed on one surface or both surfaces of the first ceramic layer or the second ceramic layer.

본 발명의 실시예에서 상기 제 1 영역의 층은 상기 제 1 세라믹층과 동일한 재질로 이루어지고, 상기 관통 충진 영역으로 형성된 제 2 영역은 상기 제 2 세라믹층과 동일한 재질로 이루어지는 것을 특징으로 한다. In an embodiment of the present invention, the first region layer is made of the same material as the first ceramic layer, and the second region formed as the through filling region is made of the same material as the second ceramic layer.

본 발명의 실시예에서 상기 제 1 영역의 층은 상기 제 2 세라믹층과 동일한 재질로 이루어지고, 상기 관통 충진 영역으로 형성된 제 2 영역은 상기 제 1 세라믹층과 동일한 재질로 이루어지는 것을 특징으로 한다. In an embodiment of the present invention, the first region may be formed of the same material as the second ceramic layer, and the second region formed of the through filling region may be formed of the same material as the first ceramic layer.

본 발명의 실시예에서 상기 제 1 세라믹층은 상기 관통 비아를 따라 일면 방향으로 다수 형성되어, 상기 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성되는 것을 특징으로 한다. In the exemplary embodiment of the present invention, the first ceramic layer is formed in one direction along the through via, and the at least two electrode patterns are formed on one surface or both surfaces.

본 발명의 실시예에서 상기 제 2 세라믹층은 상기 관통 비아를 따라 일면 방향으로 다수 형성되어, 상기 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성되는 것을 특징으로 한다. In the exemplary embodiment of the present invention, the plurality of second ceramic layers may be formed in one surface direction along the through vias, and the at least two electrode patterns may be formed on one surface or both surfaces.

본 발명의 실시예에서 상기 제 2 영역 각각은 원형, 삼각형 및 사각형 중 선택된 어느 하나의 단면을 가지는 것을 특징으로 한다. In the exemplary embodiment of the present invention, each of the second regions may have a cross section selected from a circle, a triangle, and a rectangle.

또한, 본 발명의 실시예는 다수의 관통 충진 영역으로 형성된 제 2 영역을 포함하는 제 1 영역의 층으로 형성된 적어도 하나의 버퍼층을 마련하는 단계; 상기 버퍼층의 상부면 또는 하부면으로 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성한 다수의 세라믹층을 형성하는 단계; 및 상기 버퍼층과 상기 다수의 세라믹층을 포함하여 저온 소성하는 단계를 포함하는 저온동시소성 세라믹 기판의 제조 방법에 관한 것이다. In addition, an embodiment of the present invention comprises the steps of providing at least one buffer layer formed of a layer of a first region comprising a second region formed of a plurality of through-filled region; Forming a plurality of ceramic layers having at least two electrode patterns formed on one or both surfaces thereof, as an upper surface or a lower surface of the buffer layer; And it relates to a method for manufacturing a low temperature co-fired ceramic substrate comprising the step of low-temperature baking including the buffer layer and the plurality of ceramic layers.

본 발명의 실시예에서 상기 버퍼층을 마련하는 단계는 캐리어 필름의 상부면에 다수의 관통 홀을 포함한 제 1 영역의 층을 형성하는 단계; 상기 제 1 영역의 층에 형성된 다수의 관통 홀을 충진한 제 2 영역을 형성하는 단계; 및 상기 캐리어 필름을 제거하는 단계를 포함하는 것을 특징으로 한다. In the embodiment of the present invention, the preparing of the buffer layer may include forming a layer of a first region including a plurality of through holes on an upper surface of the carrier film; Forming a second region filled with a plurality of through holes formed in the layer of the first region; And removing the carrier film.

본 발명의 실시예에서 상기 제 1 영역의 층은 상기 버퍼층의 상부면에 형성된 세라믹층의 재질과 동일하고, 상기 제 2 영역은 상기 버퍼층의 하부면에 형성된 세라믹층의 재질과 동일한 것을 특징으로 한다. In an embodiment of the present invention, the layer of the first region is the same as the material of the ceramic layer formed on the upper surface of the buffer layer, and the second region is the same as the material of the ceramic layer formed on the lower surface of the buffer layer. .

본 발명의 실시예에서 상기 제 1 영역의 층은 상기 버퍼층의 하부면에 형성된 세라믹층의 재질과 동일하고, 상기 제 2 영역은 상기 버퍼층의 상부면에 형성된 세라믹층의 재질과 동일한 것을 특징으로 한다. In an embodiment of the present invention, the layer of the first region is the same as the material of the ceramic layer formed on the lower surface of the buffer layer, and the second region is the same as the material of the ceramic layer formed on the upper surface of the buffer layer. .

본 발명의 실시예는 상기 제 1 영역의 층을 형성하는 단계에서 상기 다수의 관통 홀은 레이저를 이용한 광학적 방법 또는 펀칭기를 이용한 기계적 방법으로 원형, 삼각형 및 사각형 중 선택된 어느 하나의 단면을 가지도록 형성되는 것을 특징으로 한다. According to an embodiment of the present invention, in the forming of the layer of the first region, the plurality of through holes are formed to have a cross section selected from a circle, a triangle, and a rectangle by an optical method using a laser or a mechanical method using a punching machine. It is characterized by.

본 발명의 실시예에서 상기 제 2 영역을 형성하는 단계는 상기 제 1 영역의 층에 대해 상기 버퍼층의 하부면에 형성된 세라믹층의 재질을 포함한 슬러리를 스퀴지(squeegee) 또는 롤러를 이용한 스크린 프린팅(screen printing) 방법 또는 테이프 케스팅(tape casting) 방법으로 상기 관통 홀에 충진 경화하여 상기 제 2 영역을 형성하는 것을 특징으로 한다. In the embodiment of the present invention, the forming of the second region may include screen printing using a squeegee or a roller of a slurry including a material of a ceramic layer formed on the bottom surface of the buffer layer with respect to the layer of the first region. The second region may be formed by filling and hardening the through hole by a printing method or a tape casting method.

본 발명의 실시예에서 상기 제 2 영역을 형성하는 단계는 상기 제 1 영역의 층에 대해 상기 버퍼층의 상부면에 형성된 세라믹층의 재질을 포함한 슬러리를 스퀴지(squeegee) 또는 롤러를 이용한 스크린 프린팅(screen printing) 방법 또는 테이프 케스팅(tape casting) 방법으로 상기 관통 홀에 충진 경화하여 상기 제 2 영역을 형성하는 것을 특징으로 한다. In the embodiment of the present invention, the forming of the second region may include screen printing using a squeegee or a roller of a slurry including a material of a ceramic layer formed on an upper surface of the buffer layer with respect to the layer of the first region. The second region may be formed by filling and hardening the through hole by a printing method or a tape casting method.

상기한 바와 같이 본 발명은 열팽창률이 서로 다른 세라믹층에 대한 이종 접합에서 크랙이 발생하는 것을 방지하기 위해, 다수의 관통 충진 영역으로 제 2 영역을 포함한 제 1 영역의 층으로 이루어진 버퍼층을 구비한 저온 동시 소성 세라믹 기판을 제공할 수 있다. As described above, the present invention includes a buffer layer including a layer of a first region including a second region as a plurality of through-fill regions, in order to prevent cracks in heterojunction to ceramic layers having different thermal expansion coefficients. It is possible to provide a low temperature cofired ceramic substrate.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판의 구조를 도시한 단면도이다. 2 is a cross-sectional view showing the structure of a low-temperature cofired ceramic substrate according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판(100)은 제 1 열팽창계수와 고유전율을 가지는 다수의 제 1 세라믹층(111), 제 2 열팽창계수와 저유전율을 가지는 다수의 제 2 세라믹층(112), 제 1 세라믹층(111)과 제 2 세라믹층(112)의 이종 접합에서 크랙 등의 발생을 방지하기 위해 제 1 세라믹층(111)과 제 2 세라믹층(112) 사이에 버퍼층(110), 다수의 세라믹층(111,112)과 버퍼층(110)을 관통하여 구비된 관통 비아(120) 및 캐패시터(capacitor)를 형성하기 위해 세라믹층(111,112) 각각을 중심으로 양면에 형성되 어 관통 비아(120)에 각각 연결된 다수의 전극 패턴(130)을 포함하여 구성된다. As shown in FIG. 2, the low temperature co-fired ceramic substrate 100 according to an embodiment of the present invention includes a plurality of first ceramic layers 111 having a first thermal expansion coefficient and a high dielectric constant, a second thermal expansion coefficient, and a low dielectric constant. The first ceramic layer 111 and the second ceramic to prevent the occurrence of cracks, etc. in the heterojunction of the plurality of second ceramic layer 112, the first ceramic layer 111 and the second ceramic layer 112 having a. Between the layers 112, each of the ceramic layers 111 and 112 is formed to form a buffer layer 110, a plurality of ceramic layers 111 and 112, and a through via 120 and a capacitor provided through the buffer layer 110. It is formed on both sides to include a plurality of electrode patterns 130 connected to the through via 120, respectively.

제 1 세라믹층(111)은 예를 들어 Bi, B, SiO2를 포함하여 구성되어, 12 ~ 13 정도의 열팽창 계수를 가지고, 상부면 또는 하부면에 캐패시터를 형성하기 위해 관통 비아(120)에 각각 연결된 적어도 두 개의 전극 패턴(130)을 구비한다. The first ceramic layer 111 includes, for example, Bi, B, SiO 2 , and has a thermal expansion coefficient of about 12 to 13, and is formed in the through via 120 to form a capacitor on the upper or lower surface. At least two electrode patterns 130 are connected to each other.

제 2 세라믹층(112)은 예를 들어 Ca, Al, SiO2를 포함하여 구성되어, 5 ~ 10 정도의 열팽창 계수를 가지고, 제 1 세라믹층(111)과 마찬가지로 상부면 또는 하부면에 캐패시터를 형성하기 위해 관통 비아(120)에 각각 연결된 적어도 두 개의 전극 패턴(130)을 구비한다. The second ceramic layer 112 includes, for example, Ca, Al, and SiO 2 , and has a coefficient of thermal expansion of about 5 to 10. Like the first ceramic layer 111, a capacitor is disposed on the upper or lower surface thereof. At least two electrode patterns 130 connected to the through vias 120 are provided to form the same.

버퍼층(110)은 종래에 이종접합에서 열팽창률 차이에 의한 크랙(A) 등의 문제점 발생을 방지하기 위해, 제 1 세라믹층(111)과 제 2 세라믹층(112)의 이종 접합 사이에 제 1 세라믹층(111)과 동일한 재질로 이루어진 제 1 영역(111')의 층으로 제 2 세라믹층(112)과 동일한 재질로 제 1 영역(111')의 다수 관통 홀(111'-1)에 충진된 제 2 영역(112')으로 형성될 수 있다. The buffer layer 110 may be formed between the first and second heterojunctions of the first ceramic layer 111 and the second ceramic layer 112 in order to prevent a problem such as crack A due to a difference in thermal expansion rate in the heterojunction. The first region 111 ′ made of the same material as the ceramic layer 111 is filled in the plurality of through holes 111 ′ -1 of the first region 111 ′ with the same material as the second ceramic layer 112. The second region 112 ′.

물론, 선택적으로 버퍼층(110)은 제 1 세라믹층(111)과 제 2 세라믹층(112)의 이종 접합 사이에서 제 2 세라믹층(112)과 동일한 재질로 이루어지고 다수의 관통 홀을 포함한 층(도시하지 않음)으로 제 1 세라믹층(111)과 동일한 재질이 다수의 관통 홀에 충진된 형태로 형성될 수도 있다. Of course, optionally, the buffer layer 110 may be formed of the same material as the second ceramic layer 112 and may include a plurality of through holes between the heterojunctions of the first ceramic layer 111 and the second ceramic layer 112. The same material as that of the first ceramic layer 111 may be formed in the form of the plurality of through holes.

또한, 버퍼층(110)의 제 1 영역(111')의 열팽창계수는 제 1 세라믹층(111)의 열팽창계수와 동일하고, 제 1 영역(111')의 다수 관통 홀(111'-1)에 충진된 제 2 영역(112')의 열팽창계수는 제 2 세라믹층(112)의 열팽창계수와 동일하며, 제 1 영역(111')의 다수 관통 홀(111'-1)은 예를 들어 원형, 삼각형, 사각형 등의 다양한 단면을 가지는 관통 홀의 형태로 구비될 수 있다. In addition, the thermal expansion coefficient of the first region 111 ′ of the buffer layer 110 is the same as the thermal expansion coefficient of the first ceramic layer 111, and is formed in the plurality of through holes 111 ′ -1 of the first region 111 ′. The thermal expansion coefficient of the filled second region 112 'is the same as the thermal expansion coefficient of the second ceramic layer 112, and the plurality of through holes 111'-1 of the first region 111' are, for example, circular, It may be provided in the form of a through hole having a variety of cross sections, such as a triangle, a square.

관통 비아(120)는 저온 동시 소성 세라믹 기판(100)을 관통하여 금속 등의 전도성 재질이 충진된 비아로서, 각각의 제1 세라믹층(111)과 제2 세라믹층(112)을 중심으로 양면 또는 일면에 구비된 적어도 두 개의 전극 패턴(130)과 연결되어 전극 패턴(130) 사이의 제1 세라믹층(111) 또는 제2 세라믹층(112)과 함께 캐패시터를 형성하게 된다. The through via 120 is a via filled with a conductive material such as a metal through the low temperature co-fired ceramic substrate 100, and is formed on both sides of each of the first ceramic layer 111 and the second ceramic layer 112. It is connected to at least two electrode patterns 130 provided on one surface to form a capacitor together with the first ceramic layer 111 or the second ceramic layer 112 between the electrode patterns 130.

또한, 이러한 관통 비아(120)의 노출된 상부측 또는 하부측에 본딩재(도시하지 않음)를 구비하여 임의의 소자(도시하지 않음)를 장착할 수 있다. In addition, a bonding material (not shown) may be provided on the exposed upper side or the lower side of the through via 120 to mount any element (not shown).

이와 같이 구성된 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판(100)은 다수의 관통 홀(111'-1)에 충진된 제2 영역(112')을 포함한 제1 영역(111')의 층으로 이루어진 버퍼층(110)을 포함하여, 제1 세라믹층(111)과 제2 세라믹층(112) 각각의 열팽창률(CTE) 차이에 의한 부정합으로 인해 크랙 등이 발생하는 것을 다수의 관통 홀(111'-1)에 충진된 관통 충진 영역으로 제 2 영역(112')을 포함한 제 1 영역(111')의 층으로 이루어진 버퍼층(110)의 구조적인 특징에 의해 방지하되, 제1 세라믹층(111)과 제2 세라믹층(112) 각각의 열팽창 차이에 의한 응력이 제 1 영역(111')의 층에 다수 포함된 제 2 열팽창계수를 가진 원형 관통 충진 영역의 제 2 영역(112')에 의해 완충되어 방지할 수 있다. The low temperature co-fired ceramic substrate 100 according to the embodiment of the present invention configured as described above has a layer of the first region 111 ′ including the second region 112 ′ filled in the plurality of through holes 111 ′ -1. Including a buffer layer 110 formed of the plurality of through-holes 111, the cracks are generated due to mismatch due to the difference in thermal expansion coefficient (CTE) of each of the first ceramic layer 111 and the second ceramic layer 112. It is prevented by the structural feature of the buffer layer 110 formed of a layer of the first region 111 ′ including the second region 112 ′ as a through-fill region filled in '-1', but the first ceramic layer 111 Stress due to the difference in thermal expansion between the second ceramic layer 112 and the second ceramic layer 112 is defined by the second region 112 'of the circular through filling region having the second coefficient of thermal expansion included in the first region 111'. It can be prevented by buffering.

이하, 이와 같은 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판(100) 의 제조 방법을 도 3a 내지 도 3f를 참조하여 설명한다. Hereinafter, a method of manufacturing the low temperature cofired ceramic substrate 100 according to the embodiment of the present invention will be described with reference to FIGS. 3A to 3F.

본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판(100)의 제조를 위해 버퍼층(110)을 먼저 마련하도록, 도 3a에 도시된 바와 같이 마일러 필름(mylar film)과 같은 캐리어 필름(101)의 상부면에 버퍼층(110)의 제1 열팽창계수를 가지는 제1 영역(111')의 층을 형성하기 위한 모재층으로 제1 세라믹층(111)의 재질을 포함한 슬러리(도시하지 않음)를 도포하여 제1 세라믹층(111)을 형성한다. As shown in FIG. 3A, a carrier film 101, such as a mylar film, is prepared so as to first prepare a buffer layer 110 for manufacturing a low temperature co-fired ceramic substrate 100 according to an embodiment of the present invention. A slurry (not shown) including the material of the first ceramic layer 111 is coated on the upper surface as a base material layer for forming a layer of the first region 111 ′ having the first thermal expansion coefficient of the buffer layer 110. The first ceramic layer 111 is formed.

여기서, 제1 세라믹층(111)의 재질로서 예를 들어 Bi, B, SiO2를 포함한 슬러리를 캐리어 필름(101)의 상부면에 도포 케스팅(casting)되어, 12 ~ 13 정도의 제 1 열팽창계수를 가질 수 있다. Here, a slurry including Bi, B, SiO 2 as a material of the first ceramic layer 111 is coated on the upper surface of the carrier film 101, and cast, thereby obtaining a first coefficient of thermal expansion of about 12 to 13 It can have

제 1 세라믹층(111)을 형성한 후, 도 3b에 도시된 바와 같이 제 1 세라믹층(111)에 대해 다수의 관통 홀(111'-1)을 형성하는 천공 공정을 수행하여 제 1 영역(111')의 층을 마련한다. After the first ceramic layer 111 is formed, as shown in FIG. 3B, a punching process is performed to form a plurality of through holes 111 ′ -1 with respect to the first ceramic layer 111. 111 ').

구체적으로, 도 3a에 도시된 제 1 세라믹층(111)에 대해 예를 들어, 레이저를 이용한 광학적 방법 또는 펀칭기를 이용한 기계적 방법으로 도 3b에 도시된 바와 같이 일정한 간격으로 배열된 다수의 관통 홀(111'-1) 또는 불규칙한 배열을 가지는 다수의 관통 홀을 형성하여 제 1 영역(111')의 층을 마련할 수 있다. Specifically, for the first ceramic layer 111 illustrated in FIG. 3A, for example, a plurality of through holes arranged at regular intervals as shown in FIG. 3B by an optical method using a laser or a mechanical method using a punching machine. 111'-1) or a plurality of through holes having an irregular arrangement may be formed to form a layer of the first region 111 '.

다수의 관통 홀(111'-1)을 포함한 제 1 영역(111')의 층을 마련한 후, 도 3c에 도시된 바와 같이 다수의 관통 홀(111'-1)을 포함한 층의 형태로 형성된 제 1 영역(111') 층의 상부면에 대해 제 2 열팽창계수를 가지는 제 2 세라믹층(112)의 재질을 포함한 슬러리를 스퀴지(squeegee: 300) 또는 롤러(도시하지 않음)를 이용한 스크린 프린팅(screen printing) 방법 또는 테이프 케스팅(tape casting) 방법으로 관통 홀(111'-1)에 충진 경화하여 제 2 열팽창계수를 가지는 관통 충진 영역으로 다수의 제 2 영역(112')을 형성할 수 있다. After the layer of the first region 111 ′ including the plurality of through holes 111 ′-1 is provided, the agent is formed in the form of a layer including the plurality of through holes 111 ′-1 as shown in FIG. 3C. Screen printing using a squeegee 300 or a roller (not shown) for a slurry including a material of the second ceramic layer 112 having a second coefficient of thermal expansion with respect to the top surface of the first region 111 ′ layer. The plurality of second regions 112 ′ may be formed as a through filling region having a second coefficient of thermal expansion by filling and hardening the through hole 111 ′ -1 by a printing method or a tape casting method.

이와 같이 제 2 열팽창계수를 가지는 슬러리를 관통 홀(111'-1)에 충진 경화하여 제 2 영역(112')을 형성한 후에 캐리어 필름(101)을 제거하면, 도 3d와 도 3e에 도시된 바와 같이 제 1 열팽창계수를 가진 제 1 영역(111')의 층에 제 2 열팽창계수를 가진 원기둥형의 관통 충진 영역으로 다수의 제 2 영역(112')을 포함하여 구성된 버퍼층(110)이 형성된다. As such, when the carrier film 101 is removed after the slurry having the second coefficient of thermal expansion is filled and cured in the through hole 111 ′ -1 to form the second region 112 ′, the carrier film 101 is removed. As described above, a buffer layer 110 including a plurality of second regions 112 ′ is formed as a cylindrical through-fill region having a second coefficient of thermal expansion in a layer of the first region 111 ′ having a first coefficient of thermal expansion. do.

물론, 버퍼층(110)은 도 3d에 도시된 제 1 열팽창계수를 가진 제 1 영역(111')의 층에 제 2 열팽창계수를 가진 원형 관통 충진 영역의 제 2 영역(112')을 포함하여 구성된 층의 형태와 반대로, 제 2 열팽창계수를 가진 제 2 세라믹층에 제 1 열팽창계수를 가진 원형 관통 충진 영역의 제 2 영역을 포함하여 구성된 층의 형태로 마련될 수도 있다. Of course, the buffer layer 110 includes a second region 112 'of a circular through fill region having a second coefficient of thermal expansion in a layer of the first region 111' having a first coefficient of thermal expansion shown in FIG. 3D. Contrary to the form of the layer, the second ceramic layer having the second coefficient of thermal expansion may be provided in the form of a layer including the second region of the circular through-filled region having the first coefficient of thermal expansion.

제 1 영역(111')의 층과 다수의 원형 관통 비아의 제 2 영역(112')으로 구성된 버퍼층(110)을 형성한 후, 적어도 두 개로 마련된 버퍼층(110)의 상부면과 하부면으로 각각 제 1 세라믹층(111)과 제 2 세라믹층(112)을 다수 형성하고 저온 소성하여, 도 3f에 도시된 바와 같이 저온 동시 소성 세라믹 기판(100)을 제조한다. After forming the buffer layer 110 composed of the layer of the first region 111 ′ and the second region 112 ′ of the plurality of circular through vias, each of the upper and lower surfaces of at least two buffer layers 110 is provided. A plurality of first ceramic layers 111 and second ceramic layers 112 are formed and calcined at low temperature, thereby manufacturing a low temperature co-fired ceramic substrate 100 as shown in FIG. 3F.

구체적으로, 적어도 두 개로 마련된 버퍼층(110)의 일면 방향으로 다수의 제 1 세라믹층(111)을 접합하고, 버퍼층(110)의 타면 방향으로 다수의 제 2 세라믹 층(112)을 접합하며, 이때 제 1 세라믹층(111)과 제 2 세라믹층(112) 각각에는 관통 비아(120)와 전극 패턴(130)이 구비되어 각각의 세라믹층(111,112)을 중심으로 양면 또는 일면에 구비된 전극 패턴(130)이 관통 비아(120)의 일측에 연결되며, 다수의 세라믹층(111,112)은 각각의 관통 비아(120)가 서로 맞물려 결합될 수 있다. Specifically, the plurality of first ceramic layers 111 are bonded to one surface direction of at least two buffer layers 110 and the plurality of second ceramic layers 112 are bonded to the other surface direction of the buffer layer 110. Each of the first ceramic layer 111 and the second ceramic layer 112 is provided with a through via 120 and an electrode pattern 130 so as to have electrode patterns provided on both surfaces or one surface of each of the ceramic layers 111 and 112. 130 is connected to one side of the through via 120, and the plurality of ceramic layers 111 and 112 may be coupled to each other through via 120.

물론, 관통 비아(120)는 전극 패턴(130)이 일면 또는 양면에 형성된 다수의 세라믹층(111,112)을 버퍼층(110)을 중심으로 양면에 접합한 후에 일괄적으로 다수의 세라믹층(111,112)과 버퍼층(110)을 관통하여 형성될 수 있다. Of course, the through via 120 may be formed by bonding the plurality of ceramic layers 111 and 112 formed on one surface or both surfaces thereof to both sides of the buffer layer 110, and collectively forming the plurality of ceramic layers 111 and 112. It may be formed through the buffer layer 110.

이어서, 버퍼층(110)의 양면에 관통 비아(120)와 전극 패턴(130)이 구비된 다수의 세라믹층(111,112)을 접합 형성한 후에, 예를 들어 600℃ ~ 850℃의 저온에서 소성하여, 도 3f에 도시된 구조의 저온 동시 소성 세라믹 기판(100)을 제조할 수 있다. Subsequently, a plurality of ceramic layers 111 and 112 having through vias 120 and electrode patterns 130 are formed by bonding to both surfaces of the buffer layer 110, and then firing at a low temperature of, for example, 600 ° C. to 850 ° C. The low temperature cofired ceramic substrate 100 having the structure shown in FIG. 3F may be manufactured.

따라서, 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판(100)의 제조 과정은 제 2 열팽창계수를 가진 관통 충진 영역의 제 2 영역(112')을 다수 포함하는 제 1 영역(111')의 층으로 구성된 버퍼층(110)을 이용하여, 제 1 세라믹층(111)과 제 2 세라믹층(112)의 이종 접합에서 열팽창률(CTE) 차이에 의한 부정합으로 인해 크랙 등이 발생하는 것을 방지하는 저온 동시 소성 세라믹 기판(100)을 획득할 수 있다. Therefore, the manufacturing process of the low temperature co-fired ceramic substrate 100 according to the embodiment of the present invention may include the first region 111 ′ including a plurality of second regions 112 ′ of the through-fill region having a second coefficient of thermal expansion. Low temperature to prevent the occurrence of cracks or the like due to mismatch due to thermal expansion coefficient (CTE) in the heterojunction between the first ceramic layer 111 and the second ceramic layer 112 by using the buffer layer 110 composed of layers. The co-fired ceramic substrate 100 can be obtained.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiments are for the purpose of description and not of limitation.

또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.In addition, those skilled in the art will understand that various implementations are possible within the scope of the technical idea of the present invention.

도 1은 종래의 저온 동시 소성 세라믹스에서 발생한 크랙의 문제점을 도시한 단면도. BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a cross-sectional view showing a problem of cracks in conventional low temperature cofired ceramics.

도 2는 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판의 구조를 도시한 단면도. 2 is a cross-sectional view showing the structure of a low temperature cofired ceramic substrate according to an embodiment of the present invention.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판의 제조 방법을 설명하기 위한 공정 단면도. 3A to 3F are cross-sectional views illustrating a method of manufacturing a low temperature co-fired ceramic substrate according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

100: 저온 동시 소성 세라믹 기판 110: 버퍼층 100: low temperature co-fired ceramic substrate 110: buffer layer

111: 제 1 세라믹층 111': 제 1 영역 111: first ceramic layer 111 ': first region

112: 제 2 세라믹층 112': 제 2 영역 112: second ceramic layer 112 ': second region

111'-1: 관통 홀 120: 관통 비아 111'-1: through hole 120: through via

130: 전극 패턴 300: 스퀴지 130: electrode pattern 300: squeegee

Claims (14)

제 1 열팽창계수를 갖는 물질로 이루어진 제 1 세라믹층; A first ceramic layer made of a material having a first coefficient of thermal expansion; 상기 제 1 열팽창계수보다 높은 제 2 열팽창계수를 갖는 물질로 이루어진 제 2 세라믹층; 및 A second ceramic layer made of a material having a second coefficient of thermal expansion higher than the first coefficient of thermal expansion; And 상기 제 1 세라믹층과 제2 세라믹층 사이에 개재되고, 다수의 관통 충진 영역으로 형성된 제 2 영역을 포함하는 제 1 영역의 층으로 형성된 버퍼층을 포함하고, A buffer layer interposed between the first ceramic layer and the second ceramic layer and formed of a layer of a first region including a second region formed of a plurality of through-fill regions; 상기 제 1 세라믹층과 제2 세라믹층의 열팽창 차이에 의한 결함을 상기 버퍼층에 의해 방지하고,  Defects caused by the difference in thermal expansion between the first ceramic layer and the second ceramic layer are prevented by the buffer layer, 상기 제 1 영역의 층은 상기 제 1 세라믹층 또는 상기 제 2 세라믹층과 동일한 재질로 이루어지고, 상기 관통 충진 영역으로 형성된 제 2 영역은 상기 제 2 세라믹층 또는 상기 제 1 세라믹층과 동일한 재질로 이루어지되, 상기 제 1 영역의 층과 다른 재질로 이루어지는 저온동시소성 세라믹 기판. The layer of the first region is made of the same material as the first ceramic layer or the second ceramic layer, and the second region formed of the through filling region is made of the same material as the second ceramic layer or the first ceramic layer. A low temperature cofired ceramic substrate made of a material different from the layer of the first region. 제 1 항에 있어서, The method of claim 1, 상기 제 1 세라믹층으로부터 상기 버퍼층을 거쳐서 상기 제 2 세라믹층을 관통하는 관통 비아; 및 A through via penetrating the second ceramic layer from the first ceramic layer through the buffer layer; And 상기 관통 비아에 일측이 연결되고, 상기 제 1 세라믹층 또는 상기 제 2 세라믹층의 일면 또는 양면에 형성된 적어도 두 개의 전극 패턴 At least two electrode patterns having one side connected to the through via and formed on one or both surfaces of the first ceramic layer or the second ceramic layer 을 더 포함하는 것을 특징으로 하는 저온동시소성 세라믹 기판. A low temperature co-fired ceramic substrate further comprising. 삭제delete 삭제delete 제 2 항에 있어서, The method of claim 2, 상기 제 1 세라믹층은 상기 관통 비아를 따라 일면 방향으로 다수 형성되어, 상기 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성되는 것을 특징으로 하는 저온동시소성 세라믹 기판. A plurality of the first ceramic layer is formed in one surface direction along the through via, the at least two electrode pattern is formed on one surface or both surfaces, the low temperature co-fired ceramic substrate. 제 2 항에 있어서, The method of claim 2, 상기 제 2 세라믹층은 상기 관통 비아를 따라 일면 방향으로 다수 형성되어, 상기 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성되는 것을 특징으로 하는 저온동시소성 세라믹 기판. A plurality of the second ceramic layer is formed in one surface direction along the through via, the at least two electrode pattern is formed on one surface or both surfaces, the low temperature co-fired ceramic substrate. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 제 2 영역 각각은 원형, 삼각형 및 사각형 중 선택된 어느 하나의 단면 을 가지는 것을 특징으로 하는 저온동시소성 세라믹 기판. And each of the second regions has a cross section of at least one selected from a circle, a triangle, and a quadrangle. 다수의 관통 충진 영역으로 형성된 제 2 영역을 포함하는 제 1 영역의 층으로 형성된 적어도 하나의 버퍼층을 마련하는 단계; Providing at least one buffer layer formed of a layer of a first region comprising a second region formed of a plurality of through fill regions; 상기 버퍼층의 상부면 또는 하부면으로 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성한 다수의 세라믹층을 형성하는 단계; 및 Forming a plurality of ceramic layers having at least two electrode patterns formed on one or both surfaces thereof, as an upper surface or a lower surface of the buffer layer; And 상기 버퍼층과 상기 다수의 세라믹층을 포함하여 저온 소성하는 단계 Low temperature baking including the buffer layer and the plurality of ceramic layers 를 포함하는 저온동시소성 세라믹 기판의 제조 방법. Method for producing a low temperature co-fired ceramic substrate comprising a. 제 8 항에 있어서, The method of claim 8, 상기 버퍼층을 마련하는 단계는 Preparing the buffer layer 캐리어 필름의 상부면에 다수의 관통 홀을 포함한 제 1 영역의 층을 형성하는 단계; Forming a layer of a first region comprising a plurality of through holes in an upper surface of the carrier film; 상기 제 1 영역의 층에 형성된 다수의 관통 홀을 충진한 제 2 영역을 형성하는 단계; 및 Forming a second region filled with a plurality of through holes formed in the layer of the first region; And 상기 캐리어 필름을 제거하는 단계 Removing the carrier film 를 포함하는 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법. Method for producing a low temperature co-fired ceramic substrate comprising a. 제 9 항에 있어서, The method of claim 9, 상기 제 1 영역의 층은 상기 버퍼층의 상부면에 형성된 세라믹층의 재질과 동일하고, The layer of the first region is the same as the material of the ceramic layer formed on the upper surface of the buffer layer, 상기 제 2 영역은 상기 버퍼층의 하부면에 형성된 세라믹층의 재질과 동일한 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법. And the second region is the same as the material of the ceramic layer formed on the lower surface of the buffer layer. 제 9 항에 있어서, The method of claim 9, 상기 제 1 영역의 층은 상기 버퍼층의 하부면에 형성된 세라믹층의 재질과 동일하고, The layer of the first region is the same as the material of the ceramic layer formed on the lower surface of the buffer layer, 상기 제 2 영역은 상기 버퍼층의 상부면에 형성된 세라믹층의 재질과 동일한 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법. And the second region is the same as the material of the ceramic layer formed on the upper surface of the buffer layer. 제 9 항에 있어서, The method of claim 9, 상기 제 1 영역의 층을 형성하는 단계에서 In forming the layer of the first region 상기 다수의 관통 홀은 레이저를 이용한 광학적 방법 또는 펀칭기를 이용한 기계적 방법으로 원형, 삼각형 및 사각형 중 선택된 어느 하나의 단면을 가지도록 형성되는 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법. The plurality of through-holes is a method of manufacturing a low temperature co-fired ceramic substrate, characterized in that the optical method using a laser or a mechanical method using a punching machine to have a cross-section of any one selected from a circle, a triangle and a square. 제 10 항에 있어서, The method of claim 10, 상기 제 2 영역을 형성하는 단계는 Forming the second region is 상기 제 1 영역의 층에 대해 상기 버퍼층의 하부면에 형성된 세라믹층의 재질을 포함한 슬러리를 스퀴지(squeegee) 또는 롤러를 이용한 스크린 프린팅(screen printing) 방법 또는 테이프 케스팅(tape casting) 방법으로 상기 관통 홀에 충진 경화하여 상기 제 2 영역을 형성하는 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법. The through-holes of the slurry including the material of the ceramic layer formed on the lower surface of the buffer layer with respect to the layer of the first region by a screen printing method or a tape casting method using a squeegee or a roller. A method of manufacturing a low temperature co-fired ceramic substrate, wherein the second region is formed by hardening in a state of filling. 제 11 항에 있어서, The method of claim 11, 상기 제 2 영역을 형성하는 단계는 Forming the second region is 상기 제 1 영역의 층에 대해 상기 버퍼층의 상부면에 형성된 세라믹층의 재질을 포함한 슬러리를 스퀴지(squeegee) 또는 롤러를 이용한 스크린 프린팅(screen printing) 방법 또는 테이프 케스팅(tape casting) 방법으로 상기 관통 홀에 충진 경화하여 상기 제 2 영역을 형성하는 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법. The through-holes of the slurry including the material of the ceramic layer formed on the upper surface of the buffer layer with respect to the layer of the first region by a screen printing method or a tape casting method using a squeegee or a roller. A method of manufacturing a low temperature co-fired ceramic substrate, wherein the second region is formed by hardening in a state of filling.
KR1020070109037A 2007-10-29 2007-10-29 Low temperature co-fired ceramics and method of manufacturing the same KR100891814B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070109037A KR100891814B1 (en) 2007-10-29 2007-10-29 Low temperature co-fired ceramics and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070109037A KR100891814B1 (en) 2007-10-29 2007-10-29 Low temperature co-fired ceramics and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR100891814B1 true KR100891814B1 (en) 2009-04-07

Family

ID=40757255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109037A KR100891814B1 (en) 2007-10-29 2007-10-29 Low temperature co-fired ceramics and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100891814B1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170164458A1 (en) * 2015-12-02 2017-06-08 Multek Technologies Limited Pcb hybrid redistribution layer
US9736947B1 (en) 2013-12-16 2017-08-15 Multek Technologies, Ltd. Nano-copper via fill for enhanced thermal conductivity of plated through-hole via
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US10182494B1 (en) 2017-09-07 2019-01-15 Flex Ltd. Landless via concept
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US10645807B1 (en) 2013-08-27 2020-05-05 Flextronics Ap, Llc. Component attach on metal woven mesh
US10712398B1 (en) 2016-06-21 2020-07-14 Multek Technologies Limited Measuring complex PCB-based interconnects in a production environment
US10772220B2 (en) 2016-02-17 2020-09-08 Multek Technologies Limited Dummy core restrict resin process and structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950002577B1 (en) * 1992-09-04 1995-03-23 삼성전관주식회사 Electric conduction structure for a flueorescent display tube
JPH11148068A (en) 1997-11-18 1999-06-02 Shinko Electric Ind Co Ltd Anisotropic stress buffer and semiconductor device by using the same
JP2003347730A (en) * 2002-05-28 2003-12-05 Matsushita Electric Ind Co Ltd Ceramic multilayer substrate fabricating method
JP2004186395A (en) * 2002-12-03 2004-07-02 Fujitsu Ltd Manufacturing method of ceramic substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950002577B1 (en) * 1992-09-04 1995-03-23 삼성전관주식회사 Electric conduction structure for a flueorescent display tube
JPH11148068A (en) 1997-11-18 1999-06-02 Shinko Electric Ind Co Ltd Anisotropic stress buffer and semiconductor device by using the same
JP2003347730A (en) * 2002-05-28 2003-12-05 Matsushita Electric Ind Co Ltd Ceramic multilayer substrate fabricating method
JP2004186395A (en) * 2002-12-03 2004-07-02 Fujitsu Ltd Manufacturing method of ceramic substrate

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10645807B1 (en) 2013-08-27 2020-05-05 Flextronics Ap, Llc. Component attach on metal woven mesh
US9736947B1 (en) 2013-12-16 2017-08-15 Multek Technologies, Ltd. Nano-copper via fill for enhanced thermal conductivity of plated through-hole via
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
CN108476585A (en) * 2015-12-02 2018-08-31 马尔泰克技术有限公司 PCB mixes redistribution layer
US10009992B2 (en) 2015-12-02 2018-06-26 Multek Technologies Limited PCB hybrid redistribution layer
US20170164458A1 (en) * 2015-12-02 2017-06-08 Multek Technologies Limited Pcb hybrid redistribution layer
WO2017096167A1 (en) * 2015-12-02 2017-06-08 Multek Technologies Limited Pcb hybrid redistribution layer
CN108476585B (en) * 2015-12-02 2021-05-18 弗莱克斯有限公司 PCB hybrid redistribution layer
US10772220B2 (en) 2016-02-17 2020-09-08 Multek Technologies Limited Dummy core restrict resin process and structure
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US10712398B1 (en) 2016-06-21 2020-07-14 Multek Technologies Limited Measuring complex PCB-based interconnects in a production environment
US10182494B1 (en) 2017-09-07 2019-01-15 Flex Ltd. Landless via concept

Similar Documents

Publication Publication Date Title
KR100891814B1 (en) Low temperature co-fired ceramics and method of manufacturing the same
JP4748161B2 (en) Multilayer wiring board and manufacturing method thereof
KR100887133B1 (en) Low temperature co-fired ceramic substrate
KR100956219B1 (en) Low Temperature Co-fired Ceramics with diffusion-blocking layer and method of manufacturing the same
JP2014207346A (en) Multilayer wiring board and module with the same
KR100748238B1 (en) Non-shrinkage ceramic substrate and method of manufacturing the same
JP2015088750A (en) Core substrate and method for manufacturing core substrate
KR100882098B1 (en) Low temperature co-fired ceramics and method of manufacturing the same
KR100878399B1 (en) Low temperature co-fired ceramics and method of manufacturing the same
US9380699B2 (en) Ceramic multilayer substrate and method for manufacturing the same
KR100872262B1 (en) Low temperature co-fired ceramics with buffer layer and method of manufacturing the same
KR100607568B1 (en) Method for manufacturing multilayer substrate using dissimilar dielectric material
KR100566052B1 (en) Built-in capacitor using dissimilar dielectrics and method of manufacturing the same
KR100882099B1 (en) Low temperature co-fired ceramics with buffer layer and method of manufacturing the same
JP2005044886A (en) Method for manufacturing stacked ceramic electronic component
KR100956212B1 (en) Manufacturing method of multi-layer substrate
JP2004095753A (en) Method for manufacturing multi-layer ceramic substrate
KR100882101B1 (en) Method of manufacturing the non-shrinkage ceramic substrate
KR100289959B1 (en) Manufacturing method of embedded capacitor of low temperature simultaneous firing ceramic
JP2005268692A (en) Method for manufacturing multilayer substrate
KR20190048111A (en) Method for manufacturing double-sided ceramic substrate, double-sided ceramic substrate semiconductor package comprising this
KR100978651B1 (en) Low Temperature Co-fired Ceramics with buffer layer and method of manufacturing the same
KR100887112B1 (en) Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same
JP2006032442A (en) Multi-layer substrate and manufacturing method therefor
KR100476027B1 (en) Method for manufacturing ceramic stacking device with built-in capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee