KR100888966B1 - Method for making light emitting device having vertical structure - Google Patents

Abstract

본 발명은 수직형 발광 소자의 제조방법에 관한 것으로 특히, 수직형 발광 소자의 제작을 용이하게 하고 수율을 향상시킬 수 있는 수직형 발광 소자의 제조방법에 관한 것이다. 이러한 본 발명은, 수직형 발광 소자의 제조방법에 있어서, 기판 상에 반도체층을 성장하는 단계와; 상기 반도체층의 단위 소자 구분영역에 상기 반도체층의 격벽이 형성되도록 상기 반도체층을 식각하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 반도체층으로부터 분리하는 단계와; 상기 기판이 분리된 반도체층의 면에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.The present invention relates to a method of manufacturing a vertical light emitting device, and more particularly, to a method of manufacturing a vertical light emitting device that can easily manufacture a vertical light emitting device and improve a yield. The present invention provides a method of manufacturing a vertical light emitting device, comprising: growing a semiconductor layer on a substrate; Etching the semiconductor layer to form a partition wall of the semiconductor layer in a unit device division region of the semiconductor layer; Forming a first electrode on the semiconductor layer; Separating the substrate from the semiconductor layer; It is preferable that the substrate comprises a step of forming a second electrode on the surface of the semiconductor layer separated.

발광 소자, 격벽, 반도체, 기판, LED. Light emitting element, partition, semiconductor, substrate, LED.

Description

수직형 발광 소자의 제조방법{Method for making light emitting device having vertical structure}Method for manufacturing light emitting device having vertical structure

도 1 내지 도 12는 본 발명의 수직형 발광 소자의 제조방법의 일 실시예를 나타내는 도로서, 1 to 12 are diagrams showing one embodiment of a method of manufacturing a vertical light emitting device of the present invention.

도 1은 기판 상에 반도체층을 형성한 단계를 나타내는 단면도이다.  1 is a cross-sectional view showing a step of forming a semiconductor layer on a substrate.

도 2는 반도체층의 상세 단면도이다.  2 is a detailed cross-sectional view of the semiconductor layer.

도 3은 반도체층의 단위 소자 구분 영역에 격벽을 형성한 단계를 나타내는 단면도이다.  3 is a cross-sectional view illustrating a step of forming a partition in a unit device division region of a semiconductor layer.

도 4는 격벽을 나타내는 평면도이다.  4 is a plan view of the partition wall.

도 5는 격벽을 나타내는 사시도이다.  5 is a perspective view illustrating a partition wall.

도 6은 기판 분리시의 상태를 나타내는 단면도이다.  6 is a cross-sectional view showing a state when the substrate is separated.

도 7은 반도체층의 패시베이션의 제1예를 나타내는 단면도이다.  7 is a cross-sectional view illustrating a first example of passivation of a semiconductor layer.

도 8은 반도체층의 패시베이션의 제2예를 나타내는 단면도이다.  8 is a cross-sectional view illustrating a second example of passivation of a semiconductor layer.

도 9는 반도체층의 패시베이션의 제3예를 나타내는 단면도이다.  9 is a cross-sectional view illustrating a third example of passivation of a semiconductor layer.

도 10은 패시베이션층과 제1전극을 형성한 단계를 나타내는 단면도이다.  10 is a cross-sectional view illustrating a step of forming a passivation layer and a first electrode.

도 11은 결합금속을 형성한 단계를 나타내는 단면도이다.  11 is a cross-sectional view showing a step of forming a bonding metal.

도 12는 지지층을 형성한 단계를 나타내는 단면도이다.  12 is a cross-sectional view showing a step of forming a support layer.

도 13은 본 발명의 제조방법에 의하여 제조된 발광 소자의 일례를 나타내는 단면도이다.13 is a cross-sectional view showing an example of a light emitting device manufactured by the manufacturing method of the present invention.

<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

10 : 기판 20 : 반도체층10: substrate 20: semiconductor layer

30 : 트렌치 40 : 격벽30: trench 40: bulkhead

50 : 패시베이션층 60 : 제1전극50: passivation layer 60: first electrode

70 : 결합금속 80 : 지지층70: bonding metal 80: support layer

90 : 제2전극90: second electrode

본 발명은 수직형 발광 소자의 제조방법에 관한 것으로 특히, 수직형 발광 소자의 제작을 용이하게 하고 수율을 향상시킬 수 있는 수직형 발광 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a vertical light emitting device, and more particularly, to a method of manufacturing a vertical light emitting device that can easily manufacture a vertical light emitting device and improve a yield.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.Light Emitting Diodes (LEDs) are well-known semiconductor light emitting devices that convert current into light.In 1962, red LEDs using GaAsP compound semiconductors were commercialized, along with GaP: N series green LEDs. It has been used as a light source for display images of electronic devices, including.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도 대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다. The wavelength of light emitted by such LEDs depends on the semiconductor material used to make the LEDs. This is because the wavelength of the emitted light depends on the band-gap of the semiconductor material, which represents the energy difference between the valence band electrons and the conduction band electrons.

질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다. Gallium nitride compound semiconductors (Gallium Nitride (GaN)) have high thermal stability and wide bandgap (0.8 to 6.2 eV), which has attracted much attention in the development of high-power electronic components including LEDs.

이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.One reason for this is that GaN can be combined with other elements (indium (In), aluminum (Al), etc.) to produce semiconductor layers that emit green, blue and white light.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다. In this way, the emission wavelength can be adjusted to match the material's characteristics to specific device characteristics. For example, GaN can be used to create white LEDs that can replace incandescent and blue LEDs that are beneficial for optical recording.

이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다. Due to the advantages of these GaN-based materials, the GaN-based LED market is growing rapidly. Therefore, since commercial introduction in 1994, GaN-based optoelectronic device technology has rapidly developed.

GaN 발광 다이오드의 효율은 백열등의 효율을 능가하였고, 현재는 형광등의 효율에 필적하기 때문에, GaN 계열의 LED 시장은 급속한 성장을 계속할 것으로 예상된다. Since the efficiency of GaN light emitting diodes outperformed the efficiency of incandescent lamps and is now comparable to that of fluorescent lamps, the GaN LED market is expected to continue to grow rapidly.

상기와 같은, GaN 소자 기술의 급속한 발전에도 불구하고, GaN 소자의 제작에는 비용이 큰 단점을 지닌다. 이는 GaN 박막(epitaxial layers)을 성장시키고 연이어 완성된 GaN 계열의 소자들을 절단하는 어려움과 관련된다. Despite the rapid development of GaN device technology as described above, the manufacturing of GaN device has a large cost disadvantage. This is related to the difficulty of growing GaN epitaxial layers and subsequently cutting the finished GaN-based devices.

GaN 계열의 소자들은 일반적으로 사파이어(Al₂O₃) 기판상에 제조된다. 이는 사파이어 웨이퍼가 GaN 계열의 장치들을 대량 생산하는데 적합한 크기로 상용으로 이용가능하고, 비교적 고품질의 GaN 박막 성장을 지지하며, 광범위한 온도처리 능력 때문이다. GaN-based devices are typically fabricated on sapphire (Al ₂ O ₃ ) substrates. This is because sapphire wafers are commercially available in sizes suitable for mass production of GaN-based devices, support relatively high quality GaN thin film growth, and have a wide range of temperature processing capabilities.

또한, 사파이어는 화학적으로 그리고 열적으로 안정적이며, 고온 제조공정을 가능하게 하는 고융점을 가지고, 높은 결합 에너지(122.4 Kcal/mole)와 높은 유전상수를 갖는다. 화학적으로, 사파이어는 결정성 알루미늄 산화물(Al₂O₃)이다. In addition, sapphire is chemically and thermally stable, has a high melting point to enable high temperature manufacturing processes, high binding energy (122.4 Kcal / mole) and high dielectric constant. Chemically, sapphire is crystalline aluminum oxide (Al ₂ O ₃ ).

한편, 사파이어는 절연체이기 때문에 사용한 사파이어 기판(또는 다른 절연체 기판)을 사용하는 경우 이용가능한 LED 소자의 형태는, 실제로, 수평(lateral) 또는 수직(vertical) 구조로 제한된다. On the other hand, since the sapphire is an insulator, the shape of the LED element available when using the used sapphire substrate (or other insulator substrate) is, in fact, limited to a lateral or vertical structure.

상기 수평구조에서는, LED로의 전류를 주입하는데 사용되는 금속 접점(contact)은 상단면에(또는 기판의 동일면상에) 모두 위치한다. 반면, 수직구조에서는 한 금속 접점은 상단면 상에 있고, 다른 접점은 사파이어(절연) 기판이 제거된 후 하단면 상에 위치된다. In this horizontal structure, the metal contacts used to inject current into the LED are all located on the top surface (or on the same side of the substrate). In the vertical structure, on the other hand, one metal contact is on the top surface, and the other contact is located on the bottom surface after the sapphire (insulation) substrate is removed.

또한, LED 칩을 제조한 이후에 이 칩을 열전도도가 우수한 실리콘 웨이퍼나 세라믹 기판 등의 서브마운트에 뒤집어 부착시키는 플립칩 본딩 방식도 많이 이용되고 있다.In addition, a flip chip bonding method in which the chip is inverted and attached to a submount such as a silicon wafer or a ceramic substrate having excellent thermal conductivity after the manufacture of the LED chip is also widely used.

본 발명이 이루고자 하는 기술적 과제는, 수직형 발광 소자에 있어서 기판 분리시 기판 분리가 효율적으로 수행되도록 하며, 구조적 안정성을 향상시킬 수 있는 수직형 발광 소자의 제조방법을 제공하는 데 있다.An object of the present invention is to provide a method of manufacturing a vertical light emitting device that can be efficiently carried out when the substrate is separated in the vertical light emitting device, and can improve the structural stability.

상기 기술적 과제를 이루기 위해, 본 발명은, 수직형 발광 소자의 제조방법에 있어서, 기판 상에 반도체층을 성장하는 단계와; 상기 반도체층의 단위 소자 구분영역에 상기 반도체층의 격벽이 형성되도록 상기 반도체층을 식각하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 반도체층으로부터 분리하는 단계와; 상기 기판이 분리된 반도체층의 면에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.In order to achieve the above technical problem, the present invention provides a method of manufacturing a vertical light emitting device, comprising the steps of: growing a semiconductor layer on a substrate; Etching the semiconductor layer to form a partition wall of the semiconductor layer in a unit device division region of the semiconductor layer; Forming a first electrode on the semiconductor layer; Separating the substrate from the semiconductor layer; It is preferable that the substrate comprises a step of forming a second electrode on the surface of the semiconductor layer separated.

상기 기술적 과제를 이루기 위한 다른 관점으로서, 본 발명은, 수직형 발광 소자의 제조방법에 있어서, 기판 상에 반도체층을 성장하는 단계와; 상기 반도체층의 단위 소자 구분영역의 양 단부측 따라 길이방향으로 트렌치를 형성하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 반도체층으로부터 분리하는 단계와; 상기 기판이 분리된 반도체층의 면에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.As another aspect for achieving the above technical problem, the present invention, a method of manufacturing a vertical light emitting device, comprising the steps of: growing a semiconductor layer on a substrate; Forming trenches in the longitudinal direction along both end sides of the unit device division region of the semiconductor layer; Forming a first electrode on the semiconductor layer; Separating the substrate from the semiconductor layer; It is preferable that the substrate comprises a step of forming a second electrode on the surface of the semiconductor layer separated.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의 해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention allows for various modifications and variations, specific embodiments thereof are illustrated by way of example in the drawings and will be described in detail below. However, it is not intended to be exhaustive or to limit the invention to the precise forms disclosed, but rather the invention includes all modifications, equivalents, and alternatives consistent with the spirit of the invention as defined by the claims.

동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장될 수 있다.Like reference numerals denote like elements throughout the description of the drawings. In the drawings, the dimensions of layers and regions may be exaggerated for clarity.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다. When an element such as a layer, region or substrate is referred to as being on another component "on", it will be understood that it may be directly on another element or there may be an intermediate element in between. . If a part of a component, such as a surface, is expressed as 'inner', it will be understood that this means that it is farther from the outside of the device than other parts of the element.

나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다. Furthermore, relative terms such as "beneath" or "overlies" refer to the relationship of one layer or region to one layer or region and another layer or region with respect to the substrate or reference layer, as shown in the figures. Can be used to describe.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할것이다. Although the terms first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.

이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1 영역, 층 또는 지역은 제2 영역, 층 또는 지역이라는 명칭으로 될 수 있다.These terms are only used to distinguish one element, component, region, layer or region from another region, layer or region. Thus, the first region, layer or region discussed below may be referred to as the second region, layer or region.

본 발명의 실시예들은 예를 들어, 사파이어(Al₂O₃)계 기판과 같은 비도전성 기판상에 형성된 질화갈륨(GaN)계 발광 소자를 참조하여 설명될 것이다. 그러나 본 발명은 이러한 구조에 한정되는 것은 아니다. Embodiments of the present invention will be described with reference to a gallium nitride (GaN) based light emitting device formed on a nonconductive substrate such as, for example, a sapphire (Al ₂ O ₃ ) based substrate. However, the present invention is not limited to this structure.

본 발명의 실시예들은 도전성 기판을 포함하여 다른 기판을 사용할 수 있다. 따라서 GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 GaN, SiC, AlN, ZnO 및/또는 다른 기판상의 질화물계 다이오드 등의 조합이 포함될 수 있다. 더구나 본 발명은 활성영역은 다이오드 영역의 사용에 한정되는 것은 아니다. 또한 활성영역의 다른 형태들이 본 발명의 일부 실시예들에 따라서 사용될 수도 있다.Embodiments of the invention may use other substrates, including conductive substrates. Thus, combinations of AlGaInP diodes on GaP substrates, GaN diodes on SiC substrates, SiC diodes on SiC substrates, SiC diodes on sapphire substrates, and / or GaN, SiC, AlN, ZnO and / or nitride based diodes on other substrates may be included. have. Moreover, the present invention is not limited to the use of the diode region. Other forms of active area may also be used in accordance with some embodiments of the present invention.

도 1에서 도시하는 바와 같이, 기판(10) 상에는 반도체층(20)이 형성된다. 이러한 반도체층(20)은 도 2에서와 같이, 제1전도성 반도체층(22) 상에 위치하는 활성층(23)과, 이 활성층(23) 상에 위치하는 제2전도성 반도체층(24)으로 이루어질 수 있다.As shown in FIG. 1, the semiconductor layer 20 is formed on the substrate 10. As shown in FIG. 2, the semiconductor layer 20 includes an active layer 23 positioned on the first conductive semiconductor layer 22 and a second conductive semiconductor layer 24 positioned on the active layer 23. Can be.

또한, 이러한 제1전도성 반도체층(22)은 n-형 GaN 반도체층일 수 있으며, 기판(10) 상에 형성되는 저온 버퍼층(21) 상에 형성될 수 있다. 이러한 경우, 제2전도성 반도체층(24)은 p-형 GaN 반도체층일 수 있다.In addition, the first conductive semiconductor layer 22 may be an n-type GaN semiconductor layer and may be formed on the low temperature buffer layer 21 formed on the substrate 10. In this case, the second conductive semiconductor layer 24 may be a p-type GaN semiconductor layer.

이와 같은 기판(10) 상에 형성된 반도체층(20)은 도 3과 같이 단위 소자와 단위 소자를 분리하는 단위 소자 구분영역(채널 영역: D) 형성을 위하여 식각된다.The semiconductor layer 20 formed on the substrate 10 is etched to form a unit element division region (channel region D) separating the unit elements and the unit elements as shown in FIG. 3.

이러한 수직형 발광 소자 구조는 추후 설명되는 기판 분리 공정 이후에도 반 도체층(20)이 지지층 구조(도 참조)에 종속되어 있기 때문에 공정 초반부에 이러한 단위 소자 구분을 위한 식각 공정(isolation)이 수행되어야 추후 단위 소자(chip)의 분리가 용이할 수 있다.Since the semiconductor light emitting device 20 is dependent on the supporting layer structure (see FIG.) Even after the substrate separation process described later, such a vertical light emitting device structure requires an etching process to distinguish the unit devices at the beginning of the process. Separation of the unit chip may be easy.

따라서 수직형 발광 소자는 공정 초반부터 반도체층(20) 두께에 상응하는 단차를 가지게 되는데, 이는 수 ㎛에 달하게 되므로 제조공정에 상당한 제약을 받을 수 있다.Therefore, the vertical light emitting device has a step corresponding to the thickness of the semiconductor layer 20 from the beginning of the process, which may reach a few μm, which may cause considerable limitations in the manufacturing process.

특히, 이러한 단위 소자 구분영역의 식각에 의하여 단차를 가지는 상태에서 그 위에 결합금속과 같은 새로운 층을 형성할 경우, 이러한 단차의 측벽부분에서 문제가 야기될 수 있다. In particular, when a new layer such as a bonding metal is formed thereon in a state having a step by etching of the unit device division region, a problem may occur in the sidewall portion of the step.

이러한 현상을 보완하기 위해 채널 영역에 패시베이션(passivation) 물질 등으로 채우는 방법이 도입될 수도 있다. 그러나 이는 단위 소자 분리시 채운 물질을 다시 제거하거나 분리해주어야 하는 추가 공정을 필요로 하게 된다.In order to compensate for this phenomenon, a method of filling a channel region with a passivation material or the like may be introduced. However, this requires an additional process of removing or separating the filled material when separating the unit devices.

따라서 단위 소자 구분영역(D)을 식각함에 있어서, 도 3에서와 같이, 이 채널 영역(D)에 격벽(40)이 형성되도록 채널 영역의 단부측, 즉, 채널 영역의 단위 소자 영역의 외측 단부에 트렌치(30)를 형성하도록 식각할 수 있다.Accordingly, in etching the unit device division region D, as shown in FIG. 3, an end side of the channel region, that is, an outer end of the unit element region of the channel region, is formed so that the partition wall 40 is formed in the channel region D. It may be etched to form a trench 30 in the.

이와 같이 채널 영역에 한 쌍의 트렌치(30)가 형성되도록 식각을 할 수 있으며, 이때, 이러한 트렌치(30)는 동일한 폭으로 형성할 수 있다.As such, the trench 30 may be etched to form a pair of trenches 30 in the channel region. In this case, the trenches 30 may have the same width.

도 4는 이와 같이 기판(10) 상에 트렌치(30)가 형성된 구조의 평면도이고, 도 5는 그 사시도로서, 이러한 트렌치(30)에 의하여 형성되는 격벽(40)은 채널 영역에서 서로 이어지도록 형성될 수 있다.4 is a plan view of the structure in which the trench 30 is formed on the substrate 10 as described above, and FIG. 5 is a perspective view thereof, and the partition walls 40 formed by the trench 30 are formed to be connected to each other in the channel region. Can be.

이러한 트렌치(30)는 하나의 채널 영역에 한 쌍의 트렌치(30)가 존재하게 되며, 이러한 한 쌍의 트렌치(30)의 폭은 채널 영역의 절반 이하로 형성될 수 있다.The trench 30 has a pair of trenches 30 in one channel region, and the pair of trenches 30 may have a width less than half of the channel region.

이와 같이, 채널 영역에 격벽(40)이 위치하도록 트렌치(30)를 형성하면 상술한 채널 영역을 패시베이션과 같은 물질로 채우는 공정이 생략될 수 있을 뿐 아니라, 도 6에서 도시하는 바와 같이, 추후 레이저의 조사에 의하여 기판(10)을 분리하는 공정에서 레이저에 반응하는 면적이 넓어지므로 기판(10) 분리 공정이 보다 효율적으로 이루어질 수 있다.As such, when the trench 30 is formed such that the partition wall 40 is positioned in the channel region, the process of filling the channel region with a material such as passivation may be omitted, as shown in FIG. Since the area reacting to the laser in the process of separating the substrate 10 is increased by irradiation of the substrate 10, the process of separating the substrate 10 may be performed more efficiently.

즉, 도 6에서 기판(10)에 도시된 화살표는 기판(10) 분리 공정에서 레이저가 조사되는 범위를 나타내며, 도시하는 바와 같이 채널 영역에서는 레이저가 중첩되는 영역(A)이 발생한다. 따라서, 이러한 레이저가 중첩되는 영역(A)에 위치하는 격벽(40)은 상기 반도체층(20)보다 기판(10)과의 분리가 잘 이루어지게 된다.That is, the arrow illustrated in the substrate 10 in FIG. 6 represents a range in which the laser is irradiated in the substrate 10 separation process, and as shown, an area A in which the laser overlaps occurs in the channel region. Therefore, the partition wall 40 located in the region A in which the laser overlaps is more separated from the substrate 10 than the semiconductor layer 20.

반면, 이러한 격벽(40)을 형성하지 않고 트렌치(30)를 형성하는 경우에는 도 7과 같이, 채널 영역(D)에 단위 소자의 측면을 감싸주는 패시베이션층(passivation layer; 51)이 존재할 수 있으며, 이러한 패시베이션층(51)은 절연성과 접착력이 매우 우수한 물질을 사용하여 단위 소자 측면의 누설전류를 차단하고 단위 소자를 충격으로부터 보호하는 역할을 수행한다. On the other hand, in the case where the trench 30 is formed without forming the partition 40, a passivation layer 51 may be present in the channel region D to surround the side of the unit device. The passivation layer 51 serves to block leakage current on the side of the unit element and to protect the unit element from impact by using a material having excellent insulation and adhesion.

그러나 이러한 패시베이션층(51)을 이루는 물질은 기판(10)에도 강하게 접착되어 있기 때문에 기판(10) 분리 공정에서 반도체층(20)이 기판(10)으로부터 분리되는 것을 방해할 수 있으며, 최종적으로 단위 소자를 분리할 때에도 단위 소자와 단위 소자를 연결하는 이러한 패시베이션층(51)은 연성(ductile)이 우수한 물성으 로 인해 정상적인 단위 소자의 분리를 방해할 수 있다.However, since the material forming the passivation layer 51 is strongly adhered to the substrate 10, the semiconductor layer 20 may be prevented from being separated from the substrate 10 in the substrate 10 separation process. When the device is separated, the passivation layer 51 connecting the unit device and the unit device may interfere with normal separation of the unit device due to excellent ductile properties.

따라서 채널 영역에서 패시베이션층(51)이 차지하는 비율을 최소화하여야 하는데, 이를 위해서는 도 8과 같이 패시베이션층(51)을 독립시키거나, 도 9에서와 같이, 패시베이션층(52)이 독립된 채널 부위에 또 다른 물질층(53)을 채우는 별도의 공정을 수행할 수 있다.Therefore, the ratio of the passivation layer 51 in the channel region should be minimized. To do this, the passivation layer 51 may be separated as shown in FIG. 8, or as shown in FIG. 9, the passivation layer 52 may be formed in an independent channel region. A separate process of filling the other material layer 53 may be performed.

그러나 도 8과 같이, 패시베이션층(51)을 독립시키게 되면 이 패시베이션층(51)의 측벽에서 반도체층(20 높이보다 더 높은 단차가 생기게 되어 추후 적층하게 될 층의 평탄화가 이루어지지 않는 등, 이후의 공정이 더 난해해질 수 있다.However, as shown in FIG. 8, when the passivation layer 51 becomes independent, a step higher than the height of the semiconductor layer 20 is generated on the sidewall of the passivation layer 51, so that the layer to be laminated later is not planarized. Process can be more difficult.

또한, 도 9와 같은 구조에서는 패시베이션층(52)이 덮지 못하는 부분에서는 추후 적층될 결합금속(seed metal)이나 별도의 물질층(53) 등이 드러나게 되어 버퍼층(21)의 식각이나 광결정 형성 등의 기판(10) 분리 후에 이루어지는 공정에도 많은 어려움을 야기시킬 수 있다.In addition, in the structure as shown in FIG. 9, a portion of the passivation layer 52 that is not covered may expose a bonded metal or a separate material layer 53 to be stacked later, such as etching the buffer layer 21 or forming a photonic crystal. Many difficulties may also occur in a process performed after the separation of the substrate 10.

따라서, 도 3 내지 도 5에서 도시하는 채널 영역 내에 격벽(40)이 위치하는 구조는 채널 영역에서 발생되는 단차를 최소화하고, 추후 단위 소자 분리에도 용이한 구조인 것이다.Accordingly, the structure in which the partition wall 40 is positioned in the channel region illustrated in FIGS. 3 to 5 minimizes the step difference generated in the channel region and facilitates separation of unit devices later.

뿐만 아니라 도 6에서 도시하는 바와 같이, 레이저를 이용한 기판(10) 분리 단계에서 레이저 조사시 격벽(40)이 이미 양분될 수 있으므로 단위 소자 분리 단계에서도 어려움을 야기하지 않을 수 있다.In addition, as shown in FIG. 6, the barrier rib 40 may already be divided when the laser is irradiated in the substrate 10 separation step using a laser, and thus may not cause difficulties in the unit device separation step.

반면, 채널 영역에 격벽(40)을 갖는 구조는 기판(10) 분리과정 후 버퍼층(21) 측이 노출되지 않으므로 버퍼층(21)을 식각하거나 표면 처리를 수행할 때, 채널 영역을 보호하기 위한 별도의 패터닝(patterning) 작업을 필요로 하지 않는 장점도 있다.On the other hand, the structure having the partition wall 40 in the channel region does not expose the buffer layer 21 side after the substrate 10 separation process, so that when the buffer layer 21 is etched or surface treatment is performed, Another advantage is that it does not require patterning.

이후, 도 10과 같이, 반도체층(20) 상에는 제1전극(60)이 형성되고, 이러한 격벽(40)의 양측에 형성되는 트렌치(30)에는 반도체층(20)의 측면과 상면의 일부를 감싸는 패시베이션층(50)이 형성되는데, 이러한 패시베이션층(50)은 트렌치(30)를 채우도록 형성될 수 있다.Thereafter, as shown in FIG. 10, a first electrode 60 is formed on the semiconductor layer 20, and a portion of the side surface and the upper surface of the semiconductor layer 20 is formed in the trenches 30 formed on both sides of the partition wall 40. An encapsulation passivation layer 50 is formed, which may be formed to fill the trench 30.

이러한 제1전극(60)은 p-형 오믹전극일 수 있으며, 반사형 전극을 포함할 수 있다. 또한 단일층의 반사특성을 갖는 오믹전극이 형성될 수도 있다.The first electrode 60 may be a p-type ohmic electrode and may include a reflective electrode. In addition, an ohmic electrode having a reflective characteristic of a single layer may be formed.

다음에는 도 11에서와 같이, 상기 제1전극(60)과 패시베이션층(50) 상에 결합금속(70)이 형성될 수 있다. 이때, 도시된 부분은 전체 기판(10) 상에 이루어지는 다수의 단위 소자 구조 중 일부를 나타내고 있을 수 있으며, 보다 많은 단위 소자를 이루는 반도체층(20)이 연속적으로 이루어질 수 있음은 물론이다.Next, as shown in FIG. 11, a coupling metal 70 may be formed on the first electrode 60 and the passivation layer 50. In this case, the illustrated part may represent a part of a plurality of unit device structures formed on the entire substrate 10, and the semiconductor layer 20 constituting more unit devices may be continuously formed.

또한, 상기 결합금속(70)은 반사도가 높은 금속을 포함할 수 있으며, 제1전극(60)이 보다 넓은 면적을 차지하도록 형성될 수도 있다.In addition, the coupling metal 70 may include a metal having high reflectivity, and may be formed such that the first electrode 60 occupies a larger area.

이후, 상기 결합금속(70) 상에는 도 12에서와 같이, 지지층(80)이 형성되거나 본딩될 수 있다. 이러한 지지층(80)은 금속층이거나 Si를 포함하는 반도체층일 수 있다.Thereafter, as shown in FIG. 12, the support layer 80 may be formed or bonded on the bonding metal 70. The support layer 80 may be a metal layer or a semiconductor layer including Si.

다음, 이와 같이 지지층(80)이 형성된 상태에서 기판(10)측에서 레이저를 조사하여 기판(10)을 반도체층(20)으로부터 분리한다.Next, in a state in which the support layer 80 is formed as described above, the substrate 10 is separated from the semiconductor layer 20 by irradiating a laser from the substrate 10 side.

이와 같이 기판(10)이 분리된 상태에서, 버퍼층(21)이 존재하는 경우에는 이 버퍼층(21)을 제거하고 표면처리를 수행한 후에, 이 표면처리된 면에 제2전극(90)을 형성하고 단위 소자를 분리하면 도 13과 같은 상태가 된다.When the buffer layer 21 is present in the state where the substrate 10 is separated as described above, after the buffer layer 21 is removed and subjected to surface treatment, the second electrode 90 is formed on the surface treated surface. When the unit elements are separated, the state as shown in FIG. 13 is obtained.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.The above embodiment is an example for explaining the technical idea of the present invention in detail, and the present invention is not limited to the above embodiment, various modifications are possible, and various embodiments of the technical idea are all protected by the present invention. It belongs to the scope.

이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.The present invention as described above has the following effects.

첫째, 채널 영역에 격벽을 형성함으로써, 패시베이션층이 기판에 접촉하는 면적을 최소화하여, 기판 분리시 기판분리를 방해하는 힘을 최소할 수 있다.First, by forming barrier ribs in the channel region, the area where the passivation layer contacts the substrate can be minimized, thereby minimizing the force that hinders the separation of the substrate.

둘째, 기판 분리시 반도체층이 차지하는 면적을 최대화하여 기판을 분리하는 힘을 증가시킬 수 있다.Second, it is possible to increase the separation force of the substrate by maximizing the area occupied by the semiconductor layer during substrate separation.

셋째, 채널 영역에서 패시베이션층을 서로 독립시켜도 단차가 발생되지 않으며, 채널 부위의 단차를 제거하기 위한 별도의 공정을 생략할 수가 있다.Third, even if the passivation layers are independent from each other in the channel region, no step is generated, and a separate process for removing the step of the channel portion may be omitted.

Claims (12)

수직형 발광 소자의 제조방법에 있어서,In the manufacturing method of the vertical light emitting device, 기판 상에 반도체층을 성장하는 단계와;Growing a semiconductor layer on the substrate; 상기 반도체층의 단위 소자 구분영역에 상기 반도체층의 격벽이 형성되도록 상기 반도체층을 식각하는 단계와;Etching the semiconductor layer to form a partition wall of the semiconductor layer in a unit device division region of the semiconductor layer; 상기 반도체층 상에 제1전극을 형성하는 단계와;Forming a first electrode on the semiconductor layer; 상기 제1전극 상에 결합금속을 형성하는 단계와;Forming a bonding metal on the first electrode; 상기 결합금속 상에 금속 또는 반도체로 이루어지는 지지층을 형성하는 단계와;Forming a support layer of a metal or a semiconductor on the bonding metal; 상기 기판을 반도체층으로부터 분리하는 단계와;Separating the substrate from the semiconductor layer; 상기 기판이 분리된 반도체층의 면에 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.And forming a second electrode on the surface of the semiconductor layer on which the substrate is separated. 제 1항에 있어서, 상기 반도체층을 식각하는 단계는, 상기 격벽이 단위 소자 구분영역에서 서로 이어지도록 하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of claim 1, wherein in the etching of the semiconductor layer, the barrier ribs are connected to each other in a unit device division region. 제 1항에 있어서, 상기 반도체층을 식각하는 단계는, 상기 단위 소자 구분영역 내에 한 쌍의 트렌치를 형성하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of claim 1, wherein the etching of the semiconductor layer comprises forming a pair of trenches in the unit device division region. 제 3항에 있어서, 상기 한 쌍의 트렌치의 폭은 상기 단위 소자 구분영역의 폭의 절반 이하인 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of claim 3, wherein the width of the pair of trenches is less than or equal to half the width of the unit device division region. 제 3항에 있어서, 상기 한 쌍의 트렌치는, 각각 상기 단위 소자 구분영역의 외측단부에 형성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of claim 3, wherein each of the pair of trenches is formed at an outer end of the unit device division region. 제 1항에 있어서, 상기 제1전극을 형성하는 단계는,The method of claim 1, wherein the forming of the first electrode comprises: 오믹전극을 형성하는 단계와;Forming an ohmic electrode; 상기 오믹전극 상에 반사전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.And forming a reflective electrode on the ohmic electrode. 삭제delete 삭제delete 제 1항에 있어서, 상기 제1전극을 형성하는 단계 이후에는, 상기 반도체층의 측면에 패시베이션층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of claim 1, further comprising, after forming the first electrode, forming a passivation layer on a side surface of the semiconductor layer. 제 9항에 있어서, 상기 패시베이션층을 형성하는 단계는, 상기 반도체층을 식각하는 단계에 의하여 형성된 트렌치에 패시베이션 물질을 채우는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of claim 9, wherein the forming of the passivation layer comprises filling a passivation material into a trench formed by etching the semiconductor layer. 삭제delete 삭제delete

Images